JP2014116792A - 半導体集積回路及び論理回路 - Google Patents
半導体集積回路及び論理回路 Download PDFInfo
- Publication number
- JP2014116792A JP2014116792A JP2012269534A JP2012269534A JP2014116792A JP 2014116792 A JP2014116792 A JP 2014116792A JP 2012269534 A JP2012269534 A JP 2012269534A JP 2012269534 A JP2012269534 A JP 2012269534A JP 2014116792 A JP2014116792 A JP 2014116792A
- Authority
- JP
- Japan
- Prior art keywords
- back gate
- well
- nmos
- gate
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 38
- 230000003071 parasitic effect Effects 0.000 claims description 52
- 238000009792 diffusion process Methods 0.000 claims description 50
- 230000001934 delay Effects 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 description 22
- 238000010586 diagram Methods 0.000 description 16
- 239000000758 substrate Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007562 laser obscuration time method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】論理回路1は、pチャネル型トランジスタ(pMOS2)及びnチャネル型トランジスタ(nMOS3)を備え、入力信号の論理レベルを反転して出力する機能を有する。論理回路1の出力端子OUTは、pチャネル型トランジスタ(pMOS2)のバックゲート及びnチャネル型トランジスタ(nMOS3)のバックゲートに接続される。
【選択図】図1
Description
従来のDTMOSは、MOSFETのバックゲートがゲートに接続されており、ゲートがオン状態となる動作時に、バックゲートが順バイアスされるため、基板バイアス効果により閾値電圧が小さくなる。これにより、低電圧が用いられる場合においても高速動作が可能となる。
(第1の実施の形態)
図1は、第1の実施の形態の論理回路の一例を示す図である。
半導体集積回路10は、図1に示したpMOS2が形成されるpMOS形成領域11と、nMOS3が形成されるnMOS形成領域12を有している。pMOS形成領域11及びnMOS形成領域12には、共通のゲート電極13が形成されており、ビア14により配線15に接続されている。配線15は、図示しない入力端子と接続される。
図5は、第1の実施の形態の半導体集積回路に生じる寄生素子を含む論理回路の回路図の一例である。図1に示した要素と同じ要素については同一符号を付している。
図6は、ゲートとバックゲートとを接続したMOSFETを使用したインバータの、寄生素子を含む回路図の一例である。
図6に示したインバータ1bでは、入力端子INとpMOS2aとnMOS3aのバックゲートが接続されているため、入力信号in1がLレベルのときバックゲート電圧bg1もLレベルとなる。図7(A)のように、入力信号in1がHレベルに立ち上がると、寄生抵抗Rp3,Rp4や寄生容量Cp3〜Cp8の影響で、バックゲート電圧bg1は、入力信号in1よりも遅れてHレベルに立ち上がる。
図1や図5に示した論理回路1,1aでは、出力端子OUTとpMOS2とnMOS3のバックゲートが接続されているため、入力信号in2がLレベルのときバックゲート電圧bg2はHレベルとなる。
図8は、第2の実施の形態の論理回路の一例を示す図である。
論理回路50は、入力端子IN1,IN2からの2つの入力信号のNAND論理をとって出力端子OUTから出力する2入力NAND回路である。論理回路50は、pMOS51,52、nMOS53,54を有している。
半導体集積回路60は、pMOS形成領域61とnMOS形成領域62を有している。pMOS形成領域61及びnMOS形成領域62には、共通のゲート電極63,64が形成されており、ビア65,66により配線67,68に接続されている。配線67,68はそれぞれ図示しない入力端子と接続される。
以下、比較例としてゲートとバックゲートを接続したMOSFETを用いた2入力NAND回路の例を示す。
2入力NAND回路50aは、入力端子IN1,IN2からの2つの入力信号のNAND論理をとって出力端子OUTから出力する。2入力NAND回路50aは、pMOS51a,52a、nMOS53a,54aを有している。
上記では、入力信号の論理レベルを反転する論理を含む論理演算を行う論理回路として、インバータ及び2入力NAND回路を例にあげて説明したが、たとえば、NOR回路などにも適用することができる。
2 pMOS
3 nMOS
IN 入力端子
in 入力信号
OUT 出力端子
out 出力信号
VDD 電源
VSS 基準電源
Claims (5)
- pチャネル型トランジスタ及びnチャネル型トランジスタを備え、入力信号を反転して出力する論理回路を有し、
前記論理回路の出力端子が、前記pチャネル型トランジスタのバックゲート及び前記nチャネル型トランジスタのバックゲートに接続されている、
ことを特徴とする半導体集積回路。 - 前記論理回路は、複数のpチャネル型トランジスタと、複数のnチャネル型トランジスタと、を有し、
前記複数のpチャネル型トランジスタは、バックゲートとなるnウェルが共通であり、前記複数のnチャネル型トランジスタは、バックゲートとなるpウェルが共通である、ことを特徴とする請求項1に記載の半導体集積回路。 - 前記pチャネル型トランジスタのバックゲート及び前記nチャネル型トランジスタのバックゲートの電圧の変化タイミングを、前記出力端子の電圧の変化タイミングよりも遅延させる寄生素子を有している、ことを特徴とする請求項1または2に記載の半導体集積回路。
- 前記pチャネル型トランジスタのバックゲートとなるnウェルと、前記nチャネル型トランジスタのバックゲートとなるpウェルと、前記nウェルに形成された前記pチャネル型トランジスタのドレイン領域となるp型拡散領域と、前記pウェルに形成された前記nチャネル型トランジスタのドレイン領域となるn型拡散領域と、が前記出力端子に接続されていることを特徴とする請求項1乃至3の何れか1つに記載の半導体集積回路。
- pチャネル型トランジスタ及びnチャネル型トランジスタを有し、
出力端子が、前記pチャネル型トランジスタのバックゲート及び前記nチャネル型トランジスタのバックゲートに接続されており、
入力信号の論理レベルを反転する論理演算を行う、
ことを特徴とする論理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012269534A JP2014116792A (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路及び論理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012269534A JP2014116792A (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路及び論理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014116792A true JP2014116792A (ja) | 2014-06-26 |
Family
ID=51172375
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012269534A Pending JP2014116792A (ja) | 2012-12-10 | 2012-12-10 | 半導体集積回路及び論理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014116792A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340998A (ja) * | 1997-04-08 | 1998-12-22 | Toshiba Corp | 半導体装置 |
WO2011041109A1 (en) * | 2009-09-30 | 2011-04-07 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
-
2012
- 2012-12-10 JP JP2012269534A patent/JP2014116792A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10340998A (ja) * | 1997-04-08 | 1998-12-22 | Toshiba Corp | 半導体装置 |
WO2011041109A1 (en) * | 2009-09-30 | 2011-04-07 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
JP2013507000A (ja) * | 2009-09-30 | 2013-02-28 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7432740B2 (en) | Level conversion circuit for converting voltage amplitude of signal | |
US11183924B2 (en) | Voltage multiplier circuit with a common bulk and configured for positive and negative voltage generation | |
US7425845B2 (en) | Semiconductor integrated circuit | |
JPS626369B2 (ja) | ||
JP2017112537A (ja) | インバータ回路 | |
US6998668B2 (en) | Semiconductor integrated circuit device including a level shifter | |
JP2007227625A (ja) | 半導体集積回路及びそのレイアウト設計方法 | |
US20150333623A1 (en) | Charge pump with wide operating range | |
JP2004040262A (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
JP2011103607A (ja) | 入力回路 | |
US10879899B2 (en) | Clock buffer and method thereof | |
JP2014116792A (ja) | 半導体集積回路及び論理回路 | |
US20080024188A1 (en) | Junction field effect transistor level shifting circuit | |
JP5577872B2 (ja) | レベルシフト回路 | |
JP5351796B2 (ja) | 半導体回路 | |
US7394294B2 (en) | Complementary pass-transistor logic circuit and semiconductor device | |
JP2007019811A (ja) | ドミノcmos論理回路 | |
JP2013085272A (ja) | 半導体回路 | |
JP2012170034A (ja) | レベルシフト回路 | |
JP2007288667A (ja) | 半導体集積回路 | |
US8988153B1 (en) | Ring oscillator with NMOS or PMOS variation insensitivity | |
JP2006066484A (ja) | 半導体回路 | |
US8723581B1 (en) | Input buffers | |
JP3660184B2 (ja) | 論理セル | |
Ying et al. | An improved negative level shifter for high speed and low power applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150611 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150827 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170725 |