JP2014087083A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2014087083A
JP2014087083A JP2012231524A JP2012231524A JP2014087083A JP 2014087083 A JP2014087083 A JP 2014087083A JP 2012231524 A JP2012231524 A JP 2012231524A JP 2012231524 A JP2012231524 A JP 2012231524A JP 2014087083 A JP2014087083 A JP 2014087083A
Authority
JP
Japan
Prior art keywords
command value
data
period
value
pwm wave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012231524A
Other languages
English (en)
Other versions
JP6055645B2 (ja
Inventor
Shigeyuki Endo
茂行 遠藤
Mitsumasa Murakami
満政 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012231524A priority Critical patent/JP6055645B2/ja
Publication of JP2014087083A publication Critical patent/JP2014087083A/ja
Application granted granted Critical
Publication of JP6055645B2 publication Critical patent/JP6055645B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Electric Motors In General (AREA)

Abstract

【課題】指令値の変更に伴うリンギングを、モーターの種類に合わせて適切に低減する。
【解決手段】モーターを駆動するためのPWM波の指示値が変更される際の、PWM波のデューティー変化と時間経過との関係を定めたデータを複数有する半導体集積回路装置とする。これにより半導体集積回路装置は、駆動されるモーターに合わせたデータを選択して使用することができるので、色々な種類のモーター駆動を行う際のリンギングを防ぐことができる。
【選択図】図2

Description

本明細書は、半導体集積回路装置に関し、特にモーターにて用いられる半導体集積回路装置に関する。
特許文献1には、カメラアクチュエータの移動のヒステリシス特性によるレンズ位置のずれを防ぐために、アクチュエータの動作を移動期間と保持期間とで分ける。移動期間で
のピエゾ素子の駆動パルスのデューティー比をデューティー設定値より変化させるようにし、保持期間における駆動パルスのデューティー比をデューティー設定値に固定して制御する発明が開示されている。
この特許文献1においては、移動期間においては、ある所定のデューティーを中心として上下にデューティー比を変化させない限りヒステリシス特性によるレンズ位置のずれを防げない。
特表2006−49039号公報
ボイスコイルモーター(以下、VCMモーターとする)は、PWM波(Pulse Width Modulation Wave)により出力段(ドライバ)が駆動されることにより駆動される。このPWM波の指令値が変更されるとPWM波のデューティーが変更され、それに伴って出力段のオン、オフ期間が変更される。出力段の出力電圧を積分化したものがVCMモーターの駆動電圧となるが、この駆動電圧の変化量が大きいとVCMモーターにより駆動されるアクチュエータの位置が所望の位置から波のようにゆれる(リンギング)を引き起こす。このリンギングを防ぐには、モーターの種類に合わせて適切なPWM波のデューティーを時間制御する態様を取る必要がある。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
モーターを駆動するためのPWM波の指令値が変更される際の、PWM波のデューティー変化と時間経過との関係を定めたデータを複数有する。
本発明によれば、駆動されるモーターに合わせたデータを選択して使用することができるので、色々な種類のモーター駆動の際のリンギングを防ぐことができる。
実施の形態1の半導体集積回路装置の全体図である。 実施の形態1のモータードライバの構成図である。 テーブルの構成及びこのテーブルに格納されるデータを表す図である。 各テーブルに設定されているデータの時間とサブ指令値との関係を表す図である。 補正指令値および指令値の時間変化を表した図である。 実施の形態2のモータードライバMTD1の構成を示した図である。
以下、図面を参照しながら、実施の形態について詳細に説明する。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(動作、タイミングチャート、要素ステップ、動作ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
なお、実施の形態を説明するための全図において、同一の機能を有する部位や部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
(実施の形態1.)
図1は実施の形態1の半導体集積回路装置の全体図である。
半導体集積回路装置ICは、中央演算装置CPUと、ランダムアクセスメモリRAMと不揮発性メモリFLASHと、AD変換回路ADCと、入出力回路I/Oと、発振回路OSCと、バスBUSと、モータードライバMTDとを有する。
中央演算装置CPUはプログラムに従って半導体集積回路装置IC全体を制御する。ランダムアクセスメモリRAMは中央演算装置CPUのワークエリアとして用いられ、各種データや命令等を記憶する記憶領域である。不揮発性メモリFLASHは格納されたデータが書き換え可能となっており、中央演算装置CPUにて用いられる各種プログラムが記憶されている。入出力回路I/Oは各種ポートの入出力制御を行う回路である。AD変換回路ADCはアナログ信号をデジタル信号に変換する回路である。モータードライバMTDは各種モーターを駆動するための回路である。バスBUSは中央演算装置CPU、ランダムアクセスメモリRAM、不揮発性メモリFLASH、入出力回路I/O、モータードライバMTD、及び発振回路OSCとの間にて各種データ、コマンド、及びアドレスを互いにやり取りするための複数の信号線である。発振回路OSCは外部のクロック信号に基づいて、中央演算装置CPU、ランダムアクセスメモリRAM、不揮発性メモリFLASH、入出力回路I/O、モータードライバMTD、および発振回路OSCにて用いられる各種クロック信号を生成する。
図2は実施の形態1のモータードライバの構成図である。
モータードライバMTDは、ドライバDRと、PWM波生成回路PWM−GCと、シーケンサSQCと、セレクタSLと、テーブルTBL1と、テーブルTBL2と、テーブルTBL3と、テーブル選択レジスタTBL−S−REGとを有する。
シーケンサSQCは中央演算装置CPUからのPWM波のデューティーを定めるための指令値IVを、テーブルに格納されたデータに基づいて補正することで補正指令値CIVを生成し、この補正指令値CIVをPWM波生成回路PWM−GCに出力する。この補正指令値CIVは、基本的には指令値IVと同じ値となっているが、指令値IVの値が変化したときに指令値IVの変化が補正されることで生成される。シーケンサSQCが用いるデータは以下のように決定される。テーブル選択レジスタTBL−S−REGに格納された値に基づいて、セレクタSLがどのテーブルTBL1〜3に格納されたデータDATA1〜3を用いるかを決める。このテーブル選択レジスタTBL−S−REGに格納する値は中央演算装置CPUが設定することが可能であり、入出力回路I/Oを介して半導体集積回路装置ICの外部から設定することも可能となっている。PWM波生成回路PWM−GCは補正指令値CIVと発振回路OSCからのクロックCLKに基づいて、PWM波PWM−Wと、PWM波PWM−Wと反転した関係となっているPWM波PWM−RWとを生成する。PWM波生成回路PWM−GCはアナログ値である補正指令値CIVとクロックCLKに基づいて生成された三角波とを比較することでPWM波PWM−WおよびPWM波PWM−RWを生成してもいいし、デジタル値である補正指令値CIVとクロックCLKによってカウントアップまたはカウントダウンするカウンタのカウンタ値とを比較することでPWM波PWM−WおよびPWM波PWM−RWを生成してもいい。このカウンタのカウンタ値は所定の値となったらリセットされるようになっている。なお、データDATA1〜3を用いて補正指令値CIVを生成する関係で、アナログ値である補正指令値CIVと三角波とを比較する場合は、補正指令値CIVをAD変換する必要が出てくるために、現実的にはデジタル値である補正指令値CIVとカウンタのカウンタ値とを比較してPWM波PWM−WおよびPWM波PWM−RWを生成すべきである。PWM波PWM−Wのデューティーは補正指令値CIVの値が大きな場合は大きくなり、補正指令値CIVの値が小さな場合は小さくなるようにされている。逆の関係でもよく、このデューティーは補正指令値CIVの値が小さな場合は大きくなり、補正指令値CIVの値が大きな場合は小さくなるようにしてもよい。ドライバDRはPMOSトランジスタ(Pチャネル型MOS電界効果トランジスタ)PMOS1と、NMOSトランジスタ(Nチャネル型MOS電界効果トランジスタ)NMOS1と、PMOSトランジスタPMOS2と、NMOSトランジスタNMOS2とを有する。PMOSトランジスタPMOS1のソースには電源電圧VMが供給され、PMOSトランジスタPMOS1のドレインはNMOSトランジスタNMOS1のドレインと接続され、NMOSトランジスタNMOS1のソースには電源電圧VMよりも低い接地電圧GNDが供給され、PMOSトランジスタPMOS1およびNMOSトランジスタNMOS1のゲートにはPWM波PWM−Wが供給される。PMOSトランジスタPMOS2のソースには電源電圧VMが供給され、PMOSトランジスタPMOS2のドレインはNMOSトランジスタNMOS2ドレインと接続され、NMOSトランジスタNMOS2のソースには電源電圧VMよりも低い接地電圧GNDが供給され、PMOSトランジスタPMOS2およびNMOSトランジスタNMOS2のゲートにはPWM波PWM−RWが供給される。よってPMOSトランジスタPMOS1およびNMOSトランジスタNMOS1はPWM波PWM−Wによって駆動され、PMOSトランジスタPMOS2およびNMOSトランジスタNMOS2はPWM波PWM−RWによって駆動される。
PMOSトランジスタPMOS1のドレインと一方の端子が接続され、PMOSトランジスタPMOS2のドレインと他方の端子が接続されるようにVCMモーターVCMが設けられる。VCMモーターVCMはピエゾモーターでもよい。
図3はテーブルの構成及びこのテーブルに格納されるデータを表す図である。
図3の(a)はテーブルの構成及びこのテーブルに格納されるデータを表す図である。
テーブルTBL1〜3のいずれも、期間T0〜Tkおよびサブ指令値X0〜Xkを格納するようになっている。期間T0のときのサブ指令値はX0であり、期間T1のときのサブ指令値はX1である。以下同様に対応し、期間Tkのときのサブ指令値はXkである。ここでkは自然数である。期間T0は補正値IVが変化した時刻TCSの直後の期間であり、期間T1は期間T0の後の期間である。以下同様に対応し、期間Tkは期間Tk−1の後の期間である。期間T0〜TkのそれぞれはPWM波PWM−Wの周期であるPWM周期PWM−TのLK倍となっている。ここでLKは自然数である。サブ指令値X0〜Xkはそれぞれ対応する期間T0〜Tkでの補正指令値CIVの加算分となっている。実際の補正指令値CIVは、CPUにより変更される前の指令値IVにサブ指令値X0〜Xkを加算したものが、期間T0〜Tkにおける補正指令値CIVとなる。サブ指令値X0〜Xkはそれぞれ差分であるDの倍数となっている。ここで差分のDはCPUにより変更される前の指令値IVとCPUにより変更された後の指令値IVとの差である。このようにテーブルTBL1〜3のいずれもが、指令値IVが変化したときに指令値IVを補正して補正指令値CIVを生成するための期間T0〜Tkおよびサブ指令値X0〜Xkを格納する形態となっている。よって期間T0〜Tkが指令値IVが変化したときにおけるPWM波PWM−Wのデューティーの時間経過を制御するためのパラメータ、およびサブ指令値X0〜Xkが指令値IVが変化したときにおけるPWM波PWM−Wのデューティー変化を制御するためのパラメータとなっている。
図3の(b)はテーブルに設定されたデータの一例を示している。
期間T0にサブ指令値X0として0が設定され、期間T1にサブ指令値X1としてD/2が設定され、期間T2にサブ指令値X2として3D/4が設定され、期間T3にサブ指令値X3として7D/8が設定され、期間T4にサブ指令値X4としてDが設定される。期間T0〜T4にもPWM周期の自然数倍の期間がそれぞれ設定される。
図3の(c)は(b)に示すデータが設定された際の時間とサブ指令値との関係を表す図である。
縦軸がサブ指令値を示し、横軸が時間を表している。横軸の原点は時刻TCSとなる。Dが正の値の場合は、期間T0から期間T4に至るまでにサブ指令値は徐々に増えるように変化している。期間T0におけるサブ指令値X0は0である。それ以外は前の期間である期間T1におけるサブ指令値の増加量が大きく、後の期間である期間T4におけるサブ指令値の増加量が小さいようになっている。Dが負の値の場合は、上述した説明において増加が減少に入れ替わる形となる。
図4は各テーブルに設定されているデータの時間とサブ指令値との関係を表す図である。
図4の(a)はテーブルTBL1に設定されているデータDATA1の時間とサブ指令値X0〜X5との関係を表している。
テーブルTBL1のデータDATA1は、Dが正の値の場合は、期間T0から期間T5に至るまでにサブ指令値X0〜X5は徐々にDに近づくように増える変化をしている。期間T0におけるサブ指令値X0は0である。それ以外は前の期間である期間T1におけるサブ指令値の増加量が大きく、後の期間である期間T5におけるサブ指令値の増加量が小さいようになっている。Dが負の値の場合は、上述した説明において増加が減少に入れ替わる形となる。
図4の(b)はテーブルTBL2に設定されているデータDATA2の時間とサブ指令値X0〜X5との関係を表している。
テーブルTBL2のデータDATA2は、Dが正の値の場合は、期間T0から期間T5に至るまでにサブ指令値X0〜X5は徐々にDに近づくように増える変化をしている。期間T0におけるサブ指令値X0は0である。それ以外は前の期間である期間T1におけるサブ指令値の増加量が大きく、後の期間である期間T5におけるサブ指令値の増加量が小さいようになっている。データDATA2のデータDATA1との違いは、データDATA2の期間T0〜T5は後のものになるほど短い期間となるようになっているが、データDATA1の期間T0〜T5は、期間T0および期間T4が長く、期間T3が中ぐらいであり、期間T1、期間T2および期間T5が短くなっていることである。Dが負の値の場合は、上述した説明において増加が減少に入れ替わる形となる。
図4の(c)はテーブルTBL3に設定されているデータDATA3の時間とサブ指令値との関係を表している。
テーブルTBL3のデータDATA3は、サブ指令値X0〜X5に関してDから離れた値から徐々に近づくように変化している。サブ指令値は前のサブ指令値がDよりも大きい場合は次のサブ指令値はDよりも小さくなり、前のサブ指令値がDよりも小さい場合は次のサブ指令値はDよりも大きくなるようになっている。よって、サブ指令値X0〜X5はDを中心に振動するように変化し、Dに収束するように変化する。期間T0におけるサブ指令値X0は0である。データDATA3の期間T0〜T5は、期間T0および期間T4が長く、期間T3が中ぐらいであり、期間T1、期間T2および期間T5が短くなっていることである。Dが負の値の場合は、上述した説明において増加が減少に入れ替わる形となる。
図5は補正指令値および指令値の時間変化を表した図である。(a)が指令値と時間変化の関係、(b)が補正指令値と時間変化の関係を表している。
(a)において、期間TAにおいて指令値IVは所定の値となっている。同じく(b)においても期間TAにおいて補正指令値CIVは期間TAにおける指令値IVと同じ値になっている。
この期間TAにおける補正指令値CIVに基づいてPWM波PWM−Wが生成される。補正指令値CIVの値が小さいので、PWM波PWM−Wのデューティーは小さい。このPWM波PWM−Wを積分化したものとVCMモーターVCMの駆動電圧とが比例する形となる。
(a)において、期間TBにおいて指令値IVは期間TAにおける所定の値から大きくなった値となる。期間TAにおける指令値IVの値と期間TBにおける指令値IVの値との間の差分はDとなる。(b)においては補正指令値CIVは指令値変化部IV−V1を経て、期間TBにおける指令値IVと同じ値になる。指令値変化部IV−V1はテーブルに設定されたデータに基づいた変化となり、図4に示したような時間とサブ指令値との関係のような変化となる。期間TAから期間TBに切り替わる時刻が時刻TCSとなる。この期間TBにおける補正指令値CIVに基づいてPWM波PWM−Wが生成される。補正指令値CIVの値が大きいので、PWM波PWM−Wのデューティーは大きい。このPWM波PWM−Wを積分化したものとVCMモーターVCMの駆動電圧とが比例する形となる。指令値変化部IV−V1における補正指令値CIVに基づいてもPWM波PWM−Wは生成される。
(a)において、期間TCにおいて指令値IVは期間TCにおける値から小さくなった値となる。期間TBにおける指令値IVの値と期間TCにおける指令値IVの値との間の差分はDとなる。このDは期間TBにおける指令値IVの値よりも期間TCにおける指令値IVの値の方が小さいので負の値となる。(b)においては補正指令値CIVは指令値変化部IV−V2を経て、期間TCにおける指令値IVと同じ値になる。指令値変化部IV−V2はテーブルに設定されたデータに基づいた変化となり、図4に示したような時間とサブ指令値との関係のような変化となる。期間TBから期間TCに切り替わる時刻も時刻TCSとなる。この期間TCにおける補正指令値CIVに基づいてPWM波PWM−Wが生成される。補正指令値CIVの値がまた小さくなったので、PWM波PWM−Wのデューティーは小さい。このPWM波PWM−Wを積分化したものとVCMモーターVCMの駆動電圧とが比例する形となる。指令値変化部IV−V2における補正指令値CIVに基づいてもPWM波PWM−Wは生成される。
VCMモーターVCMを駆動するためのPWM波PWM−Wの指示値IVが変更される際の、PWM波PWM−Wのデューティー変化と時間経過との関係を定めたデータである、データDATA1〜DATA3を複数有する。このデータDATA1〜3は、図4の(a)〜(c)にて示したように色々なサブ指令値と時間との関係を示すものとなっている。よって駆動されるモーターに合わせたデータを選択して使用することができるので、色々な種類のモーター駆動の際のリンギングを防ぐことができる。なお、データDATA1およびデータDATA2は指示値IVが変更された際に急激にPWM波PWM−Wのデューティーが変更されてリンギングが引き起こされないように、徐々にPWM波PWM−Wのデューティーが変更されるようにするデータである。データDATA3は指示値IVが変更された際にPWM波PWM−Wのデューティーが変更されて引き起こされたリンギングが、打ち消されるようなPWM波PWM−Wのデューティーとなるようにするデータである。
シーケンサSQCが指示値IVが変更された時刻TCSにデータDATA1〜DATA3に基づいて指示値IVを補正して補正指示値CIVを生成する。このようになっていることで、指示値IVが変更されることによりPWM波PWM−Wのデューティーが変化することによりリンギングが発生するのを防ぐことができる。
セレクタSLとテーブル選択レジスタTBL−S−REGとを有し、テーブル選択レジスタTBL−S−REGの設定値に従ってテーブルTBL1〜3のうちのいずれかが選択されてシーケンサSQCにて使用される。このようにすることで、どのデータDATA1〜3を使用するのかが選択できる。
テーブルTBL1〜3のいずれも、期間T0〜Tkおよびサブ指令値X0〜Xkを格納するようになっている。期間T0〜TkのそれぞれはPWM波PWM−Wの周期であるPWM周期PWM−TのLK倍となっている。サブ指令値X0〜Xkはそれぞれ対応する期間T0〜Tkでの補正指示値CIVの加算分となっている。実際の補正指令値CIVは、CPUにより変更される前の指令値IVにサブ指令値X0〜Xkを加算したものが、期間T0〜Tkにおける補正指令値CIVとなる。サブ指令値X0〜Xkはそれぞれ差分であるDの倍数となっている。このように期間T0〜TkのそれぞれはPWM周期PWM−TのLK倍となっていることで、PWM波PWM−Wの周期ごとに補正指令値CIVが変更されることが可能となり、制御が安定する。サブ指令値X0〜Xkはそれぞれ対応する期間T0〜Tkでの補正指示値CIVの加算分となっており、サブ指令値X0〜Xkはそれぞれ差分であるDの倍数となっていることで、Dの大きさに基づいてサブ指令値X0〜Xkを生成でき、Dの大きさに基づいたリンギングの抑制が可能となる。
(実施の形態2)
図6は実施の形態2のモータードライバMTD1の構成を示した図である。
モータードライバMTD1は実施の形態1のモータードライバMTDと比べて以下が異なる。テーブルTBLは実施の形態1のように複数無く、1つである。セレクタSLが無い。データDATA1〜DATA3は不揮発性メモリFLASHに格納されている。図6では不揮発性メモリFLASHはモータードライバMTD1内にあるような構成となっているが、実際にはそうではない。不揮発性メモリFLASHにはデータDATAXが格納されている。テーブル選択レジスタTBL−S−REGはリセット時等にデータDATA1〜3およびデータDATAXのうちのいずれかのデータを、テーブル選択レジスタTBL−S−REGに格納された値に基づいて選択し、テーブルTBLに格納するように制御する。シーケンサSQCはテーブルTBLに格納されたデータDATA1〜3およびデータDATAXのうちのいずれかのデータを用いる。データDATAXは半導体集積回路装置ICの外部から書き込まれたデータであり、その構成は図3にて示したDATA1〜3と同様の構成となっている。
不揮発性メモリFLASHにはデータDATAXが格納されており、テーブル選択レジスタTBL−S−REGに格納された値に基づいてテーブルTBLにデータDATAXを格納することが可能となっていて、シーケンサSQCがこのデータDATAXを用いることが可能になっている。このように外部から書き込まれたデータDATAXをシーケンサSQCが用いることが可能になっていることで、半導体集積回路ICにより駆動されるモーターの特性に合わせてリンギングを効果的に防ぐことができる、半導体集積回路装置ICを用いるユーザーが独自に定めたデータ(期間T0〜Tkおよびサブ指令値X0〜Xk)を用いることができる。
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
IC 半導体集積回路装置
CPU 中央演算装置
FLASH 不揮発性メモリ
RAM ランダムアクセスメモリ
ADC AD変換回路
MTD、MTD1 モータードライバ
OSC 発振回路
BUS バス
DR ドライバ
PWM−GC PWM波生成回路
SQC シーケンサ
SL セレクタ
TBL1〜TBL3、TBL テーブル
TBL−S−REG テーブル選択レジスタ
IV 指令値
CIV 補正指令値
DATA1〜DATA3、DATAX データ
PWM−W、PWM−RW PWM波
T0〜Tk 期間
X0〜Xk サブ指令値
PWM−T PWM周期

Claims (5)

  1. PWM波を生成するPWM波生成回路と、
    前記PWM波生成回路からの前記PWM波により駆動されるモーターを駆動するための出力段と、
    前記PWM波のデューティーを定める指令値に基づいて、前記PWM波のデューティーを定める補正指令値を生成するシーケンサーと、
    前記指令値が変更される際の、前記PWM波のデューティー変化と時間経過との関係を定める第一データおよび第二データを有し、
    前記第一データおよび前記第二データのうちのいずれを用いるのかを外部から選択可能に構成されており、
    前記シーケンサーが前記指令値を、外部から選択された前記第一または第二データに基づいて変更することで、前記補正指令値を生成して前記PWM波生成回路に出力する半導体集積回路装置。
  2. 前記第一または第二データを設定可能なテーブルを有し、
    外部からの選択に従って不揮発性メモリに格納された前記第一または第二データが前記テーブルに格納され、
    前記シーケンサーは前記テーブルに格納された前記第一または第二データを用いる請求項1に記載の半導体集積回路装置。
  3. 前記第一データが設定された第一テーブルと、前記第二データを設定された第二テーブルを有し、
    前記シーケンサーは外部から選択された前記第一または第二テーブルを用いる請求項1に記載の半導体集積回路装置。
  4. 前記指令値を出力する中央演算装置をさらに有し、
    前記第一および第二データは、
    前記PWM波の周期の自然数倍にて規定された第一期間および第二期間と、前記指令値が変更される前と後の間の差分の何倍であるかを示す第一サブ指令値および第二サブ指令値を有し、
    前記指令値が変更される際の前記補正指令値は、前記指令値が変更される前の第一値から前記第一期間は前記第一サブ指令値に前記第一値を足した値に変更され、前記第一期間の後の前記第二期間は前記第二サブ指令値に前記第一値を足した値に変更され、前記第二期間の後には前記指令値が変更された後の第二値に変更されるように時間変化する請求項1に記載の半導体集積回路装置。
  5. 前記テーブルに設定可能なデータは外部から書き込み可能となっている請求項2に記載の半導体集積回路装置。
JP2012231524A 2012-10-19 2012-10-19 半導体集積回路装置 Expired - Fee Related JP6055645B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012231524A JP6055645B2 (ja) 2012-10-19 2012-10-19 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012231524A JP6055645B2 (ja) 2012-10-19 2012-10-19 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2014087083A true JP2014087083A (ja) 2014-05-12
JP6055645B2 JP6055645B2 (ja) 2016-12-27

Family

ID=50789708

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012231524A Expired - Fee Related JP6055645B2 (ja) 2012-10-19 2012-10-19 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JP6055645B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10191679A (ja) * 1996-12-26 1998-07-21 Toshiba Corp ブラシレスモータの駆動装置
JP2003189674A (ja) * 2001-12-12 2003-07-04 Hitachi Ltd センサレスモータ駆動制御システム
JP2003333888A (ja) * 2002-05-10 2003-11-21 Seiko Epson Corp モータ制御装置およびモータ制御方法
JP2005234357A (ja) * 2004-02-20 2005-09-02 Ricoh Co Ltd 画像読み取り装置
JPWO2006049039A1 (ja) * 2004-11-01 2008-05-29 三菱電機株式会社 ボイスコイルモータ制御装置及びその駆動方法、撮像装置
JP2010183834A (ja) * 2009-02-09 2010-08-19 Analog Devices Inc モータ駆動式システムのための制御技法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10191679A (ja) * 1996-12-26 1998-07-21 Toshiba Corp ブラシレスモータの駆動装置
JP2003189674A (ja) * 2001-12-12 2003-07-04 Hitachi Ltd センサレスモータ駆動制御システム
JP2003333888A (ja) * 2002-05-10 2003-11-21 Seiko Epson Corp モータ制御装置およびモータ制御方法
JP2005234357A (ja) * 2004-02-20 2005-09-02 Ricoh Co Ltd 画像読み取り装置
JPWO2006049039A1 (ja) * 2004-11-01 2008-05-29 三菱電機株式会社 ボイスコイルモータ制御装置及びその駆動方法、撮像装置
JP2010183834A (ja) * 2009-02-09 2010-08-19 Analog Devices Inc モータ駆動式システムのための制御技法

Also Published As

Publication number Publication date
JP6055645B2 (ja) 2016-12-27

Similar Documents

Publication Publication Date Title
US20080258805A1 (en) Semiconductor device having internal power supply voltage generation circuit
CN107919144B (zh) 电源电路以及半导体存储装置
JP2008512065A5 (ja)
JP2010283992A (ja) 電源電圧生成回路、及び半導体装置
KR101411977B1 (ko) 전압 레귤레이터, 그것을 포함한 플래시 메모리 장치 및그것을 포함한 메모리 시스템
JP2006127733A (ja) 寄生キャパシタンスの影響を減らした電圧分配回路及びそれを含んだワードライン電圧発生回路
JP4977846B2 (ja) 不揮発性メモリ装置の高電圧スイッチ回路
US7623394B2 (en) High voltage generating device of semiconductor device
JP6055645B2 (ja) 半導体集積回路装置
US20130162342A1 (en) Reference voltage generator of semiconductor integrated circuit
JP3751594B2 (ja) 半導体記憶装置
JP7385383B2 (ja) 半導体装置、システムおよび制御方法
JP2007129828A (ja) チャージポンプ回路
JP5941394B2 (ja) 半導体集積回路装置
JP2007220233A (ja) 半導体記憶装置、半導体装置及び電子装置
KR101867509B1 (ko) 비휘발성 메모리 장치
JP5488361B2 (ja) 半導体集積回路
KR20180018877A (ko) 레벨 쉬프터 및 그 동작 방법
JP2017216813A (ja) チャージポンプ回路用の駆動回路、及びチャージポンプ回路
JP2009271941A5 (ja)
JP2015149108A (ja) 半導体装置及び記憶装置並びにその制御方法
JP5760784B2 (ja) 電圧生成回路、半導体装置及び電圧生成回路の制御方法
JP2014085745A (ja) 基準電圧生成回路
JP5944725B2 (ja) 半導体記憶装置
KR100743625B1 (ko) 내부전압 발생기

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150820

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160607

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R150 Certificate of patent or registration of utility model

Ref document number: 6055645

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees