JP2014086714A - 配線基板及びその製造方法 - Google Patents

配線基板及びその製造方法 Download PDF

Info

Publication number
JP2014086714A
JP2014086714A JP2012279570A JP2012279570A JP2014086714A JP 2014086714 A JP2014086714 A JP 2014086714A JP 2012279570 A JP2012279570 A JP 2012279570A JP 2012279570 A JP2012279570 A JP 2012279570A JP 2014086714 A JP2014086714 A JP 2014086714A
Authority
JP
Japan
Prior art keywords
plating layer
wiring board
manufacturing
plating
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012279570A
Other languages
English (en)
Inventor
Han Ul Lee
ウル リー、ハン
Yong Sam Lee
サム リー、ヨン
Suk Hwan Ahn
ファン アーン、スク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2014086714A publication Critical patent/JP2014086714A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Abstract

【課題】本発明は、配線パターンを形成するメッキの厚さが全体的に均一に形成される配線基板とその製造方法に関する。
【解決手段】このための本発明の実施例による配線基板は、絶縁層と、上記絶縁層上に形成される配線パターンと、を含み、上記配線パターンのうち少なくともいずれか一つは二つ以上のメッキ層が積層されて形成されることができる。
【選択図】図2

Description

本発明は、配線基板及びその製造方法に関し、配線パターンの厚さを均一に形成することができる配線基板及びその製造方法に関する。
電子機器の小型化、軽量化のために多様な形態の配線基板が用いられている。
このような配線基板は、一般に、絶縁層上にパターン層を形成することにより完成される。この際、パターン層を形成する方法としては、ドライフィルムレジスト(Dry film resist)などを用いて絶縁層上に積層、露光、現像等の工程によりパターンの形状に対応する開口部を形成し、メッキ工程により開口部を満たす方法が主に用いられている。
しかしながら、このような従来の配線基板は、メッキ工程でアノード(Anode)と基板間の間隔が狭いか基板の面積に比べてアノードの面積が広い領域では電流密度が高くなり、このように電流密度が高くなった部分ではメッキの厚さが厚くなる。したがって、配線基板は、全体的にみて、基板の位置によってメッキの厚さが異なるように形成されるという問題が発生している。
よって、メッキの厚さが一定に形成される配線基板とこれを製造できる方法が求められている。
韓国公開特許第2010−0068737号公報
本発明は、配線パターンを形成するメッキの厚さが全体的に均一に形成される配線基板とその製造方法を提供することを目的とする。
本発明の実施例による配線基板は、絶縁層と、上記絶縁層上に形成される配線パターンと、を含み、上記配線パターンのうち少なくともいずれか一つは二つ以上のメッキ層が積層されて形成されることができる。
本実施例において、上記メッキ層は、上記絶縁層上に形成される第1のメッキ層と、上記第1のメッキ層上に形成される第2のメッキ層と、を含むことができる。
本実施例において、上記配線パターンのうち少なくともいずれか二つは、上記第1のメッキ層と上記第2のメッキ層の境界が互いに異なる位置に形成されることができる。
本実施例において、上記配線パターンは、上記第1のメッキ層と上記第2のメッキ層が同一材質で形成されることができる。
また、本発明の実施例による配線基板は、絶縁層と、上記絶縁層上に形成される第1のメッキ層と上記第1のメッキ層上に形成される第2のメッキ層を含む配線パターンと、を含み、上記配線パターンのうち少なくとも二つは上記第1のメッキ層の厚さが異なるように形成されることができる。
また、本発明の実施例による配線パターンの製造方法は、絶縁層上に第1のメッキ層を形成する段階と、上記第1のメッキ層上にマスクを配置する段階と、上記第1のメッキ層上に第2のメッキ層を形成する段階と、を含むことができる。
本実施例において、上記第1のメッキ層を形成する段階は、上記絶縁層上に金属シード層を形成する段階と、上記シード層上にドライフィルムレジストを塗布して配線パターンの形状に応じて開口部を形成する段階と、を含むことができる。
本実施例において、上記マスクを配置する段階は、上記第2のメッキ層上にシート形態のドライフィルムレジストを配置する段階と、上記ドライフィルムレジストに貫通部を形成する段階と、を含むことができる。
本実施例において、上記貫通部を形成する段階は、上記第1のメッキ層の上部に上記第1のメッキ層の厚さに基づいて上記貫通部を形成する段階であることができる。
本実施例において、上記貫通部は、上記第1のメッキ層の厚さが厚いほど小さく形成されることができる。
本実施例において、上記貫通部を形成する段階は、上記第1のメッキ層の厚さが臨界値以上であれば上記貫通部を省略する段階であることができる。
本実施例において、上記貫通部は、円形の貫通孔形に形成されることができる。
本実施例において、上記貫通部は、格子形に形成されることができる。
本実施例において、上記貫通部は、多数のスリットが並んで配置されて形成されることができる。
本実施例において、上記貫通部は、上記第2のメッキ層の面積より大きく形成されることができる。
本実施例において、上記マスクを除去する段階をさらに含むことができる。
また、本発明の実施例による配線基板の製造方法は、絶縁層上に厚さの異なる多数の第1のメッキ層を形成する段階と、上記第1のメッキ層上にマスクを配置する段階と、上記第1のメッキ層上に厚さの異なる多数の第2のメッキ層を形成する段階と、を含むことができる。
本実施例において、上記第1のメッキ層と上記第2のメッキ層は配線パターンを形成し、上記配線パターンは全体的に同じような厚さで上記絶縁層上に形成されることができる。
本発明による配線基板及びその製造方法は、二回にわたってメッキ工程を行い、この中で2次メッキ工程は、1次メッキ工程で発生した配線パターン間の厚さの偏差を考慮して行われる。したがって、基板製造過程でメッキ工程時に発生する配線パターン間の厚さの偏差を最小化することができる。
また、本発明による配線基板は、1次メッキ工程の結果によりマスクの貫通部を調整して2次メッキ工程を行うことができるため、基板のデザインや基板の形態に関係なく容易に適用されることができる。
また、本発明による配線基板の製造方法は、マスクを用いることから、従来のメッキ設備を用いることができる。したがって、従来の設備を交替することにより発生する時間と費用を節約することができる。
本発明の実施例による配線基板を概略的に示す断面図である。 図1のA部分を拡大して部分的に示した拡大断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本実施例による配線基板の製造方法を説明するための断面図である。 本発明の実施例によるマスクを概略的に示した平面図である。 本発明の他の実施例によるマスクを概略的に示した平面図である。 本発明の他の実施例によるマスクを概略的に示した平面図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
図1は本発明の実施例による配線基板を概略的に示す断面図であり、図2は図1のA部分を拡大して部分的に示した拡大断面図である。
図1及び図2を参照すると、本実施例による配線基板10としては、当該技術分野でよく知られた多様な種類の基板(例えば、セラミック基板、印刷回路基板、柔軟性基板、ガラス基板、プレ-モールディング(pre-molded)基板、DBC(direct bonded copper)基板など)を用いることができる。また、配線基板10の両面には、電子素子1を実装するための実装用電極や実装用電極を互いに電気的に連結する多様な形態の配線パターン20が形成されることができる。ここで、実装用電極は、配線パターン20と一体に形成されるか又は配線パターン20が伸びて形成されることができる。したがって、後述の配線パターン20は実装用電極20を含む意味として称される。
本実施例による配線基板10は、複数の層で形成された多層基板であり、各層の間には電気的連結を形成するための回路パターン15が形成されることができる。
回路パターン15は、通常のパターン形成方法、例えば、化学気相蒸着法(chemical vapor deposition、CVD)、物理気相蒸着法(physical vapor deposition、PVD)を用いて形成されるか、又は電解メッキや無電解メッキによって形成されることができる。
また、回路パターン15は、金属等の導電性物質で形成されることができる。例えば、アルミニウム、アルミニウム合金、銅、銅合金又はこれらの組み合わせを含むことができる。
また、本実施例による配線基板10は、上面に形成される実装用電極20と内部に形成される回路パターン15と、これらを電気的に連結する導電性ビア14と、を含むことができる。さらに、本実施例による配線基板10は、内部に電子素子1を内蔵できるキャビティ(cavity、図示せず)が形成されることもできる。
また、本実施例による配線基板10は、一面に外部接続用パッド16が形成されることができる。外部接続用パッド16にハンダボールやハンダバンプのような外部接続端子(図示せず)が配置されることができる。
特に、本実施例による配線基板10の配線パターン20は、少なくとも二つのメッキ層20a、20bで形成されることができる。
第1のメッキ層20aは、基板10上に直接形成される。この際、第1のメッキ層20aは、図2に示されたように、各配線パターン20の位置によってそれぞれ異なる厚さ(又は高さ)で形成されることができる。
本実施例では、4個の配線パターン20のメッキ層20aがすべて別の厚さで形成される場合を例に挙げている。しかしながら、本発明の構成はこれに限定されず、配線基板10のサイズや配線パターン20の形態などによってすべて同じような厚さで形成されるか又は部分的に別の厚さで形成されるなど、多様な形態で構成されることができる。
第2のメッキ層20bは、第1のメッキ層20a上に形成される。本実施例による第2のメッキ層20bは、第1のメッキ層20aの厚さ(又は高さ)を補完する。即ち、第2のメッキ層20bは、配線パターン20の適正厚さ(即ち、臨界値)に対し、第1のメッキ層20aによって不足になった厚さを満たす形で形成されることができる。
したがって、第2のメッキ層20bも、第1のメッキ層20aと同様にそれぞれ別の厚さで形成されることができる。また、第2のメッキ層20bの厚さは、該当する第2のメッキ層20bの基盤となる第1のメッキ層20aの厚さによって決められる。例えば、第1のメッキ層20aの厚さが薄い場合は第2のメッキ層20bの厚さが厚く形成され、第1のメッキ層20aの厚さが厚い場合は第2のメッキ層20bの厚さが薄く形成されることができる。
これにより、本実施例による配線パターン20は、第1のメッキ層20aと第2のメッキ層20bの境界Pが互いに異なる位置に形成されることができる。
このような本実施例による第1のメッキ層20aと第2のメッキ層20bは、同一材質で形成されることができる。しかしながら、これに限定されず、必要に応じて別の材質で形成することもできる。
一方、本実施例では、配線パターン20が二つのメッキ層20a、20bで形成される場合を例に挙げているが、本発明の構成はこれに限定されない。即ち、必要に応じて3個又はそれ以上の層でメッキ層を形成することもできる。
また、図2の最右側に示された配線パターン20のように、配線パターン20が第1のメッキ層20aのみで形成されることもできる。これについては、後述する配線基板10の製造方法で詳細に説明する。
このように構成される本実施例による配線基板10は、多数のメッキ層20a、20bを積層して配線パターン20の厚さを全体的に同じような厚さで形成するため、配線基板10の不良を最小化することができる。
次に、本実施例による配線基板の製造方法を説明する。
図3から図10は、本実施例による配線基板の製造方法を説明するための断面図である。
これらを一緒に参照すると、本実施例による配線基板10の製造方法では、まず、図3に示されたように絶縁層11上に金属のシード層(seed layer)12を形成する段階が行われる。
シード層12は、絶縁層11上にメッキ工程(例えば、無電解メッキ)により形成されることができる。シード層12はCu等の材質で形成されることができるが、これに限定されるものではない。
次いで、図4に示されたように、ドライフィルムレジスト(Dry film resist)22をシード層12上に塗布した後、積層、露光、現像工程により配線パターン20が形成される部分に沿って開口部25を形成する段階が行われる。
次いで、図5に示されたように、メッキ工程を行って開口部25内に第1のメッキ層20aを形成する段階が行われる。この過程で、第1のメッキ層20aの厚さは、メッキ工程で供給される電流量に影響されるようになる。即ち、開口部25の幅(即ち、パターン幅)が小さいか又はアノード(Anode)電極と配線基板10間の間隔が狭くなる部分などでは、電流密度が高くなってメッキの厚さが厚くなる。したがって、第1のメッキ層20aは、図5に示されたように、それぞれの互いに異なる開口部25で互いに異なる厚さで形成されることができる。
次に、図6に示されたように、マスク30を配置する段階が行われる。マスク30には、シート(sheet)形態のドライフィルムレジストを用いることができる。しかしながら、本発明の構成はこれに限定されない。
マスク30は、開口部25上に配置される。この際、マスク30は、基板10の上部面の全領域を覆う形で配置されることができ、開口部25に対応する位置のみに部分的に配置されることもできる。また、マスク30は、メッキ溶液に対して耐性を有する材質で形成されることができる。
次いで、図7に示されたように、マスク30に貫通部32を形成する段階が行われる。貫通部32は、フォトリソグラフィー(Photolithography)技術などにより形成されることができる。
貫通部32は、各開口部25に対応する位置に形成されることができる。また、本実施例による貫通部32は、各開口部25に形成された第1のメッキ層20aの厚さに対応してそのサイズや形状が決められる。
図11は、本発明の実施例によるマスクを概略的に示した平面図であり、図7に示されたマスクの平面を図示している。これらを一緒に参照すると、本実施例によるマスク30には、それぞれの開口部25に対応して孔形状の貫通部32が形成される。
そして、それぞれの貫通部32は、対応する開口部25の第1のメッキ層20aの厚さに対応して形成される。即ち、第1のメッキ層20aの厚さの厚い開口部25cには最も小さな孔の貫通部32cが形成され、第1のメッキ層20aの厚さの最も薄い開口部25aには最も大きな孔の貫通部32aが形成されることができる。
また、第1のメッキ層20aの厚さが十分に厚く形成された開口部25dの場合、即ち、第1のメッキ層20aのみで配線パターン20の厚さの臨界値以上に形成されるため、それ以上配線パターン20の厚さを拡張する必要がない。したがって、該当開口部25dに対しては貫通部32を省略することができる。
一方、本実施例では、貫通部32がすべて円形の孔で形成される場合を例に挙げているが、本発明の構成はこれに限定されず、必要に応じて多様な形状に貫通部32が形成されることができる。
マスク30に貫通部32が形成されると、続いて、図8に示されたように2次メッキ工程を行って配線パターン20を完成する段階が行われる。
2次メッキ工程を行うことにより、第1のメッキ層20a上には、新たなメッキ層である第2のメッキ層20bが形成される。この際、第2のメッキ層20bも、第1のメッキ層20aのように厚さが異なるように形成されることができる。
2次メッキ工程は、メッキ液の流れがマスク30に形成された貫通部32によって制限される。即ち、貫通部32が大きな孔で形成される部分は、メッキ成長速度が速くなるため、第2のメッキ層20bの厚さが厚く形成され、小さな孔で形成される部分は、メッキ成長速度が遅くなるため、第2のメッキ層20bの厚さが薄く形成されることができる。
前述したように、本実施例による貫通部32は、第1のメッキ層20aの厚さの厚い開口部25cに最も小さな孔32cで形成される。したがって、この場合、第2のメッキ層20bは、薄い厚さで形成される。これと同様に、第1のメッキ層20aの厚さの最も薄い開口部25aには最も大きな孔の貫通部32aが形成されるため、この場合の第2のメッキ層20bは厚く形成される。
これにより、第2のメッキ層20bが形成されると、第1のメッキ層20a又は第2のメッキ層20bからなる配線パターン20は全体的にほぼ同一の厚さをなすようになる。
次に、図9に示されたドライフィルムレジスト22を除去する段階と、図10に示された不要なシード層12を除去する段階が行われ、これにより、本実施例による配線基板10を完成するようになる。
以上のように構成される本実施例による配線基板及びその製造方法は、二回にわたってメッキ工程を行い、このうち2次メッキ工程は、1次メッキ工程で発生した配線パターン20間の厚さの偏差を考慮して行われる。したがって、配線基板10の製造過程で、メッキ工程時に発生する配線パターン20間の厚さの偏差を最小化することができる。
また、本実施例による配線基板10は、1次メッキ工程の結果によりマスクの貫通部32を調整して2次メッキ工程を行うことができるため、配線基板10のデザインや配線基板10の形態に関係なく容易に適用されることができる。
また、本実施例による配線基板10の製造方法は、マスク30を用いるため、従来のメッキ設備を用いることができる。したがって、従来の設備を交替することにより発生する時間と費用を節約することができる。
一方、本発明による配線基板とその製造方法は、前述した実施例に限定されず、必要に応じて多様な形態に変形されることができる。
図12から図13は、本発明の他の実施例によるマスクを概略的に示した平面図であり、図7に示されたマスクの平面を示している。
まず、図12を参照すると、本実施例によるマスク30は、貫通部32が格子形に形成されることができる。即ち、貫通部32は、多数の貫通孔が集まって形成されることができる。
本実施例の場合、各貫通孔のサイズを調節するか、又は貫通孔間の間隔を調節することにより、第2のメッキ層20bの成長速度を制御することができる。
一方、本実施例の場合、貫通孔が四角形に形成される場合を例に挙げているが、本発明はこれに限定されず、円形や多角形の形状に形成するなど、多様な変形が可能である。
図13を参照すると、本実施例によるマスク30は、スリット(slit)形の貫通孔が並んで配置されて形成されることができる。
本実施例の場合も、各スリットの幅を調節するか、又はスリット間の間隔を調節することにより、第2のメッキ層20bの成長速度を制御することができる。
一方、本実施例の場合、スリットが直線形に形成される場合を例に挙げているが、本発明はこれに限定されず、スリットをジグザグ形や曲線形に形成するなど、多様な変形が可能である。
図12及び図13に示されたように、マスク30の貫通部32を一つの孔ではなく多数の孔を組み合わせて形成する場合、貫通部32が開口部25の中心に正確に整列されなくても同一の効果が得られる。
より詳細には、図11に示されたマスク30の場合、貫通部32の中心が開口部25の中心に正確に配置されるように整列されてはじめて、第2のメッキ層20bを精密に形成することができる。したがって、マスク30の位置に対する精密な制御が必要であるという短所がある。
しかしながら、図12や図13に示されたマスク30の場合、開口部25より大きく貫通部32を形成しても、格子やスリットのサイズや間隔の配置によってメッキ液の流れを制限することができる。即ち、貫通部32の面積を開口部25や第1のメッキ層20aの面積より大きく設定することができ、これにより、貫通部32が開口部25内に配置される形ではなく、開口部25が貫通部32内に配置される形でマスク30を配置することができる。
したがって、マスク30の貫通部32と開口部25をより容易に整列することができるため、工程が容易となるという長所がある。
以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
10 配線基板
11 絶縁層
12 シード層
20 配線パターン
20a 第1のメッキ層
20b 第2のメッキ層
25 開口部
30 マスク
32 貫通部

Claims (18)

  1. 絶縁層と、
    前記絶縁層上に形成される配線パターンと、
    を含み、
    前記配線パターンのうち少なくともいずれか一つは二つ以上のメッキ層が積層されて形成される、配線基板。
  2. 前記メッキ層は、
    前記絶縁層上に形成される第1のメッキ層と、
    前記第1のメッキ層上に形成される第2のメッキ層と、
    を含む、請求項1に記載の配線基板。
  3. 前記配線パターンのうち少なくともいずれか二つは、
    前記第1のメッキ層と前記第2のメッキ層の境界が互いに異なる位置に形成される、請求項2に記載の配線基板。
  4. 前記第1のメッキ層と前記第2のメッキ層が同一材質で形成される、請求項2または3に記載の配線基板。
  5. 絶縁層と、
    前記絶縁層上に形成される第1のメッキ層と、前記第1のメッキ層上に形成される第2のメッキ層とを含む配線パターンと、
    を含み、
    前記配線パターンのうち少なくとも二つは前記第1のメッキ層の厚さが異なるように形成される、配線基板。
  6. 絶縁層上に第1のメッキ層を形成する段階と、
    前記第1のメッキ層上にマスクを配置する段階と、
    前記第1のメッキ層上に第2のメッキ層を形成する段階と、
    を含む、配線基板の製造方法。
  7. 前記第1のメッキ層を形成する段階は、
    前記絶縁層上に金属シード層を形成する段階と、
    前記シード層上にドライフィルムレジストを塗布して配線パターンの形状に応じて開口部を形成する段階と、
    を含む、請求項6に記載の配線基板の製造方法。
  8. 前記マスクを配置する段階は、
    前記第2のメッキ層上にシート形態のドライフィルムレジストを配置する段階と、
    前記ドライフィルムレジストに貫通部を形成する段階と、
    を含む、請求項7に記載の配線基板の製造方法。
  9. 前記貫通部を形成する段階は、
    前記第1のメッキ層の上部に前記第1のメッキ層の厚さに基づいて前記貫通部を形成する段階である、請求項8に記載の配線基板の製造方法。
  10. 前記貫通部は、
    前記第1のメッキ層の厚さが厚いほど小さく形成される、請求項9に記載の配線基板の製造方法。
  11. 前記貫通部を形成する段階は、
    前記第1のメッキ層の厚さが臨界値以上であれば前記貫通部を省略する段階である、請求項9または10に記載の配線基板の製造方法。
  12. 前記貫通部は、
    円形の貫通孔形に形成される、請求項9から11の何れか1項に記載の配線基板の製造方法。
  13. 前記貫通部は、
    格子形に形成される、請求項9から12の何れか1項に記載の配線基板の製造方法。
  14. 前記貫通部は、
    複数のスリットが並んで配置されて形成される、請求項9から13の何れか1項に記載の配線基板の製造方法。
  15. 前記貫通部は、
    前記第2のメッキ層の面積より大きく形成される、請求項13又は14に記載の配線基板の製造方法。
  16. 前記マスクを除去する段階をさらに含む、請求項6から15の何れか1項に記載の配線基板の製造方法。
  17. 絶縁層上に厚さの異なる複数の第1のメッキ層を形成する段階と、
    前記第1のメッキ層上にマスクを配置する段階と、
    前記第1のメッキ層上に厚さの異なる第2のメッキ層を形成する段階と、
    を含む、配線基板の製造方法。
  18. 前記第1のメッキ層と前記第2のメッキ層は配線パターンを形成し、前記配線パターンは一様な厚さで前記絶縁層上に形成される、請求項17に記載の配線基板の製造方法。
JP2012279570A 2012-10-26 2012-12-21 配線基板及びその製造方法 Abandoned JP2014086714A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120119644A KR20140053564A (ko) 2012-10-26 2012-10-26 배선 기판 및 그 제조 방법
KR10-2012-0119644 2012-10-26

Publications (1)

Publication Number Publication Date
JP2014086714A true JP2014086714A (ja) 2014-05-12

Family

ID=50545946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012279570A Abandoned JP2014086714A (ja) 2012-10-26 2012-12-21 配線基板及びその製造方法

Country Status (3)

Country Link
US (1) US20140116753A1 (ja)
JP (1) JP2014086714A (ja)
KR (1) KR20140053564A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9754704B2 (en) * 2014-04-29 2017-09-05 Eastman Kodak Company Making thin-film multi-layer micro-wire structure
CN113973431B (zh) * 2020-07-23 2023-08-18 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法

Also Published As

Publication number Publication date
KR20140053564A (ko) 2014-05-08
US20140116753A1 (en) 2014-05-01

Similar Documents

Publication Publication Date Title
JP2016207940A (ja) 電子部品内蔵配線板及びその製造方法
JP2016048723A (ja) フレックスリジッド配線板
US8535546B2 (en) Method of manufacturing multilayer wiring substrate
KR20170118503A (ko) 코일 전자 부품
KR20090069852A (ko) 패키지용 기판 및 그 제조방법
JP2015159153A (ja) 電子部品内蔵多層配線板
JP5672381B2 (ja) 多層配線板
JP6374338B2 (ja) 配線基板
JP2014086714A (ja) 配線基板及びその製造方法
JP2015211219A (ja) 基板構造およびその製造方法
US10903577B2 (en) Printed wiring board
JP5426567B2 (ja) プリント回路基板及びその製造方法並びにプリント回路基板製造用のパネル
JP2017005168A (ja) プリント配線板およびその製造方法
TWI599283B (zh) 印刷電路板及其製作方法
US9991032B2 (en) Method for manufacturing thin film chip resistor device
KR20130065473A (ko) 인쇄회로기판 및 그의 제조 방법
KR20120129687A (ko) 인쇄회로기판 및 그의 제조 방법
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP2016034005A (ja) 配線基板の製造方法
JP5808055B2 (ja) 配線基板
KR20190021744A (ko) 인덕터
JP2016143860A (ja) 半導体装置及びその製造方法
KR20160110588A (ko) 반도체 장치 및 그 제조 방법
JP2013045960A (ja) 配線基板およびその製造方法
JP2023027638A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151214

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20161003

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161014