JP5672381B2 - 多層配線板 - Google Patents

多層配線板 Download PDF

Info

Publication number
JP5672381B2
JP5672381B2 JP2013522481A JP2013522481A JP5672381B2 JP 5672381 B2 JP5672381 B2 JP 5672381B2 JP 2013522481 A JP2013522481 A JP 2013522481A JP 2013522481 A JP2013522481 A JP 2013522481A JP 5672381 B2 JP5672381 B2 JP 5672381B2
Authority
JP
Japan
Prior art keywords
inner layer
layer copper
wiring board
multilayer wiring
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013522481A
Other languages
English (en)
Other versions
JPWO2013005451A1 (ja
Inventor
裕明 浅野
裕明 浅野
靖弘 小池
靖弘 小池
公教 尾崎
公教 尾崎
仁 志満津
仁 志満津
哲也 古田
哲也 古田
雅夫 三宅
雅夫 三宅
貴弘 早川
貴弘 早川
智朗 浅井
智朗 浅井
良 山内
良 山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP2013522481A priority Critical patent/JP5672381B2/ja
Application granted granted Critical
Publication of JP5672381B2 publication Critical patent/JP5672381B2/ja
Publication of JPWO2013005451A1 publication Critical patent/JPWO2013005451A1/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0397—Tab
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/202—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using self-supporting metal foil pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

本発明は、多層配線板に関するものである。
特許文献１において、基板の表面側と裏面側とを貫通する電流用スルーホールを複数本密集させて配置することにより大電流を流すことができるプリント基板が開示されている。
特開２０１０−２６７６４９号公報
ところで、導体パターンに大きな電流を流す場合の構成として、薄い導体パターンにおいては、断面積を大きくする必要があることから幅を広くする必要があり、導体パターンの占有面積として広い面積が必要となる。一方、厚い導体パターンについては、幅は狭くてすむがパターニングのためのエッチング時間が長くなりコストアップを招いてしまう。
また、薄い導体パターンを有する基板と厚い導体パターンを有する基板とを面一の基板で接続する場合、基板の投影面積が大きくなってしまう。
本発明の目的は、基板の投影面積の増加を抑制しつつ大きな電流とそれより小さな電流とを流すことができる多層配線板を提供することにある。
上記目的を達成するため、本発明に従う多層配線板は、絶縁性基材と、前記絶縁性基材の内部に配置されるとともに積層方向の上下に配される一対の第１の層であって、該第１の層の各々はパターニングされた内層用金属板からなる、前記第１の層と、前記積層方向の上下に配される一対の第２の層であって、該第２の層の各々は前記絶縁性基材の表面にパターニングされた状態で配置される外層用金属箔からなり、該外層用金属箔は前記内層用金属板よりも厚さが薄く、かつ、電流経路の断面積が前記内層用金属板における電流経路の断面積よりも小さい、前記第２の層と、前記積層方向の上下に配される一対の第３の層と、前記第３の層に形成されたパッドに接続される制御用半導体素子と、前記第３の層に形成されたパッドに接続される電力用半導体素子と、を備え、前記電力用半導体素子が接続される前記パッドは前記内層用金属板に繋がっているとともに前記電力用半導体素子は前記内層用金属板に熱的に繋がっており、前記制御用半導体素子が接続される前記パッドは前記外層用金属箔に繋がっている。
上記構成によれば、パターニングされた内層用金属板が絶縁性基材の内部に配置され、このパターニングされた内層用金属板に大きな電流を流すことができる。さらに、パターニングされた外層用金属箔が絶縁性基材の表面に配置され、この外層用金属箔に内層用金属板よりも小さい電流を流すことができる。
ここで、導体パターンに大きな電流を流す場合の構成として、薄い導体パターンにおいては、断面積を大きくする必要があることから幅を広くする必要があり、導体パターンの占有面積として広い面積が必要となる。これに対し本発明では、パターニングされた内層用金属板に大きな電流を流すことができ、導体パターンの占有面積として狭い面積で済む。さらに、パターニングされた外層用金属箔に内層用金属板よりも小さい電流を流すことができ、外層用金属箔が絶縁性基材の表面に配置されるため狭い投影面積で済む。
このようにして、基板の投影面積の増加を抑制しつつ大きな電流とそれより小さな電流とを流すことができる。
本発明の一態様では、前記内層用金属板からなる導体パターンが前記絶縁性基材の外部に引き出されて筐体に固定されている。
本発明の一態様では、前記絶縁性基材は、絶縁性コア基板を有しており、前記パターニングされた内層用金属板が前記絶縁性コア基板に接着されている。
本発明の一態様では、前記内層用金属板は銅板である。
本発明の一態様では、前記積層方向の上下に配される一対の第２の層の一方から他方にかけて積層方向に延びるスルーホールを備える。
本発明の一態様では、前記スルーホールの少なくとも一方の開口部は絶縁物で埋められ、前記絶縁物の上には前記第３の層が設けられる。
上記構成によれば、基板の小型化が可能となる。
本発明の一態様では、前記積層方向の上下に配される一対の第２の層の一方から他方にかけて積層方向に延びる分断用孔を備える。
上記構成によれば、分断された層同士において電位を分けることができる。
本発明の一態様では、前記分断用孔の少なくとも一方の開口部は絶縁物で埋められ、前記絶縁物の上には前記第３の層が設けられる。
上記構成によれば、基板の小型化が可能となる。
上記構成によれば、電力用基板と制御用基板とを一体化できる。
本発明の一態様では、前記一対の第１の層のうちの少なくとも一方のパターンは筐体に接続される。
上記構成は、放熱性に優れる。
本発明によれば、基板の投影面積の増加を抑制しつつ大きな電流とそれより小さな電流とを流すことができる。
第１の実施形態における電子機器の縦断面図。 （ａ）は電子機器の製造工程を説明するための縦断面図、（ｂ）は電子機器の製造工程を説明するための縦断面図。 （ａ）は電子機器の製造工程を説明するための縦断面図、（ｂ）は電子機器の製造工程を説明するための縦断面図。 （ａ）は電子機器の製造工程を説明するための縦断面図、（ｂ）は電子機器の製造工程を説明するための縦断面図。 （ａ）は電子機器の製造工程を説明するための縦断面図、（ｂ）は電子機器の製造工程を説明するための縦断面図。 （ａ）は電子機器の製造工程を説明するための縦断面図、（ｂ）は電子機器の製造工程を説明するための縦断面図。 第２の実施形態における電子機器の縦断面図。 別例の電子機器の縦断面図。 別例の電子機器の縦断面図。
（第１の実施形態）
以下、本発明を具体化した第１の実施形態を図面に従って説明する。
図１に示すように、電子機器１０は、多層配線板２０とアルミ製筐体３０とを備えている。
多層配線板２０は、絶縁性基材４０と、絶縁性基材４０の内部に配置される内層用金属板としての内層用銅板５０，６０と、絶縁性基材４０の両表面（表裏両面）にそれぞれ配置される外層用金属箔としての外層用銅箔７０，８０とを備えている。
絶縁性基材４０は板状をなし、水平に配置されている。絶縁性基材４０の内部において内層用銅板５０，６０が上下に離間して配置されている。内層用銅板５０，６０は、上層側に内層用銅板５０が配置されているとともに下層側に内層用銅板６０が配置されている。内層用銅板５０，６０の厚さは、例えば１００〜２００μｍ程度である。
内層用銅板５０は、打ち抜きによりパターニングされている。つまり、打ち抜きプレス加工により導体パターン５１，５２，５３，５４が形成され、導体パターン５１，５２，５３，５４に大電流を流すことができる。
内層用銅板６０は、打ち抜きによりパターニングされている。つまり、打ち抜きプレス加工により導体パターン６１，６２，６３が形成され、導体パターン６１，６２，６３に大電流を流すことができる。このように内層の２層（内層用銅板５０，６０）からなる導体パターンにて電源系の配線が形成されている。
導体パターン５１は絶縁性基材４０の一端面から絶縁性基材４０の外部に引き出され水平方向に延びている。また、導体パターン５４は絶縁性基材４０の他端面から絶縁性基材４０の外部に引き出され水平方向に延びている。
外層用銅箔７０，８０の厚さは、例えば１８〜３５μｍ程度である。外層用銅箔７０は、絶縁性基材４０の上面に配置され、ウェットエッチングによりパターニングされている。詳しくは、微細加工による導体パターン７１，７２，７３，７４が形成され、外層用銅箔７０からなる導体パターン７１，７２，７３，７４にて信号ラインが形成されている。また、外層用銅箔８０は、絶縁性基材４０の下面に配置され、ウェットエッチングよりパターニングされている。詳しくは、微細加工による導体パターン８１，８２，８３，８４が形成され、外層用銅箔８０からなる導体パターン８１，８２，８３，８４にて信号ラインが形成されている。
このように外層の２層（外層用銅箔７０，８０）からなる導体パターンにて信号系の配線が形成されている。
この場合、外層用銅箔７０，８０は、エッチングに代わり打ち抜きによりパターニングされていてもよい。さらには、外層用銅箔７０，８０は、銅めっきや印刷などでパターニングされていてもよい。
外層用銅箔７０，８０は、内層用銅板５０，６０よりも厚さが薄く、かつ、電流経路の断面積が内層用銅板５０，６０における電流経路の断面積よりも小さい。
絶縁性基材４０における外層用銅箔７０と内層用銅板５０との間の部位にはビアホール１３０，１３１，１３２が形成されている。ビアホール１３０内には、めっき層１３５，１３６，１３７が形成されている。そして、外層用銅箔７０からなる導体パターン７２がビアホール１３０内のめっき層１３５により内層用銅板５０からなる導体パターン５２と電気的に接続されている。また、外層用銅箔７０からなる導体パターン７３が、ビアホール１３１内のめっき層１３６により内層用銅板５０からなる導体パターン５３と電気的に接続されている。さらに、外層用銅箔７０からなる導体パターン７４がビアホール１３２内のめっき層１３７により内層用銅板５０からなる導体パターン５４と電気的に接続されている。
多層配線板２０にはスルーホール１２０が形成され、スルーホール１２０により内層用銅板５０，６０、外層用銅箔７０，８０とは電気的に接続されている。詳しくは、内層用銅板５０からなる導体パターン５１と内層用銅板６０からなる導体パターン６１と外層用銅箔７０からなる導体パターン７１と外層用銅箔８０からなる導体パターン８１とがスルーホール１２０のめっき層１２１を介して接続されている。
このようにして、厚い内層用銅板５０，６０を打ち抜いて大電流が流れる電流経路となる導体パターン５１，５２，５３，５４，６１，６２，６３が形成されている。また、外層用銅箔７０，８０をエッチングして信号経路となる導体パターン７１，７２，７３，７４，８１，８２，８３，８４が形成されている（ファインパターンが形成されている）。これらの厚い内層用銅板５０，６０からなる導体パターン５１，５２，５３，５４，６１，６２，６３と薄い外層用銅箔７０，８０を微細加工した導体パターン７１，７２，７３，７４，８１，８２，８３，８４とが一体化されて多層配線板２０が構成されている。
多層配線板２０の上面側には電子部品９０，９１が実装されている。詳しくは、外層用銅箔７０を含めた絶縁性基材４０の上にソルダレジスト１００が形成され、ソルダレジスト１００の上に電子部品９０が配置されている。そして、はんだ９５により、外層用銅箔７０からなる導体パターン７１と電子部品９０のリード９０ａとが接合されている。また、はんだ９６により、外層用銅箔７０からなる導体パターン７２と電子部品９０のリード９０ｂとが接合されている。
同様に、ソルダレジスト１００の上に電子部品９１が配置されている。そして、はんだ９７により、外層用銅箔７０からなる導体パターン７３と電子部品９１のリード９１ａとが接合されている。また、はんだ９８により、外層用銅箔７０からなる導体パターン７４と電子部品９１のリード９１ｂとが接合されている。
外層用銅箔８０を含めた絶縁性基材４０の下面側にはソルダレジスト１０１が形成されている。
アルミ製筐体３０は、プレート部３１と、基板支持部３２，３３，３４とを備えている。プレート部３１は水平方向に配置され、プレート部３１の上面には基板支持部３２，３３，３４が立設されている。基板支持部３２の上面に内層用銅板５０からなる導体パターン５１が配置されている。また、基板支持部３４の上面に内層用銅板５０からなる導体パターン５４が配置されている。さらに、基板支持部３３の上面に多層配線板２０の下面が配置されている。
ねじ１１０が内層用銅板５０からなる導体パターン５１を貫通してアルミ製筐体３０の基板支持部３２に螺入されている。また、ねじ１１１が内層用銅板５０からなる導体パターン５４を貫通してアルミ製筐体３０の基板支持部３４に螺入されている。よって、内層用銅板５０からなる導体パターン５１，５４が絶縁性基材４０の外部に引き出されて、ねじ止めにてアルミ製筐体３０に固定されている。これにより、容易にアルミ製筐体３０に多層配線板２０を固定することができる。
また、ねじ１１２が多層配線板２０を貫通してアルミ製筐体３０の基板支持部３３に螺入されている。これにより、多層配線板２０がアルミ製筐体３０の基板支持部３３の上面に当接した状態で支持されている。
内層用銅板５０からなる導体パターン５１および導体パターン５４は、例えばボディアースがとられる（電源系のグランド電位にされる）。
また、電子部品９０，９１は駆動に伴い発熱し、その熱は図１において一点鎖線で示す経路Ｌ１，Ｌ２でアルミ製筐体３０へと逃がされるようになっている。
次に、このように構成した電子機器１０の作用について説明する。
電子部品９０，９１が駆動に伴い発熱する。この熱は、図１において一点鎖線で示す経路Ｌ１，Ｌ２で放熱される。つまり、Ｌ１で示すように、電子部品９０→スルーホール１２０のめっき層１２１→内層用銅板５０からなる導体パターン５１→アルミ製筐体３０の基板支持部３２の経路で放熱される。また、Ｌ２で示すように、電子部品９１→ビアホール１３２のめっき層１３７→内層用銅板５０からなる導体パターン５４→アルミ製筐体３０の基板支持部３４の経路で放熱される。
次に、電子機器１０の製造方法を説明する。
まず、図２（ａ）に示すように、パターニング前の内層用銅板４９，５９を用意する。そして、図２（ｂ）に示すように、内層用銅板４９，５９に対し、プレス型１５０，１５１，１５２，１５３，１５４，１５５，１５６で打ち抜きを行う。これにより、図３（ａ）に示すように、パターニングした内層用銅板５０，６０が形成される。また、図２（ｂ）のプレス型１５２，１５３，１５４からなる打ち抜き箇所が、図１のねじ１１０，１１１，１１２が通るねじ挿通孔となる。
引き続き、図３（ｂ）に示すように、パターニングした内層用銅板５０，６０と、プリプレグ１６０と、プリプレグ１６０の表面に形成した外層用銅箔６９と、プリプレグ１６１と、プリプレグ１６１の表面に形成した外層用銅箔７９と、プリプレグ１６２と、を用意する。そして、下から、パターニング前の外層用銅箔７９、プリプレグ１６１、パターニングした内層用銅板６０、プリプレグ１６２、パターニングした内層用銅板５０、プリプレグ１６０、パターニング前の外層用銅箔６９を積層して配置する。つまり、打ち抜き加工によりパターニングした内層用銅板５０，６０をプリプレグ１６０，１６１，１６２で挟むとともに、表面が露出するプリプレグ１６０，１６１の表面に外層用金属箔としての外層用銅箔６９，７９を配置する。これによりブロック（積層体）が編成される。
そして、編成したブロックを積層プレスにより加熱加圧して図４（ａ）に示すように一体化する（樹脂を溶かして硬化させる）。このように完全ドライ処理とすることにより、低コスト化が実現できる。
引き続き、一体化したブロック（積層体）における外層用銅箔６９，７９をウェットエッチングによりパターニングして図４（ｂ）に示すように、導体パターン７１，７２，７３，７４，８１，８２，８３，８４を形成する。
また、両表面および層間の接続を行う。詳しくは、スルーホール１２０を形成してめっき層１２１により導体パターン７１，５１，６１，８１を電気的に接続するとともにビアホール１３０，１３１，１３２を形成してめっき層１３５，１３６，１３７により導体パターン７２，５２間、導体パターン７３，５３間、導体パターン７４，５４間を電気的に接続する。
さらに、図５（ａ）に示すように、ソルダレジスト１００，１０１を形成する。
次に、図５（ｂ）に示すように、外形形成および内層のパターンの分断を行う。つまり、プレス型１７０，１７１，１７２の抜きにより、外形の形成のためのカット、および、内層用銅板５０における導体パターン５２，５３の繋がりのカットを行う。即ち、プレス型１７１を貫通させることにより導体パターン５２と導体パターン５３とを分断する。その結果、図６（ａ）に示すようになる。
そして、図６（ｂ）に示すように、電子部品９０，９１をソルダレジスト１００の上に載置し、はんだ９５，９６，９７，９８で実装する。
引き続き、図１に示すように、内層用銅板５０からなる導体パターン５１，５４をアルミ製筐体３０の基板支持部３２，３４の上面に載置するとともにアルミ製筐体３０の基板支持部３３の上面に多層配線板２０を載置する。そして、内層用銅板５０からなる導体パターン５１，５４を貫通するねじ１１０，１１１をアルミ製筐体３０の基板支持部３２，３４に螺入するとともに、多層配線板２０を貫通するねじ１１２をアルミ製筐体３０の基板支持部３３に螺入する。これにより、電子部品９０，９１を実装した多層配線板２０が、アルミ製筐体３０に取り付けられる。
その結果、図１に示す電子機器１０を製造することができる。
上記の実施形態によれば、以下のような効果を得ることができる。
（１）多層配線板２０の構成として、絶縁性基材４０と、絶縁性基材４０の内部に配置され、パターニングされた内層用銅板５０，６０とを備える。内層用銅板５０，６０は打ち抜きによりパターニングできる。また、絶縁性基材４０の表面にパターニングされた状態で配置され、内層用銅板５０，６０よりも厚さが薄く、かつ、電流経路の断面積が内層用銅板５０，６０における電流経路の断面積よりも小さい外層用銅箔７０，８０を備える。外層用銅箔７０，８０はエッチングによりパターニングできる。
よって、パターニングされた内層用銅板５０，６０が絶縁性基材４０の内部に配置され、パターニングされた内層用銅板５０，６０に大きな電流を流すことができる。さらに、パターニングされた外層用銅箔７０，８０が絶縁性基材４０の表面に配置され、この外層用銅箔７０，８０に内層用銅板５０，６０よりも小さい電流を流すことができる。ここで、導体パターンに大きな電流を流す場合の構成として、薄い導体パターンにおいては、断面積を大きくする必要があることから幅を広くする必要があり、導体パターンの占有面積として広い面積が必要となる。本実施形態では、パターニングされた内層用銅板５０，６０に大きな電流を流すことができ、導体パターンの占有面積として狭い面積で済む。さらに、パターニングされた外層用銅箔７０，８０に内層用銅板５０，６０よりも小さい電流を流すことができ、外層用銅箔７０，８０が絶縁性基材４０の表面に配置されるため狭い投影面積で済む。また、内層用銅板５０，６０は、打ち抜きによるパターンなのでパターニングのためのエッチングが不要となる。
一方、パターニングされた外層用銅箔７０，８０が、絶縁性基材４０の表面に配置され、外層用銅箔７０，８０はエッチングにてファインパターンを形成することができる。
その結果、基板の投影面積の増加を抑制しつつ大きな電流とそれより小さな電流とを流すことができる。また、容易にファインパターン（微細パターン）を形成することができる。
（２）内層用銅板５０からなる導体パターン５１，５４が絶縁性基材４０の外部に引き出されてねじ１１０，１１１によりアルミ製筐体３０に固定されている。これにより、内層用銅板５０からなる導体パターン５１，５４を放熱経路として用いて（確保して）、導体パターン５１，５４を通して電子部品９０，９１で生じる熱を逃がし（放熱して）電子部品９０，９１を冷却することができる。
（３）ねじ１１２により多層配線板２０がアルミ製筐体３０に締結されている。これにより、内層用銅板５０からなる導体パターン５１，５４の外部への引き出しによる多層配線板２０のアルミ製筐体３０の基板支持部３３での浮き上がり防止することができる。
（４）厚いパターンがエッチングによらずに内層用銅板５０，６０のプレス打ち抜き加工により形成され、低コスト化が図られている。詳しくは、厚い内層パターンは内層用銅板５０，６０のプレス打ち抜き加工（ダイレクトプレス）で形成することにより、内層を完全ドライ工程化することができ、低コスト化が図られる。
（５）内層の導体パターンと外層の導体パターンとはスルーホール１２０とビアホール１３０，１３１，１３２とで接続する（めっきで接続する）ことができる。
（６）多層配線板２０の製造方法として、編成工程と加熱加圧工程とパターニング工程とを有する。編成工程では、パターニングした内層用銅板５０，６０をプリプレグ１６０，１６１，１６２で挟むとともに、表面が露出するプリプレグ１６０，１６１の表面に内層用銅板５０，６０よりも厚さが薄く、かつ、電流経路の断面積が内層用銅板５０，６０における電流経路の断面積よりも小さい外層用銅箔６９，７９を配置する。広義には、表面が露出するプリプレグのうちの少なくとも一方のプリプレグの表面に外層用銅箔を配置する。内層用銅板５０，６０のパターニングは打ち抜き加工により行うことができる。加熱加圧工程では、編成工程において編成したブロックを加熱加圧して一体化する。パターニング工程では、加熱加圧工程において一体化したブロックにおける外層用銅箔６９，７９をパターニングする。外層用銅箔６９，７９のパターニングはエッチングにより行うことができる。
よって、パターニングされた内層用銅板５０，６０に大きな電流を流すことができ、導体パターンの占有面積として狭い面積で済む。また、打ち抜きによるパターンなのでパターニングのためのエッチングが不要となる。一方、外層用銅箔６９，７９のエッチングにてファインパターンを形成することができる。このようにして、基板の投影面積の増加を抑制しつつ大きな電流とそれより小さな電流とを流すことができる。また、容易にファインパターンを形成することができる。
（７）加熱加圧工程において一体化したブロックの一部領域を打ち抜き加工することにより内層用銅板５０からなる導体パターン５２，５３を分断する工程を更に有するので、導体パターン５２，５３を位置決めした状態で分断して所望の位置に配置することができる。
（第２の実施形態）
次に、第２の実施形態を、第１の実施形態との相違点を中心に説明する。
図１に代わり、本実施形態では図７に示す構成としている。図７において、電子機器２００は、多層配線板２１０とアルミ製筐体２２０とを備えている。多層配線板２１０は、絶縁性基材２３０と、内層用金属板としての内層用銅板２４０，２５０と、外層用金属箔としての外層用銅箔２６０，２７０とを備えている。絶縁性基材２３０は、絶縁性コア基板２８０を有しており、パターニングされた内層用銅板２４０，２５０が絶縁性コア基板２８０に接着されている。
絶縁性コア基板２８０の厚さは、例えば４００μｍ程度である。小電流用の外層用銅箔２６０，２７０の厚さは、例えば１８〜３５μｍ程度である。大電流用の内層用銅板２４０，２５０の厚さは、例えば１００〜２００μｍ程度である。
絶縁性コア基板２８０の上面に接着シート２８１により内層用銅板２４０が接着されているとともに絶縁性コア基板２８０の下面に接着シート２８２により内層用銅板２５０が接着されている。接着シート２８１，２８２の厚さは、例えば４０μｍ程度である。
内層用銅板２４０は打ち抜きにより所望の形状にパターニングされ、導体パターン２４１，２４２，２４３，２４４が形成されている。内層用銅板２５０も打ち抜きにより所望の形状にパターニングされ、導体パターン２５１，２５２，２５３が形成されている。
また、内層用銅板２４０を含めた絶縁性コア基板２８０の上面には絶縁層２９０が配置されている。内層用銅板２５０を含めた絶縁性コア基板２８０の下面には絶縁層３００が配置されている。このようにして、内層用銅板２４０，２５０は、絶縁性基材２３０の内部に配置され、打ち抜きによりパターニングされている。
絶縁性基材２３０（絶縁層２９０）の上面には外層用銅箔２６０が配置されている。絶縁性基材２３０（絶縁層３００）の下面には外層用銅箔２７０が配置されている。外層用銅箔２６０は、エッチングにより所望の形状にパターニングされ、導体パターン２６１，２６２，２６３が形成されている。外層用銅箔２７０もエッチングにより所望の形状にパターニングされ、導体パターン２７１，２７２，２７３が形成されている。このようにして、外層用銅箔２６０，２７０は、絶縁性基材２３０の表面に配置され、エッチングによりパターニングされている。この場合、外層用銅箔２６０，２７０は、エッチングに代わり打ち抜きによりパターニングされていてもよく、また、外層用銅箔２６０，２７０は、銅めっきや印刷などでパターニングされていてもよい。外層用銅箔２６０，２７０は、内層用銅板２４０，２５０よりも厚さが薄く、かつ、電流経路の断面積が内層用銅板２４０，２５０における電流経路の断面積よりも小さい。
また、スルーホール３１０のめっき層３１１により導体パターン２６１，２４１，２５１，２７１が電気的に接続されている。さらに、ビアホール３２０，３２１のめっき層３２５，３２６により導体パターン２４３及び導体パターン２６２、導体パターン２４４及び導体パターン２６３が電気的に接続されている。
外層用銅箔２６０を含めた絶縁性基材２３０（絶縁層２９０）の上面にはソルダレジスト３３０が形成されている。外層用銅箔２７０を含めた絶縁性基材２３０（絶縁層３００）の下面にはソルダレジスト３３１が形成されている。ソルダレジスト３３０の上には電子部品３４０が搭載され、はんだ３４１，３４２で実装されている。
内層用銅板２４０からなる導体パターン２４４が絶縁性基材２３０（絶縁性コア基板２８０）の側面から外部に引き出されて水平方向に延び、ねじ３５０によりアルミ製筐体２２０の基板支持部２２１に固定されている。また、多層配線板２１０を貫通するねじ３５１がアルミ製筐体２２０の基板支持部２２２に螺入され、多層配線板２１０がアルミ製筐体２２０の基板支持部２２２の上面に当接した状態で支持されている。
電子部品３４０は駆動に伴い発熱し、その熱は、Ｌ１０で示すように、ビアホール３２１のめっき層３２６、内層用銅板２４０からなる導体パターン２４４を経てアルミ製筐体２２０の基板支持部２２１に逃がされる（放熱される）。
製造方法としては、絶縁性コア基板２８０の上面に、接着シート２８１によって、パターニングした内層用銅板２４０を接着するとともに、絶縁性コア基板２８０の下面に、接着シート２８２によって、パターニングした内層用銅板２５０を接着する。内層用銅板２４０，２５０のパターニングは打ち抜き加工により行うことができる。そして、パターニングした内層用銅板２４０，２５０をプリプレグ（絶縁層２９０，３００となるプリプレグ）で挟むとともに、表面が露出するプリプレグ（絶縁層２９０，３００となるプリプレグ）の表面にパターニング前の外層用銅箔を配置する（編成工程）。
さらに、編成したブロックを加熱加圧して一体化する（加熱加圧工程）。さらには、一体化したブロックにおける外層用銅箔をパターニングする（パターニング工程）。外層用銅箔のパターニングはエッチングにより行うことができる。
また、両表面および層間の接続を行う。詳しくは、スルーホール３１０を形成してめっき層３１１により導体パターン２６１，２４１，２５１，２７１を電気的に接続するとともに、ビアホール３２０，３２１を形成してめっき層３２５，３２６により導体パターン２４３，２６２間、導体パターン２４４，２６３間を電気的に接続する。
さらに、ソルダレジスト３３０，３３１を形成するとともに、外形形成を行う（外形の形成のためのカットを行う）。そして、電子部品３４０をはんだ３４１，３４２で実装する。引き続き、内層用銅板２４０からなる導体パターン２４４をアルミ製筐体２２０の基板支持部２２１の上面に載置するとともにアルミ製筐体２２０の基板支持部２２２の上面に多層配線板２１０を載置する。そして、内層用銅板２４０からなる導体パターン２４４を貫通するねじ３５０をアルミ製筐体２２０の基板支持部２２１に螺入するとともに、多層配線板２１０を貫通するねじ３５１をアルミ製筐体２２０の基板支持部２２２に螺入する。これにより、電子部品３４０を実装した多層配線板２１０が、アルミ製筐体２２０に取り付けられる。
その結果、図７に示す電子機器２００を製造することができる。
なお、本実施形態においても、第１の実施形態において上記（７）で記載したように加熱加圧工程において一体化したブロックの一部領域を打ち抜き加工することより内層用銅板からなる導体パターンを分断する工程を有するようにしてもよい。
実施形態は前記に限定されるものではなく、例えば、次のように具体化してもよい。
・図１，７においては、絶縁性基材の両表面に、それぞれ銅箔（のパターン）を配置した両面基板であったが、絶縁性基材の一方の面のみに銅箔（のパターン）を配置した片面基板であってもよい。
・図１においては、内層用銅板は２層設けたが、２つの絶縁層（２つのプリプレグ）の間に１つの内層用銅板を挟んで１層のみ設けてもよい。また、内層用銅板は３層以上設けてもよい。
・同様に、図７においては、内層用銅板は２層設けたが、絶縁性コア基板２８０の片面のみに内層用銅板を接着して１層のみ設けてもよい。また、内層用銅板は３層以上設けてもよい。
・図８に示すように、熱の経路としてＬ３で示すごとく、電子部品９２の下面の裏面電極から、はんだ９３→内層用銅板５０→アルミ製筐体３０に至る経路を形成してもよい。つまり、電子部品９２で発する熱を、接合材としてのはんだ９３を通して、内層用銅板５０を介してアルミ製筐体３０に逃がすようにしてもよい。この場合、放熱は電子部品９２の裏面電極を通して行われ、放熱面積を大きくすることができ、放熱性に優れている。
・図９に示すように、内層用金属板よりなり積層方向の上下に配される一対の第１の層４０２，４０３と、外層用金属箔よりなり積層方向の上下に配される一対の第２の層４０５，４０７と、積層方向の上下に配される一対の第３の層４０９，４１２の６層構造をなしていてよい。第３の層４０９，４１２は、大電流用の金属板でも小電流用の金属箔でもよい。図９において、第１の層４０２，４０３は、絶縁性基材４００の内部に配置され、パターニングされた内層用金属板であり、第２の層４０５，４０７は、絶縁性基材４００の表面にパターニングされた状態で配置され、内層用金属板よりも厚さが薄く、かつ、電流経路の断面積が内層用金属板における電流経路の断面積よりも小さい外層用金属箔である。コア材である絶縁層４０１の一方の面に第１の層４０２が、また、絶縁層４０１の他方の面に第１の層４０３が形成されている。第１の層４０２に絶縁層４０４を介して第２の層４０５が形成され、また、第１の層４０３に絶縁層４０６を介して第２の層４０７が形成されている。第２の層４０５には絶縁層４０８を介して第３の層４０９が形成され、第３の層４０９は絶縁膜４１０で覆われている。第２の層４０７には絶縁層４１１を介して第３の層４１２が形成され、第３の層４１２は絶縁膜４１３で覆われている。
一対の第２の層４０５，４０７にかけてスルーホール４２０，４２１，４２２が形成され、スルーホール４２０，４２１，４２２はめっき層４２３，４２４，４２５を有する。スルーホール４２０，４２１，４２２は樹脂４２７，４２８，４２９で埋められ、その上には第３の層４０９，４１２が設けられる。広義には、スルーホール４２０，４２１，４２２の少なくとも一方の開口部は絶縁物としての樹脂４２７，４２８，４２９で埋められ、その上には第３の層４０９，４１２が設けられる。これにより、基板の小型化が可能となる。
一対の第２の層４０５，４０７の各々は、積層方向に延びる分断用孔４２６により分断されている。すなわち、一対の第２の層４０５，４０７の一方から他方にかけて積層方向に延びる分断用孔４２６は、一対の第１の層４０２，４０３の各々を分断するとともに、一対の第２の層４０５，４０７の各々を分断している。これにより、基板が分断され、分断された層同士において電位を分けることができる。分断箇所である分断用孔４２６は樹脂４３０で埋められ、その上には第３の層４０９，４１２が設けられる。広義には、分断用孔４２６の少なくとも一方の開口部は絶縁物としての樹脂４３０で埋められ、その上には第３の層４０９，４１２が設けられる。これにより、基板の小型化が可能となる。
第３の層４０９には、電力用半導体素子４４０，４４１，４４２と制御用半導体素子４４３とが接続されるパッド４０９ａ，４０９ｂ，４０９ｃ，４０９ｄ，４０９ｅ，４０９ｆ，４０９ｇが形成される。第３の層４１２には、制御用半導体素子４４４，４４５，４４６，４４７，４４８が接続されるパッド４１２ａ，４１２ｂ，４１２ｃ，４１２ｄ，４１２ｅが形成される。広義には、第３の層４０９，４１２には制御用半導体素子と電力用半導体素子とが接続されるパッドが形成される。図９の電力用半導体素子４４０の両リード４４０ａがパッド４０９ａ，４０９ｂと接合され、電力用半導体素子４４１の両リード４４１ａがパッド４０９ｃ，４０９ｄと接合され、電力用半導体素子４４２の両リード４４２ａがパッド４０９ｅ，４０９ｆと接合される。制御用半導体素子４４３の裏面電極がパッド４０９ｇと接合される。制御用半導体素子４４４，４４５，４４６，４４７，４４８の裏面電極がパッド４１２ａ，４１２ｂ，４１２ｃ，４１２ｄ，４１２ｅと接合される。このようにして、電力用基板と制御用基板とを一体化できる。
第１の層４０２のパターンは筐体３０に接続される。広義には、一対の第１の層４０２，４０３のうちの少なくとも一方のパターンは筐体３０に接続される。図９の電力用半導体素子４４０，４４１，４４２で発生する熱は、Ｌ１１，Ｌ１２，Ｌ１３で示す経路で逃がされ、スルーホール４２０，４２１，４２２等を経て第１の層４０２から筐体３０に至る。このように放熱性に優れる。また、スルーホール４２０，４２１，４２２を介して放熱可能である。
・金属板、金属箔は銅であったが、他の金属、例えばアルミでもよい。
２０…多層配線板、３０…アルミ製筐体、４０…絶縁性基材、５０…内層用銅板、６０…内層用銅板、６９…外層用銅箔、７０…外層用銅箔、７９…外層用銅箔、８０…外層用銅箔、１６０…プリプレグ、１６１…プリプレグ、１６２…プリプレグ、２１０…多層配線板、２２０…アルミ製筐体、２３０…絶縁性基材、２４０…内層用銅板、２５０…内層用銅板、２６０…外層用銅箔、２７０…外層用銅箔、２８０…絶縁性コア基板、４００…絶縁性基材、４０２…第１の層、４０３…第１の層、４０５…第２の層、４０７…第２の層、４０９…第３の層、４０９ａ…パッド、４０９ｂ…パッド、４０９ｃ…パッド、４０９ｄ…パッド、４０９ｅ…パッド、４０９ｆ…パッド、４０９ｇ…パッド、４１２…第３の層、４１２ａ…パッド、４１２ｂ…パッド、４１２ｃ…パッド、４１２ｄ…パッド、４１２ｅ…パッド、４２０…スルーホール、４２１…スルーホール、４２２…スルーホール、４２６…分断用孔、４２７…樹脂、４２８…樹脂、４２９…樹脂、４３０…樹脂、４４０…電力用半導体素子、４４１…電力用半導体素子、４４２…電力用半導体素子、４４３…制御用半導体素子、４４４…制御用半導体素子、４４５…制御用半導体素子、４４６…制御用半導体素子、４４７…制御用半導体素子、４４８…制御用半導体素子。

Claims (9)

  1. 絶縁性基材と、
    前記絶縁性基材の内部に配置されるとともに積層方向の上下に配される一対の第１の層であって、該第１の層の各々はパターニングされた内層用金属板からなる、前記第１の層と、
    前記積層方向の上下に配される一対の第２の層であって、該第２の層の各々は前記絶縁性基材の表面にパターニングされた状態で配置される外層用金属箔からなり、該外層用金属箔は前記内層用金属板よりも厚さが薄く、かつ、電流経路の断面積が前記内層用金属板における電流経路の断面積よりも小さい、前記第２の層と、
    前記積層方向の上下に配される一対の第３の層と、
    前記第３の層に形成されたパッドに接続される制御用半導体素子と、
    前記第３の層に形成されたパッドに接続される電力用半導体素子と、
    を備え、
    前記電力用半導体素子が接続される前記パッドは前記内層用金属板に繋がっているとともに前記電力用半導体素子は前記内層用金属板に熱的に繋がっており、
    前記制御用半導体素子が接続される前記パッドは前記外層用金属箔に繋がっている、
    多層配線板。
  2. 前記内層用金属板からなる導体パターンが前記絶縁性基材の外部に引き出されて筐体に固定されている請求項１に記載の多層配線板。
  3. 前記絶縁性基材は、絶縁性コア基板を有しており、前記パターニングされた前記内層用金属板が前記絶縁性コア基板に接着されている請求項１または２に記載の多層配線板。
  4. 前記内層用金属板は銅板である請求項１〜３のいずれか１項に記載の多層配線板。
  5. 前記積層方向の上下に配される一対の第２の層の一方から他方にかけて積層方向に延びるスルーホールを備える請求項１に記載の多層配線板。
  6. 前記スルーホールの少なくとも一方の開口部は絶縁物で埋められ、前記絶縁物の上には前記第３の層が設けられる請求項５に記載の多層配線板。
  7. 前記積層方向の上下に配される一対の第２の層の一方から他方にかけて積層方向に延びる分断用孔を備える請求項１〜６のいずれか１項に記載の多層配線板。
  8. 前記分断用孔の少なくとも一方の開口部は絶縁物で埋められ、前記絶縁物の上には前記第３の層が設けられる請求項７に記載の多層配線板。
  9. 前記一対の第１の層のうちの少なくとも一方のパターンは筐体に接続される請求項１〜８のいずれか１項に記載の多層配線板。
JP2013522481A 2011-07-06 2012-02-10 多層配線板 Expired - Fee Related JP5672381B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013522481A JP5672381B2 (ja) 2011-07-06 2012-02-10 多層配線板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011150266 2011-07-06
JP2011150266 2011-07-06
JP2013522481A JP5672381B2 (ja) 2011-07-06 2012-02-10 多層配線板
PCT/JP2012/053183 WO2013005451A1 (ja) 2011-07-06 2012-02-10 多層配線板および多層配線板の製造方法

Publications (2)

Publication Number Publication Date
JP5672381B2 true JP5672381B2 (ja) 2015-02-18
JPWO2013005451A1 JPWO2013005451A1 (ja) 2015-02-23

Family

ID=47436813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013522481A Expired - Fee Related JP5672381B2 (ja) 2011-07-06 2012-02-10 多層配線板

Country Status (8)

Country Link
US (1) US20140226296A1 (ja)
JP (1) JP5672381B2 (ja)
KR (1) KR20140031998A (ja)
CN (1) CN103636297A (ja)
BR (1) BR112013033573A2 (ja)
DE (1) DE112012002829T5 (ja)
TW (1) TWI439194B (ja)
WO (1) WO2013005451A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012214982B4 (de) * 2012-08-23 2021-06-02 Vitesco Technologies GmbH Leiterplatine
JP6627666B2 (ja) * 2016-07-07 2020-01-08 株式会社オートネットワーク技術研究所 回路基板及び電気接続箱
JP6981022B2 (ja) * 2017-03-17 2021-12-15 セイコーエプソン株式会社 プリント回路板および電子機器
JP2019140181A (ja) * 2018-02-07 2019-08-22 日本シイエムケイ株式会社 多層プリント配線板
DE102018115654A1 (de) * 2018-06-28 2020-01-02 Schaeffler Technologies AG & Co. KG Aktiv gekühlte Spule

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222893A (ja) * 1988-07-11 1990-01-25 Nec Corp 多層印刷配線板の製造方法
JPH03219689A (ja) * 1990-01-25 1991-09-27 Nippon Avionics Co Ltd メタルコアプリント配線板
JPH0465893A (ja) * 1990-07-06 1992-03-02 Furukawa Electric Co Ltd:The 複合回路基板の製造方法
JP2007128970A (ja) * 2005-11-01 2007-05-24 Nippon Mektron Ltd ケーブル部を有する多層配線基板の製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04113692A (ja) * 1990-09-03 1992-04-15 Fanuc Ltd ハイブリット形プリント配線板
KR100333627B1 (ko) * 2000-04-11 2002-04-22 구자홍 다층 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222893A (ja) * 1988-07-11 1990-01-25 Nec Corp 多層印刷配線板の製造方法
JPH03219689A (ja) * 1990-01-25 1991-09-27 Nippon Avionics Co Ltd メタルコアプリント配線板
JPH0465893A (ja) * 1990-07-06 1992-03-02 Furukawa Electric Co Ltd:The 複合回路基板の製造方法
JP2007128970A (ja) * 2005-11-01 2007-05-24 Nippon Mektron Ltd ケーブル部を有する多層配線基板の製造方法
JP2011009715A (ja) * 2009-05-25 2011-01-13 Denso Corp 半導体装置

Also Published As

Publication number Publication date
JPWO2013005451A1 (ja) 2015-02-23
US20140226296A1 (en) 2014-08-14
KR20140031998A (ko) 2014-03-13
WO2013005451A1 (ja) 2013-01-10
DE112012002829T5 (de) 2014-04-24
TWI439194B (zh) 2014-05-21
TW201304630A (zh) 2013-01-16
CN103636297A (zh) 2014-03-12
BR112013033573A2 (pt) 2017-02-07

Similar Documents

Publication Publication Date Title
US9999134B2 (en) Self-decap cavity fabrication process and structure
WO2017086095A1 (ja) 多層基板及び電子機器
JPWO2016132424A1 (ja) フレキシブルプリント配線板の製造方法
JP5672381B2 (ja) 多層配線板
JP2017098404A (ja) 配線基板およびその製造方法
TWI463928B (zh) 晶片封裝基板和結構及其製作方法
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
US20140036465A1 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
JP2014107552A (ja) 多層回路基板及びその製作方法
TWI536888B (zh) 軟硬結合電路板的製作方法
KR101516531B1 (ko) 회로판, 및 회로판의 제조 방법
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2010062199A (ja) 回路基板
JP2019021863A (ja) 多層基板
KR20130065473A (ko) 인쇄회로기판 및 그의 제조 방법
JP2008166464A (ja) 配線基板及びその製造方法
TW201417663A (zh) 承載板的製作方法
JP2019009153A (ja) 配線基板、電子デバイス及び電子デバイスの製造方法
JP2008198747A (ja) プリント基板及びプリント基板の製造方法
JP2009289789A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
TW201722224A (zh) 印刷電路板及其製作方法
JP2013206979A (ja) プリント基板
JP2009267061A (ja) 配線基板の製造方法
JP4761200B2 (ja) コントローラ
JP2006049457A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141208

LAPS Cancellation because of no payment of annual fees