JP2014086528A - 半導体装置 - Google Patents

Abstract

【課題】アナログ信号の入力とデジタル信号の入出力とを共通の端子で切り替えて行う半導体装置において、入力されるアナログ信号の誤差の低減を図ること。
【解決手段】デジタル信号出力用のＰＭＯＳトランジスタとレギュレータ回路とを備えている。ＰＭＯＳトランジスタは、ソース端子にハイレベル電圧が供給されドレイン端子が共通の端子に接続されており、アナログ信号の入力時にオフされ、デジタル信号のハイ論理値の出力時にオンする。レギュレータ回路は、アナログ信号の入力時に、アナログ信号の電圧レベルに応じた電圧レベルのハイレベル電圧をＰＭＯＳトランジスタのソース端子に供給する。オフ状態にあるＰＭＯＳトランジスタのソース・ドレイン端子間の電位差を小さく維持し、オフ時のリーク電流を抑制することができる。アナログ信号の信号経路に抵抗成分がある場合にもアナログ信号の電圧レベルのズレを抑制して電圧精度を確保することができる。
【選択図】図２

Description

本願に開示の技術は、アナログ信号の入力とデジタル信号の出力とを共通の端子で行う半導体装置に関するものであり、該共通の端子にアナログ信号を入力する際の信号レベルの精度向上に関するものである。

ＡＤ変換器を内蔵したワンチップマイクロコンピュータにおいて、ＡＤ変換器用のアナログ信号の入力端子をデジタル信号の入力端子と兼用したものがある（特許文献１など）。

また、ＡＤ変換器のアナログ入力端子をデジタル入出力端子と兼用する場合もある（非特許文献１など）。

特開平５−２６５３号公報

富士通マイクロエレクトロニクス株式会社、"Ｆ２ＭＣ（登録商標）−１６ＬＸ １６ビット・マイクロコントローラ ＭＢ９０９９０ Ｓｅｒｉｅｓ ハードウェアマニュアル"、１２−１３頁、[online]、２００９年６月、［２０１２年８月１６日検索］、インターネット＜URL:http://edevice.fujitsu.com/jp/manual/MANUALp/ja-pdf/CM44-10149-4.pdf＞

アナログ信号用とデジタル信号用とで端子を兼用するマイクロコントローラ等の半導体装置においては、共通の端子を使用してアナログ信号の入力とデジタル信号の出力とを切り替えて行う場合に、入出力されない信号の伝搬を遮断することが必要である。このために、共通の端子からＡＤ変換器などのアナログ信号の処理回路までの信号経路にアナログスイッチを設けることが考えられる。デジタル信号を出力する際には、アナログスイッチをオフ状態として共通の端子とアナログ信号の処理回路との信号経路の遮断が図られる。また、アナログ信号を入力する際には、アナログスイッチをオン状態にすると共にデジタル信号を出力するバッファ回路をオフ状態としてデジタル信号の出力の遮断が図られる。

こうした半導体装置の用途の一例として車載用途がある。車載用途あるいはその他の電子制御用途において、外部に設けられたセンサ等からのアナログ信号が入力される場合がある。この場合、車載マイコン等の半導体装置の設置位置は必ずしもセンサ等の設置位置に近いとは限らない。両者間の距離が長い場合には、アナログ信号が伝搬する信号経路に抵抗分が含まれてしまうこともある。また、システムの仕様によっては信号経路に高抵抗成分が挿入されることも考えられる。更に、車載用途等において要求されるシステムの頑健性・信頼性の確保から、信号経路上の接続部位の接触不良等の事態においても、アナログ信号の伝搬が要求される場合もある。こうした接触不良等の場合にも信号経路には高抵抗成分が挿入されることとなる。

ここで、アナログ信号として微小な電圧信号が入力される場合を考える。この場合、信号経路に抵抗分が含まれると、信号経路に電流が流れる場合に電圧降下が生じ、信号レベルが正規の電圧値からずれてしまうこととなる。特に、信号経路上に含まれる抵抗成分が大きい場合には、微小な電流が流れてもアナログ信号の電圧レベルに比して無視できないレベルの電圧降下が生じてしまうおそれがあり、アナログ信号の電圧レベルが大きくずれてしまうことも考えられる。このため、入力されるアナログ信号の電圧レベルや電圧レンジ、また信号経路に含まれる抵抗成分の大きさによっては、オフ状態とされるバッファ回路のトランジスタにおけるリーク電流が問題になるおそれがある。バッファ回路を構成するトランジスタのオフ時のリーク電流がアナログ信号の入力される信号経路を流れるからである。

そのため、バッファ回路を構成するトランジスタのオフ時のリーク電流を低減するような試みが従来よりなされてはいる。しかしながら、アナログ信号の電圧レベルが微小な電圧レベルである場合等には、信号経路に含まれる抵抗成分の大きさによっては、アナログ信号の精度に支障がないレベルにまでリーク電流を低減することが困難な場合もある。

また、オフ時のリーク電流の大きさは、オフ状態にあるトランジスタのソース・ドレイン端子間の電位差が大きいほど大きくなる。バッファ回路を構成するトランジスタにおいて、ソース端子は電源電圧に接続されドレイン端子は共通の端子に接続されるため、入力されるアナログ信号の電圧レベルが低い場合には、ソース・ドレイン端子間の電位差は大きくなり、リーク電流が大きくなってしまうおそれがある。アナログ信号の電圧レベルが微小な電圧レベルである場合には、リーク電流の低減がさらに困難になるおそれがあり、信号経路に含まれる抵抗成分によっては、アナログ信号の精度を確保できない場合があり問題である。

本願に開示される技術は、上記の課題に鑑み提案されたものであって、アナログ信号の入力とデジタル信号の入出力とを共通の端子で切り替えて行う半導体装置において、アナログ信号の入力時、デジタル信号の出力を抑止するバッファ回路のトランジスタのソース・ドレイン間の電位差を僅少としてトランジスタのオフ時のリーク電流を低減することにより、入力されるアナログ信号の誤差の低減を図ることが可能な半導体装置を提供することを目的とする。

本願に開示される技術に係る半導体装置は、アナログ信号の入力とデジタル信号の入出力とを入出力端子を介して行う半導体装置である。ＰＭＯＳトランジスタとレギュレータ回路とを備えている。ＰＭＯＳトランジスタは、ソース端子にハイレベル電圧が供給されドレイン端子が入出力端子に接続され、アナログ信号の入力時にオフされ、デジタル信号の第１論理値の出力時にオンする。レギュレータ回路は、アナログ信号の入力時に、アナログ信号の電圧レベルに応じた電圧レベルのハイレベル電圧をＰＭＯＳトランジスタのソース端子に供給する。

本願に開示される技術に係る半導体装置は、デジタル信号の第１論理値を出力するＰＭＯＳトランジスタのソース端子に供給されるハイレベル電圧を、アナログ信号の入力時に、アナログ信号の電圧レベルに応じた電圧レベル制御する。これにより、オフ状態にあるＰＭＯＳトランジスタのソース・ドレイン端子間の電位差は小さく維持される。オフ状態に制御されるＰＭＯＳトランジスタにおいて、ソース・ドレイン端子間の電圧が小さく維持されることにより、オフ時のリーク電流を抑制することができる。アナログ信号の入力の際、入出力端子に流れるリーク電流を小さくすることができ、アナログ信号の信号経路に抵抗成分がある場合にもアナログ信号の電圧レベルのズレを抑制することができる。アナログ信号の電圧精度を確保することができる。

応用例を示す模式図である。 第１実施形態のマイクロコントローラのブロック図である。 第２実施形態のマイクロコントローラのブロック図である。

図１は、本願に開示の技術を車載用のコントローラに適用する場合の適用例を模式化して示す図である。車両ＶＥにおいて、走行に係る様々な制御を行うマイクロコントローラ１は、例えば、運転席近くに設置される。ここで、走行に係る様々な制御には、アンチロックブレーキシステムやアクティブサスペンションシステム等の足周りの制御が含まれる。足周りの制御には、タイヤやサスペンションなどの足周りを構成する部品やシステムの状況を把握することが必要となる。このため、これらの状況に係る情報を検出するセンサが必要になるところ、こうした情報はタイヤやサスペンションなどの周辺で取得しなければならない。センサＳＥＮは必然的にタイヤやサスペンションなどの近傍に設置されることとなる。

このため、足周りに設置されるセンサＳＥＮからのセンス信号（アナログ信号）は、運転席近くに設置されるマイクロコントローラ１までの長い信号経路ＳＰを伝搬しなければならない。この場合、信号経路ＳＰの経路長から、更には車両ＶＥの構造上の制約などから信号経路ＳＰがコネクタ（不図示）で接続されて配線される場合もあることから、信号経路ＳＰには、経路上の配線抵抗である経路抵抗ＲＳＰが存在することも考えられる。センサＳＥＮから出力されるセンス信号が電圧信号である場合、経路抵抗ＲＳＰに電流が流れることによる電圧降下が存在すると、センス信号（アナログ信号）の電圧レベルが本来の値からずれてしまうことも考えられる。

また、センサＳＥＮが出力するセンス信号（アナログ信号）の電圧値が小さい場合や電圧レンジが小さな電圧幅である場合、あるいは経路抵抗ＲＳＰが大きな抵抗値を有する場合には、信号経路ＳＰを流れる電流がリーク電流等の微小な電流であっても、センス信号（アナログ信号）の電圧値のずれは大きなものとなってしまう。

近年のマイクロコントローラ１は小パッケージ化が要請されており、端子数の制約からデジタル入出力端子とアナログ入力端子とを兼用する場合がある（図２、３において後述）。

以下に説明する実施形態では、兼用する共通の端子にセンサＳＥＮからのセンス信号（アナログ信号）が入力される際に、オフ状態とされるデジタル信号の入出力回路からのリーク電流を抑止する技術について説明する。信号経路ＳＰに不測の電流が流れ経路抵抗ＲＳＰによる電圧降下によるセンス信号の本来の値からのずれを防止する技術である。

図２は本願に係る第１実施形態の回路ブロック図である。本願の実施形態に必要となる部分を中心に示す図であり、その他の構成については省略されている。

マイクロコントローラ１は、センサＳＥＮからのセンス信号が入力されると共にデジタル信号を出力するための端子として、共通の端子Ｔ１を備えている。デジタル信号を出力する出力バッファを構成してハイレベル電源線１１と接地電圧との間にＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１とが直列に接続されており、ＰＭＯＳトランジスタＰ１とＮＭＯＳトランジスタＮ１との接続ノードが共通の端子Ｔ１に接続されている。また、入力されたセンス信号（アナログ信号）をデジタル信号に変換するＡ／Ｄコンバータ１３への信号経路の閉路・開路の切り替えるために、ＰＭＯＳトランジスタとＮＭＯＳトランジスタとが並列に接続されるアナログスイッチＸ１が共通の端子Ｔ１に接続されている。

機能回路Ｆは、マイクロコントローラ１が制御する様々な制御機能を奏するための信号処理を行う回路である。これらの制御についての詳細な説明は省略するが、車両ＶＥに関する各種の制御である。アンチロックブレーキシステムやアクティブサスペンションシステム等の足周りに関する制御も含まれる。

機能回路Ｆに加えて、Ａ／Ｄコンバータ１３およびＤ／Ａコンバータ１７を含めて各種の機能を奏する制御が行われる。ここで、Ａ／Ｄコンバータ１３は、共通の端子Ｔ１から入力されるサンス信号ＳＥＮ（アナログ信号）をデジタル信号に変換して機能回路Ｆに供給する。また、Ｄ／Ａコンバータ１７は、機能回路Ｆで演算などされたデジタル信号をアナログ信号に変換する。

第１実施形態では、デジタル信号の出力バッファを構成するＰＭＯＳトランジスタＰ１のオフ時のリーク電流を抑止する。この機能を奏する構成は、信号経路切替制御部３、電圧検出回路５、およびレギュレータ回路７である。

信号経路切替制御部３は、機能回路Ｆからの信号に基づいて、共通の端子Ｔ１との信号経路の接続を切り替える機能を奏する。デジタル信号を出力する場合には、アナログスイッチＸ１の各々のトランジスタをオフする信号をゲート端子に向けて出力すると共に、デジタル信号の出力バッファを構成するＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のオン・オフを制御する信号をゲート端子に出力する。デジタル信号に応じたＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のオン制御は、機能回路Ｆからの信号に基づいて行う。また、サンス信号（アナログ信号）を入力する場合には、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１をオフすると共に、アナログスイッチＸ１の各々のトランジスタをオンする信号を出力する。

電圧検出回路５は、Ａ／Ｄコンバータ１３、デジタル分圧回路１５、およびＤ／Ａコンバータ１７とを備えている。ここで、Ａ／Ｄコンバータ１３およびＤ／Ａコンバータ１７は、機能回路Ｆを含む各種の制御に係る信号処理と共を行なうためにあらかじめ備えられている回路である。通常は、各種の制御に係る信号処理に用いられるため、機能回路Ｆとの間で信号の授受をしているところ、機能回路Ｆから指令信号Ｓに応じて電圧検出回路５を構成する。

Ａ／Ｄコンバータ１３は、その入力端子がアナログスイッチＸ１を介して共通の端子Ｔ１に接続されている。出力端子はデジタル分圧回路１５に接続されている。デジタル分圧回路１５の出力端子はＤ／Ａコンバータ１７の入力端子に接続され、Ｄ／Ａコンバータ１７の出力端子は、後述するレギュレータ回路７の誤差アンプ１９に入力される。

Ａ／Ｄコンバータ１３とデジタル分圧回路１５との接続は、指令信号Ｓに応じて間欠的に行われる。指令信号Ｓは機能回路Ｆにより発せられる信号であり、機能回路Ｆによる信号処理の動作の間の空き時間に間欠的に発せられる信号である。

また、Ｄ／Ａコンバータ１７も指令信号Ｓに応じて間欠的にデジタル分圧回路１５からの出力信号をアナログ分圧信号に変換する。変換されたアナログ分圧信号は次の指令信号Ｓの入力まで不図示の保持回路に保持され、レギュレータ回路７に出力される。

レギュレータ回路７は、分圧抵抗Ｒ１、Ｒ２、給電トランジスタＰ２、および誤差アンプ１９を備えている。

給電トランジスタＰ２および分圧抵抗Ｒ１、Ｒ２は、電源電圧ＶＣＣと接地電圧との間に、この順に直列に接続されている。給電トランジスタＰ２のゲート端子は誤差アンプ１９の出力端子が接続されている。誤差アンプ１９の入力端子は、Ｄ／Ａコンバータ１７の出力端子および分圧抵抗Ｒ１、Ｒ２の接続点に接続されている。

次に、センス信号（アナログ信号）が入力される場合の動作について説明する。センス信号（アナログ信号）の入力モードであることを機能回路Ｆが認識すると、信号経路切替制御部３は、ＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のゲート端子を制御して共にオフ状態に維持するとともに、アナログスイッチＸ１を構成するＭＯＳトランジスタのゲート端子を制御してアナログスイッチＸ１をオン状態に維持する。これにより、共通の端子Ｔ１はＡ／Ｄコンバータ１３に接続される。

共通の端子Ｔ１から入力されるセンス信号（アナログ信号）は、Ａ／Ｄコンバータ１３でデジタル信号に変換される。通常のタイミングでは、変換されたデジタル信号は機能回路Ｆに入力され各種制御のための信号処理に供される。機能回路Ｆから間欠的に指令信号Ｓが発されると、変換されたデジタル信号はデジタル分圧回路１５に向けて出力される。

デジタル分圧回路１５では、入力されたデジタル信号を、アナログ電圧値に換算した場合に分圧抵抗Ｒ１、Ｒ２で分圧される分圧比と同じ分圧比となるように、デジタル演算をしてデジタル分圧信号を出力する。例えば、分圧比が１／２であれば、デジタル分圧回路１５は、デジタル信号を構成するビット列を下位側に１ビットシフトすることにより実現される。その他の分圧比に対しても同様にデジタル演算をすることにより求めることができる。

デジタル分圧回路１５から出力されるデジタル分圧信号は、Ｄ／Ａコンバータ１７に入力され、アナログ分圧信号に変換される。変換されたアナログ分圧信号は、センス信号（アナログ信号）を分圧抵抗Ｒ１、Ｒ２の分圧比と同じ比で分圧した電圧信号である。図示しない保持回路において保持される。保持回路は、例えば、コンデンサなどを利用した回路である。次の指令信号Ｓが発せられることにより新たに出力されるアナログ分圧信号により更新されるまでの間、保持される。

Ｄ／Ａコンバータ１７から出力され保持されているアナログ分圧信号は、誤差アンプ１９の一方の入力端子に入力される。誤差アンプ１９の他方の入力端子には、分圧抵抗Ｒ１、Ｒ２により分圧されたハイレベル電圧（ハイレベル電源線１１に供給される電圧）が入力される。

誤差アンプ１９は、両入力端子に入力される電圧値の差分に応じて給電トランジスタＰ２のゲート端子を制御し、ハイレベル電源線１１に供給されるハイレベル電圧の電圧値を制御する。具体的には、分圧抵抗Ｒ１、Ｒ２により分圧された電圧がＤ／Ａコンバータ１７から出力されたアナログ分圧信号に近づき両者の差電圧が解消するように制御される。デジタル分圧回路１５による分圧比と分圧抵抗Ｒ１、Ｒ２による分圧比とは同じであるため、結果として、ハイレベル電源線１１に供給されるハイレベル電圧は共通の端子Ｔ１に入力されるセンス信号（アナログ信号）の電圧レベルを同じになるように制御される。

これにより、ＰＭＯＳトランジスタＰ１のソース・ドレイン端子間の電位差は実質的に僅少な電圧となり、オフ状態においてＰＭＯＳトランジスタＰ１のソース・ドレイン端子間に流れるリーク電流を実質的になくすことができる。リーク電流がなくなるため、共通の端子Ｔ１に接続される信号経路ＳＰ上に含まれる経路抵抗ＲＳＰに拘わらず、共通の端子Ｔ１とセンサＳＥＮとの間の電圧降下は実質的になくなる。センス信号（アナログ信号）の電圧レベルにずれが生ずることはなく精度良くセンス信号（アナログ信号）を入力することができる。

デジタル信号の出力モードであることを機能回路Ｆが認識した場合には、信号経路切替制御部３は、アナログスイッチＸ１を構成するＭＯＳトランジスタのゲート端子を制御してアナログスイッチＸ１をオフ状態に維持すると共に、機能回路Ｆからの制御に基づいてＰＭＯＳトランジスタＰ１およびＮＭＯＳトランジスタＮ１のゲート端子を制御してデジタル信号を出力する。この場合、給電トランジスタＰ２はオン状態に維持する必要がある。Ｄ／Ａコンバータ１７への入力をデジタル分圧回路１５に代えて電源電圧ＶＣＣに切り替える不図示の切替回路や、給電トランジスタＰ２のゲート端子を誤差アンプ１９に代えて接地電圧を接続する不図示の切替回路を備えることにより行うことができる。これにより、ハイレベル電源線１１には電源電圧ＶＣＣあるいは電源電圧ＶＣＣに近い電圧が供給され、共通の端子Ｔ１をＰＭＯＳトランジスタＰ１のオンで十分に高い電圧レベルに駆動することができる。

図３は本願に係る第２実施形態の回路ブロック図である。本願の実施形態に必要となる部分を中心に示す図であり、その他の構成については省略されている。

第２実施形態のマイクロコントローラ１Ａは、共通の端子Ｔ１に入力されるセンス信号（アナログ信号）を直接モニタすることにより、ハイレベル電圧を制御するものである。第１実施形態のマイクロコントローラ１とは異なり、誤差アンプ１９の入力端子は、アナログスイッチＸ１およびハイレベル電源線１１が、直接に接続される。

これにより、誤差アンプ１９には、ハイレベル電源線１１に供給されるハイレベル電圧とアナログスイッチＸ１を介して入力されるセンス信号（アナログ信号）の電圧レベルとが常時入力され、ハイレベル電圧をセンス信号（アナログ信号）の電圧レベルに制御することができる。

第２実施形態では、共通の端子Ｔ１に入力されるセンス信号（アナログ信号）を常時入力する構成であるため、機能回路Ｆを含む制御を行うためにあらかじめ備えられているＡ／Ｄコンバータ１３やＤ／Ａコンバータ１７を流用する必要はなく、センス信号（アナログ信号）の電圧レベルを直接に誤差アンプ１９に入力するができる。

尚、デジタル信号を出力する際は、第１実施形態と同様の回路構成を備えていれば良い。

ここで、第１実施形態において、マイクロコントローラ１は半導体装置の一例である。分圧抵抗Ｒ１、Ｒ２による分圧比が規定の分圧比の一例である。また、Ｄ／Ａコンバータ１７から出力されるアナログ分圧信号が検出電圧の一例である。また、分圧抵抗Ｒ１、Ｒ２により分圧された電圧のＤ／Ａコンバータ１７から出力されたアナログ分圧信号からの差電圧が誤差電圧の一例である。また、Ａ／Ｄコンバータ１３がＡＤ変換回路の一例であり、Ｄ／Ａコンバータ１７がＤＡ変換回路の一例である。

また、第２実施形態において、マイクロコントローラ１Ａは半導体装置の一例である。アナログスイッチＸ１を介して入力されるセンス信号（アナログ信号）が検出電圧の一例である。また、ハイレベル電源線１１のハイレベル電圧のセンス信号（アナログ信号）からの差電圧が誤差電圧の一例である。

以上、詳細に説明したように、本願に開示される実施形態によれば、デジタル信号を出力するＰＭＯＳトランジスタＰ１のソース端子に給電されるハイレベル電圧を、共通の端子Ｔ１から入力されるセンス信号（アナログ信号）の電圧レベルと実質的に同電圧とするので、ＰＭＯＳトランジスタのソース・ドレイン端子間に電位差はない。これにより、ＰＭＯＳトランジスタＰ１がオフ状態のときのリーク電流を抑止することができる。リーク電流が抑止されるので、信号経路ＳＰに流れる電流が経路に含まれる経路抵抗ＲＳＰを流れることによる電圧降下が発生することはなく、センス信号（アナログ信号）の電圧レベルが微小なレベルであったとしても、電圧降下による電圧レベルのずれは生ぜず、抵抗成分を含んだ信号経路ＳＰにおいても精度良くセンス信号（アナログ信号）を入力することができる。

更に、第１実施形態によれば、機能回路Ｆと協調して各種の制御を行なうための信号処理に使用されるＡ／Ｄコンバータ１３およびＤ／Ａコンバータ１７を流用することができ、内蔵される回路を有効に活用することができる。また、Ａ／Ｄコンバータ１３およびＤ／Ａコンバータ１７を、各種の制御を行なう信号処理が行なわれていない空き時間に利用して間欠的にアナログ分圧信号を取得する。間欠動作であるため、回路動作による電流消費を抑制することができる。

また、第２実施形態によれば、ハイレベル電圧を、常時、共通の端子Ｔ１に入力されるセンス信号（アナログ信号）に制御することができる。センス信号（アナログ信号）の電圧レベルの時間変化に拘わらず、常時、ＰＭＯＳトランジスタＰ１のソース端子に供給されるハイレベル電圧を、ＰＭＯＳトランジスタＰ１のドレイン端子に印加されるセンス信号（アナログ信号）の電圧レベルと同等に維持することができる。センス信号（アナログ信号）の電圧レベルの急峻な変化に対してもＰＭＯＳトランジスタＰ１のオフ時のリーク電流を抑制することができる。

尚、本願に開示される技術は前記実施形態に限定されるものではなく、趣旨を逸脱しない範囲内での種々の改良、変更が可能であることは言うまでもない。
例えば、本実施形態では、共通の端子Ｔ１を、アナログ信号の入力端子とデジタル信号の出力端子とを兼用する端子として記載したが、本願はこれに限定されるものではない。デジタル信号の入出力端子との兼用とすることもできる。また、アナログ信号の入力と出力とを兼用するアナログ信号の入出力端子において、アナログ信号の出力バッファをオフ状態とした場合のリーク電流を抑止する場合にも適用可能である。

また、兼用する端子は複数の入力、出力、入出力の回路で共用しても良い。例えば、複数のデジタル信号の出力を共通の端子で兼用する場合、デジタル信号の出力バッファを構成するＰＭＯＳトランジスタのソース端子に供給されるハイレベル電圧が個々に異なる電圧レベルである場合でも、アナログ信号の入力の際に、各々のＰＭＯＳトランジスタのハイレベル電圧について本願と同様に制御すれば良い。
また、複数のアナログ信号の入力を共通の端子で兼用する場合、入力されるアナログ信号に応じて、デジタル信号の出力バッファを構成するＰＭＯＳトランジスタのソース端子に供給されるハイレベル電圧を制御すれば良い。

１、１Ａ マイクロコントローラ
３ 信号経路切替制御部
５ 電圧検出回路
７ レギュレータ回路
１１ ハイレベル電源線
１３ Ａ／Ｄコンバータ
１５ デジタル分圧回路
１７ Ｄ／Ａコンバータ
１９ 誤差アンプ
Ｆ 機能回路
Ｎ１ ＮＭＯＳトランジスタ
Ｐ１ ＰＭＯＳトランジスタ
Ｐ２ 給電トランジスタ
Ｒ１、Ｒ２ 分圧抵抗
ＲＳＰ 経路抵抗
Ｓ 指令信号
ＳＥＮ センサ
ＳＰ 信号経路
ＶＣＣ 電源電圧
ＶＥ 車両
Ｘ１ アナログスイッチ

Claims (6)

1. アナログ信号の入力とデジタル信号の入出力とを入出力端子を介して行う半導体装置であって、
   ソース端子にハイレベル電圧が供給されドレイン端子が前記入出力端子に接続され、前記アナログ信号の入力時にオフされ、前記デジタル信号の第１論理値の出力時にオンするＰＭＯＳトランジスタと、
   前記アナログ信号の入力時に、前記アナログ信号の電圧レベルに応じた電圧レベルの前記ハイレベル電圧を前記ＰＭＯＳトランジスタのソース端子に供給するレギュレータ回路とを備えることを特徴とする半導体装置。
2. 前記入出力端子に入力される前記アナログ信号の電圧レベルを検出し、該電圧レベルを規定の分圧比で分圧した検出電圧を出力する電圧検出回路を備え、
   前記レギュレータ回路は、
   前記ＰＭＯＳトランジスタのソース端子と接地電圧との間に設けられ、前記ハイレベル電圧を前記規定の分圧比で分圧した分圧電圧を出力する分圧抵抗と、
   電源電圧と前記ＰＭＯＳトランジスタのソース端子との間に介在して、前記ＰＭＯＳトランジスタのソース端子に前記ハイレベル電圧を供給する給電トランジスタと、
   前記アナログ信号の入力時に、前記分圧電圧と前記検出電圧との入力に応じて、前記給電トランジスタの導通状態を制御する誤差アンプとを備えることを特徴とする請求項１に記載の半導体装置。
3. 前記電圧検出回路は、
   前記アナログ信号の電圧レベルをデジタル値に変換するＡＤ変換回路と、
   前記デジタル値を前記規定の分圧比で分圧したデジタル分圧値に変換するデジタル分圧回路と、
   前記デジタル分圧値を前記検出電圧に変換するＤＡ変換回路とを備えることを特徴とする請求項２に記載の半導体装置。
4. 前記ＡＤ変換回路および前記ＤＡ変換回路のうち少なくともいずれか一方は、該半導体装置が信号処理を行うために搭載される回路であり、
   前記電圧検出回路は、前記ＡＤ変換回路および前記ＤＡ変換回路が前記信号処理のために動作していない期間に、前記ＡＤ変換回路および前記ＤＡ変換回路に応じて、前記アナログ信号の電圧レベルを検出して前記検出電圧を出力することを特徴とする請求項３に記載の半導体装置。
5. 前記電圧検出回路は、前記入出力端子に入力される前記アナログ信号の電圧レベルを間欠的な時間ごとに検出し、検出された電圧レベルに応じた前記検出電圧を保持することを特徴とする請求項２乃至４の何れか１項に記載の半導体装置。
6. 前記レギュレータ回路は、
   電源電圧と前記ＰＭＯＳトランジスタのソース端子との間に介在して、前記ＰＭＯＳトランジスタのソース端子に前記ハイレベル電圧を供給する給電トランジスタと、
   前記アナログ信号の入力時に、前記ハイレベル電圧と前記アナログ信号との入力に応じて、前記給電トランジスタの導通状態を制御する誤差アンプとを備えることを特徴とする請求項１に記載の半導体装置。

Images