WO2017081759A1 - Ａ／ｄ変換装置 - Google Patents

Ａ／ｄ変換装置 Download PDF

Info

Publication number
WO2017081759A1
WO2017081759A1 PCT/JP2015/081692 JP2015081692W WO2017081759A1 WO 2017081759 A1 WO2017081759 A1 WO 2017081759A1 JP 2015081692 W JP2015081692 W JP 2015081692W WO 2017081759 A1 WO2017081759 A1 WO 2017081759A1
Authority
WO
WIPO (PCT)
Prior art keywords
converter
resistor
mode
output port
pull
Prior art date
Application number
PCT/JP2015/081692
Other languages
English (en)
French (fr)
Inventor
悠介 小林
貴康 生川
雅也 恒岡
政行 船越
敦弘 山口
卓弘 岡上
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to EP22188717.7A priority Critical patent/EP4106206A1/en
Priority to PCT/JP2015/081692 priority patent/WO2017081759A1/ja
Priority to JP2017549911A priority patent/JP6516864B2/ja
Priority to EP15908283.3A priority patent/EP3376671B1/en
Priority to US15/752,096 priority patent/US10164652B2/en
Priority to CN201580084371.5A priority patent/CN108352839B/zh
Publication of WO2017081759A1 publication Critical patent/WO2017081759A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H03M1/1076—Detection or location of converter hardware failure, e.g. power supply failure, open or short circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1071—Measuring or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/122—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages
    • H03M1/1225—Shared using a single converter or a part thereof for multiple channels, e.g. a residue amplifier for multiple stages using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Definitions

  • This invention relates to an A / D converter for converting an analog quantity into a digital quantity.
  • the present inventors have disclosed a failure diagnosis function without increasing the number of A / D converters and without providing an additional circuit, as disclosed in JP2013-225781A (Patent Document 2).
  • the present invention has been made in view of the above-described circumstances, and suppresses the number of A / D converters with the minimum necessary additional parts, and is connected to the A / D converter itself and the A / D converter. It is an object of the present invention to provide an A / D conversion device that detects an abnormality of a device that is present.
  • An A / D converter includes an A / D converter that converts an analog electric quantity of an object to be detected into a digital quantity, and a switching circuit that connects a plurality of analog electric quantities to the A / D converter.
  • the controller is A first mode in which the analog electric quantity of the object is independently output to the A / D converter one by one; a second mode in which all the analog electric quantity of the object is not output; and an analog of the object A third mode that does not output all the electric quantity and pulls down the output to the A / D converter by a resistor; and a fourth mode that outputs a plurality of analog electric quantities of the object to the A / D converter simultaneously.
  • the A / D conversion value of the object is individually acquired in the first mode, and connected to the A / D converter itself or the A / D converter in the second mode to the fourth mode. It is characterized by detecting an abnormality of the device to be operated.
  • a / D conversion device of the present invention a large number of analog electric signals to be captured can be sequentially converted into digital signals by the A / D converter and captured without increasing the number of A / D converters. It is possible to add a fault diagnosis function with a simple additional circuit.
  • 1 is a block diagram of an A / D conversion device according to Embodiment 1 of the present invention.
  • 1 is a circuit diagram of an A / D converter according to Embodiment 1 of the present invention. It is a time chart figure explaining operation
  • It is a circuit diagram of the A / D conversion device by Embodiment 2 of this invention. It is a time chart explaining operation
  • FIG. 1 is a block diagram of an A / D converter according to Embodiment 1 of the present invention.
  • the control unit 2 converts the analog electric quantities of the first object 4 and the second object 5 through the switching circuit 3. Each can be controlled and output independently.
  • FIG. 2 is a circuit diagram of the A / D converter 100A and shows a state in which the CPU 6 has the A / D converter 1 shown in FIG.
  • the CPU 6 has an A / D port (A / D # 1) 6a and normal first, second, and third output ports (P1, P2, P3) 6b, 6c, 6d.
  • the A / D port 6a is connected to the first object 4 and the second object via the first switching circuit 3a and the second switching circuit 3b controlled by the first output port 6b and the second output port 6c.
  • the electric signals output from the two objects 5 are output through the first series resistor 7a and the second series resistor 7b, respectively.
  • the first switching circuit 3a and the second switching circuit 3b are configured by analog switches.
  • the first object 4 and the second object 5 generate an electric signal that changes independently, and according to the ON operation of the first switching circuit 3a or the second switching circuit 3b connected to each other. Thus, each signal is transmitted to the A / D port 6a.
  • a common resistor of the first switching circuit 3a and the second switching circuit 3b includes a first resistor 8 (hereinafter referred to as a pull-up resistor 8) and a capacitor 9 which are each a power source Vcc. And is connected to the third port 6d via a second resistor 10 (hereinafter referred to as a pull-down resistor 10), thereby forming an interface circuit.
  • the A / D conversion device 100A according to the first embodiment is configured by connecting the first object 4 and the second object 5 to one A / D port 6a. ing. Next, the operation of the A / D conversion device 100A according to the first embodiment will be described.
  • FIG. 3 is a time chart illustrating the operation of the A / D conversion apparatus 100A according to the first embodiment.
  • symbol A1 indicates the operating state of the second output port 6c
  • symbol B1 indicates the operating state of the first output port 6b
  • symbol C1 indicates the operating state of the third output port 6d, respectively. Shown along the course.
  • Reference D1 indicates the input state of the A / D port 6a.
  • the second output port 6c Low
  • the first output port 6b High
  • the third output port 6d High-Z (Z is Impedance).
  • the first switching circuit 3a connected to is on-controlled. By turning on only the first switching circuit 3a, the signal of the first object 4 is input to the A / D port 6a through the voltage dividing circuit formed by the first series resistor 7a and the pull-up resistor 8. Then, only the signal of the first object 4 is captured by the CPU 6.
  • the signals generated by the first object 4 and the second object 5 by these two controls are independently input to one A / D port 6a, and the CPU 6 can acquire the value.
  • the above is what the conventional apparatus has implemented.
  • the A / D conversion device 100A according to the first embodiment also performs failure diagnosis by adding another simple control following the input of the conventional device.
  • the first output port 6b and the second output port 6c are both Low and the third output port 6d is High-Z from time t0 to t1 in FIG. 3a and the second switching circuit 3b are both turned off, the path of the pull-down resistor 10 is opened, and signals from the first object 4 and the second object 5 are not connected to the A / D port 6a.
  • the pull-up resistor 8 is connected, so that a voltage substantially the same as the voltage of the power source Vcc to which the other pull-up resistor 8 is connected is input to the A / D port 6a. If the A / D converter is normal, the voltage of the power supply Vcc is input. If a voltage other than the voltage of the power supply Vcc is input, the A / D converter can be determined to be in an abnormal state.
  • the pull-up resistor 8 is in an open state, the first switching circuit 3a or the second switching circuit 3b is short-circuited, at least one of the first output port 6b and the second output port 6c is H-fixed defective, the third The output port 6d may be in an L fixing failure, or the A / D converter 1 may be abnormal.
  • both the first output port 6b and the second output port 6c are set to High, and both the first switching circuit 3a and the second switching circuit 3b are turned on.
  • the signal inputs from the first object 4 and the second object 5 are both connected to the A / D port 6a (the third output port 6d is High-Z, and the pull-down resistor 10 The route is open).
  • a combined voltage dividing circuit formed by the pull-up resistor 8, the first series resistor 7a connected to the first object 4, and the second series resistor 7b connected to the second object 5 as well.
  • the combined voltage of the signals from the first object 4 and the second object 5 is input to the A / D port 6a.
  • the switching operation from the time t0 to the time t5 is sufficiently fast with respect to the change of the signal generated by the first object 4 and the second object 5, the operation is changed from the time t2 to the time t3 and from the time t3 to the time t4. Since the signals of the first object 4 and the second object 5 are captured and the constants of the combined voltage dividing circuit are known, the validity of the combined voltage can be confirmed.
  • At least one of the first output port 6b and the second output port 6c can detect an L fixing failure or an abnormality of the A / D converter 1 as a failure.
  • the voltage is other than the voltage, or the voltage input to the A / D port 6a from time t4 to t5 is the first object 4 and the second object from time t2 to t3 and from time t3 to t4
  • the A / D conversion is performed without complicating the configuration of the first switching circuit 3a and the second switching circuit 3b.
  • the number of channels can be increased, and at the same time, a switching circuit and a failure detection function of the A / D converter 1 can be provided, so that the reliability of the signal conversion result can be improved.
  • FIG. 4 is a circuit diagram of the A / D converter 100B according to the second embodiment, and shows a state in which the CPU 6 incorporates the A / D converter 1 shown in FIG.
  • the CPU 6 has an A / D port (A / D # 1) 6a and normal first, second, and third output ports (P1, P2, P3) 6b, 6c, 6d.
  • a first sensor 40 and a second sensor 41 similar to the first sensor 40 are connected in parallel to the A / D port 6a.
  • the first sensor 40 and the second sensor 41 have resistance values Rt1 and Rt2 that change according to their characteristics. For example, a thermistor having a resistance change due to a temperature change or a potentiometer whose resistance value changes due to movement.
  • the first sensor 40 and the second sensor 41 are pulled up via the pull-up resistor 8 to the power source Vcc.
  • the first sensor 40 and the second sensor 41 are connected in series with a first switching element 42 and a second switching element 43 made of bipolar transistors, respectively.
  • the first switching element 42 and the second switching element 43 are connected to and controlled by the first output port 6b and the second output port 6c, respectively.
  • the capacitor 9 is connected to the A / D port 6a for noise suppression.
  • the A / D port 6a is connected to the third output port 6d via a pull-down resistor 10.
  • FIG. 5 is a time chart illustrating the operation of the A / D conversion apparatus 100B according to the second embodiment.
  • symbol A2 indicates the operating state of the second output port 6c
  • symbol B2 indicates the operating state of the first output port 6b
  • symbol C2 indicates the operating state of the third output port 6d. Shown along the course.
  • Reference sign D2 indicates the input status of the A / D port 6a.
  • the second switching element 43 connected to the second output port 6c is off-controlled, the path of the pull-down resistor 10 is open, and the first switching element 42 connected to the first output port 6b is It is on-controlled.
  • the first switching element 42 is turned on, only the first sensor 40 is connected, and the second sensor 41 is in an open state. Therefore, the voltage dividing ratio between the resistance value Rt1 of the first sensor 40 and the resistance value of the pull-up resistor 8 is input to the A / D port 6a.
  • the A / D conversion device 100B according to the second embodiment also makes a failure determination by adding another simple control following the input of the conventional device.
  • the first output port 6b and the second output port 6c are both set low during the time t0 to t1 in FIG. 5, and both the first switching element 42 and the second switching element 43 are turned off.
  • the first sensor 40 and the second sensor 41 are not connected.
  • the third output port 6d is set to High-Z, and the path by the pull-down resistor 10 is opened. In this state, only the pull-up resistor 8 is connected, so that a voltage substantially the same as the voltage of the power source Vcc to which the other pull-up resistor 8 is connected is input to the A / D port 6a. If the device is normal, the voltage of the power supply Vcc is input.
  • the pull-up resistor 8 If a voltage other than the voltage of the power supply Vcc is input, the pull-up resistor 8, the power supply Vcc, the A / D port 6a, and the first switching element 42 are input. One or both of the first and second switching elements 43, the first output port 6b, the second output port 6c, and the third output port 6d may be defective. The input values of the sensor 40 and the second sensor 41 cannot be determined to be true values.
  • the first output port 6b, the second output port 6c, and the third output port 6d are all set to Low, and the first switching element 42, The second switching element 43 is also turned off, and the first sensor 40 and the second sensor 41 are not connected.
  • the path of the pull-down resistor 10 is turned on. In this case, a voltage obtained by dividing the voltage of the power supply Vcc is input to the A / D port 6a by the pull-up resistor 8 and the pull-down resistor 10, and it has been confirmed that the power supply Vcc is normal. When a voltage deviating from a voltage assumed in the case of a normal resistance value is input, it can be determined that the resistance value of the pull-up resistor 8 or the pull-down resistor 10 is abnormal.
  • both the first output port 6b and the second output port 6c are set to High, and both the first switching element 42 and the second switching element 43 are turned on.
  • the third output port 6d is High-Z, and the first sensor 40 and the second sensor 41 are connected. That is, the first sensor 40 and the second sensor 41 are connected in parallel. Therefore, if the values do not become lower than the values of the first sensor 40 and the second sensor 41 input from the time t2 to the time t4, it can be determined that there is a failure.
  • the voltage response value when the first sensor 40 and the second sensor 41 are connected in parallel is the same for the first sensor 40 or the second sensor 41 individually. It is also possible to determine the validity of the detected value by comparing the correlation value of how many volts of the voltage response value corresponds to when connected to, using a conversion means such as a lookup table.
  • the failure mode includes a failure of one or both of the first sensor 40 and the second sensor 41, the first switching element 42, the second switching element 43, or the first output port 6b, the second output port. 6c, the third output port 6d may be defective, but in any case, the values of the first sensor 40 and the second sensor 41 input from time t2 to t4 cannot be determined to be true values. become.
  • the time t0 to t2 and the time t4 to t5 are normal values, the values acquired by the first sensor 40 and the second sensor 41 can be determined to be normal.
  • a mode different from the control content before or after each sensor is detected independently there is an effect that a fail-safe function can be added using the same circuit.
  • the time chart shown in FIG. 5 shows an example of the operation, and the switching pattern can be set freely if each mode can be realized sequentially.
  • a time chart as shown in FIG. 6 may be used as another switching pattern, and the signal selection and failure detection functions can be provided as in the case of the time chart of FIG. A3, B3, C3, and D3 in FIG. 6 indicate operation states corresponding to A2, B2, C2, and D2 in FIG. 5, respectively.
  • the present invention is not limited to this, and the same effect can be obtained when a larger number of sensors are connected.
  • the bipolar transistor is exemplified as the switching element.
  • the present invention is not limited to this.
  • the required accuracy of A / D conversion in application such as MOSFET, analog switch IC, mechanical relay, etc. is taken into consideration.
  • any element having satisfactory conduction / cutoff characteristics can be used freely.
  • FIG. 7 is a circuit diagram of an A / D conversion apparatus 100C according to the third embodiment.
  • the first switching element 42 and the second switching element 43 are connected to the ground side, but may be on the power supply Vcc side as shown in FIG.
  • the pull-up resistor 8 in FIG. 4 is connected to the ground side as a pull-down resistor 10. The operation in the case of this configuration will be described below by focusing on the difference from the case where the first switching element 42 and the second switching element 43 are connected to the ground side.
  • the check target is the pull-down resistor 10
  • the first output port 6b and the second output port 6c are set to Low
  • the third output port 6d is set to High
  • Both the switching element 42 and the second switching element 43 are turned off, and the first sensor 40 and the second sensor 41 are not connected.
  • the path of the pull-up resistor 8 is turned on.
  • the voltage obtained by dividing the output of the third output port 6d by the pull-down resistor 10 and the pull-up resistor 8 is input to the A / D port 6a, and the voltage assumed in the case of a normal resistance value is obtained. If a voltage that deviates is input, it can be determined that the resistance value of the pull-down resistor 10 or the pull-up resistor 8 is abnormal.
  • the pull-down destination of the pull-down resistor 10 or the pull-up destination of the pull-up resistor 8 does not necessarily need to be the output port 6d.
  • the same effect can be obtained by connecting the first switching element 42 and the second switching element 43 to the power supply Vcc or the ground side.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

対象物（４，５）のアナログ電気量を１つずつ独立にＡ／Ｄ変換器（１）へ出力する第１のモードと、対象物（４，５）のアナログ電気量を全て出力しない第２のモードと、対象物（４，５）のアナログ電気量を全て出力せず、かつＡ／Ｄ変換器（１）への出力をプルダウン抵抗（１０）によりプルダウンさせる第３のモードと、対象物（４，５）のアナログ電気量を複数同時にＡ／Ｄ変換器（１）へ出力する第４のモードと、を発生させ、前記第１のモードの時に対象物（４，５）のＡ／Ｄ変換値を個別に取得し、前記第２モードから第４モードの時に、Ａ／Ｄ変換器（１）自体、またはＡ／Ｄ変換器（１）に接続される装置の異常を検出する。

Description

Ａ／Ｄ変換装置
　この発明は、アナログ量からディジタル量に変換するＡ／Ｄ変換装置に関するものである。
　従来、アナログ量をＣＰＵ（Central　Processing　Unit）などが使用できる形式のディジタル量に変換するＡ／Ｄ変換器を複数保有したＣＰＵがあった。近年、１つのシステムでＣＰＵが入力するアナログ信号が増加しており、Ａ／Ｄ変換器（ＣＰＵではＡ／Ｄポート）の絶対数が不足している。そこで、例えば特開２００７－３３３５７４号公報（特許文献１）に開示されているように、Ａ／Ｄ変換器に入力される情報をインターフェース回路を用いることにより、選択的に切替えて使用する方法が取られている。
　特許文献１に開示されたＡ／Ｄ変換器の使用形態は、複数の入力すべき情報をスイッチにより選択的に切替えて、ＭＰＵ（Micro-processing　unit）に入力させている。この構成は、Ａ／Ｄ変換器の個数を増加させることなく、入力情報の数を増やすことができる。
　しかし、このような従来装置は単にＡ／Ｄ変換器の数を抑制するもので、そのシステムにおいては、入力情報を切り替えるスイッチが追加になっており、そのスイッチに対しての故障診断、機能も充実させることが必要であり、その場合は別途追加回路を設けることにより行わざるを得なかった。
　そこで、本発明者等は特開２０１３－２２５７８１号公報（特許文献２）に開示されているように、Ａ／Ｄ変換器の数を増やすことなく、かつ追加回路を設けることなく、故障診断機能を付加できるＡ／Ｄ変換装置を提案した。
特開２００７－３３３５７４号公報 特開２０１３－２２５７８１号公報
　特許文献２に開示されたＡ／Ｄ変換装置においては、Ａ／Ｄ変換器の数は抑制できるが、このＡ／Ｄ変換器自体、およびＡ／Ｄ変換器に接続されている装置の異常を検出することができず、その必要性が生じてきた。
　この発明は、前記実情に鑑みてなされたもので、必要最小限の追加部品でＡ／Ｄ変換器の数を抑制すると共に、Ａ／Ｄ変換器自体、およびＡ／Ｄ変換器に接続されている装置の異常を検出するＡ／Ｄ変換装置の提供を目的とするものである。
　この発明によるＡ／Ｄ変換装置は、検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に複数のアナログ電気量を接続するスイッチング回路と、前記スイッチング回路をそれぞれ独立に制御する制御部とを備えたＡ／Ｄ変換装置において、
　前記制御部は、
　前記対象物のアナログ電気量を１つずつ独立に前記Ａ／Ｄ変換器へ出力する第１のモードと、前記対象物のアナログ電気量を全て出力しない第２のモードと、前記対象物のアナログ電気量を全て出力せず、かつ前記Ａ／Ｄ変換器への出力を抵抗によりプルダウンさせる第３のモードと、前記対象物のアナログ電気量を複数同時に前記Ａ／Ｄ変換器へ出力する第４のモードと、を発生させ、
　前記第１のモードの時に前記対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードから第４モードの時に、前記Ａ／Ｄ変換器自体、または前記Ａ／Ｄ変換器に接続される装置の異常を検出することを特徴とするものである。
　この発明によるＡ／Ｄ変換装置によれば、Ａ／Ｄ変換器の数を増やすことなく、多数の取り込み信号対象のアナログ電気信号を順次Ａ／Ｄ変換器でディジタル信号に変換して取り込むことができ、さらに簡単な追加回路で故障診断機能を付加できる効果がある。
　この発明の前記以外の目的、特徴、観点および効果は、図面を参照する以下のこの発明の詳細な説明から、さらに明らかになるであろう。
この発明の実施の形態１によるＡ／Ｄ変換装置のブロック図である。 この発明の実施の形態１によるＡ／Ｄ変換装置の回路図である。 この発明の実施の形態１によるＡ／Ｄ変換装置の動作を説明するタイムチャート図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の回路図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の動作を説明するタイムチャート図である。 この発明の実施の形態２によるＡ／Ｄ変換装置の動作を説明する別のタイムチャート図である。 この発明の実施の形態３によるＡ／Ｄ変換装置の回路図である。
　以下、この発明によるＡ／Ｄ変換装置の好適な実施の形態について図面を参照して詳細に説明する。
実施の形態１．
　図１は、この発明の実施の形態１によるＡ／Ｄ変換装置のブロック図である。図１において、Ａ／Ｄ変換装置１００Ａは、Ａ／Ｄ変換器１に対して、制御部２がスイッチング回路３を介して第１の対象物４と第２の対象物５のアナログ電気量をそれぞれ独立に制御して出力できるように構成されている。
　図２は、Ａ／Ｄ変換装置１００Ａの回路図で、ＣＰＵ６が図１に示すＡ／Ｄ変換器１を内蔵した状態を示している。ＣＰＵ６は、Ａ／Ｄポート（Ａ／Ｄ＃１）６ａと通常の第１、第２、および第３の出力ポート（Ｐ１、Ｐ２、Ｐ３）６ｂ、６ｃ、６ｄを有している。Ａ／Ｄポート６ａには、第１の出力ポート６ｂおよび第２の出力ポート６ｃによりコントロールされる第１のスイッチング回路３ａおよび第２のスイッチング回路３ｂを介して、第１の対象物４および第２の対象物５の出力する電気信号がそれぞれ第１の直列抵抗７ａおよび第２の直列抵抗７ｂを通して出力される。なお、第１のスイッチング回路３ａおよび第２のスイッチング回路３ｂは、アナログスイッチで構成されている。
　第１の対象物４および第２の対象物５は、各々独立に変化する電気信号を発生しており、それぞれ接続された第１のスイッチング回路３ａまたは第２のスイッチング回路３ｂのオン動作に応じて、それぞれの信号がＡ／Ｄポート６ａに伝達される。第１のスイッチング回路３ａおよび第２のスイッチング回路３ｂのコモン端子には、Ａ／Ｄポート６ａの他に、第１の抵抗８（以下、プルアップ抵抗８という。）およびコンデンサ９が各々電源Ｖｃｃとグランドに対して接続され、更に、第２の抵抗１０（以下、プルダウン抵抗１０という。）を介して第３のポート６ｄに接続されており、インターフェース回路が構成されている。
　前記の回路図に示すように、実施の形態１によるＡ／Ｄ変換装置１００Ａは、１個のＡ／Ｄポート６ａに第１の対象物４および第２の対象物５が接続されて構成されている。次に、この実施の形態１によるＡ／Ｄ変換装置１００Ａの動作を説明する。
　図３は、実施の形態１によるＡ／Ｄ変換装置１００Ａの動作を説明するタイムチャート図である。図３において、符号Ａ１は第２の出力ポート６ｃの動作状態を、符号Ｂ１は第１の出力ポート６ｂの動作状態を、符号Ｃ１は第３の出力ポート６ｄの動作状態を、それぞれ時間Ｔの経過に沿って示している。また、符号Ｄ１はＡ／Ｄポート６ａの入力状態を示している。
　まず、第１のモードとして、図３の時間ｔ２からｔ３に注目すると、第２の出力ポート６ｃ＝Ｌｏｗ、第１の出力ポート６ｂ＝Ｈｉｇｈ、第３の出力ポート６ｄ＝Ｈｉｇｈ－Ｚ（Ｚはインピーダンス）となっている。これは第２の出力ポート６ｃに接続されている第２のスイッチング回路３ｂがオフ制御され、第３の出力ポート６ｄに接続されているプルダウン抵抗１０の経路がオープン状態、第１の出力ポート６ｂに接続された第１のスイッチング回路３ａがオン制御されているものである。第１のスイッチング回路３ａのみがオン制御されることにより、第１の対象物４の信号が、第１の直列抵抗７ａ、プルアップ抵抗８の成す分圧回路を経てＡ／Ｄポート６ａに入力され、第１の対象物４の信号のみがＣＰＵ６に取り込まれる。
　次に、図３の時間ｔ３からｔ４に注目すると、前記と同様に、第２のスイッチング回路３ｂのみがオン制御されることにより、第２の対象物５の信号のみがＡ／Ｄポート６ａに入力され、第２の直列抵抗７ｂ、プルアップ抵抗８の成す分圧回路を経て第２の対象物５の信号のみがＣＰＵ６に取り込まれる。
　この２つの制御により第１の対象物４、第２の対象物５の発する信号は、それぞれ１つのＡ／Ｄポート６ａに対して独立に入力され、その値をＣＰＵ６は取得することができる。以上は従来装置が実施している内容である。
　次に、実施の形態１によるＡ／Ｄ変換装置１００Ａは、従来装置の入力に続いて、別の簡単な制御を追加することで故障診断も行うものである。
　まず、第２のモードとして、図３の時間ｔ０からｔ１では、第１の出力ポート６ｂ、第２の出力ポート６ｃともＬｏｗ、第３の出力ポート６ｄはＨｉｇｈ－Ｚとして、第１のスイッチング回路３ａ、第２のスイッチング回路３ｂともにオフ制御とし、プルダウン抵抗１０の経路をオープン状態として第１の対象物４および第２の対象物５からの信号をＡ／Ｄポート６ａに接続しない。この状態ではプルアップ抵抗８のみが接続されることになるので、プルアップ抵抗８のもう一方の接続先である電源Ｖｃｃの電圧とほぼ同一電圧がＡ／Ｄポート６ａに入力される。Ａ／Ｄ変換装置が正常であれば、電源Ｖｃｃの電圧が入力されるが、電源Ｖｃｃの電圧以外の電圧が入力されると、Ａ／Ｄ変換装置が異常状態と判断できる。
　即ち、プルアップ抵抗８のオープン状態、第１のスイッチング回路３ａまたは第２のスイッチング回路３ｂのショート故障、第１の出力ポート６ｂ第２の出力ポート６ｃの少なくとも何れかがＨ固着不良、第３の出力ポート６ｄのＬ固着不良、もしくはＡ／Ｄ変換器１の異常である可能性があり故障検出状態である。
　次に、第３のモードとして、図３の時間ｔ１からｔ２では、第１の出力ポート６ｂ、第２の出力ポート６ｃ、第３の出力ポート６ｄの全てをＬｏｗとし、第１のスイッチング回路３ａ、第２のスイッチング回路３ｂともオフとし、プルダウン抵抗１０の経路をオン状態としている。この場合は、プルアップ抵抗８、プルダウン抵抗１０により電源Ｖｃｃの分圧された電圧がＡ／Ｄポート６ａに入力されるが、前記で電源Ｖｃｃが正常であることが確認されており、かつ正常な抵抗値の場合に想定される電圧をはずれた電圧が入力されると、プルアップ抵抗８もしくはプルダウン抵抗１０の抵抗値異常と判断できる。
　最後に、第４のモードとして、図３の時間ｔ４からｔ５では、第１の出力ポート６ｂ、第２の出力ポート６ｃともＨｉｇｈとし、第１のスイッチング回路３ａ、第２のスイッチング回路３ｂともオンに保ち、第１の対象物４、第２の対象物５からの信号入力を共にＡ／Ｄポート６ａに接続した状態としている（第３の出力ポート６ｄはＨｉｇｈ－Ｚとし、プルダウン抵抗１０の経路はオープン状態）。この場合は、プルアップ抵抗８、第１の対象物４と接続された第１の直列抵抗７ａ、同様に第２の対象物５と接続された第２の直列抵抗７ｂの成す合成分圧回路により、第１の対象物４および第２の対象物５からの信号の合成電圧がＡ／Ｄポート６ａに入力される。時間ｔ０からｔ５迄の切り替え操作が、第１の対象物４、第２の対象物５の発生する信号の変化に対して十分に高速であれば、時間ｔ２からｔ３および時間ｔ３からｔ４で第１の対象物４、第２の対象物５の信号を取り込んでおり、合成分圧回路の定数も既知であることから、合成電圧の妥当性が確認できる。
　即ち、時間ｔ４からｔ５での電圧識別により、第１の直列抵抗７ａ、第２の直列抵抗７ｂのオープン／ショート／抵抗異常、第１のスイッチング回路３ａまたは第２のスイッチング回路３ｂのオープン故障、第１の出力ポート６ｂ、第２の出力ポート６ｃの少なくとも何れかがＬ固着不良、もしくはＡ／Ｄ変換器１の異常を故障として検出可能である。
　つまり、図３の時間ｔ０からｔ１、時間ｔ１からｔ２でＡ／Ｄポート６ａに入力された電圧が、各々、電源Ｖｃｃの電圧あるいは電源Ｖｃｃの電圧のプルアップ抵抗８、プルダウン抵抗１０による抵抗分圧電圧以外の電圧であるとき、または時間ｔ４からｔ５でＡ／Ｄポート６ａに入力された電圧が、時間ｔ２からｔ３および時間ｔ３からｔ４での第１の対象物４と第２の対象物５の信号取り込み値に基く計算と整合しないときは、装置の異常と判断されることから、第１のスイッチング回路３ａ、第２のスイッチング回路３ｂの構成を複雑化することなく、Ａ／Ｄ変換チャンネル数を増やすと同時に、切り替え回路並びにＡ／Ｄ変換器１の故障検知機能も具備することが出来、よって信号の変換結果の信頼度を向上することが出来るものである。
　なお、前記においては検出対象物を２個、Ａ／Ｄポート１個について説明したが、これに限るものではなく、さらに多くの対象物を１つのＡ／Ｄポートと接続する場合についても同様な効果が得られる。
実施の形態２．
　次に、この発明の実施の形態２によるＡ／Ｄ変換装置について説明する。図４は、実施の形態２によるＡ／Ｄ変換装置１００Ｂの回路図で、ＣＰＵ６が図１に示すＡ／Ｄ変換器１を内蔵した状態を示している。ＣＰＵ６は、Ａ／Ｄポート（Ａ／Ｄ＃１）６ａと通常の第１、第２、および第３の出力ポート（Ｐ１、Ｐ２、Ｐ３）６ｂ、６ｃ、６ｄを有している。Ａ／Ｄポート６ａには、第１のセンサ４０と第１のセンサ４０に類似の第２のセンサ４１が並列に接続されている。第１のセンサ４０および第２のセンサ４１は、その特性に応じてそれぞれの抵抗値Ｒｔ１、Ｒｔ２が変化するものである。例えば温度変化による抵抗変化を有するサーミスタ、ポテンショメータのように可動により抵抗値が変化するものなどである。
　第１のセンサ４０および第２のセンサ４１は、電源Ｖｃｃにプルアップ抵抗８を介してプルアップされている。また、第１のセンサ４０および第２のセンサ４１には、バイポーラトランジスタからなる第１のスイッチング素子４２および第２のスイッチング素子４３がそれぞれ直列に接続されている。第１のスイッチング素子４２および第２のスイッチング素子４３は、それぞれ第１の出力ポート６ｂ、第２の出力ポート６ｃに接続されて制御される。なお、コンデンサ９はノイズ抑制のためにＡ／Ｄポート６ａに接続されている。また、Ａ/Ｄポート６ａにはプルダウン抵抗１０を介して第３の出力ポート６ｄに接続されている。
　図５は、実施の形態２によるＡ／Ｄ変換装置１００Ｂの動作を説明するタイムチャート図である。図５において、符号Ａ２は第２の出力ポート６ｃの動作状態を、符号Ｂ２は第１の出力ポート６ｂの動作状態を、符号Ｃ２は第３の出力ポート６ｄの動作状態を、それぞれ時間Ｔの経過に沿って示している。また、符号Ｄ２はＡ／Ｄポート６ａの入力状況を示している。
　まず、第１のモードとして、図５の時間ｔ２からｔ３に注目すると、第２の出力ポート６ｃ＝Ｌｏｗ、第１の出力ポート６ｂ＝Ｈｉｇｈ、第３の出力ポート６ｄ＝Ｈｉｇｈ－Ｚ（Ｚはインピーダンス）となっている。これは第２の出力ポート６ｃに接続されている第２のスイッチング素子４３がオフ制御、プルダウン抵抗１０の経路がオープン状態、第１の出力ポート６ｂに接続されている第１のスイッチング素子４２はオン制御されているものである。第１のスイッチング素子４２＝オンにより第１のセンサ４０のみが接続され、第２のセンサ４１はオープン状態である。そのためＡ／Ｄポート６ａには、第１のセンサ４０の抵抗値Ｒｔ１とプルアップ抵抗８の抵抗値との分圧比が入力される。
　次に、図５の時間ｔ３からｔ４に注目すると、前記と同様に第２のセンサ４１のみが接続され、その結果Ａ／Ｄポート６ａには、第２のセンサ４１の抵抗値Ｒｔ２とプルアップ抵抗８の抵抗値との分圧比が入力される。この２つの制御により第１のセンサ４０および第２のセンサ４１の検出信号はそれぞれＡ／Ｄポート６ａに入力され、その値をＣＰＵ６は取得することができる。以上は従来装置が実施している内容である。
　次に、実施の形態２によるＡ／Ｄ変換装置１００Ｂは、従来装置の入力に続いて、別の簡単な制御を追加することで故障判断も行うものである。
　まず、第２のモードとして、図５の時間ｔ０からｔ１では第１の出力ポート６ｂ、第２の出力ポート６ｃともＬｏｗとし、第１のスイッチング素子４２、第２のスイッチング素子４３ともオフ制御とし、第１のセンサ４０および第２のセンサ４１を接続しない。また、第３の出力ポート６ｄはＨｉｇｈ－Ｚとし、プルダウン抵抗１０による経路はオープン状態とする。この状態ではプルアップ抵抗８のみが接続されることになるので、プルアップ抵抗８のもう一方の接続先である電源Ｖｃｃの電圧とほぼ同一電圧がＡ／Ｄポート６ａに入力される。装置が正常であれば、電源Ｖｃｃの電圧が入力されるが、電源Ｖｃｃの電圧以外の電圧が入力されると、プルアップ抵抗８、電源Ｖｃｃ、Ａ／Ｄポート６ａ、第１のスイッチング素子４２および第２のスイッチング素子４３の一方または両方、第１の出力ポート６ｂ、第２の出力ポート６ｃ、第３の出力ポート６ｄの何れかの出力ポートが不良である可能性があり、第１のセンサ４０、第２のセンサ４１の入力値も真の値とは判断できないことになる。
　次に、第３のモードとして、図５の時間ｔ１からｔ２では、第１の出力ポート６ｂ、第２の出力ポート６ｃ、第３の出力ポート６ｄを全てＬｏｗとし、第１のスイッチング素子４２、第２のスイッチング素子４３ともオフとし、第１のセンサ４０および第２のセンサ４１を接続しない。プルダウン抵抗１０の経路はオン状態としている。この場合は、プルアップ抵抗８、プルダウン抵抗１０により、電源Ｖｃｃの電圧の分圧された電圧がＡ／Ｄポート６ａに入力されるが、前記で電源Ｖｃｃが正常であることが確認されており、かつ正常な抵抗値の場合に想定される電圧をはずれた電圧が入力されると、プルアップ抵抗８もしくはプルダウン抵抗１０の抵抗値が異常と判断できる。
　最後に、第４のモードとして、図５の時間ｔ４からｔ５では、第１の出力ポート６ｂ、第２の出力ポート６ｃともＨｉｇｈとし、第１のスイッチング素子４２、第２のスイッチング素子４３ともオン、第３の出力ポート６ｄはＨｉｇｈ－Ｚとし、第１のセンサ４０および第２のセンサ４１を接続した状態としている。つまり、第１のセンサ４０および第２のセンサ４１が並列接続された状態となる。そのため時間ｔ２からｔ４までに入力された第１のセンサ４０および第２のセンサ４１の値より低い値とならなければ、故障と判断できる。
　ここで、図５の時間ｔ４からｔ５では、あらかじめ第１のセンサ４０および第２のセンサ４１を並列に接続した場合の電圧応答値が、第１のセンサ４０または第２のセンサ４１のみを個別に接続した場合の電圧応答値の何ボルトに相当するかという相関値を、ルックアップテーブルなどの換算手段にて比較し検出値の妥当性を判定することも可能である。
　故障モードとしては、第１のセンサ４０および第２のセンサ４１の一方または両方の不良、第１のスイッチング素子４２、第２のスイッチング素子４３、または第１の出力ポート６ｂ、第２の出力ポート６ｃ、第３の出力ポート６ｄの不良などが考えられるが、何れにしても、時間ｔ２からｔ４で入力した第１のセンサ４０、第２のセンサ４１の値は真の値とは判断できないことになる。
　逆に、時間ｔ０からｔ２、および時間ｔ４からｔ５が正常値であれば、第１のセンサ４０、第２のセンサ４１の取得した値も正常と判断できることになる。このように、各々のセンサを独立に検出する前または後でそれらの制御内容とは異なったモードを追加することにより、同一回路を使用してフェールセーフ機能も追加できる効果がある。
　図５に示したタイムチャートは動作の一例を示すものであり、各モードを順次実現できればスイッチングパターンの設定は自由である。例えば他のスイッチングパターンとして図６に示すようなタイムチャートを用いてもよく、信号の選択と故障検知機能を提供できることは図５のタイムチャートの場合と同様である。図６のＡ３、Ｂ３、Ｃ３、Ｄ３は、それぞれ、図５のＡ２、Ｂ２、Ｃ２、Ｄ２に相当する動作状態を示している。
　なお、センサを２個、Ａ／Ｄポート１個について説明したが、これに限るものではなく、さらに多くのセンサを接続した場合についても同様な効果が得られる。
　また、本実施の形態においては、スイッチング素子としてバイポーラトランジスタを例示したが、これに限るものではなく、例えばＭＯＳＦＥＴ、アナログスイッチＩＣ、機械式リレーなど、アプリケーション上のＡ／Ｄ変換の要求精度を勘案のうえ満足し得る導通／遮断特性を有する素子であれば自由に使用できることは言うまでもない。
実施の形態３．
　次に、この発明の実施の形態３によるＡ／Ｄ変換装置について説明する。図７は、実施の形態３によるＡ／Ｄ変換装置１００Ｃの回路図である。実施の形態２では、第１のスイッチング素子４２、第２のスイッチング素子４３をグランド側に接続したが、図７に示すように電源Ｖｃｃ側であってもよい。この場合、図４のプルアップ抵抗８は、プルダウン抵抗１０としてグランド側に接続される。この構成の場合における動作を前記の第１のスイッチング素子４２、第２のスイッチング素子４３がグランド側に接続された場合との差異に着目して以下に説明する。
　図７においては、チェック対象がプルダウン抵抗１０になるため、前記、第４のモードでは第１の出力ポート６ｂ、第２の出力ポート６ｃをＬｏｗ、第３の出力ポート６ｄをＨｉｇｈとし、第１のスイッチング素子４２、第２のスイッチング素子４３ともオフとし、第１のセンサ４０、第２のセンサ４１を接続しない。プルアップ抵抗８の経路はオン状態としている。この場合は、プルダウン抵抗１０、プルアップ抵抗８により第３の出力ポート６ｄの出力のＨｉｇｈ分圧された電圧がＡ／Ｄポート６ａに入力され、正常な抵抗値の場合に想定される電圧をはずれた電圧が入力されると、プルダウン抵抗１０もしくはプルアップ抵抗８の抵抗値異常と判断できる。
　前記にて説明した実施の形態１から３のＡ／Ｄ変換装置１００Ａ、１００Ｂ、１００Ｃにおいて、プルダウン抵抗１０のプルダウン先、またはプルアップ抵抗８のプルアップ先を必ずしも出力ポート６ｄとする必要はなく、電源Ｖｃｃまたはグランド側に第１のスイッチング素子４２、第２のスイッチング素子４３を接続しても同様の効果が得られる。
　なお、前記においてはこの発明の実施の形態１から３によるＡ／Ｄ変換装置について説明したが、この発明は、その発明の範囲において、各実施の形態を組み合わせたり、各実施の形態を適宜、変更、省略することが可能である。

Claims (4)

  1. 　検出すべき対象物のアナログ電気量をディジタル量に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器に複数のアナログ電気量を接続するスイッチング回路と、前記スイッチング回路をそれぞれ独立に制御する制御部と、を備えたＡ／Ｄ変換装置において、
    　前記制御部は、
    　前記対象物のアナログ電気量を１つずつ独立に前記Ａ／Ｄ変換器へ出力する第１のモードと、前記対象物のアナログ電気量を全て出力しない第２のモードと、前記対象物のアナログ電気量を全て出力せず、かつ前記Ａ／Ｄ変換器への出力を抵抗によりプルダウンさせる第３のモードと、前記対象物のアナログ電気量を複数同時に前記Ａ／Ｄ変換器へ出力する第４のモードと、を発生させ、
    　前記第１のモードの時に前記対象物のＡ／Ｄ変換値を個別に取得し、前記第２モードから第４モードの時に、前記Ａ／Ｄ変換器自体、または前記Ａ／Ｄ変換器に接続される装置の異常を検出することを特徴とするＡ／Ｄ変換装置。
  2. 　前記第２のモードでは前記Ａ／Ｄ変換器に接続される電源電圧を参照して前記Ａ／Ｄ変換装置の異常を検出し、前記第３モードでは前記Ａ／Ｄ変換値に基づいて前記Ａ／Ｄ変換器に接続されている部品の異常を検出し、前記第４モードでは前記Ａ／Ｄ変換値に基づいて前記Ａ／Ｄ変換器に接続されている装置の異常を検出することを特徴とする請求項１に記載のＡ／Ｄ変換装置。
  3. 　前記スイッチング回路が前記Ａ／Ｄ変換器に対してグランド側に接続されているとき、前記Ａ／Ｄ変換器に対して電源側にプルアップされた第１の抵抗と、前記第１の抵抗に直列接続された第２の抵抗を備え、前記第２の抵抗の前記第１の抵抗との接続部と反対側を前記Ａ／Ｄ変換装置に接続し、前記第３モードでは前記第２の抵抗をプルアップ、又はプルダウンするように駆動することを特徴とする請求項１または２に記載のＡ／Ｄ変換装置。
  4. 　前記スイッチング回路が前記Ａ／Ｄ変換器に対して電源側に接続されているとき、前記Ａ／Ｄ変換器に対してグランド側にプルダウンされた第１の抵抗と、前記第１の抵抗に直列接続された第２の抵抗を備え、前記第２の抵抗の前記第１の抵抗との接続部と反対側を前記Ａ／Ｄ変換装置に接続し、前記第３モードでは前記第２の抵抗をプルアップ、又はプルダウンするように駆動することを特徴とする請求項１または２に記載のＡ／Ｄ変換装置。
PCT/JP2015/081692 2015-11-11 2015-11-11 Ａ／ｄ変換装置 WO2017081759A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
EP22188717.7A EP4106206A1 (en) 2015-11-11 2015-11-11 A/d conversion device
PCT/JP2015/081692 WO2017081759A1 (ja) 2015-11-11 2015-11-11 Ａ／ｄ変換装置
JP2017549911A JP6516864B2 (ja) 2015-11-11 2015-11-11 Ａ／ｄ変換装置
EP15908283.3A EP3376671B1 (en) 2015-11-11 2015-11-11 A/d conversion device
US15/752,096 US10164652B2 (en) 2015-11-11 2015-11-11 A/D conversion device
CN201580084371.5A CN108352839B (zh) 2015-11-11 2015-11-11 A/d转换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/081692 WO2017081759A1 (ja) 2015-11-11 2015-11-11 Ａ／ｄ変換装置

Publications (1)

Publication Number Publication Date
WO2017081759A1 true WO2017081759A1 (ja) 2017-05-18

Family

ID=58694837

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/081692 WO2017081759A1 (ja) 2015-11-11 2015-11-11 Ａ／ｄ変換装置

Country Status (5)

Country Link
US (1) US10164652B2 (ja)
EP (2) EP4106206A1 (ja)
JP (1) JP6516864B2 (ja)
CN (1) CN108352839B (ja)
WO (1) WO2017081759A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020159A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd マルチプレクサの故障検出方法
JP2010112924A (ja) * 2008-11-10 2010-05-20 Rinnai Corp 温度検出装置
JP2011075530A (ja) * 2009-10-02 2011-04-14 Hanshin Electric Co Ltd サーミスタ監視装置
JP2013225781A (ja) * 2012-04-23 2013-10-31 Mitsubishi Electric Corp Ａ／ｄ変換装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2784193B1 (fr) * 1998-10-05 2001-01-05 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
JP3861874B2 (ja) * 2003-12-16 2006-12-27 株式会社デンソー Ａｄ変換器の故障検出装置
JP3975485B2 (ja) * 2005-01-27 2007-09-12 横河電機株式会社 断線／故障検出装置
US7319421B2 (en) * 2006-01-26 2008-01-15 Emerson Process Management Foldback free capacitance-to-digital modulator
JP4799286B2 (ja) 2006-06-15 2011-10-26 三洋電機株式会社 センシング装置
JP2012169715A (ja) * 2011-02-10 2012-09-06 Denso Corp センサ故障検出装置
CN202026301U (zh) * 2011-03-23 2011-11-02 北京自动化控制设备研究所 一种自校准闭环ad转换电路
JP5637978B2 (ja) * 2011-12-12 2014-12-10 オムロンオートモーティブエレクトロニクス株式会社 Ａ／ｄ変換装置
CN203243311U (zh) * 2013-04-28 2013-10-16 宜宾三江机械有限责任公司 基于模数转换器的开关量检测装置
JP6158029B2 (ja) * 2013-10-10 2017-07-05 日立オートモティブシステムズ株式会社 電子制御装置
US9641189B2 (en) * 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
US9780802B1 (en) * 2016-08-12 2017-10-03 Korea University Research And Business Foundation Time-interleaved analog-digital converter and calibration method for the same
US10009036B2 (en) * 2016-09-09 2018-06-26 Samsung Electronics Co., Ltd System and method of calibrating input signal to successive approximation register (SAR) analog-to-digital converter (ADC) in ADC-assisted time-to-digital converter (TDC)
US9912343B1 (en) * 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020159A (ja) * 1983-07-15 1985-02-01 Hitachi Ltd マルチプレクサの故障検出方法
JP2010112924A (ja) * 2008-11-10 2010-05-20 Rinnai Corp 温度検出装置
JP2011075530A (ja) * 2009-10-02 2011-04-14 Hanshin Electric Co Ltd サーミスタ監視装置
JP2013225781A (ja) * 2012-04-23 2013-10-31 Mitsubishi Electric Corp Ａ／ｄ変換装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3376671A4 *

Also Published As

Publication number Publication date
US10164652B2 (en) 2018-12-25
EP4106206A1 (en) 2022-12-21
EP3376671A1 (en) 2018-09-19
US20180241411A1 (en) 2018-08-23
JPWO2017081759A1 (ja) 2018-03-15
EP3376671A4 (en) 2019-08-14
CN108352839A (zh) 2018-07-31
CN108352839B (zh) 2023-02-21
JP6516864B2 (ja) 2019-05-22
EP3376671B1 (en) 2023-02-15

Similar Documents

Publication Publication Date Title
JP6158029B2 (ja) 電子制御装置
JP6262411B2 (ja) 電力変換装置、および、半導体装置
JP5409286B2 (ja) 測定トランスデューサ
JP2011130077A (ja) デジタル信号出力回路
JP2008164519A (ja) スイッチングトランジスタの故障検出方法、及び、故障検出回路
JP6476050B2 (ja) 温度検知機能診断装置
RU2740149C1 (ru) Устройство диагностики датчика напряжения и способ диагностики датчика напряжения
JP2015522995A (ja) 複数のアナログ信号検出チャネルを有するアナログ信号入力回路
JP5368601B2 (ja) Ａ／ｄ変換装置
WO2017081759A1 (ja) Ａ／ｄ変換装置
WO2018092475A1 (ja) 配線異常検出装置
JP4103145B2 (ja) 入力モジュール
WO2017056552A1 (ja) 接点入力制御装置
JP2010015921A (ja) マルチプレクサスイッチの試験方法とその装置および多点測定装置
CN107852353B (zh) 具有接口扩展装置的系统和运行接口扩展装置的方法
JP5457152B2 (ja) インバータ装置
JP4924877B2 (ja) アナログ出力装置
CN112055817B (zh) 具有电路中断识别的冗余的电流测量装置
KR20190013640A (ko) 경로 선택 시스템
JP2008203202A (ja) センサ閾値回路
JPH11311651A (ja) 電磁コイル動作装置の故障判別装置
JP5987628B2 (ja) 半導体装置
WO2018084018A1 (ja) 電子制御装置及び通信機器
JP2016021730A (ja) 故障検出回路
KR101455092B1 (ko) 전압 비율에 따른 동작 명령 신호 제공이 가능한 차량의 전자모터 제어용 회로

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15908283

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017549911

Country of ref document: JP

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 15752096

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE