JP2014060458A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2014060458A
JP2014060458A JP2013272601A JP2013272601A JP2014060458A JP 2014060458 A JP2014060458 A JP 2014060458A JP 2013272601 A JP2013272601 A JP 2013272601A JP 2013272601 A JP2013272601 A JP 2013272601A JP 2014060458 A JP2014060458 A JP 2014060458A
Authority
JP
Japan
Prior art keywords
semiconductor device
metal layer
semiconductor element
solder
connection member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013272601A
Other languages
English (en)
Other versions
JP5796627B2 (ja
Inventor
Takumi Ihara
匠 井原
Masami Mori
正美 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2013272601A priority Critical patent/JP5796627B2/ja
Publication of JP2014060458A publication Critical patent/JP2014060458A/ja
Application granted granted Critical
Publication of JP5796627B2 publication Critical patent/JP5796627B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】基板2と、基板2の上方に配設された半導体素子10と、半導体素子10の上方に配設された第1の金属層25と、第1の金属層25の上方に配設された第2の金属層50と、第2の金属層50の上方に配設された放熱部材18と、第1の金属層25と第2の金属層50とを接続する、In及びAgを含む接続部材16とを有する半導体装置による。
【選択図】図19

Description

本発明は、半導体装置とその製造方法に関する。
電子機器には様々な半導体装置が搭載される。その半導体装置はパッケージ基板上に半導体素子を搭載してなり、半導体素子で発生した熱は放熱板を伝って外部に逃がされる。
放熱板での放熱効果を高めるには、半導体素子と放熱板とが熱的に良好に接続されているのが好ましい。そのため、ハンダのような熱伝導率の高い合金を介して半導体素子と放熱板とを接続し、半導体素子で発生した熱を放熱板に効率的に伝達する構造が提案されている。
そのような構造においては、単に放熱効果を高めるだけでなく、半導体装置の信頼性を向上させるのが好ましい。
特開2007−173416号公報 特開平4−245652号公報
半導体装置とその製造方法において、半導体装置の信頼性を高めることを目的とする。
以下の開示の一観点によれば、基板と、前記基板の上方に配設された半導体素子と、前記半導体素子の上方に配設された第1の金属層と、前記第1の金属層の上方に配設された第2の金属層と、前記第2の金属層の上方に配設された放熱部材と、前記第1の金属層と前記第2の金属層とを接続する、In及びAgを含む接続部材とを有する半導体装置が提供される。
また、その開示の別の観点によれば、基板上に半導体素子を配設する工程と、前記半導体素子の上方に第1の金属層を配設する工程と、前記第1の金属層の上方にIn及びAgを含む接続部材を配設する工程と、放熱部材の一の面に第2の金属層を形成する工程と、前記接続部材の上方に前記第2の金属層が接するように前記放熱部材を加熱押圧しながら接続する工程と、前記放熱部材を押圧しながら、接続部材を加熱することにより、前記半導体素子と前記放熱部材を接続する工程とを有する半導体装置の製造方法が提供される。
図1は、調査に使用した半導体装置の断面図である。 図2(a)〜(c)は、調査に使用した半導体装置の製造途中の拡大断面図である。 図3は、調査に使用した半導体装置が備えるパッケージ基板の顕微鏡像を基にして描いた断面図である。 図4は、調査に使用した半導体装置が備えるパッケージ基板の顕微鏡像を基にして描いた平面図である。 図5(a)、(b)は、実験に使用したサンプルの断面図である。 図6(a)〜(c)は、放熱板を取り外した実験サンプルの顕微鏡像を基にして描いた図である。 図7は、接続部材にボイドが形成されることなく、加熱によって溶融した第1の部材と第3の部材が繋がった半導体装置の断面図である。 図8は、第2の部材が第1の部材と第3の部材によって覆われた半導体装置の顕微鏡像を基にして描いた断面図である。 図9(a)は、第1の部材と第3の部材の厚さを薄くした半導体装置の断面図であり、図9(b)は、接続部材の全体の大きさを小さくした半導体装置の断面図である。 図10は、単層構造の接続部材によって引き起こされる問題について説明するための断面図である。 図11(a)は、放熱板の下面の顕微鏡像を基にして描いた平面図であり、図11(b)は、放熱板とその周囲の顕微鏡像を基にして描いた断面図である。 図12(a)〜(c)は、接続部材にボイドが発生する原因について示す断面図である。 図13(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その1)である。 図14(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その2)である。 図15(a)、(b)は、第1実施形態に係る半導体装置の製造途中の断面図(その3)である。 図16は、第1実施形態に係る半導体装置の製造途中の断面図(その4)である。 図17は、第1実施形態に係る半導体装置の製造途中の断面図(その5)である。 図18は、第1実施形態に係る半導体装置の製造途中の断面図(その6)である。 図19は、第1実施形態に係る半導体装置の製造途中の断面図(その7)である。 図20は、第1実施形態で使用する接続部材の斜視図である。 図21は、第1実施形態に係る半導体装置の上面図である。 図22は、第1実施形態に係る半導体装置によって奏される別の効果について説明するための断面図である。 図23は、第1実施形態に係る半導体装置によって奏される他の効果について説明するための断面図である。 図24(a)は、第2実施形態の第1例に係る接続部材の作製方法について説明するための上面図であり、図24(b)は図24(a)のX2−X2線に沿う断面図である。 図15は、第2実施形態の第1例によって作製された接続部材の斜視図である。 図26(a)は、第2実施形態の第1例に係る半導体装置の平面図であり、図26(b)は図26(a)のX3−X3線に沿う断面図である。 図27(a)は、第2実施形態の第2例に係る接続部材の作製方法について説明するための上面図であり、図27(b)は図27(a)のX4−X4線に沿う断面図である。 図28は、第2実施形態の第2例によって作製された接続部材の斜視図である。 図29(a)は、第2実施形態の第2例に係る半導体装置の平面図であり、図29(b)は図29(a)のX5−X5線に沿う断面図である。 図30(a)は、第3実施形態に係る接続部材の作製方法について説明するための上面図であり、図30(b)は図30(a)のX6−X6線に沿う断面図である。 図31(a)は、第3実施形態に係る接続部材の下側層の斜視図であり、図31(b)はその接続部材の斜視図である。 図32(a)は、第3実施形態に係る半導体装置の平面図であり、図32(b)は図32(a)のX7−X7線に沿う断面図である。
本実施形態の説明に先立ち、本願発明者が行った調査結果について説明する。
図1は、調査に使用した半導体装置の断面図である。
この半導体装置1は、BGA(Ball Grid Array)タイプの半導体装置であって、パッケージ基板2と半導体素子10とを備える。
パッケージ基板2の一方の主面2a上には第1の電極パッド3が設けられ、この第1の電極パッド3の上に外部接続端子5として機能するハンダバンプが接合される。
一方、パッケージ基板2の他方の主面2b上には第2の電極パッド4が設けられる。その第2の電極パッド4は、ハンダバンプ7を介して半導体素子10の電極8と電気的かつ機械的に接続される。そして、半導体素子10とパッケージ基板2との接続信頼性を高めるために、これらの間の隙間にはアンダーフィル樹脂11が充填される。
更に、パッケージ基板2の他方の主面2bには、電子部品14を実装するための第3の電極パッド6が設けられる。電子部品14は、例えばチップコンデンサであって、第3の電極パッド6にハンダ付けされる。
その電子部品14は、半導体素子10と共に、金属製の放熱板18で覆われる。放熱板18は、半導体素子10で発生した熱を外部に逃がす放熱部材としての役割を担うものであり、接着剤19によってパッケージ基板2に接着される。
ここで、放熱板18と半導体素子10との間に隙間があると、その隙間における空気の断熱作用によって半導体素子10の熱が放熱板18に伝わり難くなり、放熱板18による放熱効果が低下する。
そこで、この半導体装置1では、半導体素子10の上面と放熱板18の下面とを金属製の接続部材16で接続することにより、半導体素子10で発生した熱を速やかに放熱板18に伝達させ、放熱板18による放熱効果を高めている。
但し、このように接続部材16により放熱板18と半導体素子10とを直接接続すると、放熱板18が熱膨張したときに、放熱板18と半導体素子10との熱膨張率差が原因で半導体素子10に応力が加わることになる。その応力は、半導体素子10にクラックを生じさせたり、半導体素子10とパッケージ基板2との接続信頼性を低下させる原因となる。
そのため、本例では、接続部材16を第1〜第3の部材21〜23の積層構造にすると共に、第2の部材22として第1、第3の部材23よりもヤング率が小さく変形し易い金属材料を使用して、放熱板18から半導体素子10に加わる応力を緩和する。そのような第2の部材22の材料としては、例えば高融点ハンダがある。
また、第1の部材21と第3の部材23は、上記のように応力緩和の役割を担う第2の部材22を半導体素子21や放熱板18に接合するのに使用され、その材料としては低融点ハンダが使用される。
このように低融点ハンダを使用することで、接続部材16を加熱して放熱板18と半導体素子10に接合するときに、高融点ハンダを含む第2の部材22が溶融するのを防ぎながら、第1及び第3の部材21、23のみを選択的に溶融することができる。
以上のように、接続部材16は、放熱板18に半導体素子21の熱を効率的に伝える役割に加え、放熱板18から半導体素子10に加わる応力を緩和する役割も担う。
しかしながら、接続部材16は、半導体装置1の製造時に以下のような問題を引き起こすことが調査によって明らかとなった。
図2(a)〜(c)は、上記の半導体装置1の製造途中の拡大断面図である。
半導体装置1を製造するには、図2(a)に示すように、半導体素子10と放熱板18との間に接続部材16を配し、押圧力Fにより接続部材16に放熱板18を押し付けながら接続部材16を加熱する。
その加熱により、低融点ハンダを含む第1及び第3の部材21、23が溶融し、半導体素子10と放熱板18の各々の表面に各接続部材21、23が濡れ広がる。なお、本工程での加熱温度は高融点ハンダを含む第2の部材22の融点よりも低くいので、本工程では第2の部材22は溶融しない。
また、各接続部材21、23の濡れ性を良好にするために、図2(a)のように、半導体素子10の上面にAuメタライズ層25を形成し、放熱板18の下面にメッキ膜26を形成してもよい。そのメッキ膜26は、例えば、放熱板18上にNiメッキ膜51とAuメッキ膜50をこの順に形成してなる。
このように各接続部材21、23が濡れ広がると、図2(b)に示すように、第2の部材22の側面22aからこれらの接続部材21、23がはみ出すようになる。そして、最終的には、側面22aの横の空気を巻き込みながら各接続部材21、23が接続され、ボイド29が発生する。
図2(c)に示すように、そのボイド29は半導体装置1の製造途中に破裂し、それによりハンダ粒30が飛散する。ボイド29が破裂する原因としては様々なものが考えられる。
例えば、各接続部材21、23が溶融している状態でこれらの部材に加わる押圧力Fが原因でボイド29が破裂すると考えられる。また、各部材21、23が冷えて固化した後に行われる熱工程によりこれらの部材21、23に熱が加わり、その熱によってボイド29内の空気が熱膨張してボイド29の破裂が発生するとも考えられる。そのような熱工程としては、例えば、半導体装置1をマザーボードに搭載するために行われる外部接続端子5(図1参照)のリフロー工程や、マザーボードに電子部品を搭載する工程がある。
図3は、このようにボイド29が破裂してハンダ粒30が飛散した状態における半導体装置の顕微鏡像を基にして描いた断面図である。
図3に示されるように、ボイド29の破裂によって飛散したハンダ粒30がアンダーフィル樹脂11上に点在している。
図4は、ハンダ粒30が飛散した状態のパッケージ基板2の顕微鏡像を基にして描いた上面図である。
図4に示されるように、パッケージ基板2の表面上には、飛散したハンダ粒30が点在している。
そのハンダ粒30が電子部品14の端子14a等に付着すると、隣接する端子14a同士がハンダ粒30によって電気的にショートする等の不具合が発生してし、ひいては半導体装置の信頼性を低下させてしまう。
本願発明者は、そのハンダ粒30が、実際にボイド29の破裂によって発生することを確かめるため、次のような実験を行った。
その実験では、断面構造が図5(a)のような実験サンプルS1を用意した。
実験サンプルS1においては、第1の部材21と第3の部材23の各々を、第2の部材22の側面22aから張り出すように設けた。このような構造によれば、加熱により溶融した第1の部材21と第3の部材23が第2の部材22の横で空気を取り込み易くなり、上記したボイド29が形成され易くなると考えられる。
また、この実験では、比較のために、断面構造が図5(b)のようなレファレンスサンプルS2も用意した。
リファレンスサンプルS2においては、第1〜第3の部材21〜23の各々の側面を揃えることにより、実験サンプルS1と比較してボイド29が形成され難い構造とした。
上記のサンプルS1、S2をそれぞれ6個作製し、その各々において第1の部材21と第3の部材23を加熱して溶融することにより、接続部材16により半導体素子10と放熱板18とを接続した。
その後、各サンプルS1、S2の放熱板18を取り外し、パッケージ基板2上に飛散しているハンダ粒30の数を計数した。
その結果、レファレンスサンプルS2では、6個の全てにおいてハンダ粒30の発生はなかった。
一方、実験サンプルS1においては、6個のうち5個においてハンダ粒30の発生が確認され、ハンダ粒30の発生確率は83%(=100×5/6)であった。
このように、ボイド29が形成され易い実験サンプルS1においてハンダ粒30が多く発生したことから、ハンダ粒30の発生原因がボイド29の破裂にあることが確認された。
なお、図6(a)〜(c)は、放熱板18を取り外した実験サンプルS1の顕微鏡像を基にして描いた図である。
このうち、図6(a)は側面図であり、図6(b)は断面図であり、図6(c)は上面図である。
図6(a)、(b)に示すように、実験サンプルS1の接続部材16にはボイド29が形成されている。そして、図6(c)に示すように、実験サンプルS1のパッケージ基板2上にはハンダ粒30が飛散している。
このように、図1の構造の接続部材16では、ボイド29が形成されるとハンダ粒30が飛散するという問題が発生するが、ボイド29が発生しなくても次のような不具合が生じる。
図7は、ボイド29が形成されることなく、加熱によって溶融した第1の部材21と第3の部材23が繋がった半導体装置の断面図である。
この場合、第2の部材22は、その表面の全ての部分が第1の部材21と第3の部材23によって覆われることになる。
図8は、このように第2の部材22が第1の部材21と第3の部材23によって覆われた場合の顕微鏡を基にして描いた断面図である。
しかしながら、第2の部材22は、放熱板18から半導体素子10に印加される応力を自身が変形することにより吸収する役割を担うものであるから、その周囲が接続部材21、23で囲まれると第2の部材22の変形が阻害されてしまう。そのため、第2の部材22による応力緩和の効果が低減し、半導体素子10とパッケージ基板2との接続信頼性が低下するという不具合が発生してしまう。
このように各接続部材21、23同士が繋がるのを防止するために、次のような構造も考えられる。
図9(a)は、第1の部材21と第3の部材23の厚さを薄くすることにより、第2の部材22の横にはみ出る各部材21、23の量を低減することを意図した断面構造である。
但し、この構造では、各部材21、23の量が少ないため、図9(a)のように半導体素子10や放熱板18が反った場合に、その反りに対して各部材21、23が追従し難くなる。そのため、接続部材16と放熱板18との間や、接続部材16と半導体素子10との間に隙間ができ、半導体素子10で発生した熱を効率的に放熱板18に伝達するのが難しくなる。
図9(b)は、図2(a)におけるよりも接続部材16の全体の大きさを小さくすることにより、第2の部材22の横に押し出される接続部材21、23の量を低減することを意図した断面構造である。
しかしながら、この構造では、接続部材16を小さくした分だけ接続部材16の横にAuメタライズ層25が露出するようになり、溶融した第1の部材21がそのAuメタライズ層25上を濡れ広がり易くなる。その結果、かえって第1の部材21が第2の部材22の横に押し出されるようになるので、第1の部材21と第3の部材23との接続が助長され、ボイド29が発生する危険性が高くなる。
また、ボイド29の発生を抑制するため、上記のように接続部材16を三層構造にするのではなく単層構造とすることも考えられる。
図10は、単層構造の接続部材16によって引き起こされる問題について説明するための断面図である。
図10に示すように、接続部材16を単層構造とすると、加熱によって溶融した接続部材16がAuメッキ膜50を伝って横方向に流れ出し、最悪の場合には電子部品14と接触するおそれがある。こうなると、電子部品14と金属製の放熱板18とが電気的にショートしてしまい、半導体装置1の信頼性が低下する。
図11(a)は、単層構造の接続部材16によって引き起こされる別の問題について説明するための図であって、放熱板18の下面の顕微鏡像を基にして描いた平面図である。
図11(a)に示されるように、加熱により接続部材16を溶融した後に、放熱板18の下面のメッキ膜26に膨れ26aが形成されることがある。膨れ26aは、放熱板18を作製した際に放熱板18の内部に取り込まれた水分が、接続部材16を溶融するときの熱によって膨張し、それが放熱板18とNiメッキ膜51との間に溜まることで発生すると考えられる。
図11(b)は、膨れ26aが発生したときの放熱板18とその周囲の顕微鏡像を基にして描いた断面図である。なお、メッキ膜26は、膜厚が薄いため、図11(b)では現れていない。
図11(b)に示されるように、メッキ膜26に膨れ26aがあると、それが原因で接続部材16にボイド29が発生する。
図12(a)〜(c)は、このボイド29の発生原因を示す断面図である。
図12(a)に示すように、加熱により接続部材16を溶融する前においては、膨れ26aはNiメッキ膜51と放熱板18との界面に留まっている。
そして、図12(b)に示すように、接続部材16を加熱して溶融すると共に、接続部材16に向けて放熱板18を押圧すると、その押圧力によってメッキ膜26が破れる。その結果、膨れ26a内の空気が溶融状態の接続部材16に移動し、接続部材16にボイド29が発生する。
図12(c)に示すように、そのボイド29は、既述のようにハンダ粒30が飛散する原因となる。
このように、単層の接続部材16でも、ボイド29の発生を完全に抑制するのは困難である。
本願発明者は、このような知見に鑑み、以下に説明するような各実施形態に想到した。
(第1実施形態)
図13〜図19は、本実施形態に係る半導体装置の製造途中の断面図である。
以下では、半導体装置としてBGA型の半導体装置を製造する。
この半導体装置を製造するには、まず、図13(a)に示すように、ガラスエポキシ樹脂等の絶縁性材料を主にしてなるパッケージ基板2を用意する。
そのパッケージ基板2の一方の主面2a上には第1の電極パッド3が複数設けられ、他方の面2b上には第2の電極パッド4と第3の電極パッド6が複数設けられる。これらの電極3、4、6は、例えば、銅メッキ膜をパターニングして形成される。
次いで、図13(b)に示すように、第3の電極パッド6上に印刷法によりハンダペースト9を印刷する。
そして、図14(a)に示すように、ハンダペースト9の上に電子部品14としてチップコンデンサを載せ、この状態でハンダペースト9をリフローすることにより、第3の電極パッド6と電子部品14とを電気的かつ機械的に接続する。
続いて、図14(b)に示すように、電極8上にハンダバンプ7が接合された半導体素子10を用意し、そのハンダバンプ7をリフローすることにより、半導体素子10と第2の電極パッド4とを電気的かつ機械的に接続する。
なお、その半導体素子10の上面10b上には、後述の接続部材の濡れ性を良好にするためのAuメタライズ層25が0.21μm程度の厚さに予め形成されている。
その後、図15(a)に示すように、パッケージ基板2と半導体素子10との熱膨張量の違いに起因してこれらの接続信頼性が低下するのを防止するため、これらの間にディスペンサ33を利用して熱硬化性のアンダーフィル樹脂11を充填する。
そして、図15(b)に示すように、半導体素子10の下面全体にアンダーフィル11を充填した後、加熱によりアンダーフィル樹脂11を熱硬化させる。
次に、図16に示す工程について説明する。
まず、第1〜第3の部材21〜23を積層してなる接続部材16と放熱板18とを用意する。このうち、放熱板18は、半導体素子10で発生した熱を外部に放熱する放熱部材として機能するものであって、半導体素子10と接続部材16とを収容するキャビティ18bを備える。
一方、図20は接続部材16の斜視図である。
図20に示すように、接続部材21〜23の各々は概略矩形の平面形状を有する。
接続部材21〜23のうち、第1の部材21は低融点ハンダペレットであって、その厚さは約0.08μmmである。
また、第2の部材22は、第1の部材21の上面に接して設けられる。そして、第2の部材22の上面22yは、第1の部材21の上面21y(図16参照)と半導体素子10の上面10bの各々よりも広い面積を有する。
第2の部材22の材料は特に限定されない。本実施形態では、第2の部材22として厚さが約0.1μmの高融点ハンダペレットを使用する。
一方、第3の部材23は、例えば厚さが約0.08μmの低融点ハンダペレットである。そして、第3の部材23の上面23yは、第2の部材22の上面22yよりも狭い面積を有する。
各接続部材21〜23の具体的なサイズは特に限定されないが、第1の部材21と第3の部材23は一辺の長さL1が約20mmの正方形であって、半導体素子10の平面サイズにほぼ等しい。また、第2の部材22は、一辺の長さL2が約24mmの正方形であって、その平面サイズは半導体素子10よりも大きい。
なお、本工程の時点では、ペレット状の各部材21〜23は互いに固着されておらず、それらが自重によって積み重なった状態となっている。
次の表1は、第2の部材22として使用し得る高融点ハンダと、第1及び第3の部材21、23として使用し得る低融点ハンダの各々の物性を示すものである。
Figure 2014060458
表1に示すように、第2の部材22の材料である高融点ハンダ(Sn-95Pb)は、第1及び第3の部材21、23の材料である低融点ハンダ(Sn-37Pb)の融点(183℃)よりも高い融点(300℃)を有すると共に、当該低融点ハンダよりも小さなヤング率を有する。
このように第2の部材22としてヤング率が小さな材料を使用する場合は、第2の部材は外部の応力によって容易に変形するようになる。そのため、この場合は、第2の部材22は放熱板18と半導体素子10との熱膨張率との差が原因で半導体素子10に加わる応力を緩和する機能を有する。
なお、表1のような鉛含有ハンダに代えて鉛フリーハンダを使用してもよい。次の表2〜表4は、各部材21〜23の材料として使用し得る鉛非含有の材料の例である。
Figure 2014060458
Figure 2014060458
Figure 2014060458
一方、図16の放熱板18は例えばCu等の金属を含み、その下面18aにはメッキ膜26が形成される。そのメッキ膜26は、例えば、厚さが約4μmのNiメッキ膜51と厚さが約0.1μmのAuメッキ膜50とをこの順に形成してなる。
更に、放熱板18の縁において、後でパッケージ基板2と当接する部分には、接着剤19が設けられる。
次いで、図17に示すように、半導体素子10、接続部材16、及び放熱板18の各々の位置合わせを行った後、これらを積層する。
このとき、接続部材16の各部材21〜23はその各々が自重で積み重なった状態であるため、接続部材16の上に放熱板18を載せるときには各部材21〜23が位置ずれをしないように注意を払うのが好ましい。
そして、図18に示すように、パッケージ基板2に向けて放熱板18を押圧しながら、第1の部材21と第3の部材23を加熱して溶融することにより、接続部材16を介して放熱板18と半導体素子10とを接続する。
このとき、半導体素子10の上面にAuメタライズ層25を形成し、放熱板18の下面にAuメッキ膜50を予め形成したことで、溶融した各部材21、23の濡れ性が良好となる。そのため、第1の部材21とAuメタライズ層25とが良好に金属接合するようになる。同様に、第3の部材23とAuメッキ膜50も互いに良好に金属接合するようになる。
また、上記のように放熱板18を押圧することで、溶融した各接続部材21、23が横方向に広がってその厚みが減少するため、最終的には接着剤19がパッケージ基板2に当接し、接着剤19を介してパッケージ基板2に放熱板18が接着される。
ここで、本工程における接続部材16の加熱温度は、第1の部材21と第3の部材23の各々の融点よりも高く、かつ、第2の部材22の融点よりも低く設定される。そのため、本工程では、加熱により第2の部材22は溶融せず、第1及び第3の部材21、23のみを選択的に溶融することができる。
更に、本実施形態では、上記のように第2の部材22の面積よりも第1及び第3の部材21、23の面積を狭くしたので、溶融したこれらの部材21、23が第2の部材22の側面22aの横にはみ出るのを抑制できる。
なお、このように各部材21、22を溶融した後の接続部材16の厚さΔTは約0.2mm程度となる。また、パッケージ基板2と放熱板18とが接着された状態での接着剤19の厚さΔDは約0.5mm程度となる。
更に、パッケージ基板2の主面から半導体素子10の上面までの高さHは約0.61mmである。
その後に、図19に示すように、第1の電極パッド3上に外部接続端子5としてハンダバンプを搭載し、本実施形態に係る半導体装置40の基本構造を完成させる。
図21は、半導体装置40の上面図であって、先の図19は図21のX1−X1線に沿う断面図に相当する。
図21に示されるように、第3の部材23の面積を第2の部材22のそれよりも狭くしたことで、第3の部材23の側面23aは第2の部材22の側面22aから約1mm程度の後退量ΔLだけ後退する。
そして、このように後退した側面22aの横であって、パッケージ基板2の上に、電子部品14が配設される。
なお、図19のように外部接続端子5を搭載せずに半導体装置の製造工程を終了することにより、LGA(Land Grid Array)型の半導体装置を製造するようにしてもよい。
以上説明した本実施形態によれば、図18に示したように、第2の部材22と比較して第1及び第3の部材21、23の面積を狭くしたので、加熱により溶融したこれらの部材21、23が第2の部材22の側面22aの横にはみ出難くなる。
その結果、はみ出た各部材21、23によってボイド29(図2(b)参照)が形成される危険性が低減されるようになり、ボイドの破裂が原因のハンダ粒30が発生しなくなる。そのため、ハンダ粒30によって電子部品14の端子が電気的にショートするのを防止でき、半導体装置40の信頼性を向上させることができる。
しかも、上記のように第1の部材21と第3の部材23のはみ出しが抑制されるので、これらの部材21、23によって第2の部材22が完全に囲まれることがない。
既述のように、第2の部材22は、自身が変形することで放熱板18から半導体素子10に加わる応力を緩和するものである。よって、上記のように各部材21、23によって第2の部材22が囲まれないことで、第2の部材22の動きの自由度が確保され、第2の部材22による応力緩和の効果を維持することができる。
図22は、本実施形態の別の効果について説明するための断面図である。
図10に示したように、接続部材16を単層構造としたのでは、溶融した接続部材16が電子部品14に接触する危険性があった。
これに対し、本実施形態のように三層構造の接続部材16のうち第3の部材23の面積を第2の部材22のそれよりも狭くすると、第2の部材22が第3の部材23から張り出すようになる。しかも、第2の部材22の融点は第3の部材23のそれよりも高いので、第3の部材23溶融時に第2の部材22は溶融しない。
これにより、第2の部材22は、溶融した第3の部材23が下方に滴下するのを防止する庇として機能するようになる。そのため、溶融した第3の接続部23が電子部品14上に滴下するのを防止でき、電子部品14の端子同士が電気的にショートする危険性を低減できる。
特に、図22の点線のように電子部品14の上方にまで第2の部材22の側面22aを延長すると、溶融した第3の接続部23が電子部品14上に滴下する危険性を一層効果的に低減できる。
図23は、本実施形態により奏される他の効果について説明するための断面図である。
図12(a)〜(c)を参照して説明したように、放熱板18の下面にメッキ膜26を形成すると、そのメッキ膜26の膨れ26aが原因で接続部材16にボイド29が発生することがある。
本実施形態では、上記のように第2の部材22の側面22aが第3の部材23から張り出すので、仮に図23のようにボイド29が破裂してハンダ粒30が飛散しても、第2の部材22が庇として機能するので、電子部品14にハンダ粒30が付着するのを防止できる。
特に、図23の点線のように電子部品14の上方にまで第2の部材22の側面22aを延長することで、第2の部材22の庇としての機能が高められ、電子部品14上へのハンダ粒30の飛散をより効果的に抑制することが可能となる。
(第2実施形態)
第1実施形態では、図20を参照して説明したように、面積の異なるハンダペレットをそれらの自重で積み重ねて接続部材16を作製した。
これに対し、本実施形態では、以下の第1例及び第2例のようにハンダシートの圧着により接続部材16を作製する。
・第1例
図24(a)は、第1例に係る接続部材16の作製方法について説明するための上面図であり、図24(b)は図24(a)のX2−X2線に沿う断面図である。
図24(a)、(b)に示すように、本実施形態では、第1〜第3のロール41〜43に第1〜第3の部材21〜23として巻き取られたハンダシートを展開し、加圧ローラ46、47により各接続部材21〜23を圧着する。このようなハンダシートの圧着体はクラッド材とも呼ばれる。
また、これらの接続部材21〜23のうち、第1の部材21と第3の部材23としては、それらの幅W1が第2の部材22の幅W2よりも狭いハンダシートを使用する。
そして、上記のようにして各接続部材21〜23のクラッド材を形成した後、カッター49によってそのクラッド材を切断して個片化し、複数の接続部材16を製造する。
図25は、このようにして作製された接続部材16の斜視図である。
本実施形態では、クラッド材を切断して接続部材16を製造するので、接続部材16の切断面16xにおいては各接続部材21〜23の各側面は一平面内にある。
そして、矩形状の第3の部材23の四辺のうち、切断面16xに現れない対向する二辺のみにおいて、第3の部材23の側面23aが第2の部材22の側面22aから後退する。
図26(a)は、この接続部材16を備えた半導体装置の平面図であり、図26(b)は図26(a)のX3−X3線に沿う断面図である。
図26(a)、(b)に示すように、電子部品14は、第3の部材23の後退した側面23aの横のパッケージ基板2上に設けられる。
このようにすることで、側面23aから張り出した第2の部材22が、電子部品14にハンダ粒が付着するのを防止する庇として機能するので、第1実施形態と同様にハンダ粒が原因で電子部品14の端子が電気的にショートするのを抑制できる。
更に、接続部材16の切断面16xの横には電子部品14を設けないので、切断面16xにおいてボイド29が形成されてそれが原因でハンダ粒30が発生しても、そのハンダ粒30が電子部品14に付着することがない。
以上説明した本例によれば、3層のハンダシートを圧着してなるクラッド材を切断することにより接続部材16を作製する。これによれば、接続部材16中の各部材21〜23が互いに圧着されているため、各部材21〜23をペレット材から作製してその各々が自重だけで積み重ねっている場合のように、各部材21〜23同士が作業中に位置ずれすることがない。そのため、半導体素子10の上に接続部材16を載せるときに、各部材21〜23の各々の位置合わせをする必要がなく、第1実施形態と比較して作業効率が向上する。
・第2例
図27(a)は、第2例に係る接続部材16の作製方法について説明するための上面図であり、図27(b)は図27(a)のX4−X4線に沿う断面図である。なお、これらの図において第1例で説明したのと同じ要素には第1例と同じ符号を付し、以下ではその説明を省略する。
本例では、図27(a)に示すように、第1の部材21と第3の部材23として、それらの幅W1が第2の部材22の幅W2よりも狭いハンダシートを使用する。
そして、各接続部材21〜23の各々の一辺21b〜23bが揃った状態で、各接続部材21〜23を圧着することによりクラッド材を形成し、カッター49によりそのクラッド材を切断して複数の接続部材16を作成する。
図28は、このようにして作製された接続部材16の斜視図である。
本実施形態では、上記のように各接続部材21〜23の各一辺21b〜23bを揃えた状態でクラッド材の切断を行う。そのため、矩形状の第3の部材23は、上記の一辺23bに対向する一辺のみにおいて、その側面23aが第2の部材22の側面22aから後退する。
図29(a)は、この接続部材16を備えた半導体装置の平面図であり、図29(b)は図29(a)のX5−X5線に沿う断面図である。
図29(a)、(b)に示されるように、電子部品14は、第3の部材23の後退した側面23aの横のパッケージ基板2上に設けられ、これ以外の領域には設けられない。そのため、第2の部材22を電子部品14に対する庇として機能させることができ、電子部品14上にハンダ粒が飛散する危険性を低減できる。
以上説明した本例においても、第1例と同様に、クラッド材から接続部材16を作製するので、各部材21〜23の全てをペレット材から作製する場合と比較して作業性が向上する。
(第3実施形態)
第2実施形態では、三層のハンダシートからなるクラッド材を利用して接続部材16を製造した。
これに対し、本実施形態では、以下のようにクラッド材とハンダペレットとを併用して接続部材16を製造する。
図30(a)は、本実施形態に係る接続部材16の作製方法について説明するための上面図であり、図30(b)は図30(a)のX6−X6線に沿う断面図である。なお、これらの図において第2実施形態で説明したのと同じ要素には第2実施形態と同じ符号を付し、以下ではその説明を省略する。
接続部材16の製造にあたっては、図30(a)、(b)に示すように、第1及び第2の部材21、22としてロール41、42に巻き取られたハンダシートを展開し、それらを加圧ローラ46、47によって圧着して二層構造のクラッド材を作製する。
なお、本実施形態では、これらの接続部材21、22は、それぞれ同一の幅W3を有する。
そして、カッター49により上記の二層構造のクラッド材を切断することにより、平面形状が概略矩形の接続部材16の下側層16bを形成する。
図31(a)は、このようにして作製した下側層16bの斜視図である。
その後、図31(b)に示すように、下側層16bの中央に第3の部材23として平面形状が概略矩形の低融点ハンダペレットを積み重ね、接続部材16を完成させる。
その第3の部材23は、第2の部材22よりも狭い面積を有しており、矩形の各辺における側面23aは第2の部材22の側面22aから後退している。なお、この第3の部材23は、自重によって第2の部材22の上に載っているだけであり、クラッド材におけるように各部材22、23が圧着されているわけではない。
図32(a)は、この接続部材16を備えた半導体装置の平面図であり、図32(b)は図32(a)のX7−X7線に沿う断面図である。
図32(a)、(b)に示されるように、第1の部材21と第2の部材22は、電子部品14の上方にまで延在して、電子部品14を覆うように設けられる。
以上説明した本実施形態では、接続部材16の下側層16bについてはクラッド材から作製し、第3の部材23についてはハンダペレットから作製する。
よって、接続部材16の作製に際し、下側層16bと第3の部材23との位置合わせのみ行えばよく、第1〜第3の部材21〜23の全てをハンダペレットから作製する場合のように全ての接続部材21〜23の位置合わせをする必要がなく、作業性がよい。
更に、図32(b)に示したように、電子部品14を覆うように第2の部材22を設けるので、メッキ膜26に膨れ26a(図12(a)参照)が存在する場合でも、膨れが破裂したときに発生するハンダ粒が電子部品14上に飛散するのを防止できる。これにより、電子部品14の端子同士がハンダ粒で電気的にショートする危険性を低減でき、半導体装置の信頼性を向上させることができる。
1、40…半導体装置、2…パッケージ基板、2a…一方の主面、2b…他方の主面、3…第1の電極パッド、4…第2の電極パッド4、5…外部接続端子、6…第3の電極パッド、7…ハンダバンプ、8…電極、10…半導体素子、10a…側面、10b…上面、11…アンダーフィル樹脂、14…電子部品、14a…端子、16…接続部材、16b…下側層、16x…切断面、18…放熱板、18a…下面、19…接着剤、21〜23…第1〜第3の部材、22a、23a…側面、21b〜23b…一辺、25…Auメタライズ層、26…メッキ膜、26a…膨れ、29…ボイド、30…ハンダ粒、33…ディスペンサ、41〜43…第1〜第3のロール、46、47…加圧ローラ、50…Auメッキ膜、51…Niメッキ膜。

Claims (10)

  1. 基板と、
    前記基板の上方に配設された半導体素子と、
    前記半導体素子の上方に配設された第1の金属層と、
    前記第1の金属層の上方に配設された第2の金属層と、
    前記第2の金属層の上方に配設された放熱部材と、
    前記第1の金属層と前記第2の金属層とを接続する、In及びAgを含む接続部材と、
    を有することを特徴とする半導体装置。
  2. 前記接続部材はIn-3Agを含むことを特徴とした、請求項1に記載の半導体装置。
  3. 前記第1の金属層及び前記第2の金属層は、Auを含んだ層を有することを特徴とした、請求項1又は請求項2に記載の半導体装置。
  4. 前記接続部材は、前記第1の金属層の上方に配設され、第1の融点を有する第1の部材と、
    前記第1の部材の上方に配設され、前記第1の融点よりも高い第2の融点を有する第2の部材と、
    前記第2の部材の上方に配設され、前記第2の融点よりも低い第3の融点を有する第3の部材と、
    を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
  5. 前記第2の部材は、前記第1の部材よりも広い面積を有し、
    前記第3の部材は、前記第2の部材よりも狭い面積を有することを特徴とする請求項4に記載の半導体装置。
  6. 基板上に半導体素子を配設する工程と、
    前記半導体素子の上方に第1の金属層を配設する工程と、
    前記第1の金属層の上方にIn及びAgを含む接続部材を配設する工程と、
    放熱部材の一の面に第2の金属層を形成する工程と、
    前記接続部材の上方に前記第2の金属層が接するように前記放熱部材を加熱押圧しながら接続する工程と、
    前記放熱部材を押圧しながら、接続部材を加熱することにより、前記半導体素子と前記放熱部材を接続する工程と、
    を有することを特徴とする半導体装置の製造方法。
  7. 前記In及びAgを含む接続部材は、In-3Agを含むことを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記第1の金属層及び前記第2の金属層は、Auを含んだ層からなることを特徴とする請求項6又は請求項7に記載の半導体装置の製造方法。
  9. 前記接続部材は、第1の部材と、前記第1の部材の上方に設けられた前記第1の部材より高融点の第2の部材と、前記第2の部材の上方に設けられた前記第2の部材より低融点の第3の部材とが積層して形成されたことを特徴とする請求項6乃至請求項8のいずれか1項に記載の半導体装置の製造方法。
  10. 前記第2の部材はCuを含み、前記第1の部材及び前記第3の部材はIn-3Agを含むことを特徴とする請求項9に記載の半導体装置の製造方法。
JP2013272601A 2013-12-27 2013-12-27 半導体装置とその製造方法 Active JP5796627B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013272601A JP5796627B2 (ja) 2013-12-27 2013-12-27 半導体装置とその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013272601A JP5796627B2 (ja) 2013-12-27 2013-12-27 半導体装置とその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010113498A Division JP5447175B2 (ja) 2010-05-17 2010-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2014060458A true JP2014060458A (ja) 2014-04-03
JP5796627B2 JP5796627B2 (ja) 2015-10-21

Family

ID=50616591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013272601A Active JP5796627B2 (ja) 2013-12-27 2013-12-27 半導体装置とその製造方法

Country Status (1)

Country Link
JP (1) JP5796627B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2955749A1 (en) * 2014-06-10 2015-12-16 ABB Technology Oy A method of heat transfer in power electronics applications
JP6038270B1 (ja) * 2015-12-22 2016-12-07 有限会社 ナプラ 電子装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324966A (ja) * 1991-04-25 1992-11-13 Hitachi Ltd 半導体モジュ−ル及びその製造方法
US5323294A (en) * 1993-03-31 1994-06-21 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
JP2001230351A (ja) * 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04324966A (ja) * 1991-04-25 1992-11-13 Hitachi Ltd 半導体モジュ−ル及びその製造方法
US5323294A (en) * 1993-03-31 1994-06-21 Unisys Corporation Liquid metal heat conducting member and integrated circuit package incorporating same
JP2001230351A (ja) * 2000-02-14 2001-08-24 Shibafu Engineering Corp 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法
JP2007005670A (ja) * 2005-06-27 2007-01-11 Fujitsu Ltd 電子部品パッケージおよび接合組立体
WO2008149584A1 (ja) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. 電子部品装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2955749A1 (en) * 2014-06-10 2015-12-16 ABB Technology Oy A method of heat transfer in power electronics applications
JP6038270B1 (ja) * 2015-12-22 2016-12-07 有限会社 ナプラ 電子装置

Also Published As

Publication number Publication date
JP5796627B2 (ja) 2015-10-21

Similar Documents

Publication Publication Date Title
JP5447175B2 (ja) 半導体装置
US9082763B2 (en) Joint structure for substrates and methods of forming
JP4105409B2 (ja) マルチチップモジュールの製造方法
CN110416097B (zh) 防止铟金属溢出的封装结构及封装方法
JP4305502B2 (ja) 半導体装置の製造方法
CN102456660A (zh) 堆叠式半导体封装件及其制造方法和半导体器件
US9293433B2 (en) Intermetallic compound layer on a pillar between a chip and substrate
JP2013115083A (ja) 半導体装置及びその製造方法
US11444054B2 (en) Semiconductor element mounting structure, and combination of semiconductor element and substrate
CN112310063A (zh) 半导体装置封装及其制造方法
US9142493B2 (en) Semiconductor device
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP5796627B2 (ja) 半導体装置とその製造方法
KR100857365B1 (ko) 반도체 장치의 범프 구조물
US20080290528A1 (en) Semiconductor package substrate having electrical connecting pads
KR20130060361A (ko) 회로 장치 및 그 제조 방법
JP7239342B2 (ja) 電子装置及び電子装置の製造方法
JPWO2010070779A1 (ja) 異方性導電樹脂、基板接続構造及び電子機器
JP2007208056A (ja) 半導体装置の製造方法
US20160254241A1 (en) Printed circuit board and soldering method
JP5812123B2 (ja) 電子機器の製造方法
JP5799565B2 (ja) 半導体装置及びその製造方法
EP4095890A1 (en) Chip stacking structure, manufacturing method, and electronic device
JP2021027315A (ja) 半導体パッケージ
JP2004103935A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150430

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150721

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150803

R150 Certificate of patent or registration of utility model

Ref document number: 5796627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150