JP2014060458A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2014060458A JP2014060458A JP2013272601A JP2013272601A JP2014060458A JP 2014060458 A JP2014060458 A JP 2014060458A JP 2013272601 A JP2013272601 A JP 2013272601A JP 2013272601 A JP2013272601 A JP 2013272601A JP 2014060458 A JP2014060458 A JP 2014060458A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- metal layer
- semiconductor element
- solder
- connection member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】基板2と、基板2の上方に配設された半導体素子10と、半導体素子10の上方に配設された第1の金属層25と、第1の金属層25の上方に配設された第2の金属層50と、第2の金属層50の上方に配設された放熱部材18と、第1の金属層25と第2の金属層50とを接続する、In及びAgを含む接続部材16とを有する半導体装置による。
【選択図】図19
Description
図13〜図19は、本実施形態に係る半導体装置の製造途中の断面図である。
第1実施形態では、図20を参照して説明したように、面積の異なるハンダペレットをそれらの自重で積み重ねて接続部材16を作製した。
図24(a)は、第1例に係る接続部材16の作製方法について説明するための上面図であり、図24(b)は図24(a)のX2−X2線に沿う断面図である。
図27(a)は、第2例に係る接続部材16の作製方法について説明するための上面図であり、図27(b)は図27(a)のX4−X4線に沿う断面図である。なお、これらの図において第1例で説明したのと同じ要素には第1例と同じ符号を付し、以下ではその説明を省略する。
第2実施形態では、三層のハンダシートからなるクラッド材を利用して接続部材16を製造した。
Claims (10)
- 基板と、
前記基板の上方に配設された半導体素子と、
前記半導体素子の上方に配設された第1の金属層と、
前記第1の金属層の上方に配設された第2の金属層と、
前記第2の金属層の上方に配設された放熱部材と、
前記第1の金属層と前記第2の金属層とを接続する、In及びAgを含む接続部材と、
を有することを特徴とする半導体装置。 - 前記接続部材はIn-3Agを含むことを特徴とした、請求項1に記載の半導体装置。
- 前記第1の金属層及び前記第2の金属層は、Auを含んだ層を有することを特徴とした、請求項1又は請求項2に記載の半導体装置。
- 前記接続部材は、前記第1の金属層の上方に配設され、第1の融点を有する第1の部材と、
前記第1の部材の上方に配設され、前記第1の融点よりも高い第2の融点を有する第2の部材と、
前記第2の部材の上方に配設され、前記第2の融点よりも低い第3の融点を有する第3の部材と、
を含むことを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。 - 前記第2の部材は、前記第1の部材よりも広い面積を有し、
前記第3の部材は、前記第2の部材よりも狭い面積を有することを特徴とする請求項4に記載の半導体装置。 - 基板上に半導体素子を配設する工程と、
前記半導体素子の上方に第1の金属層を配設する工程と、
前記第1の金属層の上方にIn及びAgを含む接続部材を配設する工程と、
放熱部材の一の面に第2の金属層を形成する工程と、
前記接続部材の上方に前記第2の金属層が接するように前記放熱部材を加熱押圧しながら接続する工程と、
前記放熱部材を押圧しながら、接続部材を加熱することにより、前記半導体素子と前記放熱部材を接続する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記In及びAgを含む接続部材は、In-3Agを含むことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第1の金属層及び前記第2の金属層は、Auを含んだ層からなることを特徴とする請求項6又は請求項7に記載の半導体装置の製造方法。
- 前記接続部材は、第1の部材と、前記第1の部材の上方に設けられた前記第1の部材より高融点の第2の部材と、前記第2の部材の上方に設けられた前記第2の部材より低融点の第3の部材とが積層して形成されたことを特徴とする請求項6乃至請求項8のいずれか1項に記載の半導体装置の製造方法。
- 前記第2の部材はCuを含み、前記第1の部材及び前記第3の部材はIn-3Agを含むことを特徴とする請求項9に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272601A JP5796627B2 (ja) | 2013-12-27 | 2013-12-27 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013272601A JP5796627B2 (ja) | 2013-12-27 | 2013-12-27 | 半導体装置とその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010113498A Division JP5447175B2 (ja) | 2010-05-17 | 2010-05-17 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014060458A true JP2014060458A (ja) | 2014-04-03 |
JP5796627B2 JP5796627B2 (ja) | 2015-10-21 |
Family
ID=50616591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013272601A Active JP5796627B2 (ja) | 2013-12-27 | 2013-12-27 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5796627B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2955749A1 (en) * | 2014-06-10 | 2015-12-16 | ABB Technology Oy | A method of heat transfer in power electronics applications |
JP6038270B1 (ja) * | 2015-12-22 | 2016-12-07 | 有限会社 ナプラ | 電子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04324966A (ja) * | 1991-04-25 | 1992-11-13 | Hitachi Ltd | 半導体モジュ−ル及びその製造方法 |
US5323294A (en) * | 1993-03-31 | 1994-06-21 | Unisys Corporation | Liquid metal heat conducting member and integrated circuit package incorporating same |
JP2001230351A (ja) * | 2000-02-14 | 2001-08-24 | Shibafu Engineering Corp | 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法 |
JP2007005670A (ja) * | 2005-06-27 | 2007-01-11 | Fujitsu Ltd | 電子部品パッケージおよび接合組立体 |
WO2008149584A1 (ja) * | 2007-06-04 | 2008-12-11 | Murata Manufacturing Co., Ltd. | 電子部品装置およびその製造方法 |
-
2013
- 2013-12-27 JP JP2013272601A patent/JP5796627B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04324966A (ja) * | 1991-04-25 | 1992-11-13 | Hitachi Ltd | 半導体モジュ−ル及びその製造方法 |
US5323294A (en) * | 1993-03-31 | 1994-06-21 | Unisys Corporation | Liquid metal heat conducting member and integrated circuit package incorporating same |
JP2001230351A (ja) * | 2000-02-14 | 2001-08-24 | Shibafu Engineering Corp | 電子モジュール用接合材料、モジュール型半導体装置及びその製造方法 |
JP2007005670A (ja) * | 2005-06-27 | 2007-01-11 | Fujitsu Ltd | 電子部品パッケージおよび接合組立体 |
WO2008149584A1 (ja) * | 2007-06-04 | 2008-12-11 | Murata Manufacturing Co., Ltd. | 電子部品装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2955749A1 (en) * | 2014-06-10 | 2015-12-16 | ABB Technology Oy | A method of heat transfer in power electronics applications |
JP6038270B1 (ja) * | 2015-12-22 | 2016-12-07 | 有限会社 ナプラ | 電子装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5796627B2 (ja) | 2015-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5447175B2 (ja) | 半導体装置 | |
US9082763B2 (en) | Joint structure for substrates and methods of forming | |
JP4105409B2 (ja) | マルチチップモジュールの製造方法 | |
CN110416097B (zh) | 防止铟金属溢出的封装结构及封装方法 | |
JP4305502B2 (ja) | 半導体装置の製造方法 | |
US9293433B2 (en) | Intermetallic compound layer on a pillar between a chip and substrate | |
CN102456660A (zh) | 堆叠式半导体封装件及其制造方法和半导体器件 | |
US11444054B2 (en) | Semiconductor element mounting structure, and combination of semiconductor element and substrate | |
JP2013115083A (ja) | 半導体装置及びその製造方法 | |
US9142493B2 (en) | Semiconductor device | |
CN112310063A (zh) | 半导体装置封装及其制造方法 | |
JP3872648B2 (ja) | 半導体装置およびその製造方法並びに電子装置 | |
JP5796627B2 (ja) | 半導体装置とその製造方法 | |
KR100857365B1 (ko) | 반도체 장치의 범프 구조물 | |
US20080290528A1 (en) | Semiconductor package substrate having electrical connecting pads | |
KR20130060361A (ko) | 회로 장치 및 그 제조 방법 | |
JP7239342B2 (ja) | 電子装置及び電子装置の製造方法 | |
JP5799565B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2010070779A1 (ja) | 異方性導電樹脂、基板接続構造及び電子機器 | |
JP2007208056A (ja) | 半導体装置の製造方法 | |
US20160254241A1 (en) | Printed circuit board and soldering method | |
JP5812123B2 (ja) | 電子機器の製造方法 | |
EP4095890A1 (en) | Chip stacking structure, manufacturing method, and electronic device | |
JP2021027315A (ja) | 半導体パッケージ | |
JP2004103935A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150303 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20150608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150721 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150803 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5796627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |