JP2014056919A - 光電変換素子の製造方法 - Google Patents
光電変換素子の製造方法 Download PDFInfo
- Publication number
- JP2014056919A JP2014056919A JP2012200283A JP2012200283A JP2014056919A JP 2014056919 A JP2014056919 A JP 2014056919A JP 2012200283 A JP2012200283 A JP 2012200283A JP 2012200283 A JP2012200283 A JP 2012200283A JP 2014056919 A JP2014056919 A JP 2014056919A
- Authority
- JP
- Japan
- Prior art keywords
- type amorphous
- amorphous film
- film
- manufacturing
- back surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Abstract
【課題】簡易な製造工程で製造することができる光電変換素子の製造方法を提供する。
【解決手段】第1導電型の半導体基板の一方の表面上にi型非晶質膜および第2導電型非晶質膜を形成する工程と、第2導電型非晶質膜の一部の表面上にマスク材を設置する工程と、i型非晶質膜の少なくとも一部を残すようにマスク材から露出している第2導電型非晶質膜をドライエッチングによって除去する工程と、を含む、光電変換素子の製造方法である。
【選択図】図4
【解決手段】第1導電型の半導体基板の一方の表面上にi型非晶質膜および第2導電型非晶質膜を形成する工程と、第2導電型非晶質膜の一部の表面上にマスク材を設置する工程と、i型非晶質膜の少なくとも一部を残すようにマスク材から露出している第2導電型非晶質膜をドライエッチングによって除去する工程と、を含む、光電変換素子の製造方法である。
【選択図】図4
Description
本発明は、光電変換素子の製造方法に関する。
太陽光エネルギを電気エネルギに直接変換する太陽電池は、近年、特に、地球環境問題の観点から、次世代のエネルギ源としての期待が急激に高まっている。太陽電池には、化合物半導体または有機材料を用いたものなど様々な種類のものがあるが、現在、主流となっているのは、シリコン結晶を用いたものである。
現在、最も多く製造および販売されている太陽電池は、太陽光が入射する側の面である受光面と、受光面の反対側である裏面とにそれぞれ電極が形成された構造のものである。
しかしながら、受光面に電極を形成した場合には、電極における太陽光の反射および吸収があることから、電極の面積分だけ入射する太陽光の量が減少するため、裏面のみに電極が形成された太陽電池の開発が進められている(たとえば特許文献1参照)。
以下、図12〜図28の模式的断面図を参照して、裏面のみに電極が形成された太陽電池の製造方法の一例について説明する。まず、図12に示すように、受光面にテクスチャ構造(図示せず)が形成されたn型の単結晶シリコンからなるc−Si(n)基板101の裏面上に、i型の非晶質シリコン膜とp型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/p)層102を形成する。
次に、図13に示すように、c−Si(n)基板101の受光面上に、i型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層103を形成する。
次に、図14に示すように、a−Si(i/p)層102の一部の裏面上にフォトレジスト膜104を形成する。ここで、フォトレジスト膜104は、a−Si(i/p)層102の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図15に示すように、フォトレジスト膜104をマスクとして、a−Si(i/p)層102の一部をエッチングすることによって、c−Si(n)基板101の裏面を露出させる。
次に、図16に示すように、フォトレジスト膜104を除去した後に、図17に示すように、フォトレジスト膜104を除去して露出したa−Si(i/p)層102の裏面およびエッチングにより露出したc−Si(n)基板101の裏面を覆うようにi型の非晶質シリコン膜とn型の非晶質シリコン膜とがこの順序に積層されたa−Si(i/n)層105を形成する。
次に、図18に示すように、a−Si(i/n)層105の一部の裏面上にフォトレジスト膜106を形成する。ここで、フォトレジスト膜106は、a−Si(i/n)層105の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図19に示すように、フォトレジスト膜106をマスクとして、a−Si(i/n)層105の一部をエッチングすることによって、a−Si(i/p)層102の裏面を露出させる。
次に、図20に示すように、フォトレジスト膜106を除去した後に、図21に示すように、フォトレジスト膜106を除去して露出したa−Si(i/n)層105の裏面およびエッチングにより露出したa−Si(i/p)層102の裏面を覆うように透明導電酸化膜107を形成する。
次に、図22に示すように、透明導電酸化膜107の一部の裏面上にフォトレジスト膜108を形成する。ここで、フォトレジスト膜108は、透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図23に示すように、フォトレジスト膜108をマスクとして、透明導電酸化膜107の一部をエッチングすることによって、a−Si(i/p)層102およびa−Si(i/n)層105の裏面を露出させる。
次に、図24に示すように、フォトレジスト膜108を除去した後に、図25に示すように、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の一部の裏面を覆うようにフォトレジスト膜109を形成する。ここで、フォトレジスト膜109は、a−Si(i/p)層102およびa−Si(i/n)層105の露出した裏面および透明導電酸化膜107の裏面の全面にフォトレジストを塗布した後に、フォトリソグラフィー技術およびエッチング技術によってフォトレジストをパターンニングすることによって形成される。
次に、図26に示すように、透明導電酸化膜107およびフォトレジスト膜109の裏面全面に裏面電極層110を形成する。
次に、図27に示すように、透明導電酸化膜107の表面の一部のみに裏面電極層110を残すようにして、リフトオフによりフォトレジスト膜109および裏面電極層110を除去する。
次に、図28に示すように、a−Si(i/n)層103の表面上に反射防止膜111を形成する。
しかしながら、上記の太陽電池の製造方法においては、フォトレジストの塗布、ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回行なう必要があり、裏面のみに電極が形成された太陽電池の製造工程が非常に煩雑であるという問題があった。
上記の事情に鑑みて、本発明の目的は、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することにある。
本発明は、第1導電型の半導体基板の一方の表面上にi型非晶質膜を形成する工程と、i型非晶質膜の表面上に第2導電型非晶質膜を形成する工程と、第2導電型非晶質膜の一部の表面上にマスク材を設置する工程と、i型非晶質膜の少なくとも一部を残すようにマスク材から露出している第2導電型非晶質膜をドライエッチングによって除去する工程と、i型非晶質膜およびマスク材を覆うように第1導電型非晶質膜を形成する工程と、マスク材を除去することによって第2導電型非晶質膜の表面を露出させる工程と、第1導電型非晶質膜の表面上および第2導電型非晶質膜の表面上に電極層を形成する工程と、を含む光電変換素子の製造方法である。
ここで、本発明の光電変換素子の製造方法において、i型非晶質膜を形成する工程においては、半導体基板の表面の全面にi型非晶質膜を形成することが好ましい。
また、本発明の光電変換素子の製造方法において、ドライエッチングによって除去する工程は、i型非晶質膜を5nm以上の厚さ残すようにして行なわれることが好ましい。
さらに、本発明の光電変換素子の製造方法において、ドライエッチングによって除去する工程においては、SF6ガスを用いることが好ましい。
本発明によれば、簡易な製造工程で製造することができる光電変換素子の製造方法を提供することができる。
以下、図1〜図11の模式的断面図を参照して、本発明の光電変換素子の製造方法の一例である実施の形態の光電変換素子の製造方法について説明する。なお、本発明の図面において、同一の参照符号は、同一部分または相当部分を表わすものとする。
まず、図1に示すように、n型単結晶シリコンからなる半導体基板1の裏面の全面に、i型のアモルファスシリコンからなる第1のi型非晶質膜2およびp型のアモルファスシリコンからなる第1のp型非晶質膜3を、この順序で、たとえばプラズマCVD(Chemical Vapor Deposition)法により積層する。
半導体基板1としてはn型単結晶シリコンからなる基板に限定されず、たとえば従来から公知の半導体基板などを用いてもよい。また、半導体基板1としては、たとえば予め半導体基板1の受光面にテクスチャ構造(図示せず)が形成された半導体基板などを用いてもよい。
半導体基板1の厚さは、特に限定されないが、たとえば100μm以上300μm以下とすることができ、好ましくは100μm以上200μm以下とすることができる。また、半導体基板1の比抵抗も、特に限定されないが、たとえば0.1Ω・cm以上1Ω・cm以下とすることができる。
第1のi型非晶質膜2としてはi型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いてもよい。第1のi型非晶質膜2の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第1のp型非晶質膜3としてはp型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のp型のアモルファス半導体膜などを用いてもよい。第1のp型非晶質膜3の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第1のp型非晶質膜3に含まれるp型不純物としては、たとえばボロンを用いることができ、第1のp型非晶質膜3のp型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
なお、本明細書において「i型」とは、n型またはp型の不純物を意図的にドーピングしていないことを意味しており、たとえば光電変換素子の作製後にn型またはp型の不純物が不可避的に拡散することなどによってn型またはp型の導電型を示すこともあり得る。
また、本明細書において「アモルファスシリコン」には、水素化アモルファスシリコンなどのシリコン原子の未結合手(ダングリングボンド)が水素で終端されたものも含まれる。
次に、図2に示すように、半導体基板1の受光面の全面上に、i型のアモルファスシリコンからなる第2のi型非晶質膜4およびn型のアモルファスシリコンからなる第1のn型非晶質膜5を、この順序で、たとえばプラズマCVD法により積層する。
第2のi型非晶質膜4としてはi型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のi型のアモルファス半導体膜などを用いてもよい。第2のi型非晶質膜4の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第1のn型非晶質膜5としてはn型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型のアモルファス半導体膜などを用いてもよい。第1のn型非晶質膜5の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第1のn型非晶質膜5に含まれるn型不純物としては、たとえばリンを用いることができ、第1のn型非晶質膜5のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
次に、図3に示すように、第1のp型非晶質膜3の一部の裏面上に、第1のマスク材6を設置する。
第1のマスク材6は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。
次に、図4に示すように、第1のマスク材6をエッチングマスクとして、第1のi型非晶質膜2の少なくとも一部を残すように、第1のマスク材6から露出している第1のp型非晶質膜3をドライエッチングによって除去する。
ここで、第1のp型非晶質膜3のドライエッチングに用いられるガスは、第1のp型非晶質膜3をドライエッチングできるものであれば特に限定されないが、なかでもSF6ガスであることが好ましい。第1のp型非晶質膜3のドライエッチングにSF6ガスを用いた場合には、十分なエッチングレートが確保できる傾向にある。
第1のp型非晶質膜3のドライエッチングは、たとえば、RIE(Reactive Ion Etching)装置にSF6ガスなどのエッチングガスを約40SCCMの流量で導入し、約0.4Paの圧力下、約1500WのRFパワー、および約400Wのバイアスの条件で高周波電圧を印加してSF6ガスのプラズマを発生させ、第1のp型非晶質膜3を当該SF6ガスのプラズマに曝すことにより行なうことができる。
また、第1のp型非晶質膜3のドライエッチングによって、第1のi型非晶質膜2は除去されなくてもよく、第1のi型非晶質膜2の一部が除去されてもよいが、第1のp型非晶質膜3のドライエッチングは、第1のi型非晶質膜2を5nm以上の厚さ残すようにして行なわれることが好ましい。この場合には、第1のi型非晶質膜2をすべて除去することなく、第1のi型非晶質膜2による良質なパッシベーションを確保したまま、後述する第2のn型非晶質膜を形成することができる傾向にある。
次に、図5に示すように、第1のp型非晶質膜3のドライエッチングによって露出した第1のi型非晶質膜2の裏面および第1のマスク材6を覆うように、第2のn型非晶質膜9をたとえばプラズマCVD法により形成する。
第2のn型非晶質膜9としてはn型のアモルファスシリコンからなる膜に限定されず、たとえば従来から公知のn型のアモルファス半導体膜などを用いてもよい。第2のn型非晶質膜9の厚さは、特に限定されないが、たとえば5nm以上10nm以下とすることができる。
第2のn型非晶質膜9に含まれるn型不純物としては、たとえばリンを用いることができ、第2のn型非晶質膜9のn型不純物濃度は、たとえば5×1019個/cm3程度とすることができる。
次に、図6に示すように、第1のマスク材6を除去することによって、第1のp型非晶質膜3の裏面を露出させる。ここで、第1のマスク材6上の第2のn型非晶質膜9は、リフトオフによって、第1のマスク材6とともに除去される。
第1のマスク材6を除去する方法は特に限定されないが、たとえば第1のマスク材6がメタルマスクからなる場合には、第1のp型非晶質膜3の裏面から第1のマスク材6を取り除くことによって行なうことができる。
次に、図7に示すように、第1のp型非晶質膜3の裏面と第2のn型非晶質膜9の裏面との境界上に、当該境界を跨ぐように、第2のマスク材10を設置する。このとき、半導体基板1を裏面側から見たときの平面視において、第1のp型非晶質膜3と第2のn型非晶質膜9とは、第2のマスク材10によって分離された状態となっている。
第2のマスク材10は、特に限定されないが、たとえば、金属製のメタルマスクなどを用いることができる。
次に、図8に示すように、第3のマスク材10を設置した後の半導体基板1の裏面側の全面に第1の電極層11を形成する。これにより、第1の電極層11は、第1のp型非晶質膜3の裏面の全面、第2のn型非晶質膜9の裏面の全面、および第3のマスク材10の裏面の全面に形成される。
第1の電極層11としては、導電性を有する材料を用いることができ、たとえばITO(Indium Tin Oxide)などを用いることができる。
第1の電極層11は、たとえばスパッタリング法により形成することができ、第1の電極層11の厚さは、たとえば80nm以下とすることができる。
次に、図9に示すように、第1の電極層11を形成した後の半導体基板1の裏面側の全面に第2の電極層12を形成する。これにより、第1の電極層11の裏面の全面に第2の電極層12が形成される。
第2の電極層12としては、導電性を有する材料を用いることができ、たとえばアルミニウムなどを用いることができる。
第2の電極層12は、たとえばスパッタリング法により形成することができ、第2の電極層12の厚さは、たとえば0.5μm以下とすることができる。
次に、図10に示すように、第2のマスク材10上の第1の電極層11および第2の電極層12とともに、第2のマスク材10を除去する。これにより、第2のマスク材10の除去部分から、第1のp型非晶質膜3の裏面および第2のn型非晶質膜9の裏面が露出する。
第2のマスク材10を除去する方法は特に限定されないが、たとえば第2のマスク材10がメタルマスクからなる場合には、第1のp型非晶質膜3の裏面および第2のn型非晶質膜9の裏面から第2のマスク材10を取り除くことによって行なうことができる。
次に、図11に示すように、第1のn型非晶質膜5の全面に反射防止膜13をたとえばスパッタリング法により積層する。
反射防止膜13としては、たとえば窒化シリコン膜などを用いることができ、反射防止膜13の厚さは、たとえば100nm程度とすることができる。
以上により、実施の形態の光電変換素子の製造方法によって、p電極(第1のp型非晶質膜3の裏面上の第1の電極層11および第2の電極層12)およびn電極(第2のn型非晶質膜9の裏面上の第1の電極層11および第2の電極層12)が半導体基板1の裏面側にのみ形成され、受光面には形成されていない構造を有する実施の形態の光電変換素子が製造される。
実施の形態の光電変換素子の製造方法によれば、図12〜図28に示される方法のように、フォトレジストの塗布ならびにフォトリソグラフィー技術およびエッチング技術によるフォトレジストのパターンニングの工程を4回も行なう必要がないため、より簡易な製造工程で光電変換素子を製造することができる。
また、実施の形態の光電変換素子の製造方法においては、第1のマスク材6および第2のマスク材10をメタルマスクとして設置するなど、図12〜図28に示される方法におけるフォトレジストのパターンニングといった精密な工程を必要としないことから、この観点からも、より簡易な製造工程で光電変換素子を製造することができる。
また、たとえば図3に示すように、第1のマスク材6から露出している第1のp型非晶質膜3のみをドライエッチングにより除去して、半導体基板1の裏面上に第1のi型非晶質膜2を残した場合には、半導体基板1の裏面の汚染を防止して、半導体基板1の裏面と第1のi型非晶質膜2との界面におけるキャリアのトラップの原因となる界面準位の発生を抑えて光電変換素子を製造することができるため、良好な特性を有する光電変換素子を製造することができる。
以上の理由により、実施の形態の光電変換素子の製造方法によれば、簡易な製造工程で光電変換素子を製造することができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本発明は、光電変換素子の製造方法に利用することができ、特に裏面に電極を有する太陽電池の製造方法に好適に利用することができる。
1 半導体基板、2 第1のi型非晶質膜、3 第1のp型非晶質膜、4 第2のi型非晶質膜、5 第1のn型非晶質膜、6 第1のマスク材、9 第2のn型非晶質膜、10 第2のマスク材、11 第1の電極層、12 第2の電極層、13 反射防止膜、101 c−Si(n)基板、102 a−Si(i/p)層、103 a−Si(i/n)層、104 フォトレジスト膜、105 a−Si(i/n)層、106 フォトレジスト膜、107 透明導電酸化膜、108,109 フォトレジスト膜、110 裏面電極層、111 反射防止膜。
Claims (4)
- 第1導電型の半導体基板の一方の表面上にi型非晶質膜を形成する工程と、
前記i型非晶質膜の表面上に第2導電型非晶質膜を形成する工程と、
前記第2導電型非晶質膜の一部の表面上にマスク材を設置する工程と、
前記i型非晶質膜の少なくとも一部を残すように前記マスク材から露出している前記第2導電型非晶質膜をドライエッチングによって除去する工程と、
前記i型非晶質膜および前記マスク材を覆うように第1導電型非晶質膜を形成する工程と、
前記マスク材を除去することによって前記第2導電型非晶質膜の表面を露出させる工程と、
前記第1導電型非晶質膜の表面上および前記第2導電型非晶質膜の表面上に電極層を形成する工程と、を含む、光電変換素子の製造方法。 - 前記i型非晶質膜を形成する工程においては、前記半導体基板の前記表面の全面に前記i型非晶質膜を形成する、請求項1に記載の光電変換素子の製造方法。
- 前記ドライエッチングによって除去する工程は、前記i型非晶質膜を5nm以上の厚さ残すようにして行なわれる、請求項1または2に記載の光電変換素子の製造方法。
- 前記ドライエッチングによって除去する工程においては、SF6ガスを用いる、請求項1から3のいずれか1項に記載の光電変換素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200283A JP2014056919A (ja) | 2012-09-12 | 2012-09-12 | 光電変換素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012200283A JP2014056919A (ja) | 2012-09-12 | 2012-09-12 | 光電変換素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014056919A true JP2014056919A (ja) | 2014-03-27 |
Family
ID=50614010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012200283A Pending JP2014056919A (ja) | 2012-09-12 | 2012-09-12 | 光電変換素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2014056919A (ja) |
-
2012
- 2012-09-12 JP JP2012200283A patent/JP2014056919A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9812599B2 (en) | Method of stabilizing hydrogenated amorphous silicon and amorphous hydrogenated silicon alloys | |
JP6103867B2 (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP5383792B2 (ja) | 太陽電池 | |
US20100300506A1 (en) | Low-cost high-efficiency solar module using epitaxial si thin-film absorber and double-sided heterojunction solar cell with integrated module fabrication | |
EP2782144B1 (en) | Method for fabricating heterojunction interdigitated back contact photovoltaic cells | |
JP2014075526A (ja) | 光電変換素子および光電変換素子の製造方法 | |
JP2005310830A (ja) | 太陽電池および太陽電池の製造方法 | |
JP2010503222A (ja) | 局所的なヘテロコンタクトを生成するための方法およびその装置 | |
JP2012015523A (ja) | 太陽電池モジュール及びその製造方法 | |
JP2014053459A (ja) | 光電変換素子の製造方法 | |
JP6141670B2 (ja) | 太陽電池の製造方法 | |
US20120264253A1 (en) | Method of fabricating solar cell | |
KR20110089497A (ko) | 기판에의 불순물 도핑 방법, 이를 이용한 태양 전지의 제조 방법 및 이를 이용하여 제조된 태양 전지 | |
JP6115806B2 (ja) | 光起電力装置 | |
KR101000051B1 (ko) | 박막형 태양전지 및 그 제조방법 | |
JP2014072209A (ja) | 光電変換素子および光電変換素子の製造方法 | |
US20130127005A1 (en) | Photovoltaic device and method of manufacturing the same | |
WO2016140309A1 (ja) | 光電変換素子およびその製造方法 | |
Kim et al. | Selective dry etching of p-Type Si films for photolithography processing of interdigitated back contact silicon heterojunction solar cells | |
JP2013168605A (ja) | 太陽電池の製造方法 | |
JP6285713B2 (ja) | 結晶シリコン系太陽電池および太陽電池モジュール | |
WO2016021267A1 (ja) | 光電変換素子 | |
JP2014056919A (ja) | 光電変換素子の製造方法 | |
WO2017203751A1 (ja) | 太陽電池及びその製造方法、並びに太陽電池パネル | |
WO2014042109A1 (ja) | 光電変換素子および光電変換素子の製造方法 |