JP2014053362A - パターン形成方法 - Google Patents

パターン形成方法 Download PDF

Info

Publication number
JP2014053362A
JP2014053362A JP2012194960A JP2012194960A JP2014053362A JP 2014053362 A JP2014053362 A JP 2014053362A JP 2012194960 A JP2012194960 A JP 2012194960A JP 2012194960 A JP2012194960 A JP 2012194960A JP 2014053362 A JP2014053362 A JP 2014053362A
Authority
JP
Japan
Prior art keywords
self
pattern
segment
assembled
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012194960A
Other languages
English (en)
Other versions
JP5764102B2 (ja
Inventor
Ayako Kawanishi
西 絢 子 川
Tsukasa Azuma
司 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012194960A priority Critical patent/JP5764102B2/ja
Priority to US13/784,637 priority patent/US8980755B2/en
Publication of JP2014053362A publication Critical patent/JP2014053362A/ja
Application granted granted Critical
Publication of JP5764102B2 publication Critical patent/JP5764102B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0149Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Nanotechnology (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本膜厚の大きい自己組織化材料を規則的に相分離させる。
【解決手段】本実施形態によれば、パターン形成方法は、ガイド層が設けられた基板上に、第1セグメント及び第2セグメントを含む第1自己組織化材料層を形成する工程と、前記第1自己組織化材料層を相分離させ、前記第1セグメントを含む第1領域と前記第2セグメントを含む第2領域とを有する第1自己組織化パターンを形成する工程と、前記第1自己組織化パターン上に、第3セグメント及び第4セグメントを含む第2自己組織化材料層を形成する工程と、前記第2自己組織化材料層を相分離させ、前記第3セグメントを含む第3領域と前記第4セグメントを含む第4領域とを有する第2自己組織化パターンを形成する工程と、を備える。
【選択図】図6

Description

本発明の実施形態は、パターン形成方法に関する。
半導体素子の製造工程中のリソグラフィ技術として、ArF液浸露光によるダブルパターニング技術、EUVリソグラフィ、ナノインプリント等が知られている。従来のリソグラフィ技術は、パターンの微細化に伴い、コストの増加、スループットの低下など、様々な問題を含んでいた。
このような状況下で、リソグラフィ技術への自己組織化(DSA: Directed Self-assembly)の適用が期待されている。自己組織化は、エネルギー安定という自発的な挙動によって発生することから、寸法精度の高いパターンを形成できる。特に、高分子ブロック共重合体のミクロ相分離を利用する技術は、簡便な塗布とアニールプロセスで、数〜数百nmの種々の形状の周期構造を形成できる。高分子ブロック共重合体のブロックの組成比によって球状(スフィア)、柱状(シリンダー)、層状(ラメラ)等に形態を変え、分子量によってサイズを変えることにより、様々な寸法のドットパターン、ホール又はピラーパターン、ラインパターン等を形成することができる。
DSAを用いて所望のパターンを広範囲に形成するためには、自己組織化により形成されるポリマー相の発生位置を制御するガイドを設ける必要がある。ガイドとしては、凹凸構造を有し、凹部にミクロ相分離パターンを形成する物理ガイド(grapho-epitaxy)と、DSA材料の下層に形成され、その表面エネルギーの違いに基づいてミクロ相分離パターンの形成位置を制御する化学ガイド(chemical-epitaxy)とが知られている。
このようなガイドを使用し、界面エネルギーを調整した下地膜上に自己組織化材料を塗布して、ミクロ相分離パターンを形成する場合、下地膜近傍では界面エネルギーの影響を受け、自己組織化材料は周期的(規則的)に相分離するが、下地膜から離れた領域では界面エネルギーの影響が小さく、自己組織化材料は周期的(規則的)に相分離しない。これは、周期的な相分離は準安定状態であり、周囲からのエネルギーが与えられなければ自己組織化材料は最安定状態であるランダムな相分離状態になるためである。このことから、従来、規則的なミクロ相分離パターンを形成する際には、下地膜の界面エネルギーの影響が全体に届くよう、自己組織化材料の膜厚を薄くしていた。しかし、このような膜厚の薄いミクロ相分離パターンでは、十分な加工耐性が得られないという問題があった。
特開2010−269304号公報
本発明は、膜厚の大きい自己組織化材料を規則的に相分離させることができるパターン形成方法を提供することを目的とする。
本実施形態によれば、パターン形成方法は、ガイド層が設けられた基板上に、第1セグメント及び第2セグメントを含む第1自己組織化材料層を形成する工程と、前記第1自己組織化材料層を相分離させ、前記第1セグメントを含む第1領域と前記第2セグメントを含む第2領域とを有する第1自己組織化パターンを形成する工程と、前記第1自己組織化パターン上に、第3セグメント及び第4セグメントを含む第2自己組織化材料層を形成する工程と、前記第2自己組織化材料層を相分離させ、前記第3セグメントを含む第3領域と前記第4セグメントを含む第4領域とを有する第2自己組織化パターンを形成する工程と、を備える。
第1の実施形態によるパターン形成方法を説明する工程断面図である。 図1に続く工程断面図である。 図2に続く工程断面図である。 図3に続く工程断面図である。 図4に続く工程断面図である。 図5に続く工程断面図である。 図6に続く工程断面図である。 図7に続く工程断面図である。 第2の実施形態によるパターン形成方法を説明する工程断面図である。 図9に続く工程断面図である。 図10に続く工程断面図である。 図11に続く工程断面図である。 図12に続く工程断面図である。 図13に続く工程断面図である。 図14に続く工程断面図である。 図15に続く工程断面図である。 図16に続く工程断面図である。 図17に続く工程断面図である。 図18に続く工程断面図である。 変形例によるパターン形成方法を説明する工程断面図である。 変形例によるパターン形成方法を説明する工程断面図である。 変形例によるパターン形成方法を説明する工程断面図である。 比較例によるパターン形成方法を説明する工程断面図である。 第3の実施形態によるパターン形成方法を説明する工程断面図である。 図24に続く工程断面図である。 図25に続く工程断面図である。 図26に続く工程断面図である。 図27に続く工程断面図である。 図28に続く工程断面図である。
以下、本発明の実施の形態を図面に基づいて説明する。
(第1の実施形態)第1の実施形態によるパターン形成方法を図1〜図8を用いて説明する。
まず、図1に示すように、基板101上に、例えば膜厚300nmのSiO膜をCVDにより製膜し、被加工膜102を形成する。そして、膜厚100nmのレジスト103を回転塗布し、ArFエキシマーレーザにより露光・現像して、ハーフピッチ175nmのライン・アンド・スペースパターンに加工する。このとき、図示はしていないがレジスト103と被加工膜102との層間に反射防止膜を形成することも可能である。図1は、ライン・アンド・スペースパターンの一部を示している。このライン・アンド・スペースパターンは、後の工程で形成されるブロックコポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する物理ガイド層としての機能を有する。
次に、図2に示すように、レジストパターン103の凹部にブロックコポリマー層104を形成する。例えば、ポリスチレン(PS)(第1セグメント)とポリメチルメタクリレート(PMMA)(第2セグメント)のブロック共重合体(PS−b−PMMA)を2.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)(第1溶液)を回転数2000rpmで回転塗布することで、膜厚20nmのブロックコポリマー層104を形成する。ここで形成されるブロックコポリマー層104の膜厚は、全体が規則的に相分離することができる程度となっている。
次に、図3に示すように、基板101をホットプレート上において250℃で90秒間加熱する。これにより、ブロックコポリマー層104は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部105aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部105bとが交互に配置されたラメラ状の自己組織化パターン105を形成する。例えば、ハーフピッチ25nmのラメラ状の自己組織化パターン105が形成される。図2に示す工程で形成されるブロックコポリマー層104は膜厚が小さいため、図3に示す工程では、ブロックコポリマー層104の全体が規則的にミクロ相分離し、自己組織化パターン105が得られる。
次に、図4に示すように、レジストパターン103の凹部の自己組織化パターン105上にブロックコポリマー層106を形成する。例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を2.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)(第2溶液)を回転数2000rpmで回転塗布することで、膜厚20nmのブロックコポリマー層106を形成する。
次に、図5に示すように、基板101をホットプレート上において250℃で90秒間加熱する。これにより、ブロックコポリマー層106は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部107aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部107bとが交互に配置されたラメラ状の自己組織化パターン107を形成する。例えば、ハーフピッチ25nmのラメラ状の自己組織化パターン107が形成される。図4に示す工程で形成されるブロックコポリマー層106は膜厚が小さいため、図5に示す工程では、ブロックコポリマー層106の全体が規則的にミクロ相分離し、自己組織化パターン107が得られる。
自己組織化パターン107は、自己組織化パターン105と同じパターンを有している。そのため、図1〜図5に示す工程により、膜厚40nm(=20nm+20nm)のミクロ相分離パターンが得られる。
図4及び図5に示す工程をさらに3回繰り返して、自己組織化パターン107上に自己組織化パターン108〜110を順に形成することで、図6に示すように、レジストパターン103の凹部において、膜厚100nm(=20nm×5)のミクロ相分離パターンを形成することができる。
なお、自己組織化パターン105上にブロックコポリマーのPGMEA溶液を塗布する際に、溶媒(例えばこの場合PGMEA)によって自己組織化パターン105の相分離パターンが溶解し得る。図2に示す工程で塗布される第1溶液と、図4に示す工程で塗布される第2溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。あるいはまた、第1溶液に架橋剤(熱架橋剤)を加え、自己組織化パターン105の相分離パターンを形成後に架橋し、その後、第2溶液を塗布することでも、上述のような問題が生じることを防止できる。溶媒種を変えることや、溶液に架橋剤を加えることは、第1溶液及び第2溶液に限定されず、その後の工程においてブロックコポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用できる。
次に、図7に示すように、現像処理により自己組織化パターン105、107〜110における第1ポリマー部及び第2ポリマー部のうちのいずれか一方(例えばPMMAからなる第1ポリマー部)を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、図8に示すように、自己組織化パターン105、107〜110における残存させた第1ポリマー部及び第2ポリマー部のうちのいずれか一方(例えばPSからなる第2ポリマー部)とレジスト103をマスクに被加工膜102を加工する。
このように、本実施形態では、物理ガイド内において、膜厚の薄いブロックコポリマー層の形成及びブロックコポリマー層のミクロ相分離を複数回繰り返し行うことで、膜厚の大きいミクロ相分離パターンを形成することができる。ミクロ相分離パターンの膜厚が大きいため、被加工膜の加工時に、十分な加工耐性を得ることができる。
上記第1の実施形態では、ArFエキシマーレーザにより露光・現像により物理ガイドとなるレジストパターンを形成しているが、ArF液浸露光やEUVなどの光リソグラフィ、ナノインプリント等により物理ガイドを形成してもよい。またレジストパターンを被加工膜に転写して物理ガイドを形成してもよい。また、必要に応じて、物理ガイドに対して表面処理を施したり、物理ガイドの凹凸パターン上に化学ガイドを形成したりしてもよい。
(第2の実施形態)第1の実施形態によるパターン形成方法を図9〜図19を用いて説明する。
まず、図9に示すように、基板201上に、例えば膜厚300nmのSiO膜をCVDにより製膜し、被加工膜202を形成する。
次に、図10に示すように、被加工膜202上に中性化膜204を形成する。例えば、被加工膜202上に、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のランダム共重合体(PS−r−PMMA)を1.0wt%の濃度で含有するポリエチレングリコールモノメチルエーテルアセテート(PGMEA)溶液を回転数2000rpmで回転塗布し、ホットプレート上において110℃で90秒間、240℃で3分間ベークして、中性化膜204を形成する。
次に、図11に示すように、膜厚100nmのレジスト205を回転塗布し、ArFエキシマーレーザにより露光・現像して、幅45nmのライン・アンド・スペースパターンに加工する。このとき、図示はしていないが中性化膜204と被加工膜202との層間に反射防止膜を形成することも可能である。
次に、図12に示すように、レジスト205をマスクとして、酸素プラズマによる反応性イオンエッチング(RIE)で中性化膜204をエッチングする。これにより、中性化膜204にレジストパターン形状が転写される。
次に、図13に示すように、レジスト205を剥離する。これにより、中性化膜204及び被加工膜202からなる下地層が得られる。この下地層は、後の工程で形成されるブロックコポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する化学ガイド層としての機能を有する。ブロックコポリマーは第1セグメント及び第2セグメントを有し、中性化膜204及び被加工膜202のうちの一方は、第1セグメントとの界面張力が、第2セグメントとの界面張力と同じであり、他方は、前記第1セグメントとの界面張力が、前記第2セグメントとの界面張力とは異なる。
次に、図14に示すように、下地の化学ガイド層上に、ブロックコポリマーを塗布してブロックコポリマー層206を形成する。塗布するブロックコポリマーは、例えば、第1ポリマーブロック鎖及び第2ポリマーブロック鎖が結合したジブロックコポリマーを用いる。ジブロックコポリマーとしては、例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を使用することができる。例えば、このジブロックコポリマーを1.0wt%の濃度を含有したPGMEA溶液(第3溶液)を、下地層上に回転数2000rpmで回転塗布することで、膜厚20nmのブロックコポリマー層206を形成する。
なお、ここで形成されるブロックコポリマー層206は、下地層の界面エネルギーの影響により、ブロックコポリマー層206の全体が周期的(規則的)に相分離するような膜厚を有しているものとする。
次に、図15に示すように、基板201をホットプレート上において110℃で90秒間加熱し、更に窒素雰囲気下において250℃で3分間加熱する。これにより、ブロックコポリマー層206は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部207aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部207bとが交互に配置されたラメラ状の自己組織化パターン207を形成する。例えば、ハーフピッチ15nmのラメラ状の自己組織化パターン207が形成される。図14に示す工程で形成されるブロックコポリマー層206は膜厚が小さいため、図15に示す工程では、ブロックコポリマー層206の全体が規則的にミクロ相分離し、自己組織化パターン207が得られる。
次に、図16に示すように、自己組織化パターン207上にブロックコポリマー層208を形成する。例えば、ブロックコポリマー層206と同様に、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を1.0wt%の濃度で含有したPGMEA溶液(第4溶液)を回転数2000rpmで回転塗布することで、膜厚20nmのブロックコポリマー層208を形成する。
次に、図17に示すように、基板201をホットプレート上において110℃で90秒間加熱し、更に窒素雰囲気下において250℃で3分間加熱する。これにより、ブロックコポリマー層208は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部209aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部209bとが交互に配置されたラメラ状の自己組織化パターン209を形成する。例えば、ハーフピッチ15nmのラメラ状の自己組織化パターン209が形成される。図16に示す工程で形成されるブロックコポリマー層208は膜厚が小さいため、図17に示す工程では、ブロックコポリマー層208の全体が規則的にミクロ相分離し、自己組織化パターン209が得られる。
自己組織化パターン209は、下層の自己組織化パターン207の影響により、自己組織化パターン207と同じパターンを有している。そのため、図9〜図17に示す工程により、膜厚40nm(=20nm+20nm)のミクロ相分離パターンが得られる。
図16及び図17に示す工程をさらに1回繰り返して、自己組織化パターン209上に、自己組織化パターン209と同じパターンを有する自己組織化パターン210を形成することで、図18に示すように、膜厚60nm(=20nm×3)のミクロ相分離パターンを形成することができる。
なお、図16に示す工程において自己組織化パターン207上にブロックコポリマーのPGMEA溶液(第4溶液)を塗布する際に、溶媒(例えばこの場合PGMEA)によって自己組織化パターン207の相分離パターンが溶解し得る。図14に示す工程で塗布される第3溶液と、第4溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。また、第3溶液に架橋剤を加え、自己組織化パターン207の相分離パターンを形成後、架橋し、その後、第4溶液を塗布することでも、上述の問題が生じることを防止できる。また、溶媒種を変えることや、溶液に架橋剤を加えることは、第3溶液及び第4溶液に限定されず、それ以降の工程において、ブロックコポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用することができる。
次に、図19に示すように、現像処理により、自己組織化パターン207、209、210における第1ポリマー部及び第2ポリマー部のうちのいずれか一方(例えばPMMAからなる第1ポリマー部)を選択的に除去することで、アスペクト比の高いライン・アンド・スペースパターンが得られる。
その後、自己組織化パターン207、209、210における残存させた第1ポリマー部及び第2ポリマー部のうちのいずれか一方(例えばPSからなる第2ポリマー部)をマスクに被加工膜202を加工する。
このように、本実施形態では、化学ガイド上において、膜厚の薄いブロックコポリマー層の形成及びブロックコポリマー層のミクロ相分離を複数回繰り返し行うことで、膜厚の大きいミクロ相分離パターンを形成することができる。ミクロ相分離パターンの膜厚が大きいため、被加工膜の加工時に、十分な加工耐性を得ることができる。
上記第1、第2の実施形態において、膜厚の薄いブロックコポリマー層の形成及びブロックコポリマー層のミクロ相分離を繰り返す回数は、2回以上であれば何回でもよい。
上記第1、第2の実施形態では、下層のミクロ相分離パターンと上層のミクロ相分離パターンとが同じパターン形状となっていたが、下層のミクロ相分離パターンを化学ガイド層として用いて、上層にさらにピッチの狭いミクロ相分離パターンを形成してもよい。
例えば、上記第1の実施形態において、図20に示すように、自己組織化パターン105を化学ガイドとして、自己組織化パターン105よりピッチの狭い自己組織化パターン107Aを形成する。そして、自己組織化パターン107A上に、自己組織化パターン107Aと同じパターン形状を有する自己組織化パターン108A〜110Aを順に形成する。自己組織化パターン105のピッチは、自己組織化パターン107A〜110Aのピッチのm倍(mは2以上の整数)となる。その後、自己組織化パターン107A〜110Aの第1ポリマー部及び第2ポリマー部のいずれか一方を選択的に除去し、残存させた自己組織化パターン107A〜110Aの第1ポリマー部及び第2ポリマー部の他方をマスクに自己組織化パターン105及び被加工膜102を加工する。
また、例えば、上記第2の実施形態において、図21に示すように、自己組織化パターン207を化学ガイドとして、自己組織化パターン207よりピッチの狭い自己組織化パターン209Aを形成する。そして、自己組織化パターン209A上に、自己組織化パターン209Aと同じパターン形状を有する自己組織化パターン210Aを形成する。自己組織化パターン207のピッチは、自己組織化パターン209A、210Aのピッチのm倍(mは2以上の整数)となる。その後、自己組織化パターン209A、210Aの第1ポリマー部及び第2ポリマー部のいずれか一方を選択的に除去し、残存させた自己組織化パターン209A、210Aの第1ポリマー部及び第2ポリマー部の他方をマスクに自己組織化パターン207及び被加工膜202を加工する。
このように、下層の自己組織化パターンを化学ガイドとして用いることで、さらにアスペクト比の高いミクロ相分離パターンを形成することができる。
上記第1、第2の実施形態ではミクロ相分離によりラメラ状のパターンを形成していたが、ジブロックコポリマーの第1ポリマーブロック鎖及び第2ポリマーブロック鎖の組成比を変えて、スフィア状やシリンダー状のパターンを形成してもよい。例えば、上記第1の実施形態と同様の方法を用いて、ブロックコポリマー層の材料を変えることで、図22に示すように、シリンダー状にミクロ相分離した自己組織化パターン301〜303が複数積層されたパターンが得られる。自己組織化パターン301〜303は、シリンダー状の第1ポリマー部301a〜303aと、第1ポリマー部301a〜303aを囲む第2ポリマー部301b〜303bを有する。
ここで、各自己組織化パターン301〜303の膜厚が、シリンダー状の第1ポリマー部301a〜303aの径と同程度となるように、ブロックコポリマー層を形成する。ブロックコポリマー層の膜厚が第1ポリマー部301aの径より大きい場合、図23に示すように、第1ポリマー部301aの上下に第2ポリマー部301bが形成され、第1ポリマー部301aを選択的に除去するといった加工が困難になるためである。
これは、スフィア状にミクロ相分離した自己組織化パターンが複数積層されたパターンを形成する場合も同様であり、スフィア状のポリマー部の径と同程度となるように、ブロックコポリマー層を形成する。
(第3の実施形態)第3の実施形態によるパターン形成方法を図24〜図29を用いて説明する。
まず、図24に示すように、基板401上に、被加工膜402及び中性化膜403からなる下地層を形成する。この下地層の形成工程は、図9〜図13に示す上記第2の実施形態と同様であるため、詳細な説明を省略する。この下地層は、後の工程で形成されるブロックコポリマーがミクロ相分離する際に、ミクロ相分離パターンの形成位置を制御する化学ガイド層としての機能を有する。
次に、図25に示すように、下地の化学ガイド層上に、ブロックコポリマーを塗布してブロックコポリマー層404を形成する。塗布するブロックコポリマーは、例えば、第1ポリマーブロック鎖及び第2ポリマーブロック鎖が結合したジブロックコポリマーを用いる。ジブロックコポリマーとしては、例えば、ポリスチレン(PS)とポリメチルメタクリレート(PMMA)のブロック共重合体(PS−b−PMMA)を使用することができる。例えば、このジブロックコポリマーを1.0wt%の濃度を含有し、熱架橋材を含有したPGMEA溶液(第5溶液)を、下地層上に回転数2000rpmで回転塗布することで、膜厚20nmのブロックコポリマー層404を形成する。
なお、ここで形成されるブロックコポリマー層404は、下地層の界面エネルギーの影響により、ブロックコポリマー層404の全体が周期的(規則的)に相分離するような膜厚を有しているものとする。
次に、図26に示すように、基板201をホットプレート上において250℃で3分間加熱する。これにより、ブロックコポリマー層404は、第1ポリマーブロック鎖を含む薄板状の第1ポリマー部405aと第2ポリマーブロック鎖を含む薄板状の第2ポリマー部405bとが交互に配置されたラメラ状の自己組織化パターン405を形成する。例えば、ハーフピッチ15nmのラメラ状の自己組織化パターン405が形成される。図25に示す工程で形成されるブロックコポリマー層404は膜厚が小さいため、図26に示す工程では、ブロックコポリマー層404の全体が規則的にミクロ相分離し、自己組織化パターン405が得られる。
次に、図27に示すように、自己組織化パターン405上にブレンドポリマー層406を形成する。例えば、ポリスチレン(PS)のホモポリマー及びとポリジメチルシロキサン(PDMS)のホモポリマーを混合したものを1.0wt%の濃度で含有し、熱架橋材を含有したPGMEA溶液(第6溶液)を回転数2500rpmで回転塗布することで、膜厚10nmのブレンドポリマー層406を形成する。
次に、図28に示すように、基板401をホットプレート上において110℃で90秒間加熱する。これにより、ブレンドポリマー層406は、自己組織化パターン405を化学ガイドとして、第1ポリマー部407aと第2ポリマー部407bと交互に配置されたハーフピッチ15nmのラメラ状の自己組織化パターン407を形成する。
図27に示す工程で形成されるブレンドポリマー層406は膜厚が小さいため、図28に示す工程では、ブレンドポリマー層406の全体が規則的にミクロ相分離し、自己組織化パターン407が得られる。
なお、自己組織化パターン405上にブロックコポリマーのPGMEA溶液(第6溶液)を塗布する際に、溶媒(例えばこの場合PGMEA)によって自己組織化パターン405の相分離パターンが溶解してしまう可能性がある。図25に示す工程で塗布される第5溶液と、第6溶液とで異なる溶媒種を用いることにより、このような問題が生じることを防ぐことができる。また、第5溶液に架橋剤を加え、自己組織化パターン405の相分離パターンを形成後、架橋し、その後、第6溶液を塗布することでも、上述のような問題が生じることを防止できる。溶媒種を変えることや、溶液に架橋剤を加えることは、第5溶液及び第6溶液に限定されず、それ以降の工程においてポリマーの溶液を繰り返し塗布する際にも、必要に応じて適用できる。
次に、図29に示すように、現像処理により自己組織化層405、407における第1ポリマー部及び第2ポリマー部のうちのいずれか一方(例えば自己組織化層405のPSポリマー相、自己組織化層407のPSポリマー相)を選択的に除去することで、ライン・アンド・スペースパターンが得られる。
PSとPDMSの加工選択比は、PSとPMMAの加工選択比に比べて大きいため、自己組織化層の膜厚が小さくても、PDMSをマスクとした場合、PSの加工を容易に行うことができ、アスペクト比の高いライン・アンド・スペースパターンを形成することが出来る。
このように、ブレンドポリマーを使用した場合でも、膜厚の大きいミクロ相分離パターンを形成することができる。ミクロ相分離パターンの膜厚が大きいため、被加工膜の加工時に、十分な加工耐性を得ることができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
101、201、401 基板
102、202 402 被加工膜
103、205 レジスト
104、106、206、208、404 ブロックコポリマー層
105、107〜110、207、209、210、301〜303、405、407 自己組織化パターン
204、403 中性化膜
406 ブレンドポリマー層

Claims (10)

  1. 凹凸パターンが設けられた基板上に、第1セグメント及び第2セグメントを含む第1自己組織化材料層を形成する工程と、
    前記第1自己組織化材料層を相分離させ、前記第1セグメントを含む第1領域と前記第2セグメントを含む第2領域とを有する第1自己組織化パターンを形成する工程と、
    前記第1自己組織化パターン上に、第3セグメント及び第4セグメントを含む第2自己組織化材料層を形成する工程と、
    前記第2自己組織化材料層を相分離させ、前記第3セグメントを含む第3領域と前記第4セグメントを含む第4領域とを有する第2自己組織化パターンを形成する工程と、
    を備え、
    前記第1セグメントは前記第3セグメントと同一のポリマーであり、
    前記第2セグメントは前記第4セグメントと同一のポリマーであり、
    前記第1自己組織化パターンのピッチは、前記第2自己組織化パターンのピッチのn倍(nは自然数)であり、
    前記第1自己組織化材料層の形成に用いられる溶液の溶媒と、前記第2自己組織化材料層の形成に用いられる溶液の溶媒とは異なり、
    前記第1自己組織化材料層の形成に用いられる溶液は熱架橋剤を含み、
    前記第1領域はシリンダー状又はスフィア状であり、
    前記第2領域は連続相であり、
    前記第1自己組織化材料層の膜厚は、前記第1領域の径と同程度であり、
    前記ガイド層は、凹凸パターンを有するか、又は、前記第1セグメントとの界面張力が、第2セグメントとの界面張力と同じである第1のパターン部材と、前記第1セグメントとの界面張力が、前記第2セグメントとの界面張力とは異なる第2のパターン部材とが所定のパターンに形成された層を有することを特徴とするパターン形成方法。
  2. ガイド層が設けられた基板上に、第1セグメント及び第2セグメントを含む第1自己組織化材料層を形成する工程と、
    前記第1自己組織化材料層を相分離させ、前記第1セグメントを含む第1領域と前記第2セグメントを含む第2領域とを有する第1自己組織化パターンを形成する工程と、
    前記第1自己組織化パターン上に、第3セグメント及び第4セグメントを含む第2自己組織化材料層を形成する工程と、
    前記第2自己組織化材料層を相分離させ、前記第3セグメントを含む第3領域と前記第4セグメントを含む第4領域とを有する第2自己組織化パターンを形成する工程と、
    を備えるパターン形成方法。
  3. 前記第1セグメントは前記第3セグメントと同一のポリマーであることを特徴とする請求項2に記載のパターン形成方法。
  4. 前記第2セグメントは前記第4セグメントと同一のポリマーであることを特徴とする請求項3に記載のパターン形成方法。
  5. 前記第1自己組織化パターンのピッチは、前記第2自己組織化パターンのピッチのn倍(nは自然数)であることを特徴とする請求項2乃至4のいずれかに記載のパターン形成方法。
  6. 前記第1自己組織化材料層の形成に用いられる溶液の溶媒と、前記第2自己組織化材料層の形成に用いられる溶液の溶媒とは異なることを特徴とする請求項2乃至5のいずれかに記載のパターン形成方法。
  7. 前記第1自己組織化材料層の形成に用いられる溶液は熱架橋剤を含むことを特徴とする請求項2乃至6のいずれかに記載のパターン形成方法。
  8. 前記第1領域はシリンダー状又はスフィア状であり、
    前記第2領域は連続相であり、
    前記第1自己組織化材料層の膜厚は、前記第1領域の径と同程度であることを特徴とする請求項2乃至7のいずれかに記載のパターン形成方法。
  9. 前記ガイド層は凹凸パターンを有し、前記凹凸パターンの凹部に前記第1自己組織化材料層を形成することを特徴とする請求項2乃至8のいずれかに記載のパターン形成方法。
  10. 前記ガイド層は、前記第1セグメントとの界面張力が、第2セグメントとの界面張力と同じである第1のパターン部材と、前記第1セグメントとの界面張力が、前記第2セグメントとの界面張力とは異なる第2のパターン部材とが所定のパターンに形成された層を有することを特徴とする請求項2乃至8のいずれかに記載のパターン形成方法。
JP2012194960A 2012-09-05 2012-09-05 パターン形成方法 Expired - Fee Related JP5764102B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012194960A JP5764102B2 (ja) 2012-09-05 2012-09-05 パターン形成方法
US13/784,637 US8980755B2 (en) 2012-09-05 2013-03-04 Method of pattern formation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012194960A JP5764102B2 (ja) 2012-09-05 2012-09-05 パターン形成方法

Publications (2)

Publication Number Publication Date
JP2014053362A true JP2014053362A (ja) 2014-03-20
JP5764102B2 JP5764102B2 (ja) 2015-08-12

Family

ID=50188150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012194960A Expired - Fee Related JP5764102B2 (ja) 2012-09-05 2012-09-05 パターン形成方法

Country Status (2)

Country Link
US (1) US8980755B2 (ja)
JP (1) JP5764102B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014053476A (ja) * 2012-09-07 2014-03-20 Toshiba Corp パターン形成方法
KR20180059733A (ko) * 2015-05-15 2018-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중 유도된 자기 조립 패터닝 프로세스

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5802233B2 (ja) * 2013-03-27 2015-10-28 株式会社東芝 パターン形成方法
KR102399752B1 (ko) 2013-09-04 2022-05-20 도쿄엘렉트론가부시키가이샤 유도 자기 조립용 화학 템플릿을 생성하기 위한 경화 포토레지스트의 자외선을 이용한 박리
US9349604B2 (en) * 2013-10-20 2016-05-24 Tokyo Electron Limited Use of topography to direct assembly of block copolymers in grapho-epitaxial applications
US9793137B2 (en) 2013-10-20 2017-10-17 Tokyo Electron Limited Use of grapho-epitaxial directed self-assembly applications to precisely cut logic lines
JP6262044B2 (ja) * 2014-03-20 2018-01-17 株式会社東芝 パターン形成方法および半導体装置の製造方法
KR102346515B1 (ko) 2015-05-19 2022-01-04 삼성전자주식회사 패턴 구조물의 형성 방법
US9947597B2 (en) 2016-03-31 2018-04-17 Tokyo Electron Limited Defectivity metrology during DSA patterning
CN108400085B (zh) * 2017-02-06 2019-11-19 联华电子股份有限公司 形成半导体元件图案的方法
CN108511388B (zh) * 2017-02-27 2023-07-21 Imec 非营利协会 使目标层图案化的方法
CN109712871B (zh) * 2018-12-27 2021-09-21 中国科学院微电子研究所 半导体结构与其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011126000A (ja) * 2009-12-18 2011-06-30 Hitachi Global Storage Technologies Netherlands Bv ナノメートルスケールの自己組織化膜上の支持メンブラン
JP2011233210A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 磁気記録媒体、及びその製造方法
JP2012033534A (ja) * 2010-07-28 2012-02-16 Toshiba Corp パターン形成方法及びポリマーアロイ下地材料
JP2012078828A (ja) * 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8083953B2 (en) 2007-03-06 2011-12-27 Micron Technology, Inc. Registered structure formation via the application of directed thermal energy to diblock copolymer films
US8372295B2 (en) * 2007-04-20 2013-02-12 Micron Technology, Inc. Extensions of self-assembled structures to increased dimensions via a “bootstrap” self-templating method
US8425982B2 (en) 2008-03-21 2013-04-23 Micron Technology, Inc. Methods of improving long range order in self-assembly of block copolymer films with ionic liquids
US8114300B2 (en) 2008-04-21 2012-02-14 Micron Technology, Inc. Multi-layer method for formation of registered arrays of cylindrical pores in polymer films
JP4654279B2 (ja) 2008-08-28 2011-03-16 株式会社日立製作所 微細構造を有する高分子薄膜およびパターン基板の製造方法
US8114306B2 (en) 2009-05-22 2012-02-14 International Business Machines Corporation Method of forming sub-lithographic features using directed self-assembly of polymers
JP5484817B2 (ja) 2009-08-04 2014-05-07 株式会社東芝 パターン形成方法及び半導体装置の製造方法
JP2011077475A (ja) 2009-10-02 2011-04-14 Toshiba Corp コンタクト形成方法及び半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011126000A (ja) * 2009-12-18 2011-06-30 Hitachi Global Storage Technologies Netherlands Bv ナノメートルスケールの自己組織化膜上の支持メンブラン
JP2011233210A (ja) * 2010-04-28 2011-11-17 Toshiba Corp 磁気記録媒体、及びその製造方法
JP2012033534A (ja) * 2010-07-28 2012-02-16 Toshiba Corp パターン形成方法及びポリマーアロイ下地材料
JP2012078828A (ja) * 2010-10-04 2012-04-19 Rohm & Haas Electronic Materials Llc 下層組成物および下層を像形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013073974A (ja) * 2011-09-26 2013-04-22 Toshiba Corp パターン形成方法
JP2014053476A (ja) * 2012-09-07 2014-03-20 Toshiba Corp パターン形成方法
KR20180059733A (ko) * 2015-05-15 2018-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중 유도된 자기 조립 패터닝 프로세스
KR102010702B1 (ko) * 2015-05-15 2019-08-13 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다중 유도된 자기 조립 패터닝 프로세스

Also Published As

Publication number Publication date
US8980755B2 (en) 2015-03-17
US20140065839A1 (en) 2014-03-06
JP5764102B2 (ja) 2015-08-12

Similar Documents

Publication Publication Date Title
JP5764102B2 (ja) パターン形成方法
JP5758363B2 (ja) パターン形成方法
JP5752655B2 (ja) パターン形成方法
JP5802233B2 (ja) パターン形成方法
JP5902573B2 (ja) パターン形成方法
TWI631434B (zh) 硬化光阻之紫外線輔助剝離以建立用於定向自組裝之化學模板
JP5813604B2 (ja) パターン形成方法
KR101535227B1 (ko) 블록 공중합체를 이용한 미세 패턴 형성 방법
JP2015023063A (ja) パターン形成方法及びマスクパターンデータ
JP2013183014A (ja) パターン形成方法
JP2013165151A (ja) パターン形成方法
JP2014135435A (ja) 半導体装置の製造方法
JP2014170802A (ja) パターン形成方法
JP6262044B2 (ja) パターン形成方法および半導体装置の製造方法
JP5898587B2 (ja) パターン形成方法
US9841674B2 (en) Patterning method, and template for nanoimprint and producing method thereof
US20160068429A1 (en) Pattern forming method, photomask, and template for nanoimprint
JP6063825B2 (ja) パターン形成方法
US11409196B2 (en) Method for forming patterns
JP6059608B2 (ja) パターン形成方法
JP5856550B2 (ja) パターン形成方法
US9892918B2 (en) Method of forming pattern of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150424

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150515

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150612

LAPS Cancellation because of no payment of annual fees