JP2014042019A - 傾斜型ソース／ドレインを具備する半導体装置及び関連方法 - Google Patents

傾斜型ソース／ドレインを具備する半導体装置及び関連方法 Download PDF

Info

Publication number
JP2014042019A
JP2014042019A JP2013164024A JP2013164024A JP2014042019A JP 2014042019 A JP2014042019 A JP 2014042019A JP 2013164024 A JP2013164024 A JP 2013164024A JP 2013164024 A JP2013164024 A JP 2013164024A JP 2014042019 A JP2014042019 A JP 2014042019A
Authority
JP
Japan
Prior art keywords
source
drain regions
semiconductor device
contact surface
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013164024A
Other languages
English (en)
Other versions
JP6249666B2 (ja
Inventor
Qing Liu
リィウ チイン
Khare Prasanna
カーレ プラサンナ
Loubet Nicolas
ルベ ニコラス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRON Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRON Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRON Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRON Inc
Publication of JP2014042019A publication Critical patent/JP2014042019A/ja
Application granted granted Critical
Publication of JP6249666B2 publication Critical patent/JP6249666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823864—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】 接触抵抗を減少させた半導体装置及びその方法を提供する。
【解決手段】 半導体装置は、チャンネル領域と、該チャンネル領域上方のゲート構成体と、該ゲート構成体の両側のソース及びドレイン領域とを具備する半導体基板を包含している。該ソース及びドレイン領域の各々の上に夫々のコンタクトが設けられている。該ソース及びドレイン領域の内の少なくとも一方は、該夫々のコンタクトとの傾斜型上部接触表面を具備している。該傾斜型上部接触表面は、対応する平坦な接触表面の場合よりも少なくとも５０％一層大きな面積を有している。
【選択図】 図１

Description

本発明は、半導体装置の分野に関するものであって、更に詳細には、コンタクトとソース／ドレイン領域との間の接触抵抗を減少させた半導体装置及び関連方法に関するものである。
半導体集積回路（ＩＣ）などの半導体装置は、多数の半導体装置構成を包含している。例示的な半導体装置構成は、Ｐチャンネル及びＮチャンネルＭＯＳトランジスタの両方を包含する相互接続型相補的金属酸化物半導体（ＭＯＳ）トランジスタである。種々の装置構成間の相互接続は、該装置構成間に層間接続を形成するメタライズしたコンタクトによって達成される。
ＣＭＯＳトランジスタを包含する半導体装置構成は、より一層小さな特徴寸法（例えば、ゲート構成）を有するべく設計される。この傾向に基いて、ゲートピッチが一層小さくなるに従い、メタライズしたコンタクトを有するトランジスタのソース／ドレイン領域を接続するコンタクトも一層小さくなる。コンタクトの寸法が減少すると、接触抵抗が増加する。接触面積とシート抵抗とによって決定される接触抵抗は、更なる装置性能改良において制限要因となる。
接触抵抗を減少させる一つのアプローチは、米国特許第８，１０１，４８９号に開示されている。ドープ領域を具備する半導体基板が用意される。該ドープ領域にわたり、プレアモルファス（pre-amorphous）注入プロセス及びニュートラル（neutral）（又はノンニュートラル（non-neutral））スペーシーズ（species）注入プロセスが実施される。その後に、該ドープ領域内にシリサイドが形成される。ニュートラルスペーシーズ注入と結合してプレアモルファス注入を行うことによって、シリサイドコンタクト区域とソース／ドレイン基板界面との間の接触抵抗は減少される。
接触抵抗を減少させるための別のアプローチは、米国特許第８，１３４，２０８号に開示されている。半導体装置が半導体装置構成及びコンタクトを包含しており、且つ該コンタクトは、該半導体装置構成の表面部分と側壁部分の両方において、該半導体装置構成へ電気的に且つ物理的に結合されている。
上述したアプローチは接触抵抗を減少する上で効果的であるかもしれないが、更なる改良が所望される場合がある。
米国特許第８，１０１，４８９号 米国特許第８，１３４，２０８号
前述したことに鑑み、容易に製造される接触抵抗を減少させた半導体装置を提供することを目的とする。
本発明に基いて、チャンネル領域、該チャンネル領域上方のゲート構成体、及び該ゲート構成体の両側のソース及びドレイン領域、を具備する半導体基板を有する半導体装置が提供される。該ソース及びドレイン領域の各々の上に夫々のコンタクトを設けることが可能である。該ソース及びドレイン領域の内の少なくとも一方は、該夫々のコンタクトとの傾斜型上部接触表面を具備することが可能である。
該傾斜型上部接触表面は、有益的には、タイトなピッチの装置に関して自己制限的である付加的なエッチングステップを該ソース及びドレイン領域に関して使用して形成することが可能である。このことは、有益的に、装置の最適化のために上部接触表面のより良い制御を与える場合がある。該付加的なエッチングステップの後に、ソース及びドレイン注入を実施することが可能である。
傾斜型上部接触表面は、ゲート構成体から離れるに従い下方向へ傾斜させることが可能であり、その傾斜は３０〜４５度の範囲内の角度とすることが可能である。該傾斜型上部接触表面は、対応する平坦な接触表面の場合よりも少なくとも５０％一層大きな面積を有することが可能である。
該ソース及びドレイン領域は、夫々の隆起型ソース及びドレイン領域を有することが可能である。該隆起型ソース及びドレイン領域は、該半導体基板上に形成されるエピタキシャル層によって提供することが可能である。該ゲート構成体は、ゲート積層体、及び該ゲート積層体の両側の少なくとも１個の側壁スペーサ、を有することが可能である。
別の側面は、上述した半導体装置を製造する方法に関するものである。本方法は、チャンネル領域を具備する半導体基板を用意し、該チャンネル領域上方にゲート構成体を形成し、該ゲート構成体の両側にソース及びドレイン領域を形成し、且つ該ソース及びドレイン領域の各々の上に夫々のコンタクトを形成する、ことを包含することが可能である。該ソース及びドレイン領域の内の少なくとも一方は、夫々のコンタクトとの傾斜型上部接触表面を具備している。
本発明に基く傾斜型コンタクトを具備する半導体装置の断面図。 図１に示した半導体装置の一部でありそれを製造するための処理ステップを例示している断面図。 図１に示した半導体装置の別の一部でありそれを製造するための処理ステップを例示している断面図。 図１に示した半導体装置の更に別の一部でありそれを製造するための処理ステップを例示している断面図。 本発明に基いて８０ｎｍゲートピッチを持っており傾斜型コンタクトを具備している半導体装置の断面の画像。 本発明に基いて２００ｎｍゲートピッチを持っており傾斜型コンタクトを具備している半導体装置の断面の画像。 本発明に基いて半導体装置を製造する方法を例示したフローチャート。
本発明を、本発明の実施例が例示されている添付の図面を参照して以下に詳細に説明する。しかしながら、本発明は、多数の異なる形態で実現することが可能であり、以下に説明する実施例に制限されるものと解釈されるべきではない。そうではなく、これらの実施例は、本開示が徹底的且つ完全なものであり且つ当業者に対して本発明の範囲を充分に伝達するように提供されているものである。全体にわたり、同様の参照数字は同様の要素を参照し、且つダッシュ記号は代替的実施例における類似した要素を表すために使用されている。
最初に図１を参照すると、例示した半導体装置１０は相補的金属酸化物半導体（ＣＭＯＳ）半導体装置である。半導体装置１０は、幅狭のトレンチ分離（ＳＴＩ）領域３５によって分離されている少なくとも１個のＰウエル２０及び少なくとも１個のＮウエル３０を具備する半導体基板１２を包含している。Ｐウエル２０はＮチャンネルトランジスタ２２用であり、一方、Ｎウエル３０はＰチャンネルトランジスタ３２用である。
各Ｐチャンネルトランジスタ３２は、半導体基板１２内にＰチャンネル領域３４を包含している。同様に、各Ｎチャンネルトランジスタ２２は、半導体基板１２内にＮチャンネル領域２４を包含している。夫々のゲート構成体４０は、Ｐチャンネル領域３４及びＮチャンネル領域２４の上方にある。各ゲート構成体４０は、ゲートスタック、即ちゲート積層体、４２と、該ゲートスタック両側の少なくとも一対の側壁スペーサ５０，５２と、を包含している。
ソース及びドレイン領域６０，６２が、各ゲート構成体４０の両側に設けられている。後により詳細に説明するように、ソース及びドレイン領域６０，６２は隆起型とすることが可能である。夫々のコンタクト７０がソース及びドレイン領域６０，６２の各々の上側に設けられている。コンタクト７０とソース及びドレイン領域６０，６２との間の接触抵抗を減少させるために、ソース／ドレイン領域の上部接触表面６１，６３は夫々のコンタクト７０と共に傾斜している。
例示した如く、傾斜型上部接触表面６１，６３は、ゲート構成体４０から離れるに従い下方向へ傾斜している。例示した傾斜型上部接触表面６１，６３は、３０〜４５度の範囲内の角度で傾斜している。傾斜型上部接触表面６１，６３は、対応する平坦な接触表面の場合よりも、少なくとも５０％一層大きな面積を有することが可能である。該面積が一層大きければ大きいほど、接触抵抗は一層低くなる。
後に一層詳細に説明する如く、該傾斜型上部接触表面は、有益的に、タイトなピッチの装置に関して自己制限的であるソース及びドレイン領域に関しての付加的なエッチングステップを使用して実施することが可能である。このことは、有益的に、装置最適化のための上部接触表面のより良い制御を与える。この付加的なエッチングステップの後に、ソース及びドレイン注入を実施することが可能である。
次に、図２乃至４を参照して、上述した如きＣＭＯＳ半導体装置１０を製造する処理ステップを説明する。図２に示した如く、半導体基板１２内に幅狭のトレンチ分離領域３５を形成し、Ｐウエル２０及びＮウエル３０を夫々ドープする。
ゲート構成体４０を半導体基板１２上に形成する。各ゲート構成体４０は、ゲートスタック４２と、該ゲートスタックの両側の少なくとも１個の側壁５０と、を包含している。ゲートスタック４２は、ゲート酸化物層４３と、該ゲート酸化物層上のゲート誘電体層４４と、該ゲート誘電体層上の導電層４６と、該導電層上のシリサイド層４６と、を包含している。第一対のスペーサ５０は、例えば、窒化シリコンとすることが可能である。ハードマスクスペーサ５１もシリサイド層４８上に形成する。
第一対の側壁スペーサ５０の形成の後に、チャンネル領域２４，３４の各側部に軽度にドープしたドレイン／ソース延長部領域８０を形成する。当業者により容易に理解されるように、該軽度にドープした延長部領域は、典型的には、チャンネル領域２４，３４
近くの電界を減少させ、従って、該トランジスタのホットキャリアに関する信頼性が改善される。延長部領域８０は、該延長部領域を横断してのソース／ドレイン電圧の一部を効果的に降下させることによって電界を減少させる。
延長部領域８０を形成した後に、図３に例示した如く、第二対の側壁スペーサ５２を形成する。当業者によって容易に理解されるように、第二対の側壁スペーサ５２は、ソース及びドレイン領域６０，６２間のパンチスルー効果を減少させる一方、一層高度の注入ドーズを実施することを可能とさせる。
図１に例示した如く、ソース及びドレイン領域６０，６２は隆起されている。更に図３を参照すると、このことは、基板１２上にエピタキシャル層９０を成長させることによって達成される。代替的には、ソース及びドレイン領域６０，６２は、隆起させずに形成することが可能である。
次に図４を参照すると、ゲートスタック４２上方のハードマスクスペーサ５１を除去する。エピタキシャル層９０をエッチングして対応するソース及びドレイン領域６０，６２に対して傾斜型上部接触表面６１，６３を形成する。当業者によって容易に理解される如く、該エッチングはウエットエッチ又はドライエッチとすることが可能である。例示的なエッチは、例えば、塩化水素酸（ＨＣＬ）を使用する。エピタキシャル層９０は＜１００＞面を有しているが、エッチングの後には、それは＜１１１＞面となり、そのことは当業者によって容易に理解されることである。
ゲートスタック４２のピッチに起因して、エッチングステップはタイトなピッチの装置に関して自己制限的とすることが可能である。このことは、有益的に、装置最適化のために上部接触表面６１，６３のより良い制御を提供する。上述した如く、傾斜型上部接触表面６１，６３はゲートスタック４２から離れるに従い下方へ傾斜させることが可能であり、且つその傾斜は３０〜４５度の範囲内の角度とすることが可能である。傾斜型上部接触表面６１，６３は、対応する平坦な接触表面の場合よりも、少なくとも５０％一層大きな面積を有することが可能である。
エッチングステップの後に、ソース及びドレイン注入を実施する。これに続いて、該注入からのドーパントの活性化のために迅速熱アニールを実施することが可能である。次に、図４に例示した如く、傾斜型上部接触表面６１，６３の上にシリサイド６４，６５を形成することが可能である。次いで、ソース及びドレイン領域６０，６２の上にコンタクト７０を形成することが可能であり、且つ、図１に例示した如く、コンタクト７１をゲートスタック４２上に形成することが可能である。
上述した如く、ソース及びドレイン領域６０，６２は、隆起させずに形成することが可能である。図５に最も良く例示されている如く、ソース及びドレイン領域６０’，６２’は半導体基板１２’内に形成する。上部接触表面６１’，６３’は、ゲートスタック４２’から離れるに従って下方へ傾斜している。ゲートスタック４２’間のピッチは８０ｎｍであり、それはエッチングステップに対して自己制限的である。
ゲートスタック４２’間のピッチが増加すると、ピッチはそれ程自己制限的ではなくなる。図６に例示した如く、ゲートピッチは２００ｎｍである。上部接触表面６１’，６３’は、ゲートスタック４２’から離れるに従い下方へ傾斜されているが、この場合には、傾斜型上部接触表面の間に平坦な表面６６’が存在している。
次に、図７に例示したフローチャート１００を参照して、上述した如き半導体装置１０を製造する方法について説明する。開始（ブロック１０２）から、本方法は、ブロック１０４においてチャンネル領域２４を具備する半導体基板１２を用意し、且つブロック１０６においてチャンネル領域上方にゲート構成体４０を形成する、ことを包含している。ブロック１０８において、ソース及びドレイン領域６０，６２をゲート構成体４０の両側に形成する。ブロック１１０において、ソース及びドレイン領域６０，６２の各々の上に夫々のコンタクト７０を形成する。ソース及びドレイン領域６０，６２の内の少なくとも一方は、ブロック１１２において設けられる如き夫々のコンタクト７０と共に傾斜型上部接触表面６１，６３を有している。本方法はブロック１１４において終了する。
以上本発明をその具体的実施例について詳細に説明したが、本発明はこれらの実施例のみに制限されるべきものではなく、本発明の特許請求の範囲を逸脱すること無しに種々の変形例が可能であることは勿論である。
１０：半導体装置
１２：半導体基板
２０：Ｐウエル
３０：Ｎウエル
３４：Ｐチャンネル領域
３５：幅狭トレンチ分離（ＳＴＩ）領域
４０：ゲート構成体
５０，５２：側壁スペーサ
６０，６２：ソース及びドレイン領域
６１，６３：傾斜型上部接触表面
７０：コンタクト
８０：軽度にドープしたドレイン／ソース延長部領域

Claims (20)

  1. 半導体装置において、
    チャンネル領域を具備する半導体基板、
    前記チャンネル領域上方のゲート構成体、
    前記ゲート構成体の両側のソース及びドレイン領域、
    前記ソース及びドレイン領域の各々の上の夫々のコンタクト、
    を有しており、前記ソース及びドレイン領域の内の少なくとも一方が前記夫々のコンタクトとの傾斜型上部接触表面を具備している，半導体装置。
  2. 請求項１において、
    前記傾斜型上部接触表面が前記ゲート構成体から離れるに従い下方へ傾斜している、
    半導体装置。
  3. 請求項１において、
    前記傾斜型上部接触表面が３０〜４５度の範囲内の角度で傾斜している、
    半導体装置。
  4. 請求項１において、
    前記ソース及びドレイン領域が夫々の隆起型ソース及びドレイン領域を有している、半導体装置。
  5. 請求項１において、
    前記傾斜型上部接触表面が対応する平坦な接触表面の場合よりも少なくとも５０％一層大きな面積を有している
    半導体装置。
  6. 請求項１において、
    前記ゲート構成体が、ゲートスタックと、前記ゲートスタックの両側の少なくとも１個の側壁スペーサと、を有している、
    半導体装置。
  7. 請求項６において、
    前記ゲートスタックが、チャンネル領域に隣接した誘電体層と、前記誘電体層上の導電層と、を有している、
    半導体装置。
  8. 相補的金属酸化物半導体（ＣＭＯＳ）半導体装置において、
    Ｐチャンネル領域とＮチャンネル領域とを具備している半導体基板、
    前記Ｐチャンネル及びＮチャンネル領域上方の夫々のゲート構成体、
    各ゲート構成体の両側の夫々のソース及びドレイン領域、
    前記ソース及びドレイン領域の各々上の夫々のコンタクト、
    を有しており、前記ソース及びドレイン領域の内の少なくとも一方が前記夫々のコンタクトとの傾斜型上部接触表面を具備しており、前記傾斜型上部接触表面は３０〜４５度の範囲内の角度において前記ゲート構成体から離れるに従い下方へ傾斜している、
    ＣＭＯＳ半導体装置。
  9. 請求項８において、
    前記夫々のソース及びドレイン領域が夫々の隆起型ソース及びドレイン領域を有している、
    ＣＭＯＳ半導体装置。
  10. 請求項８において、
    前記傾斜型上部接触表面が対応する平坦な接触表面の場合よりも少なくとも５０％一層大きな面積を有している、
    ＣＭＯＳ半導体装置。
  11. 請求項８において、
    各ゲート構成体が、ゲートスタックと、前記ゲートスタックの両側の少なくとも１個の側壁スペーサと、を有している、
    ＣＭＯＳ半導体装置。
  12. 請求項１１において、
    各ゲートスタックが、チャンネル領域に隣接した誘電体層と、前記誘電体層上の導電層と、を有している、
    ＣＭＯＳ半導体装置。
  13. 半導体装置を製造する方法において、
    チャンネル領域を具備する半導体基板を用意し、
    前記チャンネル領域上方にゲート構成体を形成し、
    前記ゲート構成体の両側にソース及びドレイン領域を形成し、
    前記ソース及びドレイン領域の各々の上に夫々のコンタクトを形成する、
    ことを包含しており、前記ソース及びドレイン領域の内の少なくとも一方が夫々のコンタクトとの傾斜型上部接触表面を具備している、
    方法。
  14. 請求項１３において、
    前記傾斜型上部接触表面を形成することがエッチングステップを包含している、
    方法。
  15. 請求項１３において、
    前記傾斜型上部接触表面が前記ゲート構成体から離れるに従い下方へ傾斜している、
    方法。
  16. 請求項１３において、
    前記傾斜型上部接触表面が３０〜４５度の範囲内の角度で傾斜している、
    方法。
  17. 請求項１３において、
    前記ソース及びドレイン領域が夫々の隆起型ソース及びドレイン領域を包含している、
    方法。
  18. 請求項１７において、
    前記夫々の隆起型ソース及びドレイン領域を形成することが、前記半導体基板上にエピタキシャル層を形成することを包含している、
    方法。
  19. 請求項１３において、
    前記傾斜型上部接触表面が対応する平坦な接触表面の場合よりも少なくとも５０％一層大きな面積を有している、
    方法。
  20. 請求項１３において、
    前記ゲート構成体が、ゲートスタックと、前記ゲートスタック両側の少なくとも１個の側壁スペーサと、を有している、
    方法。
JP2013164024A 2012-08-21 2013-08-07 傾斜型ソース／ドレインを具備する半導体装置及び関連方法 Active JP6249666B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/590,548 2012-08-21
US13/590,548 US9012999B2 (en) 2012-08-21 2012-08-21 Semiconductor device with an inclined source/drain and associated methods

Publications (2)

Publication Number Publication Date
JP2014042019A true JP2014042019A (ja) 2014-03-06
JP6249666B2 JP6249666B2 (ja) 2017-12-20

Family

ID=48953319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013164024A Active JP6249666B2 (ja) 2012-08-21 2013-08-07 傾斜型ソース／ドレインを具備する半導体装置及び関連方法

Country Status (4)

Country Link
US (1) US9012999B2 (ja)
EP (1) EP2701196A3 (ja)
JP (1) JP6249666B2 (ja)
CN (3) CN108538787B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9466722B2 (en) 2014-12-29 2016-10-11 Stmicroelectronics, Inc. Large area contacts for small transistors
WO2017003408A1 (en) 2015-06-27 2017-01-05 Intel Corporation Method to form ohmic contacts to semiconductors using quantized metals
US9679978B2 (en) 2015-09-24 2017-06-13 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US9871042B2 (en) 2015-12-03 2018-01-16 Samsung Electronics Co., Ltd. Semiconductor device having fin-type patterns
US9887289B2 (en) 2015-12-14 2018-02-06 International Business Machines Corporation Method and structure of improving contact resistance for passive and long channel devices
CN106952918A (zh) * 2016-01-05 2017-07-14 中芯国际集成电路制造(上海)有限公司 分离栅快闪存储器的制备方法
US9929271B2 (en) * 2016-08-03 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10825897B2 (en) 2019-01-30 2020-11-03 Globalfoundries Inc. Formation of enhanced faceted raised source/drain EPI material for transistor devices
US10777642B2 (en) * 2019-01-30 2020-09-15 Globalfoundries Inc. Formation of enhanced faceted raised source/drain epi material for transistor devices
CN113889526B (zh) * 2021-09-30 2024-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管、显示基板及显示基板的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254525A (ja) * 1988-08-19 1990-02-23 Oki Electric Ind Co Ltd 半導体素子の製造方法
WO2001050536A1 (fr) * 2000-01-07 2001-07-12 Sharp Kabushiki Kaisha Dispositif semi-conducteur, son procede de fabrication et dispositif de traitement de l'information
JP2006024809A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置及びその製造方法
US20070262396A1 (en) * 2006-04-25 2007-11-15 International Business Machines Corporation Transistors Having V-shape Source/Drain Metal Contacts
JP2012505547A (ja) * 2008-10-10 2012-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ファセットされたシリサイドコンタクトを有する半導体デバイス及び関連する製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1189697A (zh) * 1997-01-31 1998-08-05 冲电气工业株式会社 具有改进结构并减小所占面积的半导体器件及其制造方法
TW497120B (en) * 2000-03-06 2002-08-01 Toshiba Corp Transistor, semiconductor device and manufacturing method of semiconductor device
US7560758B2 (en) * 2006-06-29 2009-07-14 International Business Machines Corporation MOSFETs comprising source/drain recesses with slanted sidewall surfaces, and methods for fabricating the same
KR100771518B1 (ko) 2006-10-20 2007-10-30 삼성전자주식회사 감소된 접촉 저항을 갖는 반도체 장치의 제조 방법
US8134208B2 (en) 2007-09-26 2012-03-13 Globalfoundries Inc. Semiconductor device having decreased contact resistance
US8101489B2 (en) 2008-01-28 2012-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Approach to reduce the contact resistance
US8237229B2 (en) 2008-05-22 2012-08-07 Stmicroelectronics Inc. Method and apparatus for buried-channel semiconductor device
KR20100091805A (ko) 2009-02-11 2010-08-19 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
US8187975B1 (en) 2010-12-06 2012-05-29 Stmicroelectronics, Inc. Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication
US8603868B2 (en) * 2011-12-19 2013-12-10 International Business Machines Corporation V-groove source/drain MOSFET and process for fabricating same
US20140001561A1 (en) * 2012-06-27 2014-01-02 International Business Machines Corporation Cmos devices having strain source/drain regions and low contact resistance

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254525A (ja) * 1988-08-19 1990-02-23 Oki Electric Ind Co Ltd 半導体素子の製造方法
WO2001050536A1 (fr) * 2000-01-07 2001-07-12 Sharp Kabushiki Kaisha Dispositif semi-conducteur, son procede de fabrication et dispositif de traitement de l'information
JP2006024809A (ja) * 2004-07-09 2006-01-26 Renesas Technology Corp 半導体装置及びその製造方法
US20070262396A1 (en) * 2006-04-25 2007-11-15 International Business Machines Corporation Transistors Having V-shape Source/Drain Metal Contacts
JP2012505547A (ja) * 2008-10-10 2012-03-01 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド ファセットされたシリサイドコンタクトを有する半導体デバイス及び関連する製造方法

Also Published As

Publication number Publication date
US20140054715A1 (en) 2014-02-27
CN108538787B (zh) 2022-12-23
CN108538787A (zh) 2018-09-14
JP6249666B2 (ja) 2017-12-20
CN203721725U (zh) 2014-07-16
EP2701196A2 (en) 2014-02-26
EP2701196A3 (en) 2017-04-26
CN103632937A (zh) 2014-03-12
US9012999B2 (en) 2015-04-21

Similar Documents

Publication Publication Date Title
JP6249666B2 (ja) 傾斜型ソース／ドレインを具備する半導体装置及び関連方法
KR101144025B1 (ko) 반도체 장치 및 그 제조 방법
US9728643B2 (en) Semiconductor devices having a spacer on an isolation region
TW200426978A (en) Method of manufacturing semiconductor device
US7122410B2 (en) Polysilicon line having a metal silicide region enabling linewidth scaling including forming a second metal silicide region on the substrate
US10490637B2 (en) Semiconductor devices including an active fin and a drift region
CN103378153A (zh) 用于集成有电容器的FinFET的结构和方法
US8643119B2 (en) Substantially L-shaped silicide for contact
CN103515437A (zh) 用于场效应晶体管的结构和方法
JP2005072577A (ja) コンタクトマージンが確保できるシリサイド膜を具備した高集積半導体素子及びその製造方法
TWI565053B (zh) 高壓半導體裝置與其製造方法
JP2005033137A (ja) 半導体装置およびその製造方法
CN104766818A (zh) 形成具有改进的隔离结构的集成电路的方法
CN109728095B (zh) 半导体装置及其制造方法
JP2008085205A (ja) 半導体装置及びその製造方法
TWI682547B (zh) 半導體結構以及其製作方法
TWI750375B (zh) 溝槽閘極金氧半場效電晶體及其製造方法
US20140291807A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2005353892A (ja) 半導体基板、半導体装置及びその製造方法
US20060091459A1 (en) Semiconductor device having metal silicide and method of making the same
JP2012038749A (ja) 半導体装置およびその製造方法
TW401624B (en) Device structure of metal-oxide-semiconductor (MOS) and the manufacture method
KR100968422B1 (ko) 반도체 소자의 제조방법
TW402745B (en) Manufacture of salicide
JP2006294836A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171121

R150 Certificate of patent or registration of utility model

Ref document number: 6249666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250