JP2014036120A - 可変容量素子、実装回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置、及び、電子機器 - Google Patents

Abstract

【課題】 可変容量素子毎の容量バラツキをより一層低減することが可能な可変容量素子及び、それを含む実装回路を提供する。
【解決手段】 可変容量素子１０を、素子本体部１１と、補正部１２と、第１信号用外部端子１３と、第２信号用外部端子１６と、制御用外部端子１４，１５と、容量補正用外部端子１７，１８とを備える構成とする。補正部１２は、強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部Ｃ９〜Ｃ１１を有し、素子本体部１１に接続され、制御電圧信号に応じて容量が変化する。
【選択図】 図４

Description

本開示は、制御電圧の印加により容量が変化する可変容量素子、並びに、それを含む実装回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置及び電子機器に関する。

従来、容量の調整が必要となるシステム及び装置（電子機器）に適用可能な可変容量コンデンサとして、強誘電体材料を用いた可変容量コンデンサが提案されている。このような可変容量コンデンサでは、比誘電率が高いので、電極のサイズや誘電体層の膜厚などの値が所望値からずれると、容量値の所望値からのずれも大きくなる。それゆえ、製造誤差等の影響により、可変容量コンデンサ毎に容量のバラツキも大きくなる。

そこで、従来、上述した可変容量コンデンサ毎の容量バラツキを抑制するための技術が種々提案されている（例えば、特許文献１参照）。特許文献１には、誘電体層を間に挟んで対向する第１電極と第２電極とが、相対的に位置ずれを起こしても、第１電極を第２電極の面に投影した際の領域の面積が変化しない可変容量コンデンサが提案されている。

特開２０１０−２５８４０２号公報

上述のように、従来、強誘電体材料を用いた可変容量コンデンサにおいて、コンデンサ毎の容量バラツキを小さくするための技術が提案されている。しかしながら、この技術分野では、可変容量コンデンサの容量バラツキをさらに抑制することが可能な技術の開発が求められている。

本開示は、上記要望に応えるためになされたものである。本開示の目的は、可変容量素子毎の容量バラツキをより一層低減することが可能な可変容量素子、並びに、それを含む実装回路、共振回路、通信装置、通信システム、ワイヤレス充電システム、電源装置及び電子機器を提供することである。

上記課題を解決するために、本開示の可変容量素子は、素子本体部と、補正部と、第１信号用外部端子と、第２信号用外部端子と、制御用外部端子と、容量補正用外部端子とを備える構成とし、各部の構成を次のようにする。素子本体部は、強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し、外部から印加される制御電圧信号に応じて容量が変化する。補正部は、強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、素子本体部に接続され、制御電圧信号に応じて容量が変化する。第１信号用外部端子は、素子本体部に接続され、交流信号が入力される。第２信号用外部端子は、素子本体部又は補正部に接続され、交流信号が入力される。制御用外部端子は、素子本体部に接続され、制御電圧信号が入力される。容量補正用外部端子は、補正部に接続される。

また、本開示の実装回路は、上記本開示の可変容量素子と同様の構成の、素子本体部、補正部、第１信号用外部端子、第２信号用外部端子、制御用外部端子、及び、容量補正用外部端子と、制御用外部端子に接続されたバイアス抵抗とを備える。

また、本開示の共振回路は、上記本開示の可変容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルとを備える。

本開示の通信装置は、上記本開示の可変容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルとを含み、外部と非接触通信を行う受信アンテナ部と、可変容量素子の制御用外部端子に制御電圧信号を出力する電圧発生回路とを備える。

本開示の通信システムは、送信装置と、送信装置と非接触通信を行う受信装置とを備える構成とする。また、本開示の通信システムでは、送信装置は、上記本開示の可変容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルとを含む送信アンテナ部を有する。

本開示のワイヤレス充電システムは、給電装置と、受電装置とを備える構成とする。また、本開示のワイヤレス充電システムでは、給電装置は、上記本開示の第１可変容量素子を含む第１共振コンデンサと、第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する。さらに、本開示のワイヤレス充電システムでは、受電装置は、上記本開示の第２可変容量素子を含む第２共振コンデンサと、第２共振コンデンサに接続された第２共振コイルとにより構成され、給電アンテナ部と非接触通信を行う受電アンテナ部を有する。

本開示の電源装置は、電源供給部と、電源供給部から供給された交流電力を直流電力に変換する整流回路部と、可変インピーダンス部とを備える構成とする。そして、本開示の電源装置では、可変インピーダンス部は、上記本開示の可変容量素子を含み、電源供給部と整流回路部との間に設けられる。

本開示の第１の電子機器は、通信部と、電圧発生回路とを備える構成とし、通信部及び電圧発生回路の構成を次のようにする。通信部は、上記本開示の可変容量素子を含む共振コンデンサと、共振コンデンサに接続された共振コイルとにより構成され、外部と非接触通信を行う。電圧発生回路は、可変容量素子の制御用外部端子に制御電圧信号を出力する。

本開示の第２の電子機器は、上記本開示のワイヤレス給電システムの給電装置及び受電装置と、それぞれ同様の構成を有する給電装置部及び受電装置部で構成される。

本開示の第３の電子機器は、上記本開示の電源装置の電源供給部、整流回路部及び可変インピーダンス部を備える構成とする。

本開示の第４の電子機器は、上記第１の電子機器と同様の構成の通信装置部と、上記第２の電子機器と同様の構成の給電装置部及び受電装置部とを備える構成とする。

本開示の第５の電子機器は、上記第１の電子機器と同様の構成の通信装置部と、上記第３の電子機器と同様の構成の電源装置部とを備える構成とする。

本開示の第６の電子機器は、上記第２の電子機器と同様の構成の給電装置部及び受電装置部と、上記第３の電子機器と同様の構成の電源装置部とを備える構成とする。

本開示の第７の電子機器は、上記第１の電子機器と同様の構成の通信装置部と、上記第２の電子機器と同様の構成の給電装置部及び受電装置部と、上記第３の電子機器と同様の構成の電源装置部とを備える構成とする。

上述のように、本開示の可変容量素子では、外部端子として、第１及び第２信号用外部端子、並びに、制御用外部端子だけでなく、さらに、第２の可変コンデンサ部を有する補正部に接続された容量補正用外部端子を設ける。このような構成では、可変容量素子を外部の回路基板等に実装した後、第２信号用外部端子と容量補正用外部端子との電気的な接続状態を、例えば外部配線等により変更することにより、可変容量素子の容量を調整することができる。

本開示の可変容量素子では、上述のように、可変容量素子を外部の回路基板等に実装した後に可変容量素子の容量を調整することができる。それゆえ、本開示によれば、可変容量素子の容量バラツキを低減することができる。

本開示に係る可変容量素子の概略ブロック構成図である。 本開示に係る可変容量素子の補正部の概略内部構成図である。 第１の実施形態に係る可変容量素子の概略構成図である。 第１の実施形態に係る可変容量素子が実装された実装回路の概略構成図である。 第１の実施形態の可変容量素子における、補正部の接続状態と、バラツキ量に対する容量の変化特性との関係を示す図である。 第１の実施形態の可変容量素子における容量バラツキの補正処理（第１の補正処理）を説明するための図である。 変形例１の可変容量素子が実装された実装回路の概略構成図である。 変形例１の可変容量素子における、補正部の接続状態と、バラツキ量に対する容量の変化特性との関係を示す図である。 変形例１の可変容量素子における容量バラツキの補正処理（第２の補正処理）を説明するための図である。 変形例２における容量バラツキの補正処理（第３の補正処理）を説明するための図である。 本開示に係る可変容量素子の容量バラツキの分布図である。 補正処理の手法と可変容量素子の容量バラツキの分布との関係を示す図である。 第２の実施形態に係る可変容量素子が実装された実装回路の概略構成図である。 第２の実施形態の可変容量素子における、補正部の接続状態と、バラツキ量に対する容量の変化特性との関係を示す図である。 第２の実施形態の可変容量素子における容量バラツキの補正処理を説明するための図である。 第３の実施形態に係る可変容量素子の概略構成図である。 第３の実施形態に係る可変容量素子が実装された実装回路の概略構成図である。 第３の実施形態の可変容量素子における容量バラツキの補正処理（第１の補正処理）を説明するための図である。 第３の実施形態の可変容量素子における容量バラツキの補正処理（第２の補正処理）を説明するための図である。 変形例４に係る可変容量素子が実装された実装回路の概略構成図である。 変形例５−１に係る可変容量素子が実装された実装回路の概略構成図である。 変形例５−２に係る可変容量素子が実装された実装回路の概略構成図である。 第４の実施形態に係る可変容量素子が実装された実装回路の概略構成図である。 変形例６に係る可変容量素子が実装された実装回路の概略構成図である。 本開示の可変容量素子を含む通信装置（応用例１）の概略構成図である。 本開示の可変容量素子を含む通信システム（応用例２）の概略ブロック構成図である。 本開示の可変容量素子を含むワイヤレス充電システム（応用例３）の概略ブロック構成図である。 本開示の可変容量素子を含む電源装置（応用例４）の概略ブロック構成図である。

以下に、本開示の各種実施形態に係る可変容量素子の構成例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．本開示に係る可変容量素子の概要
２．第１の実施形態：直列型の可変容量素子の第１の構成例
３．第２の実施形態：直列型の可変容量素子の第２の構成例
４．第３の実施形態：直列型の可変容量素子の第３の構成例
５．第４の実施形態：並列型の可変容量素子の構成例
６．各種応用例

＜１．本開示に係る可変容量素子の概要＞
［容量バラツキの影響］
まず、本開示に係る可変容量素子の概要を説明する前に、この技術分野で、可変容量素子の容量バラツキをさらに抑制することが求められている理由を簡単に説明する。

上述のように、強誘電体材料を用いた可変容量素子では、その製造誤差等の影響により、可変容量素子毎の容量バラツキが大きくなる。このような容量バラツキの大きい可変容量素子を、例えば通信システム等に適用した場合、可変容量素子における容量の実質的な可変範囲（利用可能範囲）は、容量バラツキが無い場合の容量の可変範囲から容量バラツキを差し引いた範囲となる。この場合には、通信システム等において実質的に可変できる容量の範囲が狭くなる。

より具体的に説明すると、今、例えば、可変容量素子毎の容量バラツキが±１０％（１Ｃ±０．１Ｃ）となる可変容量素子を通信システム等に適用した場合を考える。また、可変容量素子に対して３Ｖの制御電圧Ｖｃを印加した場合、容量が３０％低下するような可変容量素子を用いる場合を考える。

この場合、例えば容量が所望の容量（容量のバラツキ量が０％：容量＝１．０Ｃ）である可変容量素子において、制御電圧Ｖｃを０Ｖ〜３Ｖの間で変化させると、可変容量素子の容量の可変範囲は１．０Ｃ〜０．７Ｃ（ΔＣ＝０．３Ｃ）となる。また、例えば容量が所望の容量から１０％高い（容量のバラツキ量が＋１０％：容量＝１．１Ｃ）可変容量素子において、制御電圧Ｖｃを０Ｖ〜３Ｖの間で変化させると、可変容量素子の容量の可変範囲は１．１Ｃ〜０．７７Ｃとなる。さらに、例えば容量が所望の容量から１０％低い（容量のバラツキ量が−１０％：容量＝０．９Ｃ）可変容量素子において、制御電圧Ｖｃを０Ｖ〜３Ｖの間で変化させると、可変容量素子の容量の可変範囲は０．９Ｃ〜０．６３Ｃとなる。

それゆえ、上述のような、可変容量素子毎の容量バラツキが±１０％である可変容量素子を通信システム等に適用した場合、実際に利用できる容量の可変範囲は、上記３つの可変範囲の重なり部分となる。すなわち、上記例において、利用できる容量の可変範囲は、０．９Ｃ〜０．７７Ｃ（ΔＣ＝０．１３Ｃ）となり、容量のバラツキ量が無い場合（ΔＣ＝０．３Ｃ）に比べて、半分以下の範囲になる。それゆえ、可変容量素子毎の容量バラツキが大きくなると、実際に利用できる容量の可変範囲が非常に小さくなり、誘電体層の形成材料として、比誘電率の高い強誘電体材料を用いた利点が十分活かされないことになる。

そこで、本開示では、上述のような課題を解消するために、可変容量素子毎の容量バラツキが大きくても、可変容量素子を通信システム等に実装した後に、その容量バラツキを小さくすることができるような構成の可変容量素子を提案する。

［可変容量素子の構成の概要］
本開示に係る可変容量素子の概要を、図１（ａ）及び（ｂ）、並びに、図２（ａ）及び（ｂ）を参照しながら説明する。なお、図１（ａ）及び（ｂ）は、本開示に係る可変容量素子の概略ブロック構成図であり、図２（ａ）及び（ｂ）は、後述の補正部４の概略内部構成図である。また、ここでは、説明を簡略化するため、後述の補正部４が２つの補正コンデンサ部で構成される例を示す。

本開示に係る可変容量素子１，２は、コンデンサ本体部３（素子本体部）と、コンデンサ本体部３の容量バラツキを補正するための補正部４とを備える。また、可変容量素子１，２は、コンデンサ本体部３に接続された信号用外部端子５（第１信号用外部端子）と、２つの補正用外部端子６（容量補正用外部端子）とを備える。

図１（ａ）に示す直列型の可変容量素子１では、コンデンサ本体部３と、補正部４とが内部端子７を介して直列接続される。また、直列型の可変容量素子１を外部システムの回路基板等に実装した際には、信号用外部端子５が、交流信号の一方の入力端（ＡＣ１）に接続され、２つの補正用外部端子６のうち少なくとも一つの端子が交流信号の他方の入力端（ＡＣ２）に接続される。すなわち、直列型の可変容量素子１では、２つの補正用外部端子６のうち少なくとも一つの端子が信号用外部端子（第２信号用外部端子）としても用いられる。

一方、図１（ｂ）に示す並列型の可変容量素子２では、コンデンサ本体部３（素子本体部）と、補正部４とは内部端子７を介して並列接続される。また、並列型の可変容量素子２では、２つの補正用外部端子６のうち、一方の補正用外部端子６（第２信号用外部端子）がコンデンサ本体部３に接続され、他方の補正用外部端子６（容量補正用外部端子）が補正部４に接続される。なお、並列型の可変容量素子２を外部システムの回路基板等に実装した際には、信号用外部端子５が、交流信号の一方の入力端（ＡＣ１）に接続され、コンデンサ本体部３に接続された一方の補正用外部端子６が交流信号の他方の入力端（ＡＣ２）に接続される。すなわち、並列型の可変容量素子２では、少なくとも、コンデンサ本体部３に接続された一方の補正用外部端子６が信号用外部端子としても用いられる。

また、コンデンサ本体部３及び補正部４は、それぞれ、複数の誘電体層が、電極層を間に挟んで積層された積層型コンデンサで構成される。図２（ａ）及び（ｂ）に示す例では、補正部４は、２つのコンデンサを積層して構成される。なお、各誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

補正部４は、図２（ａ）及び（ｂ）に示すように、第１補正コンデンサ部８及び第２補正コンデンサ部９で構成され、この２つの補正コンデンサ部が直列又は並列に接続されて構成される。なお、第１補正コンデンサ部８及び第２補正コンデンサ部９間の接続は、内部配線により行われる。

［容量バラツキの補正手法の概要］
本開示では、上記構成の可変容量素子１，２を外部のシステムの回路基板等に実装した後、可変容量素子１，２の容量が所望の範囲の容量となるように、可変容量素子１，２の容量を次のようにして調整する。まず、可変容量素子１，２を外部のシステムの回路基板に実装し、その状態（制御電圧０Ｖの状態）で各補正用外部端子６の容量を測定する。

次いで、各補正用外部端子６の容量の測定結果に基づいて、可変容量素子１，２の容量が所望の範囲の容量になるように、実装基板上で複数の補正用外部端子６間の接続状態を変更する。具体的には、実装時に複数の補正用外部端子６が、実装基板の外部配線で接続された状態である場合には、外部配線の配線パターンをカットして、可変容量素子１，２の容量を調整する。また、実装時に複数の補正用外部端子６が、互いに接続されていない状態である場合には、所定の２つの補正用外部端子６間を外部配線で接続して、可変容量素子１，２の容量を調整する。

このような実装基板上における外部配線のカット技術や接続技術は、従来既知の手法を用いて容易に実施することができる。なお、複数の補正用外部端子６間の接続状態の変更手法については、以下の各種実施形態において、より詳細に説明する。

上記構成の可変容量素子１，２を用いることにより、実装後に基板上で複数の補正用外部端子６間の電気的な接続状態を変更するだけで、容易に、可変容量素子１，２の容量を所定範囲の容量に調整することできる。すなわち、本開示では、可変容量素子１，２の実装前の容量バラツキが大きくても、実装後に、可変容量素子１，２の容量バラツキを低減することができる。それゆえ、本開示に係る可変容量素子１，２では、上述した容量バラツキにより発生する課題を解消することができ、比誘電率の高い強誘電体材料を用いた利点を十分活かすことができる。

＜２．第１の実施形態：直列型の可変容量素子の第１の構成例＞
第１の実施形態では、コンデンサ本体部と補正部とが直列接続され、かつ、補正部内の複数の補正コンデンサ部が並列接続された可変容量素子、及び、それを備えた実装回路の構成例について説明する。

［可変容量素子の構成］
まず、第１の実施形態に係る可変容量素子の構成を、図３を参照しながら説明する。なお、図３は、第１の実施形態に係る可変容量素子の概略構成図である。

第１の実施形態の可変容量素子１０は、コンデンサ本体部１１（素子本体部）と、該コンデンサ本体部１１と直列に接続された補正部１２とを備える。また、可変容量素子１０は、信号用外部端子１３（第１信号用外部端子）と、４つの第１制御用外部端子１４（制御用外部端子）と、４つの第２制御用外部端子１５（制御用外部端子）とを備える。さらに、可変容量素子１０は、３つの補正用外部端子（以下、第１補正用外部端子１６〜第３補正用外部端子１８と記す：容量補正用外部端子及び第２信号用外部端子）を備える。

コンデンサ本体部１１は、８つの可変容量コンデンサ部（以下、それぞれ、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８と記す：第１の可変コンデンサ部）を備える。また、本実施形態では、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８は直列接続される。さらに、８つの可変コンデンサ部からなる直列回路の第１可変コンデンサ部Ｃ１側の端部が信号用外部端子１３に接続され、該直列回路の第８可変コンデンサ部Ｃ８側の端部が補正部１２に接続される。

また、第２可変コンデンサ部Ｃ２及び第３可変コンデンサ部Ｃ３間の接続点、並びに、第４可変コンデンサ部Ｃ４及び第５可変コンデンサ部Ｃ５間の接続点はそれぞれ、対応する第１制御用外部端子１４に接続される。さらに、第６可変コンデンサ部Ｃ６及び第７可変コンデンサ部Ｃ７間の接続点、並びに、第８可変コンデンサ部Ｃ８及び補正部１２間の接続点もそれぞれ、対応する第１制御用外部端子１４に接続される。

また、第１可変コンデンサ部Ｃ１及び第２可変コンデンサ部Ｃ２間の接続点、並びに、第３可変コンデンサ部Ｃ３及び第４可変コンデンサ部Ｃ４間の接続点はそれぞれ、対応する第２制御用外部端子１５に接続される。さらに、第５可変コンデンサ部Ｃ５及び第６可変コンデンサ部Ｃ６間の接続点、並びに、第７可変コンデンサ部Ｃ７及び第８可変コンデンサ部Ｃ８間の接続点もそれぞれ、対応する第２制御用外部端子１５に接続される。

なお、上述した複数の可変コンデンサ部間、並びに、可変コンデンサ部及び対応する外部端子間の接続は、内部配線により行われる。そして、各第１制御用外部端子１４は、後述の図４に示すように、外部のシステムの回路基板等に実装された際に、バイアス抵抗を介して制御電圧用電源の一方の出力端子（ＤＣ１）に接続される。また、各第２制御用外部端子１５は、バイアス抵抗を介して制御電圧用電源の他方の出力端子（ＤＣ２）に接続される。

また、図３には示さないが、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８は、８つの誘電体層（第１誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。なお、各可変コンデンサ部を構成する誘電体層は、比誘電率の大きな強誘電体材料で形成され、その容量は、対応する第１制御用外部端子１４及び第２制御用外部端子１５間に印加される制御電圧Ｖｃ（制御電圧信号）に応じて変化する。具体的には、制御電圧Ｖｃが印加されると、各可変コンデンサ部の容量は低下する。また、各可変コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

補正部１２は、３つの補正用の可変容量コンデンサ（以下、それぞれ、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１と記す：第２の可変コンデンサ部）を備える。なお、本実施形態では、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１は並列接続される。

また、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１の接続点（並列接続点）は、コンデンサ本体部１１の第８可変コンデンサ部Ｃ８（８つの可変コンデンサ部からなる直列回路の第８可変コンデンサ部Ｃ８側の端部）に接続される。さらに、第１補正コンデンサ部Ｃ９の並列接続点側とは反対側の端部は、第１補正用外部端子１６に接続される。また、第２補正コンデンサ部Ｃ１０の並列接続点側とは反対側の端部は、第２補正用外部端子１７に接続される。そして、第３補正コンデンサ部Ｃ１１の並列接続点側とは反対側の端部は、第３補正用外部端子１８に接続される。

なお、後述するように、本実施形態では、可変容量素子１０を外部の回路基板等に実装した際、信号用外部端子１３が交流信号の一方の入力端（ＡＣ１）に接続され、少なくとも、第１補正用外部端子１６は、交流信号の他方の入力端（ＡＣ２）に接続される。それゆえ、第１補正用外部端子１６は、信号用外部端子（第２信号用外部端子）としても作用する。

また、図３には示さないが、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１は、３つの誘電体層（第２誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。また、各補正コンデンサ部を構成する誘電体層は、上記可変コンデンサ部と同様に、比誘電率の大きな強誘電体材料で形成され、その容量は、印加される制御電圧Ｖｃ（制御電圧信号）に応じて変化する。具体的には、制御電圧Ｖｃが印加されると、各補正コンデンサ部の容量は低下する。また、各補正コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

なお、本実施形態では、コンデンサ本体部１１内部の各可変コンデンサ部を構成する誘電体層と、補正部１２内部の各補正コンデンサ部を構成する誘電体層とを同じ強誘電体材料で形成する。さらに、本実施形態では、積層方向に隣り合う２つの誘電体層間に設けられる電極層も全て同じ材料で形成される。

また、本実施形態では、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８と第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１とを積層して可変容量素子１０を構成する。さらに、本実施形態では、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８の各容量は互いに同じにし、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１の各容量も互いに同じにする。なお、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１の各容量は、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８の各容量より小さくし、例えば、１／２程度の容量とする。

［実装回路の構成例］
次に、本実施形態の実装回路の構成を、図４を参照しながら説明する。なお、図４は、図３に示した第１の実施形態に係る可変容量素子１０を外部のシステムの回路基板等に実装した際の実装回路の概略構成図である。なお、図４には、説明を簡略化するため、可変容量素子１０の各外部端子と接続される実装回路の回路部分のみを示す。

実装回路２０は、可変容量素子１０と、可変容量素子１０の第１補正用外部端子１６〜第３補正用外部端子１８を互いに電気的に接続する外部配線２１とを備える。また、実装回路２０は、５つの第１バイアス抵抗Ｒ１と、５つの第２バイアス抵抗Ｒ２とを備える。

本実施形態の実装回路の構成例では、可変容量素子１０を実装回路２０に実装した際に、信号用外部端子１３が、一方の交流信号端子（ＡＣ１）及び対応する第１バイアス抵抗Ｒ１に接続される。また、本実施形態では、可変容量素子１０の全ての補正用外部端子が、外部配線２１を介して他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続される。

さらに、本実施形態では、各第１バイアス抵抗Ｒ１は、可変容量素子１０の対応する外部端子（信号用外部端子１３又は第１制御用外部端子１４）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。また、各第２バイアス抵抗Ｒ２は、可変容量素子１０の対応する外部端子（第２制御用外部端子１５、第１補正用外部端子１６〜第３補正用外部端子１８のいずれか）と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。

各バイアス抵抗は、可変容量素子１０の交流端子間（図４中のＡＣ１−ＡＣ２間）に入力される交流信号と、可変容量素子１０の直流端子間（図４中のＤＣ１−ＤＣ２間）に印加される制御電圧信号との干渉を抑制するために設けられた抵抗である。それゆえ、各バイアス抵抗は、例えば１００ｋΩ等の高抵抗値の抵抗素子で構成される。

［補正部の接続状態と容量の変化量との関係］
次に、第１補正用外部端子１６〜第３補正用外部端子１８間の接続状態（補正部１２の接続状態）と、可変容量素子１０全体の容量との関係を具体的に説明する。そこで、今、本実施形態の可変容量素子１０において、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８の各容量を「９Ｃ」とし、第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１の各容量を「４．５Ｃ」とする。また、可変容量素子１０の容量は−１０％〜＋１０％の範囲でばらつく場合を考える。

なお、ここでは、図４に示すように、第１補正用外部端子１６〜第３補正用外部端子１８が全て、外部配線２１を介して、他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続された状態を「高容量接続状態」という。また、第１補正用外部端子１６及び第２補正用外部端子１７が、外部配線２１を介して、他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続された状態（後述の図６（ａ）参照）を「中容量接続状態」という。さらに、第１補正用外部端子１６のみが、外部配線２１を介して、他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続された状態（後述の図６（ｂ）参照）を「低容量接続状態」という。

高容量接続状態（第１補正コンデンサ部Ｃ９〜第３補正コンデンサ部Ｃ１１が全て補正処理に寄与している状態）では、可変容量素子１０の容量は、上記バラツキ量を考慮すると、０．９３Ｃ〜１．１４Ｃの範囲の値となる。なお、高容量接続状態において、バラツキ量が０％の時には、可変容量素子１０の容量は、１．０４Ｃとなる。

また、中容量接続状態（第１補正コンデンサ部Ｃ９及び第２補正コンデンサ部Ｃ１０が補正処理に寄与している状態）では、可変容量素子１０の容量は、上記バラツキ量を考慮すると、０．９０Ｃ〜１．１０Ｃの範囲の値となる。なお、中容量接続状態において、バラツキ量が０％の時には、可変容量素子１０の容量は、１．００Ｃとなる。

さらに、低容量接続状態（第１補正コンデンサ部Ｃ９のみが補正処理に寄与している状態）では、可変容量素子１０の容量は、上記バラツキ量を考慮すると、０．８１Ｃ〜０．９９Ｃの範囲の値となる。なお、低容量接続状態において、バラツキ量が０％の時には、可変容量素子１０の容量は、０．９０Ｃとなる。

ここで、本実施形態の可変容量素子１０における、上述した補正部１２の接続状態と容量の変化との間の関係を、下記表１にまとめて示す。

また、上記表１に示した補正部１２の接続状態とバラツキ量に対する容量の変化との関係をグラフにしたものを図５に示す。なお、図５に示す特性の横軸は可変容量素子１０の容量のバラツキ量であり、縦軸は可変容量素子１０の容量値（相対値）である。また、図５中の一点鎖線の特性（白抜き四角印の特性）は、補正部１２の接続状態が低容量接続状態であるときの容量変化特性である。図５中の破線の特性（白抜き三角印）は、補正部１２の接続状態が中容量接続状態であるときの容量変化特性である。そして、図５中の点線の特性（バツ印）は、補正部１２の接続状態が高容量接続状態であるときの容量変化特性である。なお、図５中の太実線及び破線矢印は、後述する容量バラツキの第１の補正処理の様子を示すものである。

［容量バラツキの第１の補正処理］
次に、実装回路２０における可変容量素子１０の容量バラツキの第１の補正処理を、図４、５、並びに、６（ａ）及び（ｂ）を参照しながら説明する。なお、図６（ａ）及び（ｂ）は、容量バラツキの第１の補正処理における、補正部１２の接続状態の変更工程の様子を示す図である。

なお、この第１の補正処理では、予め、例えば、用途等を考慮して、必要とする可変容量素子１０の容量バラツキの範囲を決める。ここでは、一例として、補正後の可変容量素子１０の容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲で収まるように補正する例を説明する。

本実施形態では、可変容量素子１０を実装回路２０に実装した際に、図４に示すように、第１補正用外部端子１６〜第３補正用外部端子１８が全て、外部配線２１を介して、他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続された状態となる。すなわち、可変容量素子１０を実装回路２０に実装した際には、補正部１２の接続状態は、高容量接続状態となる。それゆえ、図４に示す実装回路２０では、高容量接続状態から可変容量素子１０の容量バラツキの補正処理を開始する。

まず、図４に示す高容量接続状態において、可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６〜第３補正用外部端子１８のいずれかの外部端子の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図５中の点線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、高容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合、補正部１２の接続状態を中容量接続状態に変更する。具体的には、図６（ａ）に示すように、第３補正用外部端子１８と、それに対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）とを繋ぐ部分の外部配線２１のパターンをカットする。

次いで、図６（ａ）に示すように、補正部１２の接続状態が中容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６又は第２補正用外部端子１７の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図５中の破線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、中容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合、補正部１２の接続状態を低容量接続状態に変更する。具体的には、図６（ｂ）に示すように、第２補正用外部端子１７と、それに対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）とを繋ぐ部分の外部配線２１のパターンをさらにカットする。

次いで、図６（ｂ）に示すように、補正部１２の接続状態が低容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図５中の一点鎖線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。一方、低容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子１０を、不良品として廃棄する。

本実施形態の実装回路２０では、このようにして、可変容量素子１０の容量バラツキを補正する。上述した実装回路２０では、実装後に、可変容量素子１０の容量バラツキを±１０％から、＋４％〜−７％に低減することができる。

［各種効果］
上述のように、本実施形態の実装回路２０では、可変容量素子１０を実装した後に、可変容量素子１０の容量バラツキを低減することができる。それゆえ、本実施形態では、可変容量素子１０を外部のシステム等に実装した後に発生する上記課題（容量バラツキにより、実際に利用できる容量の可変範囲が小さくなるという課題）を解消することができる。

また、本実施形態では、実装後に、可変容量素子１０の容量を所望の範囲内の容量に調整することができるので、可変容量素子１０の適用範囲をより拡大することができる。さらに、本実施形態の可変容量素子１０では、実装後に、複数の補正用外部端子間の接続状態（補正部１２の接続状態）を変えることにより、容量の異なる複数種の可変容量素子を得ることができる。それゆえ、本実施形態では、可変容量素子１０のラインナップを少なくすることができ、可変容量素子の製造コストを低減することができる。

また、本実施形態では、可変容量素子１０が実装されたシステム等の出荷前だけでなく、出荷後のメンテナンス等のタイミングにおいても可変容量素子１０の容量を簡単に調整することができる。それゆえ、本実施形態では、経時変化等により可変容量素子１０の容量が変化しても、容量を所望の範囲内の容量に容易に調整し直すことができる。

また、本実施形態では、可変容量素子１０の複数の補正用外部端子間の接続状態を外部（実装回路上）で変更するだけで、容量バラツキを補正することができるので、可変容量素子１０及び実装回路２０の設計自由度を大きくすることができる。

さらに、本実施形態の可変容量素子１０では、上述のように、補正部１２をコンデンサ本体部１１と同様にして構成することができるので、従来の積層型の可変容量コンデンサと同様の製造プロセスで、可変容量素子１０を作製することができる。すなわち、本実施形態では、従来の製造プロセスを大きく変更することなく可変容量素子１０を作製することができるので、低コストで可変容量素子１０を作製することができる。

［変形例１］
上記第１の実施形態では、可変容量素子１０を実装回路２０に実装した際に、第１補正用外部端子１６〜第３補正用外部端子１８が、外部配線２１で互いに接続された状態（高容量接続状態）となる例を説明したが、本開示はこれに限定されない。実装回路の構成を、可変容量素子１０を実装回路に実装した際に、第１補正用外部端子１６〜第３補正用外部端子１８が、外部配線２１で互いに接続されていない状態となるような構成にしてもよい。変形例１では、その一構成例を説明する。

（１）実装回路の構成
図７に、図３に示した第１の実施形態に係る可変容量素子１０を外部のシステムの回路基板等に実装した際の変形例１の実装回路の概略構成を示す。なお、図７には、説明を簡略化するため、可変容量素子１０の各外部端子と接続される実装回路の回路部分のみを示す。また、図７に示す実装回路２５において、図４に示す上記第１の実施形態の実装回路２０と同様の構成には同じ符号を付して示す。

図７と図４との比較から明らかなように、この例の実装回路２５の構成は、上記第１の実施形態の実装回路２０において、可変容量素子１０の実装時の外部配線２１の接続形態を変えた構成となる。具体的には、この例では、実装時に、可変容量素子１０の第１補正用外部端子１６のみが、外部配線２１を介して他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続される。すなわち、この例では、可変容量素子１０を実装回路２５に実装した際には、補正部１２の接続状態は、低容量接続状態となる。なお、この例において、外部配線２１の接続形態以外の構成は、上記第１の実施形態の対応する構成と同様である。

なお、実装回路２５内の可変容量素子１０における、補正部１２の接続状態と容量の変化との間の関係は、上記表１に示した関係と同様の関係を有する。すなわち、変形例１の補正部１２の接続状態とバラツキ量に対する容量の変化との間の関係は、上記第１の実施形態のそれと同様の関係になり、その様子を図８に示す。なお、図８に示す特性の横軸は可変容量素子１０の容量のバラツキ量であり、縦軸は可変容量素子１０の容量値（相対値）である。また、図８中の一点鎖線の特性（白抜き四角印の特性）は、補正部１２の接続状態が低容量接続状態であるときの容量変化特性である。図８中の破線の特性（白抜き三角印）は、補正部１２の接続状態が中容量接続状態であるときの容量変化特性である。そして、図８中の点線の特性（バツ印）は、補正部１２の接続状態が高容量接続状態であるときの容量変化特性である。なお、図８中の太実線及び破線矢印は、後述する容量バラツキの第２の補正処理の様子を示すものである。

（２）容量バラツキの第２の補正処理
次に、実装回路２５における可変容量素子１０の容量バラツキの補正処理（第２の補正処理）を、図７、８、並びに、９（ａ）及び（ｂ）を参照しながら説明する。なお、図９（ａ）及び（ｂ）は、容量バラツキの第２の補正処理における、補正部１２の接続状態の変更工程の様子を示す図である。

なお、この第２の補正処理では、上記第１の実施形態（第１の補正処理）と同様に、予め、例えば、用途等を考慮して、必要とする可変容量素子１０の容量バラツキの範囲を決める。ここでは、一例として、上記第１の補正処理と同様に、補正後の可変容量素子１０の容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲で収まるように補正する例を説明する。

図７に示す実装回路２５では、上述のように、可変容量素子１０を実装回路２５に実装した際には、補正部１２の接続状態は低容量接続状態となる。それゆえ、図７に示す実装回路２５では、低容量接続状態から可変容量素子１０の容量バラツキの補正処理を開始する。

まず、図７に示すように、補正部１２の接続状態が低容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図８中の一点鎖線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、低容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合、外部配線２１のパターンを変更して、補正部１２の接続状態を中容量接続状態に変更する。具体的には、図９（ａ）に示すように、第２補正用外部端子１７と、対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）とを例えば半田やショート抵抗などにより電気的に接続（パターン接続）する。

次いで、図９（ａ）に示すように、補正部１２の接続状態が中容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６又は第２補正用外部端子１７の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図８中の破線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、中容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合、再度、外部配線２１のパターンを変更して、補正部１２の接続状態を高容量接続状態に変更する。具体的には、図９（ｂ）に示すように、さらに、第３補正用外部端子１８と、対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）とを電気的に接続する。

次いで、図９（ｂ）に示すように、補正部１２の接続状態が高容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６〜第３補正用外部端子１８のいずれかの外部端子の容量を測定する。次いで、測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図５中の点線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。一方、高容量接続状態で測定した容量が、０．９３Ｃ以上１．０４Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子１０を、不良品として廃棄する。

この例では、このようにして、可変容量素子１０の容量バラツキを補正する。実装回路２５では、上記第１の実施形態と同様に、実装後に、可変容量素子１０の容量バラツキを±１０％から、＋４％〜−７％に低減することができる。

上述のように、変形例１においても、上記第１の実施形態と同様にして、可変容量素子１０の容量バラツキ（又は容量そのもの）を、実装回路上で補正（調整）することができる。それゆえ、この例においても、上記第１の実施形態と同様の効果が得られる。

なお、上述した第２の補正処理では、外部配線２１をパターン接続する手法であるが、コストの点を考慮すると、上記第１の補正処理（上記第１の実施形態の補正手法）のように、外部配線２１のパターンをカットする手法の方が有利である。

［変形例２］
上述した可変容量素子１０の容量バラツキの第１の補正処理（図５）及び第２の補正処理（図８）では、補正部１２の接続状態を高容量、中容量及び低容量接続状態の３つの状態に変更する例を説明した。すなわち、上記第１の補正処理及び第２の補正処理では、可変容量素子１０の容量を３段階で変更した。しかしながら、本開示はこれに限定されない。必要とする可変容量素子１０の容量バラツキの範囲に応じて、補正部１２の接続状態を、高容量、中容量及び低容量接続状態のうち、２つの接続状態間で変更して（可変容量素子１０の容量を２段階で変更して）、容量バラツキを補正してもよい。

ここでは、その一例（変形例２）として、補正部１２の接続状態を、中容量及び低容量接続状態の２つの接続状態間で変更して、容量バラツキを補正する手法（第３の補正処理）を説明する。また、第３の補正処理では、図７に示す変形例１の実装回路２５において可変容量素子１０の容量バラツキを補正する例を説明する。そして、第３の補正処理では、補正後の可変容量素子１０の容量が、０．９０Ｃ以上１．００Ｃ未満の範囲で収まるように補正する例を説明する。

また、ここでは、図７、９（ａ）及び（ｂ）、並びに、図１０を参照しながら、第３の補正処理を具体的に説明する。なお、図１０は、変形例２における補正部１２の接続状態とバラツキ量に対する容量の変化との間の関係を示す特性図であり、図１０中の各特性は、図８中の対応する特性と同じ特性である。また、図１０中の太実線及び破線矢印は、容量バラツキの第３の補正処理の様子を示すものである。

まず、第３の補正処理では、図７に示すように、補正部１２の接続状態が低容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１０中の一点鎖線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、低容量接続状態で測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値でない場合、外部配線２１のパターンを変更して、補正部１２の接続状態を中容量接続状態に変更する。具体的には、図９（ａ）に示すように、第２補正用外部端子１７と、対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）とを電気的に接続（パターン接続）する。

次いで、図９（ａ）に示すように、補正部１２の接続状態が中容量接続状態であるときの可変容量素子１０の容量を測定する。具体的には、第１補正用外部端子１６又は第２補正用外部端子１７の容量を測定する。次いで、測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図８中の破線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、中容量接続状態で測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子１０を、不良品として廃棄する。

第３の補正処理では、このようにして、可変容量素子１０の容量バラツキを補正する。第３の補正処理では、実装後に、可変容量素子１０の容量バラツキを±１０％から、０％〜−１０％に低減することができる。

上述のように、変形例２においても、上記第１の実施形態と同様にして、可変容量素子１０の容量バラツキ（又は容量そのもの）を、実装回路上で補正（調整）することができる。それゆえ、この例においても、上記第１の実施形態と同様の効果が得られる。

［補正処理の手法と容量のバラツキ分布との関係］
ここで、上述した第１〜第３の補正処理により得られる可変容量素子１０の容量のバラツキ分布について説明する。通常、可変容量素子１０の容量バラツキの分布は、選別を行わない場合、ほぼ正規分布になると考えられる。それゆえ、本実施形態の可変容量素子１０では、上述した補正処理を行わない場合、補正部１２の各接続状態における容量バラツキの分布も、ほぼ正規分布になると考えられる。

図１１に、その容量バラツキの分布を示す。図１１に示す分布特性の横軸は容量であり、縦軸は分布数である。また、図１１中の特性Ｓは、補正部１２の接続状態が低容量接続状態であるときの容量バラツキの分布であり、特性Ｍは、補正部１２の接続状態が中容量接続状態であるときの容量バラツキの分布である。さらに、図１１中の特性Ｌは、補正部１２の接続状態が高容量接続状態であるときの容量バラツキの分布である。また、図１１中の特性図の下部に記載の数値は、各接続状態における容量バラツキの値である。

実装後の可変容量素子１０の容量バラツキの分布は、容量バラツキの補正処理の手法により変化する。図１２（ａ）〜（ｃ）に、補正処理の手法と容量バラツキの分布との関係の一例を示す。なお、図１２（ａ）〜（ｃ）に示す各分布特性の横軸は容量であり、縦軸は分布数である。

図１２（ａ）は、上記第１の補正処理の手法を用いた場合の容量バラツキの分布図であり、補正部１２の接続状態を高容量接続状態、中容量接続状態、及び、低容量接続状態の順に変更して容量バラツキを補正した場合の分布図である。なお、図１２（ａ）中の特性Ｌの容量範囲は、図５中の点線の特性上の太実線で示す容量のバラツキ範囲に対応する。図１２（ａ）中の特性Ｍの容量範囲は、図５中の破線の特性上の太実線で示す容量のバラツキ範囲に対応する。また、図１２（ａ）中の特性Ｓの容量範囲は、図５中の一点鎖線の特性上の太実線で示す容量のバラツキ範囲に対応する。

上記第１の補正処理の手法を用いた場合には、図１２（ａ）中の特性Ｌ、特性Ｍ及び特性Ｓを重ね合わせた特性が、可変容量素子１０の容量バラツキの分布特性となる。それゆえ、上記第１の補正処理の手法を用いた場合には、図１２（ａ）から明らかなように、中容量接続状態におけるバラツキ０％の容量より、高い容量を有する可変容量素子１０が多く作製されることになる。

また、図１２（ｂ）は、上記第２の補正処理の手法を用いた場合の容量バラツキの分布図であり、補正部１２の接続状態を低容量接続状態、中容量接続状態、及び、高容量接続状態の順に変更して容量バラツキを補正した場合の分布図である。なお、図１２（ｂ）中の特性Ｓの容量範囲は、図８中の一点鎖線の特性上の太実線で示す容量のバラツキ範囲に対応する。図１２（ｂ）中の特性Ｍの容量範囲は、図８中の破線の特性上の太実線で示す容量のバラツキ範囲に対応する。また、図１２（ｂ）中の特性Ｌの容量範囲は、図８中の点線の特性上の太実線で示す容量のバラツキ範囲に対応する。

上記第２の補正処理の手法を用いた場合にも、図１２（ｂ）中の特性Ｌ、特性Ｍ及び特性Ｓを重ね合わせた特性が、可変容量素子１０の容量バラツキの分布特性となる。それゆえ、上記第２の補正処理の手法を用いた場合には、図１２（ｂ）から明らかなように、中容量接続状態におけるバラツキ０％の容量とほぼ同じ容量を有する可変容量素子１０が多く作製されることになる。

さらに、図１２（ｃ）は、上記第３の補正処理の手法を用いた場合の容量バラツキの分布図であり、補正部１２の接続状態を低容量接続状態、及び、中容量接続状態の順に変更して容量バラツキを補正した場合の分布図である。なお、図１２（ｃ）中の特性Ｓの容量範囲は、図１０中の一点鎖線の特性上の太実線で示す容量のバラツキ範囲に対応する。また、図１２（ｃ）中の特性Ｍの容量範囲は、図１０中の破線の特性上の太実線で示す容量のバラツキ範囲に対応する。

上記第３の補正処理の手法を用いた場合には、図１２（ｃ）中の特性Ｍ及び特性Ｓを重ね合わせた特性が、可変容量素子１０の容量バラツキの分布特性となる。それゆえ、この場合には、中容量接続状態におけるバラツキ０％の容量とほぼ同じ容量を有する可変容量素子１０、又は、低容量接続状態におけるバラツキ０％の容量とほぼ同じ容量を有する可変容量素子１０が多く作製されることになる。

上述のように、本実施形態の可変容量素子１０及びそれが実装された実装回路では、容量バラツキの補正処理の手法に応じて、可変容量素子１０の容量の発生度合いが変化する。それゆえ、実際の製品上では、必要とする可変容量素子１０の容量値に応じて、容量バラツキの補正処理の手法（実装回路の構成）が適宜選択される。例えば、実装後の可変容量素子１０の容量を、中容量接続状態におけるバラツキ０％の容量より高い容量にする必要がある場合には、実装回路を図４に示すような実装回路２０（第１の実施形態）で構成し、上記第１の補正処理を用いればよい。また、例えば、実装後の可変容量素子１０の容量を、中容量接続状態におけるバラツキ０％の容量程度にする必要がある場合には、実装回路を図７に示すような実装回路２５（変形例１）で構成し、上記第２の補正処理を用いればよい。

＜３．第２の実施形態：直列型の可変容量素子の第２の構成例＞
上記第１の実施形態では、補正部１２を、３つの補正コンデンサ部を並列接続して構成し、可変容量素子１０の容量を３段階で補正可能な構成例を説明した。しかしながら、本開示はこれに限定されず、補正部１２に設ける補正コンデンサ部の数（容量の可変段数）及び各補正コンデンサ部の容量は、例えば、必要とする、容量の補正幅及び可変容量素子１０全体の容量等を考慮して適宜設定することができる。第２の実施形態では、２つの補正コンデンサ部を用いて補正部を構成した可変容量素子及びそれが実装された実装回路の構成例を示す。

［可変容量素子の構成］
図１３に、第２の実施形態に係る可変容量素子３０の概略構成、及び、それが実装された実装回路４０の概略構成を示す。なお、図１３には、説明を簡略化するため、可変容量素子３０の各外部端子と接続される回路部分のみを示す。なお、図１３に示す実装回路４０において、図４に示す上記第１の実施形態の実装回路２０と同様の構成には同じ符号を付して示し、それらの構成の説明は省略する。

第２の実施形態の可変容量素子３０は、コンデンサ本体部３１（素子本体部）と、該コンデンサ本体部３１と直列に接続された補正部３２とを備える。また、可変容量素子３０は、信号用外部端子１３（第１信号用外部端子）と、４つの第１制御用外部端子１４（制御用外部端子）と、５つの第２制御用外部端子１５（制御用外部端子）とを備える。さらに、可変容量素子３０は、２つの補正用外部端子（第１補正用外部端子１６及び第２補正用外部端子１７：容量補正用外部端子及び第２信号用外部端子）を備える。

コンデンサ本体部３１は、９つの可変容量コンデンサ部（第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９：第１の可変コンデンサ部）を備える。また、本実施形態では、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９は直列接続される。さらに、９つの可変コンデンサ部からなる直列回路の第１可変コンデンサ部Ｃ３１側の端部が信号用外部端子１３に接続され、該直列回路の第９可変コンデンサ部Ｃ３９側の端部が補正部３２に接続される。

また、第２可変コンデンサ部Ｃ３２及び第３可変コンデンサ部Ｃ３３間の接続点、並びに、第４可変コンデンサ部Ｃ３４及び第５可変コンデンサ部Ｃ３５間の接続点はそれぞれ、対応する第１制御用外部端子１４に接続される。さらに、第６可変コンデンサ部Ｃ３６及び第７可変コンデンサ部Ｃ３７間の接続点、並びに、第８可変コンデンサ部Ｃ３８及び第９可変コンデンサ部Ｃ３９間の接続点もそれぞれ、対応する第１制御用外部端子１４に接続される。

また、第１可変コンデンサ部Ｃ３１及び第２可変コンデンサ部Ｃ３２間の接続点、並びに、第３可変コンデンサ部Ｃ３３及び第４可変コンデンサ部Ｃ３４間の接続点はそれぞれ、対応する第２制御用外部端子１５に接続される。また、第５可変コンデンサ部Ｃ３５及び第６可変コンデンサ部Ｃ３６間の接続点、並びに、第７可変コンデンサ部Ｃ３７及び第８可変コンデンサ部Ｃ３８間の接続点もそれぞれ、対応する第２制御用外部端子１５に接続される。さらに、第９可変コンデンサ部Ｃ３９及び補正部３２間の接続点は、対応する第２制御用外部端子１５に接続される。

なお、上述した複数の可変コンデンサ部間、並びに、可変コンデンサ部及び対応する外部端子間の接続は、内部配線により行われる。そして、各第１制御用外部端子１４は、後述の図１３に示すように、外部のシステムの回路基板等に実装された際に、バイアス抵抗を介して制御電圧用電源の一方の出力端子（ＤＣ１）に接続される。また、各第２制御用外部端子１５は、バイアス抵抗を介して制御電圧用電源の他方の出力端子（ＤＣ２）に接続される。

また、図１３には示さないが、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９は、９つの誘電体層（第１誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。なお、各可変コンデンサ部を構成する誘電体層は、比誘電率の大きな強誘電体材料で形成され、その容量は、対応する第１制御用外部端子１４及び第２制御用外部端子１５間に印加される制御電圧Ｖｃ（制御電圧信号）に応じて変化する。具体的には、制御電圧Ｖｃが印加されると、各可変コンデンサ部の容量は低下する。また、各可変コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

補正部３２は、２つの補正用の可変容量コンデンサ（第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１：第２の可変コンデンサ部）を備える。なお、本実施形態では、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１は並列接続される。

また、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１の接続点（並列接続点）は、コンデンサ本体部３１の第９可変コンデンサ部Ｃ３９（９つの可変コンデンサ部からなる直列回路の第９可変コンデンサ部Ｃ３９側の端部）に接続される。さらに、第１補正コンデンサ部Ｃ４０の並列接続点側とは反対側の端部は、第１補正用外部端子１６に接続される。また、第２補正コンデンサ部Ｃ４１の並列接続点側とは反対側の端部は、第２補正用外部端子１７に接続される。

なお、後述の補正処理で説明するように、本実施形態では可変容量素子３０を外部の基板等に実装した際、少なくとも、第１補正用外部端子１６は、交流信号の他方の入力端（ＡＣ２）に接続される。それゆえ、本実施形態においても、少なくとも第１補正用外部端子１６は、信号用外部端子（第２信号用外部端子）としても作用する。

また、図１３には示さないが、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１は、２つの誘電体層（第２誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。また、各補正コンデンサ部を構成する誘電体層は、上記可変コンデンサ部と同様に、比誘電率の大きな強誘電体材料で形成され、その容量は、印加される制御電圧Ｖｃ（制御電圧信号）に応じて変化する。具体的には、制御電圧Ｖｃが印加されると、各補正コンデンサ部の容量は低下する。また、各補正コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

なお、本実施形態では、コンデンサ本体部３１内部の各可変コンデンサ部を構成する誘電体層と、補正部３２内部の各補正コンデンサ部を構成する誘電体層とを同じ強誘電体材料で形成する。さらに、本実施形態では、積層方向に隣り合う２つの誘電体層間に設けられる電極層も全て同じ材料で形成される。

また、本実施形態では、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９と第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１とを積層して可変容量素子３０を構成する。さらに、本実施形態では、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９の各容量は互いに同じにし、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１の各容量も互いに同じにする。なお、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１の各容量は、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９の各容量より小さくし、例えば、１／２程度の容量とする。

［実装回路の構成例］
実装回路４０は、図１３に示すように、可変容量素子３０と、可変容量素子３０の第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に接続する外部配線２１とを備える。また、実装回路４０は、６つの第１バイアス抵抗Ｒ１と、５つの第２バイアス抵抗Ｒ２とを備える。

また、本実施形態の実装回路の構成例では、可変容量素子３０を実装回路４０に実装した際に、信号用外部端子１３が、一方の交流信号端子（ＡＣ１）及び対応する第１バイアス抵抗Ｒ１に接続される。さらに、本実施形態では、可変容量素子３０の全ての補正用外部端子が、外部配線２１を介して他方の交流信号端子（ＡＣ２）及び対応する第２バイアス抵抗Ｒ２に接続される。

本実施形態では、各第１バイアス抵抗Ｒ１は、可変容量素子３０の対応する外部端子（信号用外部端子１３、第１制御用外部端子１４、第１補正用外部端子１６又は第２補正用外部端子１７）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。また、各第２バイアス抵抗Ｒ２は、可変容量素子３０の対応する第２制御用外部端子１５と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。

［補正部の接続状態と容量の変化量との関係］
次に、第１補正用外部端子１６及び第２補正用外部端子１７間の接続状態（補正部３２の接続状態）と、可変容量素子３０全体の容量との関係を具体的に説明する。今、本実施形態の可変容量素子３０において、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９の各容量を「１０Ｃ」とする。また、第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１の各容量を「５Ｃ」とする。さらに、可変容量素子３０の容量は−１０％〜＋１０％の範囲でばらつく場合を考える。

この場合、高容量接続状態（第１補正コンデンサ部Ｃ４０及び第２補正コンデンサ部Ｃ４１が全て補正処理に寄与している状態）では、可変容量素子３０の容量は、上記バラツキ量を考慮すると、０．９０Ｃ〜１．１０Ｃの範囲の値となる。なお、高容量接続状態において、バラツキ量が０％の時には、可変容量素子３０の容量は、１．００Ｃとなる。

また、低容量接続状態（第１補正コンデンサ部Ｃ４０のみが補正処理に寄与している状態）では、可変容量素子３０の容量は、上記バラツキ量を考慮すると、０．８２Ｃ〜１．００Ｃの範囲の値となる。なお、低容量接続状態において、バラツキ量が０％の時には、可変容量素子１０の容量は、０．９１Ｃとなる。

ここで、本実施形態の可変容量素子３０における、上述した補正部３２の接続状態と容量の変化との間の関係を、下記表２にまとめて示す。

また、上記表２に示した補正部３２の接続状態とバラツキ量に対する容量の変化との関係をグラフにしたものを図１４に示す。なお、図１４に示す特性の横軸は可変容量素子３０の容量のバラツキ量であり、縦軸は可変容量素子３０の容量値（相対値）である。また、図１４中の一点鎖線の特性（白抜き四角印の特性）は、補正部３２の接続状態が低容量接続状態であるときの容量変化特性である。図１４中の破線の特性（白抜き三角印）は、補正部３２の接続状態が高容量接続状態であるときの容量変化特性である。図１４中の太実線及び破線矢印は、後述する容量バラツキの補正処理の様子を示すものである。

［容量バラツキの補正処理］
次に、実装回路４０における可変容量素子３０の容量バラツキの補正手法を、図１３、１４、及び１５を参照しながら説明する。なお、図１５は、容量バラツキの補正処理における、補正部３２の接続状態の変更工程の様子を示す図である。

なお、本実施形態の補正処理においても、上記第１の実施形態と同様に、予め、例えば、用途等を考慮して、必要とする可変容量素子３０の容量バラツキの範囲を決める。ここでは、一例として、補正後の可変容量素子３０の容量が、０．９０Ｃ以上１．００Ｃ未満の範囲で収まるように補正する例を説明する。

本実施形態では、可変容量素子３０を実装回路４０に実装した際に、図１３に示すように、第１補正用外部端子１６及び第２補正用外部端子１７が、外部配線２１を介して、他方の交流信号端子（ＡＣ２）及び対応する第１バイアス抵抗Ｒ１に接続された状態となる。すなわち、可変容量素子３０を実装回路４０に実装した際には、補正部３２の接続状態は、高容量接続状態となる。それゆえ、図１３に示す実装回路４０では、高容量接続状態から可変容量素子３０の容量バラツキの補正処理を開始する。

まず、図１３に示す高容量接続状態において、可変容量素子３０の容量を測定する。具体的には、第１補正用外部端子１６及び第２補正用外部端子１７のいずれかの外部端子の容量を測定する。次いで、測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１４中の破線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、高容量接続状態で測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値でない場合、補正部３２の接続状態を低容量接続状態に変更する。具体的には、図１５に示すように、第２補正用外部端子１７と、それに対応する第１バイアス抵抗Ｒ１及び他方の交流信号端子（ＡＣ２）とを繋ぐ部分の外部配線２１のパターンをカットする。

次いで、図１５に示すように、補正部３２の接続状態が低容量接続状態であるときの可変容量素子３０の容量を測定する。具体的には、第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１４中の一点鎖線の特性上において太実線で示す領域の容量である場合、補正処理を終了する。

一方、低容量接続状態で測定した容量が、０．９０Ｃ以上１．００Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子３０を、不良品として廃棄する。

本実施形態の実装回路４０では、このようにして、可変容量素子３０の容量バラツキを補正する。上述した実装回路４０では、実装後に、可変容量素子３０の容量バラツキを±１０％から、０％〜−５％に低減することができる。

上述のように、本実施形態においても、上記第１の実施形態と同様にして、可変容量素子３０の容量バラツキ（又は容量そのもの）を、実装回路上で補正（調整）することができる。それゆえ、本実施形態においても、上記第１の実施形態と同様の効果が得られる。

［変形例３］
上記第２の実施形態では、上記第１の実施形態で説明した第１の補正処理と同様に、補正用外部端子間を接続する外部配線２１のパターンをカットして容量バラツキを補正する例を説明したが、本開示はこれに限定されない。本実施形態においても、上記変形例１及び２で説明した第２及び第３の補正処理と同様に、外部配線２１をパターン接続することにより、容量バラツキを補正してもよい。

この場合には、実装回路の構成を、可変容量素子３０を実装回路に実装した際に、第１補正用外部端子１６及び第２補正用外部端子１７間の外部配線２１の配線パターンが、図１５に示すそれと同様となるような構成にする。すなわち、可変容量素子３０を実装回路に実装した際に、補正部３２の接続状態が、低容量接続状態となるように、実装回路を構成にする。そして、このような構成の実装回路では、補正部３２の接続状態を低容量接続状態から高容量接続状態に変更して（第１補正用外部端子１６及び第２補正用外部端子１７間を外部配線２１により接続して）、可変容量素子３０の容量バラツキを補正する。

＜４．第３の実施形態：直列型の可変容量素子の第３の構成例＞
上述した第１及び第２の実施形態では、複数の補正コンデンサ部を並列接続することにより補正部を構成する例を説明したが、本開示はこれに限定されない。本開示では、複数の補正コンデンサ部を直列接続して補正部を構成してもよい（図２（ａ）参照）。第３の実施形態では、その一例を説明する。

［可変容量素子の構成］
図１６に、本開示の第３の実施形態に係る可変容量素子の概略構成を示す。なお、図１６に示す可変容量素子５０において、図３に示す可変容量素子１０と同様の構成には同じ符号を付して示し、それらの構成の説明は省略する。

本実施形態の可変容量素子５０は、コンデンサ本体部１１（素子本体部）と、該コンデンサ本体部１１と直列に接続された補正部５２とを備える。また、可変容量素子５０は、信号用外部端子１３（第１信号用外部端子）と、４つの第１制御用外部端子１４（制御用外部端子）と、４つの第２制御用外部端子１５（制御用外部端子）とを備える。さらに、可変容量素子５０は、３つの補正用外部端子（第１補正用外部端子１６〜第３補正用外部端子１８：容量補正用外部端子及び第２信号用外部端子）を備える。図１６と、図３との比較から明らかなように、本実施形態の可変容量素子５０は、上記第１の実施形態の可変容量素子１０において補正部の構成を変えた構成である。それゆえ、ここでは、補正部５２の構成についてのみ説明する。

補正部５２は、３つの補正用の可変容量コンデンサ（第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３：第２の可変コンデンサ部）を備える。なお、本実施形態では、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３は直列接続される。

また、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３からなる直列回路の第１補正コンデンサ部Ｃ５１側の端部は、コンデンサ本体部１１の第８可変コンデンサ部Ｃ８に接続される。さらに、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３からなる直列回路の第３補正コンデンサ部Ｃ５３側の端部は、第１補正用外部端子１６に接続される。また、第２補正コンデンサ部Ｃ５２及び第３補正コンデンサ部Ｃ５３間の接続点は、第２補正用外部端子１７に接続される。そして、第１補正コンデンサ部Ｃ５１及び第２補正コンデンサ部Ｃ５２間の接続点は、第３補正用外部端子１８に接続される。

なお、本実施形態では、上記各種実施形態と同様に、コンデンサ本体部１１内部の各可変コンデンサ部を構成する誘電体層（第１誘電体層）と、補正部５２内部の各補正コンデンサ部を構成する誘電体層（第２誘電体層）とを同じ強誘電体材料で形成する。なお、各誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。そして、本実施形態では、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８（第１の可変コンデンサ部）と、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３とを積層して可変容量素子５０を構成する。さらに、本実施形態では、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８及び第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３の各容量は互いに同じとする。

［実装回路の構成例］
図１７に、図１６に示した第３の実施形態に係る可変容量素子５０を外部のシステムの回路基板等に実装した際の実装回路の概略構成を示す。なお、図１７には、説明を簡略化するため、可変容量素子５０の各外部端子と接続される回路部分のみを示す。また、図１７に示す実装回路６０において、図４に示す実装回路２０と同様の構成には同じ符号を付して示し、それらの構成の説明は省略する。

実装回路６０は、可変容量素子５０と、選択部６１と、６つの第１バイアス抵抗Ｒ１と、６つの第２バイアス抵抗Ｒ２とを備える。また、実装回路６０は、可変容量素子５０の第１補正用外部端子１６及び対応する第２バイアス抵抗Ｒ２間の接続点と選択部６１の第１選択端子６１ａとを接続する第１外部配線６２を備える。実装回路６０は、第２補正用外部端子１７及び第１バイアス抵抗Ｒ１間の接続点と選択部６１の第２選択端子６１ｂとを接続する第２外部配線６３を備える。さらに、実装回路６０は、第３補正用外部端子１８及び第２バイアス抵抗Ｒ２間の接続点と選択部６１の第３選択端子６１ｃとを接続する第３外部配線６４を備える。

また、本実施形態の実装回路６０では、可変容量素子５０を実装回路６０に実装した際に、信号用外部端子１３が、一方の交流信号端子（ＡＣ１）及び対応する第１バイアス抵抗Ｒ１に接続される。さらに、本実施形態では、第１補正用外部端子１６〜第３補正用外部端子１８のいずれかが、外部配線を介して他方の交流信号端子（ＡＣ２）及び対応するバイアス抵抗に接続される。

本実施形態では、各第１バイアス抵抗Ｒ１は、可変容量素子５０の対応する外部端子（信号用外部端子１３、第１制御用外部端子１４及び第２補正用外部端子１７のいずれか）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。また、各第２バイアス抵抗Ｒ２は、可変容量素子５０の対応する外部端子（第２制御用外部端子１５、第１補正用外部端子１６及び第３補正用外部端子１８のいずれか）と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。なお、各バイアス抵抗は、上記第１の実施形態のそれと同様に構成することができる。

なお、選択部６１は、補正部５２内の補正コンデンサ部の接続状態を変更する回路部であり、例えば実装回路６０の基板に設けられたランドパターンや切替スイッチなどにより構成することができる。また、選択部６１は、後述するように、可変容量素子５０の容量バラツキの補正処理時に、第１選択端子６１ａ〜第３選択端子６１ｃ間の接続状態を変えて、補正部５２内の補正コンデンサ部の接続状態を変更する。

［補正部の接続状態と容量の変化量との関係］
次に、第１補正用外部端子１６〜第３補正用外部端子１８間の接続状態（補正部５２の接続状態）と、可変容量素子５０全体の容量との関係を具体的に説明する。今、本実施形態の可変容量素子５０において、第１可変コンデンサ部Ｃ１〜第８可変コンデンサ部Ｃ８及び第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３の各容量を「１０Ｃ」とする。また、可変容量素子５０の容量は−１０％〜＋１０％の範囲でばらつく場合を考える。

この場合、低容量接続状態（第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３の全てが補正処理に寄与している状態）では、可変容量素子５０の容量は、上記バラツキ量を考慮すると、０．８２Ｃ〜１．００Ｃの範囲の値となる。なお、低容量接続状態において、バラツキ量が０％の時には、可変容量素子５０の容量は、０．９１Ｃとなる。

また、中容量接続状態（第１補正コンデンサ部Ｃ５１及び第２補正コンデンサ部Ｃ５２が補正処理に寄与している状態）では、可変容量素子５０の容量は、上記バラツキ量を考慮すると、０．９０Ｃ〜１．１０Ｃの範囲の値となる。なお、中容量接続状態において、バラツキ量が０％の時には、可変容量素子５０の容量は、１．００Ｃとなる。

さらに、高容量接続状態（第１補正コンデンサ部Ｃ５１のみが補正処理に寄与している状態）では、可変容量素子５０の容量は、上記バラツキ量を考慮すると、１．００Ｃ〜１．２２Ｃ範囲の値となる。なお、高容量接続状態において、バラツキ量が０％の時には、可変容量素子５０の容量は、１．１１Ｃとなる。

ここで、本実施形態の可変容量素子５０における、上述した補正部５２の接続状態と容量の変化との間の関係を、下記表３にまとめて示す。

また、上記表３に示した補正部５２の接続状態とバラツキ量に対する容量の変化との関係をグラフにしたものを図１８及び１９に示す。なお、図１８及び１９に示す特性の横軸は可変容量素子５０の容量のバラツキ量であり、縦軸は可変容量素子５０の容量値（相対値）である。また、図１８及び１９中の一点鎖線の特性（白抜き四角印の特性）は、補正部５２の接続状態が低容量接続状態であるときの容量変化特性である。図１８及び１９中の破線の特性（白抜き三角印）は、補正部５２の接続状態が中容量接続状態であるときの容量変化特性である。そして、図１８及び１９中の点線の特性（バツ印）は、補正部５２の接続状態が高容量接続状態であるときの容量変化特性である。なお、図１８中の太実線及び破線矢印は、後述の容量バラツキの第１の補正処理の様子を示すものであり、図１９中の太実線及び破線矢印は、後述の容量バラツキの第２の補正処理の様子を示すものである。

［容量バラツキの第１の補正処理］
次に、実装回路６０における可変容量素子５０の容量バラツキの第１の補正手法を、図１７及び１８を参照しながら説明する。なお、この第１の補正処理においても、上記各種実施形態と同様に、予め、例えば、用途等を考慮して、必要とする可変容量素子５０の容量バラツキの範囲を決める。ここでは、一例として、補正後の可変容量素子５０の容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲で収まるように補正する例を説明する。

なお、本実施形態では、可変容量素子５０が実装回路６０に実装された際に、選択部６１の第１選択端子６１ａ〜第３選択端子６１ｃが互いに接続されていない状態とする。この場合、補正部５２内の第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３の全てが可変容量素子５０全体の容量値に寄与する状態となり、補正部５１の接続状態は、低容量接続状態となる。

第１の補正処理では、まず、可変容量素子５０の第３補正用外部端子１８の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１８中の点線の特性上において太実線で示す領域の容量である場合、選択部６１の第３選択端子６１ｃと第１選択端子６１ａとを接続する。すなわち、可変容量素子５０の第１補正用外部端子１６及び第３補正用外部端子１８間を電気的に短絡する。そして、この場合には、選択部６１の第３選択端子６１ｃと第１選択端子６１ａとを接続した状態で補正処理を終了する。

一方、測定した第３補正用外部端子１８の容量が０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合、可変容量素子５０の第２補正用外部端子１７の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１８中の破線の特性上において太実線で示す領域の容量である場合、選択部６１の第２選択端子６１ｂと第１選択端子６１ａとを接続する。すなわち、可変容量素子５０の第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に短絡する。そして、この場合には、選択部６１の第２選択端子６１ｂと第１選択端子６１ａとを接続した状態で補正処理を終了する。

一方、測定した第２補正用外部端子１７の容量が０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合、可変容量素子５０の第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１８中の一点鎖線の特性上において太実線で示す領域の容量である場合、選択部６１の各選択端子を互いに接続せずに、補正処理を終了する。

なお、測定した可変容量素子５０の第１補正用外部端子１６の容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子５０を、不良品として廃棄する。本実施形態の第１の補正処理では、このようにして、可変容量素子５０の容量バラツキを補正する。

［容量バラツキの第２の補正処理］
上記第１の補正処理では、第３補正用外部端子１８、第２補正用外部端子１７及び第１補正用外部端子１６の順で可変容量素子５０の容量を測定する例を説明したが、本開示はこれに限定されない。第２の補正処理では、第１補正用外部端子１６、第２補正用外部端子１７及び第３補正用外部端子１８の順で可変容量素子５０の容量を測定する例を説明する。

実装回路６０における可変容量素子５０の容量バラツキの第２の補正処理を、図１７及び１９を参照しながら説明する。なお、この第２の補正処理においても、上記各種実施形態と同様に、予め、例えば、用途等を考慮して、必要とする可変容量素子５０の容量バラツキの範囲を決める。ここでは、一例として、上記第１の補正処理と同様に、補正後の可変容量素子５０の容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲で収まるように補正する例を説明する。

第２の補正処理では、まず、可変容量素子５０の第１補正用外部端子１６の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１９中の一点鎖線の特性上において太実線で示す領域の容量である場合、選択部６１の各選択端子を互いに接続せずに、補正処理を終了する。

一方、測定した第１補正用外部端子１６の容量が０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合、可変容量素子５０の第２補正用外部端子１７の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１９中の破線の特性上において太実線で示す領域の容量である場合、選択部６１の第２選択端子６１ｂと第１選択端子６１ａとを接続する。すなわち、可変容量素子５０の第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に短絡する。そして、この場合には、選択部６１の第２選択端子６１ｂと第１選択端子６１ａとを接続した状態で補正処理を終了する。

一方、測定した第２補正用外部端子１７の容量が０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合、可変容量素子５０の第３補正用外部端子１８の容量を測定する。次いで、測定した容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値である場合、すなわち、測定した容量が、図１９中の点線の特性上において太実線で示す領域の容量である場合、選択部６１の第３選択端子６１ｃと第１選択端子６１ａとを接続する。すなわち、可変容量素子５０の第１補正用外部端子１６及び第３補正用外部端子１８間を電気的に短絡する。そして、この場合には、選択部６１の第３選択端子６１ｃと第１選択端子６１ａとを接続した状態で補正処理を終了する。

なお、測定した可変容量素子５０の第３補正用外部端子１８の容量が、０．９４Ｃ以上１．０５Ｃ未満の範囲内の値でない場合には、補正処理を行った可変容量素子５０を、不良品として廃棄する。本実施形態の第２の補正処理では、このようにして、可変容量素子５０の容量バラツキを補正する。

上述のように、本実施形態においても、上記第１及び第２の実施形態と同様に、実装後に、可変容量素子５０の容量バラツキの範囲を所望の範囲に低減することができる。すなわち、本実施形態においても、可変容量素子５０の容量バラツキ（又は容量そのもの）を、実装回路上で補正（調整）することができる。それゆえ、本実施形態においても、上記第１の実施形態と同様の効果が得られる。

なお、本実施形態では、補正部５２の接続状態により、可変容量素子５０全体の容量に寄与する直列接続されたコンデンサ部の数が変わる。すなわち、本実施形態では、補正部５２の接続状態により、可変容量素子５０の耐圧が変化する。それゆえ、本実施形態では、補正部５２内の補正コンデンサ部の接続状態と、耐圧との関係を考慮して、補正コンデンサ部の数（容量の可変段数）や各補正コンデンサ部の容量、及び、コンデンサ本体部１１の構成等が適宜設定される。

また、上述した容量バラツキの第１及び第２の補正処理では、可変容量素子５０の各補正用外部端子を順次測定する例を説明したが、本開示はこれに限定されない。可変容量素子５０の全ての補正用外部端子の容量を同時に測定し、その測定結果に基づいて、第１選択端子６１ａ〜第３選択端子６１ｃ間の適切な接続状態を選択し、可変容量素子５０の容量バラツキを補正してもよい。

［変形例４］
上記第３の実施形態では、３つの補正コンデンサ部を直列接続して補正部５２を構成し、可変容量素子５０の容量を３段階で補正可能な構成例を説明した。しかしながら、本開示はこれに限定されず、補正部に設ける補正コンデンサ部の数（容量の可変段数）及び各コンデンサ部の容量は、例えば、必要とする容量の補正幅、可変容量素子全体の容量等を考慮して適宜設定することができる。変形例４では、２つの補正コンデンサ部を直列接続して補正部を構成した可変容量素子及びそれが実装された実装回路の構成例を示す。

（１）可変容量素子の構成
図２０に、変形例４に係る可変容量素子７０の概略構成、及び、それが実装された実装回路８０の概略構成を示す。なお、図２０には、説明を簡略化するため、可変容量素子７０の各外部端子と接続される回路部分のみを示す。また、図２０に示すこの例の実装回路８０において、図１７に示す上記第３の実施形態の実装回路６０と同様の構成には同じ符号を付して示し、それらの構成の説明は省略する。

可変容量素子７０は、コンデンサ本体部３１（素子本体部）と、該コンデンサ本体部３１と直列に接続された補正部７２とを備える。また、可変容量素子７０は、信号用外部端子１３（第１信号用外部端子）と、４つの第１制御用外部端子１４（制御用外部端子）と、５つの第２制御用外部端子１５（制御用外部端子）とを備える。さらに、可変容量素子７０は、２つの補正用外部端子（第１補正用外部端子１６及び第２補正用外部端子１７：容量補正用外部端子及び第２信号用外部端子）を備える。

コンデンサ本体部３１は、９つの可変容量コンデンサ（第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９）を備え、上記第２の実施形態（図１３）の可変容量素子３０のそれと同様の構成を有する。

補正部７２は、２つの補正用の可変容量コンデンサ（第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２）を備える。なお、本実施形態では、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２は直列接続される。

また、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２からなる直列回路の第１補正コンデンサ部Ｃ７１側の端部は、コンデンサ本体部３１の第９可変コンデンサ部Ｃ３９に接続される。さらに、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２からなる直列回路の第２補正コンデンサ部Ｃ７２側の端部は、第１補正用外部端子１６に接続される。そして、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２の接続点は、第２補正用外部端子１７に接続される。

なお、図２０には示さないが、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２は、２つの誘電体層（第２誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。また、各補正コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

また、この例では、コンデンサ本体部３１内部の各可変コンデンサ部を構成する誘電体層（第１誘電体層）と、補正部７２内部の各補正コンデンサ部を構成する誘電体層（第２誘電体層）とを同じ強誘電体材料で形成する。そして、この例では、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９と、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２とを積層して可変容量素子７０を構成する。さらに、この例では、第１可変コンデンサ部Ｃ３１〜第９可変コンデンサ部Ｃ３９、第１補正コンデンサ部Ｃ７１及び第２補正コンデンサ部Ｃ７２の各容量は互いに同じとする。

（２）実装回路の構成例
実装回路８０は、可変容量素子７０と、選択部８１とを備える。また、実装回路８０は、可変容量素子７０の第１補正用外部端子１６及び選択部８１間を電気的に接続する第１外部配線８２と、可変容量素子７０の第２補正用外部端子１７及び選択部８１間を電気的に接続する第２外部配線８３とを備える。さらに、実装回路８０は、６つの第１バイアス抵抗Ｒ１と、６つの第２バイアス抵抗Ｒ２とを備える。

なお、各第１バイアス抵抗Ｒ１は、可変容量素子７０の対応する外部端子（信号用外部端子１３、第１制御用外部端子１４及び第２補正用外部端子１７のいずれか）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。また、各第２バイアス抵抗Ｒ２は、可変容量素子７０の対応する外部端子（第２制御用外部端子１５及び第１補正用外部端子１６のいずれか）と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。なお、各バイアス抵抗は、上記第１の実施形態のそれと同様に構成することができる。

また、実装回路８０では、第１外部配線８２は、図２０に示すように、第１補正用外部端子１６及び対応する第２バイアス抵抗Ｒ２間の接続点と選択部８１の第１選択端子８１ａとを接続する。一方、第２外部配線８３は、第２補正用外部端子１７及び対応する第１バイアス抵抗Ｒ１間の接続点と選択部８１の第２選択端子８１ｂとを接続する。なお、選択部８１は、補正部７２内の補正コンデンサ部の接続状態を変更する回路部である。具体的には、選択部８１は、可変容量素子７０の容量バラツキの補正処理時に、第１選択端子８１ａ及び第２選択端子８１ｂ間の接続状態を変えて、補正部７２内の補正コンデンサ部の接続状態を変更する。

上記構成の実装回路８０においても、上記第３の実施形態と同様にして、実装後には、選択部８１により、可変容量素子７０の容量バラツキの範囲を所望の範囲に低減することができる。すなわち、この例においても、可変容量素子７０の容量バラツキ（又は容量そのもの）を、実装回路上で補正（調整）することができ、上記第１の実施形態と同様の効果が得られる。

［変形例５］
上記第３の実施形態では、実装回路に設けられた選択部により、補正部の接続状態を変更し、可変容量素子の容量バラツキを補正する例を説明したが、本開示はこれに限定されない。例えば、上記第１及び第２の実施形態と同様に、複数の補正用外部端子間の外部配線のパターンをカットしたり、接続したりして、可変容量素子の容量バラツキを補正してもよい。変形例５では、その一例を説明する。

（１）変形例５−１
図２１に、この例における可変容量素子５０、及び、それが実装された実装回路の第１の構成例（変形例５−１）を示す。また、図２１に示すこの例の実装回路９０において、図１７に示す上記第３の実施形態の実装回路６０と同様の構成には同じ符号を付して示す。なお、図２１と図１７との比較から明らかなように、この例の可変容量素子５０の構成は、上記第３の実施形態のそれと同様の構成であるので、ここでは、可変容量素子５０の構成の説明は省略する。

この例の実装回路９０は、可変容量素子５０と、５つの第１バイアス抵抗Ｒ１と、５つの第２バイアス抵抗Ｒ２とを備える。

なお、各第１バイアス抵抗Ｒ１は、可変容量素子５０の対応する外部端子（信号用外部端子１３及び第１制御用外部端子１４のいずれか）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。また、各第２バイアス抵抗Ｒ２は、可変容量素子５０の対応する外部端子（第２制御用外部端子１５、第１補正用外部端子１６及び第３補正用外部端子１８のいずれか）と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。なお、各バイアス抵抗は、上記第１の実施形態のそれと同様に構成することができる。

さらに、実装回路９０は、図２１に示すように、可変容量素子５０の第１補正用外部端子１６〜第３補正用外部端子１８間を短絡するとともに、各補正用外部端子と、対応する第２バイアス抵抗Ｒ２との間を電気的に接続する外部配線９１を備える。すなわち、この例の実装回路９０では、上記第１の実施形態と同様に、可変容量素子５０を実装回路９０に実装した際には、第１補正用外部端子１６〜第３補正用外部端子１８が、外部配線９１で互いに接続された状態（高容量接続状態）となる。

そして、この例の実装回路９０では、上記第１の実施形態（上記第１の補正処理）と同様にして、各補正用外部端子の容量を測定しながら、外部配線９１の配線パターンを適宜カットすることにより、可変容量素子５０の容量バラツキを補正する。

より具体的に説明すると、まず、図２１に示す接続状態では、第２補正コンデンサ部Ｃ５２の両端子及び第３コンデンサ部Ｃ５３の両端子は交流的にも直流的にも同電位であるので、この２つの補正コンデンサ部は容量素子として動作しない。それゆえ、図２１に示す接続状態では、補正部５２内では、第１補正コンデンサ部Ｃ５１のみが容量素子として作用するので、可変容量素子５０の容量は最大（高容量接続状態）となる。しかしながら、第３補正用外部端子１８と、対応する第２バイアス抵抗Ｒ２と繋ぐ外部配線９１の配線パターンをカットすると、補正部５２内では、第１補正コンデンサ部Ｃ５１及び第２補正コンデンサ部Ｃ５２が容量素子として作用する（中容量接続状態）。そして、中容量接続状態では、第３コンデンサ部Ｃ５３のみが容量素子として動作しない。

このような場合、第１補正コンデンサ部Ｃ５１及び第２補正コンデンサ部Ｃ５２を直列接続したコンデンサの合成容量が補正部５２での可変容量として作用する。なお、この際、各補正コンデンサ部に実際に印加される制御電圧は、コンデンサ本体部１１内の各可変コンデンサ部に印加される制御電圧の１／２となる。すなわち、この例の構成では、補正部５２での補正容量値及びバイアス依存性（容量変化）は、図１７に示す上記第３の実施形態のそれらとは異なる。

さらに、第２補正用外部端子１７と、対応する第２バイアス抵抗Ｒ２と繋ぐ外部配線９１の配線パターンをカットすると、補正部５２内では、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３が容量素子として作用する（低容量接続状態）。この場合、第１補正コンデンサ部Ｃ５１〜第３補正コンデンサ部Ｃ５３を直列接続したコンデンサの合成容量が補正部５２での可変容量として作用する。なお、この際、各補正コンデンサ部に実際に印加される制御電圧は、コンデンサ本体部１１内の各可変コンデンサ部に印加される制御電圧の１／３となる。

上述のように、この例の構成では、外部配線９１の配線パターンをカットすることにより、可変容量素子５０の容量を補正する場合、補正部５２内において容量素子として作用させる補正コンデンサ部の段数により補正容量値が変化する。また、この例の構成では、補正部５２内において容量素子として作用させる補正コンデンサ部の段数を増やすことにより補正部５２での補正容量の可変幅が小さくなる。しかしながら、変形例５−１においても、可変容量素子５０の初期容量を補正部５２の接続状態を変更することにより補正することができるので、上記第１の実施形態と同様の効果が得られる。

（２）変形例５−２
図２２に、この例における可変容量素子５０、及び、それが実装された実装回路の第２の構成例（変形例５−２）を示す。なお、図２２に示す変形例５−２の実装回路９５において、図２１に示す上記変形例５−１の実装回路９０と同様の構成には同じ符号を付して示す。

図２１と図２２との比較から明らかなように、この例では、可変容量素子５０を実装回路９５に実装した際の外部配線９１の配線パターンが、上記変形例５−１のそれと異なる。それゆえ、ここでは、外部配線９１の配線パターンについてのみ説明する。

この例では、可変容量素子５０を実装回路９５に実装した際、可変容量素子５０の第１補正用外部端子１６のみが、外部配線９１を介して対応する第２バイアス抵抗Ｒ２及び他方の交流信号端子（ＡＣ２）に接続された構成となる。すなわち、この例の実装回路９５では、可変容量素子５０が実装回路９５に実装された際には、補正部５２内の補正コンデンサ部の接続状態は低容量接続状態となる。

この例の実装回路９５では、上記変形例１（上記第２の補正処理）と同様にして、各補正用外部端子の容量を測定しながら、外部配線９１で適宜、複数の補正用外部端子間を接続して（パターン接続して）、可変容量素子５０の容量バラツキを補正する。

なお、この場合、外部配線９１の配線パターンを変更することにより、補正部５２内で容量素子として作用する補正コンデンサ部の段数が変化する。それゆえ、この例においても、上記変形例５−１と同様に、補正部５２での補正容量値及びバイアス依存性（容量変化）は、図１７に示す上記第３の実施形態のそれらとは異なる。しかしながら、変形例５−２においても、可変容量素子５０の初期容量を補正部５２の接続状態を変更することにより補正することができるので、上記第１の実施形態と同様の効果が得られる。

なお、上記第３の実施形態では、可変容量素子５０の補正部５２内の各補正コンデンサ部の両端子にバイアス抵抗が接続された構成であるので、補正部５２内の補正コンデンサ部の接続状態に関係なく、各補正コンデンサ部に印加される制御電圧は一定である。すなわち、上記第３の実施形態では、補正部５２内の補正コンデンサ部の接続状態に関係なく、各補正コンデンサ部の容量の可変量は一定になる。

それに対して、上記変形例５では、補正部５２内の複数の補正コンデンサ部からなる直列回路の両端にのみバイアス抵抗を接続する構成であるので、補正部５２内の補正コンデンサ部の接続状態に応じて、各補正コンデンサ部に印加される制御電圧が変化する。すなわち、上記変形例５では、補正部５２内の補正コンデンサ部の接続状態に応じて、各補正コンデンサ部の容量の可変量が異なる。それゆえ、上記変形例５では、補正部５２内の補正コンデンサ部の接続状態と、各補正コンデンサ部の容量の可変量との関係を考慮して、補正コンデンサ部の数や各補正コンデンサ部の容量、及び、コンデンサ本体部１１の構成等が適宜設定される。

＜５．第４の実施形態：並列型の可変容量素子の構成例＞
第４の実施形態では、可変容量素子のコンデンサ本体部と補正部とを並列接続する構成例について説明する（図１（ｂ）参照）。

［可変容量素子の構成］
図２３に、第４の実施形態に係る可変容量素子１００の概略構成、及び、それが実装された実装回路１１０の概略構成を示す。なお、図２３には、説明を簡略化するため、可変容量素子１００の各外部端子と接続される回路部分のみを示す。また、図２３に示す本実施形態の可変容量素子１００及び実装回路１１０において、図４に示す上記第１の実施形態の可変容量素子１０及び実装回路２０と同様の構成には同じ符号を付して示し、それらの構成の説明は省略する。

可変容量素子１００は、コンデンサ本体部１０１（素子本体部）と、補正部１０２とを備える。また、可変容量素子１００は、信号用外部端子１３（第１信号用外部端子）と、２つの第２制御用外部端子１５と、第１補正用外部端子１６（第２信号用外部端子）と、第２補正用外部端子１７（容量補正用外部端子）とを備える。

コンデンサ本体部１０１は、２つの可変容量コンデンサ（第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２：第１の可変コンデンサ部）を備える。なお、第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２は、直列に接続される。また、第１可変コンデンサ部Ｃ９１と第２可変コンデンサ部Ｃ９２との接続点は、対応する第２制御用外部端子１５に接続される。

さらに、２つの可変コンデンサ部からなる直列回路の第１可変コンデンサ部Ｃ９１側の端部が信号用外部端子１３に接続され、該直列回路の第２可変コンデンサ部Ｃ９２側の端部が第１補正用外部端子１６に接続される。なお、複数の可変コンデンサ部間、並びに、可変コンデンサ部及び対応する外部端子間の接続は、内部配線により行われる。

補正部１０２は、２つの補正用の可変容量コンデンサ（第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４：第２の可変コンデンサ部）を備える。なお、本実施形態では、第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４は直列に接続される。

また、第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４の接続点は、対応する第２制御用外部端子１５に接続される。さらに、２つの補正コンデンサ部からなる直列回路の第１補正コンデンサ部Ｃ９３側の端部が信号用外部端子１３に接続され、該直列回路の第２補正コンデンサ部Ｃ９４側の端部が第２補正用外部端子１７に接続される。なお、複数の可変コンデンサ部間、並びに、可変コンデンサ部及び対応する外部端子間の接続は、内部配線により行われる。

なお、図２３には示さないが、第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２は、２つの誘電体層（第１誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。また、各可変コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。

また、第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４は、２つの誘電体層（第２誘電体層）が、電極層を間に挟んで積層された積層型コンデンサで構成される。なお、各補正コンデンサ部を構成する誘電体層は、その製法に応じて、一つの誘電体膜で構成してもよいし、複数の誘電体膜を積層して構成してもよい。さらに、本実施形態では、コンデンサ本体部１０１内部の各可変コンデンサ部を構成する誘電体層と、補正部１０２内部の各補正コンデンサ部を構成する誘電体層とを同じ強誘電体材料で形成する。

そして、本実施形態では、第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２と、第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４とを積層して可変容量素子１００を構成する。さらに、本実施形態では、第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２の各容量は互いに同じとする。また、第１補正コンデンサ部Ｃ９３及び第２補正コンデンサ部Ｃ９４の各容量は、第１可変コンデンサ部Ｃ９１及び第２可変コンデンサ部Ｃ９２の各容量より小さくし、例えば、１／１０程度の容量とすることができる。

なお、補正部１０２に設ける補正コンデンサ部の数及び各補正コンデンサ部の容量は、例えば、必要とする容量の補正幅、可変容量素子全体の容量等を考慮して適宜設定することができる。

［実装回路の構成例］
本実施形態の実装回路１１０は、図２３に示すように、可変容量素子１００と、可変容量素子１００の第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に接続する外部配線１１１とを備える。また、実装回路１１０は、２つの第１バイアス抵抗Ｒ１と、２つの第２バイアス抵抗Ｒ２とを備える。

本実施形態の実装回路１１０では、可変容量素子１００を実装回路１１０に実装した際に、信号用外部端子１３が、一方の交流信号端子（ＡＣ１）及び対応する第１バイアス抵抗Ｒ１に接続される。さらに、この際、第１補正用外部端子１６及び第２補正用外部端子１７の両方が、外部配線１１１を介して他方の交流信号端子（ＡＣ２）及び対応する第１バイアス抵抗Ｒ１に接続される。

各第１バイアス抵抗Ｒ１は、可変容量素子１００の対応する外部端子（信号用外部端子１３、第１補正用外部端子１６及び第２補正用外部端子１７のいずれか）と、制御電圧用電源の一方の出力端子（ＤＣ１）との間に設けられる。一方、各第２バイアス抵抗Ｒ２は、可変容量素子１００の対応する第２制御用外部端子１５と、制御電圧用電源の他方の出力端子（ＤＣ２）との間に設けられる。

本実施形態では、図２３に示すように、可変容量素子１００を実装回路１１０に実装した際には、第１補正用外部端子１６及び第２補正用外部端子１７が、外部配線１１１を介して第１バイアス抵抗Ｒ１及び他方の交流信号端子（ＡＣ２）に接続された状態となる。それゆえ、本実施形態では、可変容量素子１００が実装回路１１０に実装された際には、実装回路１１０は、高容量接続状態となる。

［容量バラツキの補正処理］
本実施形態の実装回路１１０における容量バラツキの補正処理は、次のようにして行われる。まず、図２３に示す高容量接続状態において、第１補正用外部端子１６及び第２補正用外部端子１７の一方の端子の容量を測定する。そして、測定した容量が所定の容量バラツキの範囲内の値である場合には、図２３に示す高容量接続状態を維持して補正処理を終了する。

一方、測定した容量が所定の容量バラツキの範囲内の値でない場合には、第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に接続する外部配線１１１の配線パターン部をカットし、可変容量素子１００の接続状態を低容量接続状態に変更する。次いで、第１補正用外部端子１６の容量を測定する。

そして、測定した容量が所定の容量バラツキの範囲内の値である場合には、低容量接続状態を維持して補正処理を終了する。なお、低容量接続状態において測定した可変容量素子１００の第１補正用外部端子１６の容量が、所定の容量バラツキの範囲内の値でない場合には、補正処理を行った可変容量素子１００を、不良品として廃棄する。本実施形態では、このようにして、可変容量素子１００の容量バラツキを補正する。

上述のように、本実施形態においても、各補正用外部端子の容量を測定しながら、外部配線１１１の配線パターンを適宜カットすることにより、可変容量素子１００の容量バラツキを補正することができる。それゆえ、本実施形態においても、上記第１の実施形態と同様の効果が得られる。

［変形例６］
（１）実装回路の構成
図２４に、変形例６に係る可変容量素子１００、及び、それが実装された実装回路の構成例を示す。なお、図２４に示すこの例の実装回路１１５において、図２３に示す上記第４の実施形態の実装回路１１０と同様の構成には同じ符号を付して示す。

図２４と図２３との比較から明らかなように、この例では、可変容量素子１００を実装回路１１５に実装した際の外部配線１１１の配線パターンが、上記第４の実施形態のそれと異なる。それゆえ、ここでは、外部配線１１１の配線パターンについてのみ説明する。

この例では、可変容量素子１００が実装回路１１５に実装された際に、可変容量素子１００の第１補正用外部端子１６のみが、外部配線１１１を介して対応する第１バイアス抵抗Ｒ１及び他方の交流信号端子（ＡＣ２）に接続された構成になる。すなわち、この例の実装回路１１５では、可変容量素子１００が実装回路１１５に実装した際には、実装回路１１５は、低容量接続状態となる。

（２）容量バラツキの補正処理
この例の実装回路１１５における容量バラツキの補正処理は、次のようにして行われる。まず、図２４に示す低容量接続状態において、第１補正用外部端子１６の容量を測定する。そして、測定した容量が所定の容量バラツキの範囲内の値である場合には、図２４に示す低容量接続状態を維持して補正処理を終了する。

一方、測定した容量が所定の容量バラツキの範囲内の値でない場合には、図２３に示すように、外部配線１１１で第１補正用外部端子１６及び第２補正用外部端子１７間を電気的に接続（パターン接続）し、可変容量素子１００の接続状態を高容量接続状態に変更する。

次いで、第１補正用外部端子１６又は第２補正用外部端子１７の容量を測定する。そして、測定した容量が所定の容量バラツキの範囲内の値である場合には、高容量接続状態を維持して補正処理を終了する。なお、高容量接続状態において測定した可変容量素子１００の容量が、所定の容量バラツキの範囲内の値でない場合には、補正処理を行った可変容量素子１００を、不良品として廃棄する。この例では、このようにして、可変容量素子１００の容量バラツキを補正する。

上述のように、変形例６では、各補正用外部端子の容量を測定しながら、複数の補正用外部端子間を外部配線１１１で適宜接続することにより、可変容量素子１００の容量バラツキを補正することができる。それゆえ、本実施形態においても、上記第１の実施形態と同様の効果が得られる。

［変形例７］
上記各種実施形態及び各種変形例では、複数の補正コンデンサ部で補正部を構成する例を説明したが、本開示はこれに限定されず、１つの補正コンデンサ部で補正部を構成してもよい。

なお、この場合、例えば、上記第１〜第３の実施形態（図４、１３、１７）で示した直列型の可変容量素子（実装回路）では、コンデンサ本体部の補正部側の端部に接続された制御用外部端子を補正用外部端子として利用する。より具体的には、上記第１及び第３の実施形態（図４及び図１７）では、コンデンサ本体部１１の第８可変コンデンサ部Ｃ８に接続された第１制御用外部端子１４を補正用外部端子として利用する。また、上記第２の実施形態（図１３）では、コンデンサ本体部３１の第９可変コンデンサ部Ｃ３９に接続された第２制御用外部端子１５を補正用外部端子として利用する。

また、上記第４の実施形態（図２３）で示した並列型の可変容量素子１００（実装回路１１０）において、補正部１０２を１つの補正コンデンサ部で構成した場合には、補正部１０２に接続された第２制御用外部端子１５を省略すればよい。

＜６．各種応用例＞
上記本開示に係る可変容量素子、及び、容量バラツキの補正処理の技術は、可変容量素子に直流の制御電圧を印加して、その容量を調整する必要のあるシステム及び装置（電子機器）であれば、任意のシステム及び装置に適用可能である。以下では、本開示の可変容量素子の各種応用例（適用例）について説明する。

［応用例１：通信装置］
まず、応用例１では、例えば非接触通信機能を備える情報処理端末等の通信装置に、上記各種実施形態及び各種変形例に係る可変容量素子を適用した例を説明する。

図２５に、応用例１に係る通信装置の概略回路構成を示す。なお、図２５では、説明を簡略化するため、通信装置２００の受信系（復調系）の回路部の構成のみを示す。信号の送信系（変調系）の回路部を含む他の構成は、従来の通信装置と同様に構成することができる。

通信装置２００は、受信部２０１と、信号処理部２０２と、制御部２０３とを備える。

受信部２０１は、共振アンテナ２１０（共振回路，受信アンテナ部，通信部）と、共振アンテナ２１０に直流の制御電圧Ｖｃを印加する電圧発生回路２１１と、コイル２１２とを有する。なお、この例の受信部２０１は、例えば外部のＲ／Ｗ装置（不図示）から非接触通信により送信される信号を共振アンテナ２１０で受信し、その受信信号を、信号処理部２０２に出力する。

共振アンテナ２１０は、共振コイル２１３と、共振コンデンサ２１４とを有する。共振コイル２１３は、例えばスパイラルコイル等の素子により構成される。また、共振コイル２１３の等価回路は、共振コイル２１３のインダクタンス成分２１３ａ（Ｌｓ）及び抵抗成分２１３ｂ（ｒｓ：数オーム程度）の直列回路で表される。

共振コンデンサ２１４は、容量Ｃｏの定容量コンデンサ２１５と、可変コンデンサ２１６と、可変コンデンサ２１６の両端子にそれぞれ接続された２個のバイアス除去用コンデンサ２１７とで構成される。そして、定容量コンデンサ２１５と、可変コンデンサ２１６及び２個のバイアス除去用コンデンサ２１７からなる直列回路とは、共振コイル２１３に並列接続される。

すなわち、この例の共振アンテナ２１０は、共振コンデンサ２１４の一部を可変コンデンサ２１６で構成したチューナブル共振アンテナである。また、この例の共振アンテナ２１０の共振周波数は、共振コイル２１３全体のインダクタンスＬ及び共振コンデンサ２１４全体の容量Ｃから、（ＬＣ）^１／２で計算される。なお、共振コイル２１３全体のインダクタンスＬは、例えば、スパイラルコイル（アンテナ）及びスパイラルコイル上に設けられた磁気シート（不図示）の特性により決定される。また、共振コンデンサ２１４全体の容量Ｃは、主に、定容量コンデンサ２１５の容量Ｃｏと、可変コンデンサ２１６の容量Ｃｖとで決定される。ただし、共振コイル２１３をスパイラルコイルで構成した場合には、その線間容量も考慮する。

また、可変コンデンサ２１６の両方の端子は、電圧発生回路２１１の２つの出力端子（ＤＣ１及びＤＣ２）にそれぞれ接続される。なお、この例では、可変コンデンサ２１６の一方の端子は、コイル２１２を介して、電圧発生回路２１１の一方の出力端子（ＤＣ１）に接続される。

可変コンデンサ２１６は、上記各種実施形態及び上記各種変形例のいずれかで説明した本開示に係る可変容量素子で構成される。なお、本開示に係る可変容量素子では、比誘電率の大きな強誘電体材料で形成され、その容量Ｃｖは、電圧発生回路２１１から印加される制御電圧Ｖｃ（電圧信号）に応じて変化する。具体的には、電圧発生回路２１１から制御電圧Ｖｃが印加されると、可変コンデンサ２１６の容量Ｃｖは低下する。それゆえ、制御電圧Ｖｃが印加されると、共振アンテナ２１０の共振周波数は高くなる。

コイル２１２は、可変コンデンサ２１６の一方の端子と電圧発生回路２１１の一方の出力端子（ＤＣ１）との間に設けられる。そして、この例では、コイル２１２及び可変コンデンサ２１６からなる回路がノイズフィルタとして作用するように、コイル２１２のインダクタンスＬｎが適宜設定される。

信号処理部２０２は、受信部２０１で受信した交流信号に対して所定の処理を施し、交流信号を復調する。

制御部２０３は、通信装置２００の動作全般を制御するための例えばＣＰＵ（Central Processing Unit）等の回路により構成される。また、この例では、ＣＰＵ（制御部２０３）から電圧発生回路２１１に入力される制御信号に基づいて、可変コンデンサ２１６に印加する制御電圧Ｖｃを調整して、受信部２０１（共振アンテナ２１０）の共振周波数を調整する。

［応用例２：通信システム］
次に、非接触通信で情報の送受信を行う通信システムに、上記各種実施形態及び各種変形例に係る可変容量素子を適用した例（応用例２）を説明する。

図２６に、応用例２に係る通信システムの概略ブロック構成を示す。なお、図２６には、説明を簡略化するため、非接触通信に関与する要部の構成のみを示す。また、図２６では、各回路ブロック間において情報の入出力に関する配線を実線矢印で示し、電力の供給に関する配線は、点線矢印で示す。

通信システム２２０は、送信装置２２１と、受信装置２２２とを備える。通信システム２２０では、送信装置２２１及び受信装置２２２間で非接触通信により情報の送受信を行う。なお、図２６に示す構成の通信システム２２０の例としては、例えば、Ｆｅｌｉｃａ(登録商標)に代表されるような非接触ＩＣカード規格と、近距離無線通信（ＮＦＣ：Near Field Communication）規格とを組み合わせた通信システムが挙げられる。以下、各装置の構成をより詳細に説明する。

（１）送信装置
送信装置２２１は、受信装置２２２に対して非接触でデータを読み書きするリーダライタ機能を有する装置である。送信装置２２１は、一次側アンテナ部（送信アンテナ部）２２３、可変インピーダンスマッチング部２２４、送信信号生成部２２５、変調回路２２６、復調回路２２７、送受信制御部２２８及び送信側システム制御部２２９を備える。さらに、送信装置２２１は、送信装置２２１の動作全般を制御するための制御部２３０を備える。

送信装置２２１内の各部間の電気的な接続関係は、次の通りである。一次側アンテナ部２２３は、可変インピーダンスマッチング部２２４に接続され、信号の入出力を行う。また、一次側アンテナ部２２３の一方の制御端子は、送受信制御部２２８に接続され、他方の制御端子は、制御部２３０に接続される。可変インピーダンスマッチング部２２４の入力端子は、送信信号生成部２２５の出力端子に接続され、可変インピーダンスマッチング部２２４の出力端子は、復調回路２２７の入力端子に接続される。また、可変インピーダンスマッチング部２２４の一方の制御端子は、送受信制御部２２８に接続され、他方の制御端子は、制御部２３０に接続される。

送信信号生成部２２５の入力端子は、変調回路２２６の出力端子に接続される。また、変調回路２２６の入力端子は、送信側システム制御部２２９の一方の出力端子に接続される。復調回路２２７の出力端子は、送信側システム制御部２２９の入力端子に接続される。また、送受信制御部２２８の一方の入力端子は、送信信号生成部２２５の出力端子に接続され、他方の入力端子は、送信側システム制御部２２９の他方の出力端子に接続される。

次に、送信装置２２１の各部の構成及び機能について説明する。一次側アンテナ部２２３は、上記応用例１（図２５）の受信部２０１（共振回路部）と同様の構成を有し、共振コイル及び共振コンデンサからなる共振回路（共振アンテナ２１０）と、共振コンデンサの容量を調整する電圧発生回路とを有する。一次側アンテナ部２２３は、共振回路により所望の周波数の送信信号を送信すると共に、後述する受信装置２２２からの応答信号を受信する。この際、共振回路の共振周波数が所望の周波数となるように、電圧発生回路が、共振コンデンサの容量を調整する。そして、この例では、一次側アンテナ部２２３に含まれる可変コンデンサ（不図示）に、上記各種実施形態及び各種変形例のいずれかで説明した可変容量素子を適用する。

可変インピーダンスマッチング部２２４は、送信信号生成部２２５と一次側アンテナ部２２３との間のインピーダンスの整合を取る回路である。なお、図２６には示さないが、可変インピーダンスマッチング部２２４は、可変コンデンサと、該可変コンデンサの容量を調整するための電圧発生回路を有する。この例では、電圧発生回路で可変コンデンサの容量を調整することにより、送信信号生成部２２５及び一次側アンテナ部２２３間のインピーダンスマッチングを実現する。なお、この例では、可変インピーダンスマッチング部２２４に含まれる可変コンデンサにも、上記各種実施形態及び各種変形例のいずれかで説明した可変容量素子を適用する。

送信信号生成部２２５は、変調回路２２６から入力された送信データにより所望の周波数（例えば１３．５６ＭＨｚ）のキャリア信号を変調し、該変調したキャリア信号を、可変インピーダンスマッチング部２２４を介して一次側アンテナ部２２３に出力する。

変調回路２２６は、送信側システム制御部２２９から入力された送信データを変調し、該変調した送信データを送信信号生成部２２５に出力する。

復調回路２２７は、一次側アンテナ部２２３で受信した応答信号を、可変インピーダンスマッチング部２２４を介して取得し、該応答信号を復調する。そして、復調回路２２７は、復調した応答データを送信側システム制御部２２９に出力する。

送受信制御部２２８は、送信信号生成部２２５から可変インピーダンスマッチング部２２４に送出されるキャリア信号の送信電圧、送信電流などの通信状態をモニタリングする。そして、送受信制御部２２８は、通信状態のモニタ結果に応じて、可変インピーダンスマッチング部２２４及び一次側アンテナ部２２３に制御信号を出力する。

送信側システム制御部２２９は、外部からの指令や内蔵するプログラムにしたがって、各種制御用のコントロール信号を生成し、該コントロール信号を変調回路２２６及び送受信制御部２２８に出力して、両回路部の動作を制御する。また、送信側システム制御部２２９は、コントロール信号（指令信号）に対応した送信データを生成し、該送信データを変調回路２２６に供給する。さらに、送信側システム制御部２２９は、復調回路２２７で復調された応答データに基づいて所定の処理を行う。

制御部２３０は、例えばＣＰＵ等の回路により構成される。ＣＰＵ（制御部２３０）の複数の出力端は、可変インピーダンスマッチング部２２４及び一次側アンテナ部２２３内の電圧発生回路の対応する入力端にそれぞれ接続される。そして、制御部２３０は、送受信制御部２２８から可変インピーダンスマッチング部２２４及び一次側アンテナ部２２３に入力される制御信号に出力する。この制御信号に基づいて、可変インピーダンスマッチング部２２４及び一次側アンテナ部２２３内に含まれる可変コンデンサに印加する制御電圧が調整される。また、この際、送信信号生成部２２５と一次側アンテナ部２２３との間のインピーダンスマッチング、及び、一次側アンテナ部２２３の共振周波数が最適になるように制御電圧が調整される。

なお、図２６に示す例では、送信装置２２１において、送受信制御部２２８、送信側システム制御部２２９及び制御部２３０（ＣＰＵ）をそれぞれ別個に設ける例を説明したが、本開示はこれに限定されない。制御部２３０が送受信制御部２２８及び送信側システム制御部２２９を含むような構成であってもよい。

（２）受信装置
次に、受信装置２２２について説明する。なお、図２６に示す例では、受信装置２２２を非接触ＩＣカード（データキャリア）で構成した例を示す。また、この例では、受信装置２２２が、自身の共振周波数を調整する機能を備える例を説明する。

受信装置２２２は、二次側アンテナ部（受信アンテナ部）２３１、整流部２３２、定電圧部２３３、受信制御部２３４、復調回路２３５、受信側システム制御部２３６、変調回路２３７、バッテリー２３８を備える。

受信装置２２２内の各部間の電気的な接続関係は、次の通りである。二次側アンテナ部２３１の出力端子は、整流部２３２の入力端子、受信制御部２３４の一方の入力端子及び復調回路２３５の入力端子に接続される。また、二次側アンテナ部２３１の入力端子は、変調回路２３７の出力端子に接続され、二次側アンテナ部２３１の制御端子は、受信制御部２３４の出力端子に接続される。整流部２３２の出力端子は、定電圧部２３３の入力端子に接続される。また、定電圧部２３３の出力端子は、受信制御部２３４、変調回路２３７及び復調回路２３５の各電源入力端子に接続される。

受信制御部２３４の他方の入力端子は、受信側システム制御部２３６の一方の出力端子に接続される。復調回路２３５の出力端子は、受信側システム制御部２３６の入力端子に接続される。また、変調回路２３７の入力端子は、受信側システム制御部２３６の他方の出力端子に接続される。そして、受信側システム制御部２３６の電源入力端子は、バッテリー２３８の出力端子に接続される。

次に、受信装置２２２の各部の構成及び機能について説明する。二次側アンテナ部２３１は、図示しないが、共振コイル及び共振コンデンサからなる共振回路を有し、共振コンデンサは、制御電圧を印加することにより容量が変化する可変コンデンサを含む。二次側アンテナ部２３１は、送信装置２２１（一次側アンテナ部２２３）と電磁結合により通信を行う部分であり、一次側アンテナ部２２３が発生する磁界を受け、送信装置２２１からの送信信号を受信する。この際、二次側アンテナ部２３１の共振周波数が所望の周波数となるように、可変コンデンサの容量が調整される。なお、この例では、二次側アンテナ部２３１に含まれる可変コンデンサに、上記各種実施形態及び各種変形例のいずれかで説明した可変容量素子を適用する。

整流部２３２は、例えば整流用ダイオードと整流用コンデンサとからなる半波整流回路で構成され、二次側アンテナ部２３１で受信した交流電力を直流電力に整流し、該整流した直流電力を定電圧部２３３に出力する。

定電圧部２３３は、整流部２３２から入力された電気信号（直流電力）に対して電圧変動（データ成分）の抑制処理及び安定化処理を施し、該処理された直流電力を受信制御部２３４に供給する。なお、整流部２３２及び定電圧部２３３を介して出力された直流電力は、受信装置２２２内のＩＣ（Integrated circuit）を動作させるための電源として使用される。

受信制御部２３４は、例えばＩＣ等で構成され、二次側アンテナ部２３１で受信される受信信号の大きさや電圧／電流の位相などをモニタする。そして、受信制御部２３４は、受信信号のモニタ結果に基づいて二次側アンテナ部２３１の共振特性を制御して、受信時における共振周波数の最適化を図る。具体的には、二次側アンテナ部２３１内に含まれる可変コンデンサに制御電圧を印加してその容量を調整し、これにより、二次側アンテナ部２３１の共振周波数を調整する。

復調回路２３５は、二次側アンテナ部２３１で受信した受信信号を復調し、該復調した信号を受信側システム制御部２３６に出力する。

受信側システム制御部２３６は、復調回路２３５で復調された信号に基づいて、その内容を判断して必要な処理を行い、変調回路２３７及び受信制御部２３４を制御する。

変調回路２３７は、受信側システム制御部２３６で判断された結果（復調信号の内容）に従って受信キャリアを変調して応答信号を生成する。そして、変調回路２３７は、生成した応答信号を二次側アンテナ部２３１に出力する。なお、変調回路２３７から出力された応答信号は、非接触通信により、二次側アンテナ部２３１から一次側アンテナ部２２３に送信される。

バッテリー２３８は、受信側システム制御部２３６に電力を供給する。このバッテリー２３８への充電は、その充電端子を外部電源２３９に接続することにより行われる。この例のように、受信装置２２２がバッテリー２３８を内蔵する構成である場合には、より安定した電力を受信側システム制御部２３６に供給することができ、安定した動作が可能となる。なお、この例では、バッテリー２３８を使用せずに、整流部２３２及び定電圧部２３３を介して生成される直流電力を用いて、受信側システム制御部２３６を駆動する構成にしてもよい。

上記構成の通信システム２２０では、送信装置２２１の一次側アンテナ部２２３及び受信装置２２２の二次側アンテナ部２３１間において、電磁結合を介して非接触でデータ通信を行う。それゆえ、送信装置２２１及び受信装置２２２において効率良く通信を行うために、一次側アンテナ部２２３及び二次側アンテナ部２３１の各共振回路が同じキャリア周波数（例えば１３．５６ＭＨｚ）で共振するように構成される。

この例では、上述のように、一次側アンテナ部２２３、可変インピーダンスマッチング部２２４及び二次側アンテナ部２３１に含まれる可変コンデンサに、上記各種実施形態及び各種変形例のいずれかで説明した、実装後に容量を補正可能な可変容量素子を適用する。それゆえ、この例の通信システム２２０では、共振周波数及びインピーダンスマッチング特性の両方を最適に保つことができ、通信特性を向上させることができる。

なお、この例では、受信装置２２２を非接触ＩＣカード（データキャリア）で構成する例を示したが、本開示はこれに限定されない。受信装置２２２として、上記応用例１で説明した、例えば非接触通信機能を備える情報処理端末等の通信装置を用いてもよい。また、非接触ＩＣカード（データキャリア）が、例えば非接触通信機能を備える情報処理端末等の通信装置に搭載されるシステムＣＰＵと同等の性能を有するＣＰＵを備える場合には、本開示の可変容量素子をそのような非接触ＩＣカードにも適用することができる。

この場合、一次側アンテナ部２２３及び二次側アンテナ部２３１の各共振周波数を別個に電圧発生回路で調整することができる。それゆえ、このような構成の通信システム２２０では、様々な要因により受信共振周波数及び／又は送信共振周波数がずれても、各共振周波数のずれを各装置内で容易に調整することができ、安定した通信特性を得ることができる。

［応用例３：ワイヤレス充電システム］
次に、非接触通信で電力の送受信（伝送）を行うワイヤレス充電システムに、上記各種実施形態及び各種変形例に係る可変容量素子を適用した例（応用例３）を説明する。

図２７に、応用例３に係るワイヤレス充電システムの概略ブロック構成を示す。なお、図２７には、説明を簡略化するため、非接触通信に関与する要部の構成のみを示す。また、図２７では、各回路ブロック間において情報の入出力に関する配線を実線矢印で示し、電力の供給に関する配線は、点線矢印で示す。

ワイヤレス充電システム２４０は、給電装置２４１（給電装置部）と、受電装置２４２（受電装置部）とを備える。ワイヤレス充電システム２４０では、給電装置２４１及び受電装置２４２間で非接触通信により電力の送受信（伝送）を行う。なお、この例のワイヤレス充電システム２４０では、非接触で給電(充電)を行うための充電方式として、電磁誘導や磁界共鳴などの方式を適用することができる。以下、各装置の構成をより詳細に説明する。

（１）給電装置
給電装置２４１は、所望の電子機器（受電装置２４２）に非接触で電力を供給する装置である。給電装置２４１は、一次側アンテナ部２４３（給電アンテナ部）、可変インピーダンスマッチング部２４４、送信信号生成部２４５、変調回路２４６、復調回路２４７、送受信制御部２４８、送信側システム制御部２４９及び制御部２５０を備える。

給電装置２４１の一次側アンテナ部２４３及び可変インピーダンスマッチング部２４４は、それぞれ、上記応用例２の送信装置２２１の一次側アンテナ部２２３及び可変インピーダンスマッチング部２２４と同様に構成される。すなわち、この例においても給電装置２４１の一次側アンテナ部２４３及び可変インピーダンスマッチング部２４４には、上記各種実施形態及び各種変形例で説明した可変容量素子（可変コンデンサ）のいずれかが設けられる。

また、給電装置２４１の、送信信号生成部２４５、変調回路２４６及び復調回路２４７は、それぞれ、上記応用例２の送信装置２２１の、送信信号生成部２２５、変調回路２２６及び復調回路２２７と同様に構成される。さらに、給電装置２４１の、送受信制御部２４８、送信側システム制御部２４９及び制御部２５０は、それぞれ、上記応用例２の送信装置２２１の、送受信制御部２２８、送信側システム制御部２２９及び制御部２３０と同様に構成される。なお、給電装置２４１内の各部の電気的接続関係も、上記応用例２の送信装置２２１内のそれと同様である。

なお、図２７に示す例では、給電装置２４１において、送受信制御部２４８、送信側システム制御部２４９及び制御部２５０（ＣＰＵ）をそれぞれ別個に設ける例を説明したが、本開示はこれに限定されない。制御部２５０が送受信制御部２４８及び送信側システム制御部２４９を含むような構成であってもよい。

（２）受電装置
受電装置２４２は、例えば非接触通信機能を有する携帯機器等の装置で構成される。受電装置２４２は、二次側アンテナ部（受電アンテナ部）２５１、整流部２５２、充電制御部２５３、受信制御部２５４、復調回路２５５、受信側システム制御部２５６、変調回路２５７、バッテリー２５８及び制御部２５９を備える。

受電装置２４２内の各部間の電気的な接続関係は、次の通りである。二次側アンテナ部２５１の出力端子は、整流部２５２の入力端子、受信制御部２５４の一方の入力端子及び復調回路２５５の入力端子に接続される。また、二次側アンテナ部２５１の入力端子は、変調回路２５７の出力端子に接続される。さらに、二次側アンテナ部２５１の一方の制御端子は、受信制御部２５４の出力端子に接続され、他方の制御端子は、制御部２５９の出力端子に接続される。

整流部２５２の出力端子は、充電制御部２５３の入力端子に接続される。充電制御部２５３の出力端子は、受信側システム制御部２５６の一方の入力端子に接続される。また、充電制御部２５３の一方の電源出力端子は、受信制御部２５４、変調回路２５７及び復調回路２５５の各電源入力端子に接続され、他方の電源出力端子は、バッテリー２５８の充電端子に接続される。受信制御部２５４の他方の入力端子は、受信側システム制御部２５６の一方の出力端子に接続される。復調回路２５５の出力端子は、受信側システム制御部２５６の他方の入力端子に接続される。また、変調回路２５７の入力端子は、受信側システム制御部２５６の他方の出力端子に接続される。そして、受信側システム制御部２５６の電源入力端子は、バッテリー２５８の出力端子に接続される。

次に、受電装置２４２の各部の構成及び機能について説明する。なお、この例において、二次側アンテナ部２５１、充電制御部２５３及び制御部２５９以外の構成は、上記応用例２の通信システム２２０の受信装置２２２の対応する各部と同様の構成である。それゆえ、ここでは、二次側アンテナ部２５１、充電制御部２５３及び制御部２５９の構成についてのみ説明する。

二次側アンテナ部２５１は、上記応用例１（図２５）の受信部２０１（共振回路部）と同様の構成を有し、共振コイル及び共振コンデンサからなる共振回路（共振アンテナ２１０）と、共振コンデンサの容量を調整する電圧発生回路とを有する。なお、この例では、二次側アンテナ部２５１に含まれる可変コンデンサ（不図示）に、上記各種実施形態及び各種変形例のいずれかで説明した可変容量素子を適用する。

また、二次側アンテナ部２５１は、給電装置２４１（一次側アンテナ部２４３）と電磁結合により電力伝送を行うアンテナ部であり、一次側アンテナ部２４３が発生する磁界を受け、給電装置２４１からの送信電力を受信する。この際、二次側アンテナ部２５１の共振周波数が所望の周波数となるように、電圧発生回路により制御された制御電圧を可変コンデンサに印加して、可変コンデンサの容量が調整される。なお、電圧発生回路の動作制御（制御電圧の制御）は、制御部２５９から入力される制御信号に基づいて行われる。

充電制御部２５３は、整流部２５２から入力された電気信号（直流電力）を、バッテリー２５８に供給してバッテリー２５８を充電すると共に、受信制御部２５４の駆動電力として受信制御部２５４に供給する。また、充電制御部２５３は、充電状況をモニタし、該モニタ結果を受信側システム制御部２５６に出力する。さらに、充電制御部２５３は、外部電源２６０に接続可能である。充電制御部２５３を外部電源２６０に接続した場合には、外部電源２６０から出力された電力は、充電制御部２５３を介してバッテリー２５８に供給され、これにより、バッテリー２５８が充電される。なお、バッテリー２５８を外部電源２６０で充電する場合、外部電源２６０をバッテリー２５８に直接接続する構成にしてもよい。

制御部２５９は、例えばＣＰＵ等の回路により構成される。ＣＰＵ（制御部２５９）の出力端は、二次側アンテナ部２５１内の電圧発生回路の対応する入力端にそれぞれ接続される。そして、制御部２５９は、受信制御部２５４から二次側アンテナ部２５１に入力される制御信号を出力する。この制御信号に基づいて、二次側アンテナ部２５１内に含まれる可変コンデンサに印加する制御電圧が調整される。また、この際、二次側アンテナ部２５１の共振周波数が最適になるように制御電圧が調整される。

なお、図２７に示す例では、受電装置２４２において、受信制御部２５４、受信側システム制御部２５６及び制御部２５９（ＣＰＵ）をそれぞれ別個に設ける例を説明したが、本開示はこれに限定されない。制御部２５９が受信制御部２５４及び受信側システム制御部２５６を含むような構成であってもよい。

上記構成のワイヤレス充電システム２４０では、給電装置２４１の送信側システム制御部２４９から出力された信号に基づいて、一次側アンテナ部２４３から電力伝送のための電磁波が送信され、その電磁波を受電装置２４２の二次側アンテナ部２５１で受ける。そして、二次側アンテナ部２５１で受信した信号が整流部２５２で直流電力に変換され、該直流電力が充電制御部２５３を介してバッテリー２５８に充電される。

また、この例のワイヤレス充電システム２４０では、受電装置２４２の二次側アンテナ部２５１で受信した信号は復調回路２５５により復調される。次いで、復調されたデータの内容が受信側システム制御部２５６で判断され、その結果に従って変調回路２５７は受信キャリア信号を変調する。そして、変調回路２５７は、変調された受信キャリア信号を応答信号として、二次側アンテナ部２５１を介して、給電装置２４１に送信する。

このような一連の認識処理により、方式外の機器や金属などへの電力伝送を回避することができる。また、この認識処理において、正しい伝送と判断された場合には、送信信号は電力伝送のために無変調の出力となる。また、この際、長時間の充電を行うために、上記認識処理を間欠的に行って安全性を確保する。

さらに、この例のワイヤレス充電システム２４０では、上述のように、充電状況が受電装置２４２の充電制御部２５３でモニタされる。そして、充電状況の情報は、最適な充電状況を得るために、受信側システム制御部２５６、変調回路２５７及び二次側アンテナ部２５１を介して給電装置２４１に送信される。一方、受電装置２４２から返信された充電状況の情報は、給電装置２４１の復調回路２４７により復調され、該復調データの内容が送信側システム制御部２４９を判断される。そして、送信側システム制御部２４９は、その判断結果に基づいて適宜必要な処理を実行する。

上述したワイヤレス充電システム２４０の動作において、可変インピーダンスマッチング部２４４、一次側アンテナ部２４３及び二次側アンテナ部２５１の共振周波数が各部内の電圧発生回路により適宜調整される。それゆえ、このような構成のワイヤレス充電システム２４０では、様々な要因により受信共振周波数及び／又は送信共振周波数がずれても、各共振周波数のずれを各装置内で容易に調整することができ、安定した電力の伝送動作を実現することができる。

［応用例４：電源装置］
次に、電源装置に、上記各種実施形態及び各種変形例に係る可変容量素子（可変コンデンサ）を適用した例（応用例４）を説明する。

図２８に、応用例４に係る電源装置の概略ブロック構成を示す。なお、ここでは、商用電源２８０の電圧（ＡＣ１００Ｖ）を、電源トランス２７１を介して降圧する電源装置２７０を例に挙げ説明する。

電源装置２７０は、電源トランス２７１（電源供給部）と、可変インピーダンス部２７２と、整流回路２７３（整流回路部）と、定電圧回路２７４と、第１基準電圧電源２７５と、エラーアンプ２７６と、第２基準電圧電源２７７と、制御部２７８とを備える。

電源装置２７０内の各部間の電気的な接続関係は、次の通りである。電源トランス２７１内の後述する一次側トランス２７１ａは、図２８に示すように、商用電源２８０に接続される。一方、電源トランス２７１内の後述する二次側トランス２７１ｂの出力端子は、可変インピーダンス部２７２の入力端子に接続され、二次側トランス２７１ｂの入力端子は、整流回路２７３の一方の出力端子に接続される。

可変インピーダンス部２７２の出力端子は、整流回路２７３の入力端子に接続される。また、可変インピーダンス部２７２の一方の制御端子は、エラーアンプ２７６の出力端子に接続され、可変インピーダンス部２７２の他方の制御端子は、制御部２７８に接続される。整流回路２７３の他方の出力端子は、定電圧回路２７４の一方の入力端子及びエラーアンプ２７６の一方の入力端子に接続される。

また、定電圧回路２７４の他方の入力端子は、図２８に示すように、第１基準電圧電源２７５に接続され、定電圧回路２７４の出力端子は、負荷２８１に接続される。さらに、エラーアンプ２７６の他方の入力端子は、第２基準電圧電源２７７に接続される。

次に、電源装置２７０の各部の構成及び機能について説明する。電源トランス２７１は、図２８に示すように、一次側トランス２７１ａと、二次側トランス２７１ｂとを有する。電源トランス２７１は、一次側トランス２７１ａと二次側トランス２７１ｂとの巻き数比に対応する割合で商用電源２８０の電圧を降圧し、該降圧した電圧を可変インピーダンス部２７２に出力する。

可変インピーダンス部２７２は、図２８に示さないが、可変コンデンサと、該可変コンデンサの容量を調整するための電圧発生回路を有する。なお、この例では、可変インピーダンス部２７２に含まれる可変コンデンサに、上記各種実施形態及び各種変形例のいずれかで説明した可変容量素子を適用する。

可変インピーダンス部２７２は、可変コンデンサの容量を増減してインピーダンスを変化させる。これにより、可変インピーダンス部２７２は、二次側トランス２７１ｂから入力される交流電圧を増減させ、該増減された交流電圧を整流回路２７３に供給する。

整流回路２７３は、例えば整流ダイオードと整流コンデンサとからなる半波整流回路で構成される。整流回路２７３は、可変インピーダンス部２７２から入力された交流電圧を直流電圧に変換し、該直流電圧を定電圧回路２７４及びエラーアンプ２７６に供給する。

定電圧回路２７４は、第１基準電圧電源２７５から供給される基準電圧Ｖ_ｒｅｆ１と整流回路２７３から入力される直流電圧とを比較して電圧値一定の直流電圧を生成し、該電圧値一定の直流電圧を負荷２８１に供給する。具体的には、定電圧回路２８４は、負荷２８１に印加される電圧が基準電圧Ｖ_ｒｅｆ１と同じになるように、自身の回路内において入力電圧の電圧降下量を増減する。

エラーアンプ２７６は、整流回路２７３から入力された直流電圧と、第２基準電圧電源２７７から供給される基準電圧Ｖ_ｒｅｆ２とを比較し、この比較結果に基づいて、可変インピーダンス部２７２のインピーダンスを制御する。なお、通常、第２基準電圧電源２７７から出力される基準電圧Ｖ_ｒｅｆ２は、第１基準電圧電源２７５から出力される基準電圧Ｖ_ｒｅｆ１より２［Ｖ］程度高めに設定される。

制御部２７８は、例えばＣＰＵ等の回路により構成される。ＣＰＵ（制御部２７８）の出力端は、可変インピーダンス部２７２内の電圧発生回路の対応する入力端に接続される。そして、制御部２７８は、可変インピーダンス部２７２内の可変コンデンサに印加する制御電圧を調整して出力する。この例では、これにより、可変インピーダンス部２７２のインピーダンスを調整する。

なお、この際、定電圧回路２７４に入力される直流電圧が、第１基準電圧電源２７５から出力される基準電圧Ｖ_ｒｅｆ１とほぼ同じ値になるように、可変インピーダンス部２７２のインピーダンスを調整する。より具体的には、負荷電流が大きくなり、二次側トランス２７１ｂの交流電圧が下がった場合には、制御部２７８は、可変インピーダンス部２７２のインピーダンスを低下させる。また、商用電源２８０の電圧が大きくなり、二次側トランス２７１ｂの交流電圧が上がった場合には、制御部２７８は、可変インピーダンス部２７２のインピーダンスを増加させる。これにより、整流回路２７３に入力される交流電圧が安定し、その結果、定電圧回路２７４の入力電圧も安定して制御することができる。

上記構成の電源装置２７０では、電源トランス２７１の一次側トランス２７１ａと二次側トランス２７１ｂとの巻き数比に対応する割合で降圧された交流電圧を整流回路２７３で直流電圧に変換する。そして、電圧降下型の定電圧回路２７４は、整流回路２７３から出力された直流電圧に基づいて電圧値一定の直流電圧を生成し、該電圧値一定の直流電圧を負荷２８１に供給する。

従来、上述のような電源装置２７０では、負荷電流の増減や一次側トランス２７１ａの電圧変化により、整流回路２７３から出力される直流電圧、すなわち、定電圧回路２７４の入力電圧が変化する。通常、このような定電圧回路２７４の入力電圧の変化に対して、電圧降下型の定電圧回路２７４は、上述のように、負荷２８１に印加される電圧が基準電圧Ｖ_ｒｅｆ１と同じになるように、入力電圧の電圧降下量を増減して、負荷２８１に供給する電圧の安定化を図る。この場合、定電圧回路２７４における入力電圧の電圧降下量が定電圧回路２７４の電力損失となる。すなわち、入力電圧の電圧降下量が大きいほど、定電圧回路２７４での電力損失が大きくなる。それゆえ、理想的には、定電圧回路２７４の入力電圧を、定電圧回路２７４の最小動作電圧（基準電圧Ｖ_ｒｅｆ１）となるように制御することができれば、定電圧回路２７４での電力損失を最小にすることができる。

それに対して、この例の電源装置２７０では、負荷電流の増減や一次側トランス２７１ａの電圧変化により定電圧回路２７４の入力電圧が変化した場合、上述のように、制御部２７８により、可変インピーダンス部２７２のインピーダンスが調整される。具体的には、制御部２７８は、定電圧回路２７４の入力電圧が第１基準電圧電源２７５から出力される基準電圧Ｖ_ｒｅｆ１とほぼ同じ値になるように、可変インピーダンス部２７２のインピーダンスを調整する。それゆえ、この例の電源装置２７０では、定電圧回路２７４の入力電圧値が定電圧回路２７４の最小動作電圧（基準電圧Ｖ_ｒｅｆ１）の値になるように制御することができ、定電圧回路２７４での損失を最小にすることができる。

また、従来の一般的な電圧降下型の電源装置では、可変抵抗により定電圧回路の入力電圧を安定化させるので、可変抵抗において、電力損失が発生する。それに対して、この例では、可変インピーダンス部２７２に含まれる可変コンデンサの容量を変化させて電圧を降下させるので、抵抗成分での電力損失は発生しない。それゆえ、この例の電源装置２７０では、従来の電源装置に比べて、電力損失を低減することができる。

なお、この例では、可変インピーダンス部２７２の電力入力側の回路を、商用電源２８０及び電源トランス２７１で構成する例に説明したが、本開示はこれに限定されない。例えば、可変インピーダンス部２７２の電力入力側の回路を、スイッチ電源で構成してもよい。例えば、１００ｋＨｚのスイッチング周波数で出力がＯＮ／ＯＦＦされるスイッチ電源を用いることにより、図２８に示す電源装置２７０と同様の動作を行う電源装置を実現することができる。

また、この例の電源装置２７０では、出力を一系統としたが、本開示はこれに限定されない。例えば、電源トランスの出力端子を複数設けることにより、複数の出力系統（電源系）を有する電源装置を構成することができる。

［応用例５：その他の各種電子機器］
本開示の可変容量素子は、上記応用例２〜４で説明したそれぞれ通信システム、ワイヤレス充電システム及び電源装置を、適宜組み合わせて構成された各種電子機器にも適用可能である。なお、この場合、電子機器に組み込まれる通信システムの送信装置（通信装置部）及び受信装置の構成は、上記応用例２（図２６）で説明した送信装置２２１及び受信装置２２２とそれぞれ同じ構成になるが、非接触通信は外部と行う。

通信システム及びワイヤレス充電システムを含む電子機器の例としては、例えば、携帯電話、スマートフォン、タブレット型ＰＣ（Personal Computer）、ノート型ＰＣ、リモートコントローラー、ワイヤレススピーカー等の機器が挙げられる。また、通信システム及びワイヤレス充電システムを含む電子機器の例としては、例えば、カムコーダー、デジタルカメラ、ポータブルオーディオプレーヤー、３Ｄメガネ、携帯型ゲーム機器等の機器が挙げられる。

通信システム及び電源装置（電源装置部）を含む電子機器の例としては、例えば、タブレット型ＰＣ、ノート型ＰＣ、デスクトップ型ＰＣ、プリンター、プロジェクター、液晶テレビ、家庭用ゲーム機器、冷蔵庫等の機器が挙げられる。また、通信システム及び電源装置（電源装置部）を含む電子機器の例としては、ＤＶＤ（Digital Versatile Disc）/ＢＤ（Blu-ray Disc：登録商標）プレーヤー、ＤＶＤ/ＢＤレコーダー等の機器が挙げられる。さらに、通信システム及び電源装置（電源装置部）を含む電子機器は、電気自動車にも適用することもできる。

ワイヤレス充電システム及び電源装置（電源装置部）を含む電子機器の例としては、例えば、ノート型ＰＣ、ポータブルテレビ、ラジオ、ラジオカセットレコーダー、電動歯ブラシ、電動ひげそり器、アイロン等の機器が挙げられる。また、ワイヤレス充電システム及び電源装置（電源装置部）を含む電子機器は、電気自動車にも適用することもできる。

通信システム、ワイヤレス充電システム及び電源装置（電源装置部）を含む電子機器の例としては、例えば、ノート型ＰＣ、ポータブルテレビ、ラジオ、ラジオカセットレコーダー等の機器が挙げられる。また、通信システム、ワイヤレス充電システム及び電源装置（電源装置部）を含む電子機器は、電気自動車にも適用することもできる。

上述のような各種電子機器にも本開示の技術を適用することができ、同様の効果が得られる。また、この場合、各装置（システム）を制御するための各種制御部は、装置毎に設けてもよいし、装置間で共通に用いることができる複数の制御部がある場合には、それらを一体的に構成してもよい。

また、本開示の可変容量素子は、例えば、非接触通信装置の出荷前に周波数調整を行うために用いられる調整装置にも適用することができる。ただし、この場合には、電圧発生回路の動作制御は、調整装置内の例えばＬＳＩ（Large Scale Integration）等の処理回路部で制御することができる。

なお、本開示は、以下のような構成を取ることもできる。
（１）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し、外部から印加される制御電圧信号に応じて容量が変化する素子本体部と、
前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され、前記制御電圧信号に応じて容量が変化する補正部と、
前記素子本体部に接続され、交流信号が入力される第１信号用外部端子と、
前記素子本体部又は前記補正部に接続され、交流信号が入力される第２信号用外部端子と、
前記素子本体部に接続され、前記制御電圧信号が入力される制御用外部端子と、
前記補正部に接続された容量補正用外部端子と
を備える可変容量素子。
（２）
前記素子本体部と、前記補正部とが直列に接続され、
前記第２信号用外部端子が前記補正部に接続されている
（１）に記載の可変容量素子。
（３）
前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が並列接続され、
各第２の可変コンデンサ部の一方の端部が前記素子本体部に接続され、
前記複数の第２の可変コンデンサ部のうち、一つの前記第２の可変コンデンサ部の他方の端部が前記第２信号用外部端子に接続され、
残りの前記第２の可変コンデンサ部の他方の端部毎に前記容量補正用外部端子が設けられ、該残りの前記第２の可変コンデンサ部の各他方の端部が対応する前記容量補正用外部端子に接続されている
（１）又は（２）に記載の可変容量素子。
（４）
前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が直列接続され、
前記複数の第２の可変コンデンサ部で構成される直列回路の一方の端部が前記素子本体部に接続され、
前記直列回路の他方の端部が前記第２信号用外部端子に接続され、
互いに隣り合う２つの前記第２の可変コンデンサ部の接続点毎に前記容量補正用外部端子が設けられ、各接続点が対応する前記容量補正用外部端子に接続されている
（１）又は（２）に記載の可変容量素子。
（５）
前記素子本体部と、前記補正部とが並列に接続され、
前記第２信号用外部端子が前記素子本体部に接続され、
前記補正部の一方の端部が前記第１信号用外部端子に接続され、他方の端部が前記容量補正用外部端子に接続されている
（１）に記載の可変容量素子。
（６）
前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が直列接続され、
前記複数の第２の可変コンデンサ部で構成される直列回路の一方の端部が前記第１信号用外部端子に接続され、他方の端部が前記容量補正用外部端子に接続されている
（１）又は（５）に記載の可変容量素子。
（７）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し、外部から印加される制御電圧信号に応じて容量が変化する素子本体部と、
前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され、前記制御電圧信号に応じて容量が変化する補正部と、
前記素子本体部に接続され、交流信号が入力される第１信号用外部端子と、
前記素子本体部又は前記補正部に接続され、交流信号が入力される第２信号用外部端子と、
前記素子本体部に接続され、前記制御電圧信号が入力される制御用外部端子と、
前記補正部に接続された容量補正用外部端子と、
前記制御用外部端子に接続されたバイアス抵抗と
を備える実装回路。
（８）
さらに、前記第２信号用外部端子と前記容量補正用外部端子とを電気的に接続する外部配線を備える
（７）に記載の実装回路。
（９）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、
前記共振コンデンサに接続された共振コイルと
を備える共振回路。
（１０）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを含み、外部と非接触通信を行う受信アンテナ部と、
前記可変容量素子の前記制御用外部端子に前記制御電圧信号を出力する電圧発生回路と
を備える通信装置。
（１１）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを含む送信アンテナ部を有する送信装置と、
前記送信装置と非接触通信を行う受信装置と
を備える通信システム。
（１２）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置と、
強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置と
を備えるワイヤレス充電システム。
（１３）
電源供給部と、
前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部と
を備える電源装置。
（１４）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとにより構成され、外部と非接触通信を行う通信部と、
前記可変容量素子の前記制御用外部端子に前記制御電圧信号を出力する電圧発生回路と
を備える電子機器。
（１５）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と
を備える電子機器。
（１６）
電源供給部と、
前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部と
を備える電子機器。
（１７）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と
を備える電子機器。
（１８）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
を備える電子機器。
（１９）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と、
電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
を備える電子機器。
（２０）
強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と、
電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第７誘電体層を含む第７の可変コンデンサ部を有し且つ外部から印加される第４制御電圧信号に応じて容量が変化する第４素子本体部、前記強誘電体材料で形成された第８誘電体層を含む第８の可変コンデンサ部を有し、前記第４素子本体部に接続され且つ前記第４制御電圧信号に応じて容量が変化する第４補正部、前記第４素子本体部に接続され且つ交流信号が入力される第７信号用外部端子、前記第４素子本体部又は前記第４補正部に接続され且つ交流信号が入力される第８信号用外部端子、前記第４素子本体部に接続され且つ前記第４制御電圧信号が入力される第４制御用外部端子、並びに、前記第４補正部に接続された第４容量補正用外部端子、を有する第４可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
を備える電子機器。

１，２，１０，３０，５０，７０，１００…可変容量素子、３，１１，３１，１０１…コンデンサ本体部、４，１２，３２，５２，７２，１０２…補正部、５，１３…信号用外部端子、６…補正用外部端子、７…内部端子、８…第１補正コンデンサ部、９…第２補正コンデンサ部、１４…第１制御用外部端子、１５…第２制御用外部端子、１６…第１補正用外部端子、１７…第２補正用外部端子、１８…第３補正用外部端子、２０，２５，４０，６０，８０，９０，９５，１００，１１０，１１５…実装回路、２１，９１，１１１…外部配線、６１，８１…選択部、６２，８２…第１外部配線、６３，８３…第２外部配線、６４…第３外部配線、２００…通信装置、２０１…受信部、２１０…共振アンテナ、２１１…電圧発生回路、２１３…共振コイル、２１４…共振コンデンサ、２１５…定容量コンデンサ、２１６…可変コンデンサ、２１７…バイアス除去用コンデンサ、２２０…通信システム、２２１…送信装置、２２２…受信装置、２４０…ワイヤレス充電システム、２４１…給電装置、２４２…受電装置、２７０…電源装置、２７１…電源トランス、２７２…可変インピーダンス部、Ｃ１〜Ｃ８，Ｃ３１〜Ｃ３８…第１〜第８可変コンデンサ部、Ｃ３９…第９可変コンデンサ部、Ｃ９，Ｃ４０，Ｃ５１，Ｃ７１…第１補正コンデンサ部、Ｃ１０，Ｃ４１，Ｃ５２，Ｃ７２…第２補正コンデンサ部、Ｃ１１，Ｃ５３…第３補正コンデンサ部、Ｃ９１…第１可変コンデンサ部、Ｃ９２…第２可変コンデンサ部、Ｃ９３…第１補正コンデンサ部、Ｃ９４…第２補正コンデンサ部、Ｒ１…第１バイアス抵抗、Ｒ２…第２バイアス抵抗、Ｖｃ…制御電圧

Claims (20)

1. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し、外部から印加される制御電圧信号に応じて容量が変化する素子本体部と、
   前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され、前記制御電圧信号に応じて容量が変化する補正部と、
   前記素子本体部に接続され、交流信号が入力される第１信号用外部端子と、
   前記素子本体部又は前記補正部に接続され、交流信号が入力される第２信号用外部端子と、
   前記素子本体部に接続され、前記制御電圧信号が入力される制御用外部端子と、
   前記補正部に接続された容量補正用外部端子と
   を備える可変容量素子。
2. 前記素子本体部と、前記補正部とが直列に接続され、
   前記第２信号用外部端子が前記補正部に接続されている
   請求項１に記載の可変容量素子。
3. 前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が並列接続され、
   各第２の可変コンデンサ部の一方の端部が前記素子本体部に接続され、
   前記複数の第２の可変コンデンサ部のうち、一つの前記第２の可変コンデンサ部の他方の端部が前記第２信号用外部端子に接続され、
   残りの前記第２の可変コンデンサ部の他方の端部毎に前記容量補正用外部端子が設けられ、該残りの前記第２の可変コンデンサ部の各他方の端部が対応する前記容量補正用外部端子に接続されている
   請求項２に記載の可変容量素子。
4. 前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が直列接続され、
   前記複数の第２の可変コンデンサ部で構成される直列回路の一方の端部が前記素子本体部に接続され、
   前記直列回路の他方の端部が前記第２信号用外部端子に接続され、
   互いに隣り合う２つの前記第２の可変コンデンサ部の接続点毎に前記容量補正用外部端子が設けられ、各接続点が対応する前記容量補正用外部端子に接続されている
   請求項２に記載の可変容量素子。
5. 前記素子本体部と、前記補正部とが並列に接続され、
   前記第２信号用外部端子が前記素子本体部に接続され、
   前記補正部の一方の端部が前記第１信号用外部端子に接続され、他方の端部が前記容量補正用外部端子に接続されている
   請求項１に記載の可変容量素子。
6. 前記補正部が、複数の第２の可変コンデンサ部を有し、該複数の第２の可変コンデンサ部が直列接続され、
   前記複数の第２の可変コンデンサ部で構成される直列回路の一方の端部が前記第１信号用外部端子に接続され、他方の端部が前記容量補正用外部端子に接続されている
   請求項５に記載の可変容量素子。
7. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し、外部から印加される制御電圧信号に応じて容量が変化する素子本体部と、
   前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され、前記制御電圧信号に応じて容量が変化する補正部と、
   前記素子本体部に接続され、交流信号が入力される第１信号用外部端子と、
   前記素子本体部又は前記補正部に接続され、交流信号が入力される第２信号用外部端子と、
   前記素子本体部に接続され、前記制御電圧信号が入力される制御用外部端子と、
   前記補正部に接続された容量補正用外部端子と、
   前記制御用外部端子に接続されたバイアス抵抗と
   を備える実装回路。
8. さらに、前記第２信号用外部端子と前記容量補正用外部端子とを電気的に接続する外部配線を備える
   請求項７に記載の実装回路。
9. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、
   前記共振コンデンサに接続された共振コイルと
   を備える共振回路。
10. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを含み、外部と非接触通信を行う受信アンテナ部と、
    前記可変容量素子の前記制御用外部端子に前記制御電圧信号を出力する電圧発生回路と
    を備える通信装置。
11. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとを含む送信アンテナ部を有する送信装置と、
    前記送信装置と非接触通信を行う受信装置と
    を備える通信システム。
12. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置と、
    強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置と
    を備えるワイヤレス充電システム。
13. 電源供給部と、
    前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、
    強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部と
    を備える電源装置。
14. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含む共振コンデンサと、前記共振コンデンサに接続された共振コイルとにより構成され、外部と非接触通信を行う通信部と、
    前記可変容量素子の前記制御用外部端子に前記制御電圧信号を出力する電圧発生回路と
    を備える電子機器。
15. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
    強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と
    を備える電子機器。
16. 電源供給部と、
    前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、
    強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される制御電圧信号に応じて容量が変化する素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記素子本体部に接続され且つ前記制御電圧信号に応じて容量が変化する補正部、前記素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記素子本体部又は前記補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記素子本体部に接続され且つ前記制御電圧信号が入力される制御用外部端子、並びに、前記補正部に接続された容量補正用外部端子、を有する可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部と
    を備える電子機器。
17. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
    強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
    強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と
    を備える電子機器。
18. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
    電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
    を備える電子機器。
19. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
    強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と、
    電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
    を備える電子機器。
20. 強誘電体材料で形成された第１誘電体層を含む第１の可変コンデンサ部を有し且つ外部から印加される第１制御電圧信号に応じて容量が変化する第１素子本体部、前記強誘電体材料で形成された第２誘電体層を含む第２の可変コンデンサ部を有し、前記第１素子本体部に接続され且つ前記第１制御電圧信号に応じて容量が変化する第１補正部、前記第１素子本体部に接続され且つ交流信号が入力される第１信号用外部端子、前記第１素子本体部又は前記第１補正部に接続され且つ交流信号が入力される第２信号用外部端子、前記第１素子本体部に接続され且つ前記第１制御電圧信号が入力される第１制御用外部端子、並びに、前記第１補正部に接続された第１容量補正用外部端子、を有する第１可変容量素子を含む第１共振コンデンサと、前記第１共振コンデンサに接続された第１共振コイルとを含み、外部と非接触通信を行う受信アンテナ部を有する通信装置部と、
    強誘電体材料で形成された第３誘電体層を含む第３の可変コンデンサ部を有し且つ外部から印加される第２制御電圧信号に応じて容量が変化する第２素子本体部、前記強誘電体材料で形成された第４誘電体層を含む第４の可変コンデンサ部を有し、前記第２素子本体部に接続され且つ前記第２制御電圧信号に応じて容量が変化する第２補正部、前記第２素子本体部に接続され且つ交流信号が入力される第３信号用外部端子、前記第２素子本体部又は前記第２補正部に接続され且つ交流信号が入力される第４信号用外部端子、前記第２素子本体部に接続され且つ前記第２制御電圧信号が入力される第２制御用外部端子、並びに、前記第２補正部に接続された第２容量補正用外部端子、を有する第２可変容量素子を含む第２共振コンデンサと、前記第２共振コンデンサに接続された第２共振コイルとにより構成される給電アンテナ部を有する給電装置部と、
    強誘電体材料で形成された第５誘電体層を含む第５の可変コンデンサ部を有し且つ外部から印加される第３制御電圧信号に応じて容量が変化する第３素子本体部、前記強誘電体材料で形成された第６誘電体層を含む第６の可変コンデンサ部を有し、前記第３素子本体部に接続され且つ前記第３制御電圧信号に応じて容量が変化する第３補正部、前記第３素子本体部に接続され且つ交流信号が入力される第５信号用外部端子、前記第３素子本体部又は前記第３補正部に接続され且つ交流信号が入力される第６信号用外部端子、前記第３素子本体部に接続され且つ前記第３制御電圧信号が入力される第３制御用外部端子、並びに、前記第３補正部に接続された第３容量補正用外部端子、を有する第３可変容量素子を含む第３共振コンデンサと、前記第３共振コンデンサに接続された第３共振コイルとにより構成され、前記給電アンテナ部と非接触通信を行う受電アンテナ部を有する受電装置部と、
    電源供給部と、前記電源供給部から供給された交流電力を直流電力に変換する整流回路部と、強誘電体材料で形成された第７誘電体層を含む第７の可変コンデンサ部を有し且つ外部から印加される第４制御電圧信号に応じて容量が変化する第４素子本体部、前記強誘電体材料で形成された第８誘電体層を含む第８の可変コンデンサ部を有し、前記第４素子本体部に接続され且つ前記第４制御電圧信号に応じて容量が変化する第４補正部、前記第４素子本体部に接続され且つ交流信号が入力される第７信号用外部端子、前記第４素子本体部又は前記第４補正部に接続され且つ交流信号が入力される第８信号用外部端子、前記第４素子本体部に接続され且つ前記第４制御電圧信号が入力される第４制御用外部端子、並びに、前記第４補正部に接続された第４容量補正用外部端子、を有する第４可変容量素子を含み、前記電源供給部と前記整流回路部との間に設けられた可変インピーダンス部とを有する電源装置部と
    を備える電子機器。