JP2014032731A - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP2014032731A JP2014032731A JP2012174473A JP2012174473A JP2014032731A JP 2014032731 A JP2014032731 A JP 2014032731A JP 2012174473 A JP2012174473 A JP 2012174473A JP 2012174473 A JP2012174473 A JP 2012174473A JP 2014032731 A JP2014032731 A JP 2014032731A
- Authority
- JP
- Japan
- Prior art keywords
- data
- flag
- control circuit
- memory cell
- cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000009826 distribution Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 8
- 238000003491 array Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 101000661807 Homo sapiens Suppressor of tumorigenicity 14 protein Proteins 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101000911772 Homo sapiens Hsc70-interacting protein Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/564—Miscellaneous aspects
- G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】本発明の半導体記憶装置の態様の一例は、第1の方向に複数個配置されたメ
モリセルと、フラグセルを有する複数の冗長領域と、前記第1の方向に延びる複数のワー
ド線と、前記第1の方向と交差する方向に延びる複数のビット線を有するメモリセルアレ
イと、制御回路とを具備し、前記メモリセルと前記フラグセルは前記複数のワード線のう
ち1つで共通接続されたページを構成し、前記複数の冗長領域は前記メモリセルアレイ中
に分散されるように配置されていることを特徴とする。
【選択図】 図3
Description
性半導体装置に関する。
置されている。メモリセルアレイ領域にはユーザデータを記憶するメモリセルが配置され
ている。メモリセルアレイ領域に不良が発生してもスペアセルなどで置き換えることが可
能である。一方、冗長領域はスペアセルなどで置き換えることが出来ない場合がある。こ
こで、冗長領域を1カ所に集約して配置すると、集約して配置された箇所にパーティクル
起因などの不良が発生した場合、不揮発性半導体記憶装置が不良となってしまう可能性が
大きくなる。
、フラグセルを有する複数の冗長領域と、前記第1の方向に延びる複数のワード線と、前
記第1の方向と交差する方向に延びる複数のビット線を有するメモリセルアレイと、制御
回路とを具備し、前記メモリセルと前記フラグセルは前記複数のワード線のうち1つで共
通接続されたページを構成し、前記複数の冗長領域は前記メモリセルアレイ中に分散され
るように配置されていることを特徴とする。
AND型フラッシュメモリを例に挙げて説明する。
置してなるメモリセルアレイ1を備えている。このメモリセルアレイ1は、複数のビット
線BL、複数のワード線WL、共通ソース線CELSRC、及び複数のメモリセルMCを
含む。メモリセルMCは、1つのメモリセルMCにnビット(nは2以上の自然数)のデ
ータを記憶することができる。
作を制御する各種コマンドCMD、アドレスADD、及びデータDTは、IOバッファ4
に入力される。IOバッファ4に入力された書き込みデータは、データ入出力線IO、I
Onを介して、ビット線制御回路2によって選択されたビット線BLsに供給される。ま
た、各種コマンドCMD及びアドレスADDは、制御回路5に入力され、制御回路5は、
コマンドCMD及びアドレスADDに基づいて電圧供給回路6やドライバ7を制御する。
コマンドは、例えば、制御信号ALE(アドレス・ラッチ・イネーブル)、CLE(コマ
ンド・ラッチ・イネーブル)、WE(ライト・イネーブル)、RW(リード・イネーブル
)である。
生成し、ドライバ7に供給する。ドライバ7は制御回路5の制御により、これらの電圧を
ビット線制御回路2、ワード線制御回路3に供給する。ビット線制御回路2、ワード線制
御回路3はこれらの電圧によりメモリセルMCからデータを読み出し、メモリセルMCへ
データを書き込み、メモリセルMCのデータの消去を行う。
及びワード線WLの電圧を制御するためのワード線制御回路3が接続されている。また、
ビット線制御回路2、ワード線制御回路3はドライバ7に接続されている。
ビット線制御回路2を制御し、ビット線BLを介してメモリセルアレイ1中のメモリセル
MCのデータを読み出す。また、制御回路5はドライバ7を制御し、ドライバ7はアドレ
スADDに基づいてビット線制御回路2を制御し、ビット線BLを介してメモリセルアレ
イ1中のメモリセルMCに書き込みを行う。
て「制御回路」と称する場合もある。
たは、ワード線方向と称する場合もあり、Y方向はカラム方向、または、ビット線方向と
称する場合もある。
レイ領域11に挟まれた冗長領域12−1〜12−3を有している。ここで、冗長領域1
2は、フラグセルFC、動作パラメータを記憶するメモリセル、スペアセルなどが配置さ
れた領域である。本実施形態においては、フラグセルFCを例に挙げて説明する。なお、
冗長領域12の大きさはメモリセルアレイ領域11の大きさよりも小さい。
リセルアレイ領域11に挟まれるようにn個(nは2以上の自然数)配置されていても良
い。また、メモリセルアレイ1の端部に冗長領域12を配置せず、ダミー領域を配置する
場合もある。ダミー領域とは、データを記憶しないダミーセルが配置された領域である。
線部における回路図である。メモリセルアレイ領域11には複数のメモリセルMCが配置
されている。1つのメモリストリングMSは、ビット線方向に直列接続された例えば64
個のメモリセルMCより構成されている。また、1つのNANDストリングがメモリセル
ストリングMSと選択トランジスタSD、SSとにより構成されている。なお、メモリス
トリングと選択トランジスタSDの間、メモリストリングと選択トランジスタSSの間に
ダミーメモリセルDMCが配置されていても良い。
の自然数)され、メモリストリングMSの一端に複数のビット線BLのうち1つが電気的
に接続され、他端には共通ソース線CELSRCが電気的に接続されている。なお、NA
NDストリングNSはワード線方向に複数個配置され、NANDストリングNSの一端に
複数のビット線BLのうち1つが接続され、他端には共通ソース線CELSRCが接続さ
れているとも言える。選択トランジスタSD、SSはそれぞれ選択ゲート線SGD、SG
Sに接続されている。
グFSは、ビット線方向に直列接続された例えば64個のフラグセルFCより構成されて
いる。また、1つのNANDフラグストリングがフラグストリングFSと選択トランジス
タSD、SSとにより構成されている。なお、フラグストリングFSと選択トランジスタ
SDの間、メモリストリングと選択トランジスタSSの間にダミーメモリセルDMCが配
置されていても良い。
グストリングFSの一端に複数のビット線BLのうち1つが電気的に接続され、他端には
共通ソース線CELSRCが電気的に接続されている。なお、NANDフラグストリング
はワード線方向に複数個配置され、NANDフラグストリングの一端に複数のビット線B
Lのうち1つが接続され、他端には共通ソース線CELSRCが接続されているとも言え
る。
れ接続されている。データラッチにはホストまたはメモリコントローラHMから入力され
たデータが一時的に記憶される。
個配置された単位をブロックBLKと称する。
びフラグセルFCを共通接続している。ワード線方向に接続されたメモリセルMC及びフ
ラグセルFCで1ページを構成する。メモリセルMCへの書き込みはページ単位で行われ
る。なお、書き込み単位の「ページ」とこの後述べるデータの書き込みビットレベルであ
る「下位ページ」、「上位ページ」とは異なる概念なので留意していただきたい。
も良い。また、図5に示すように、冗長領域12とメモリセルアレイ領域11の間にダミ
ーフラグストリングDFSを配置しても良い。ダミーフラグストリングDFSは、ビット
線方向に直列接続された例えば64個のダミーセルDMCより構成されている。メモリセ
ルMCとフラグセルFCは機能が異なるため、記憶されるデータパターンも異なっている
。例えば、メモリセルMCはユーザデータを記憶するため、ランダムなデータパターンを
記憶する場合が多い。一方、フラグセルFCは「下位ページ」、「上位ページ」の判別に
用いるデータを記憶するので規則的なパターンを記憶する場合が多い。
Sを配置することにより、データパターンの異なる領域の干渉を防止している。その結果
、メモリセルMC及びフラグセルFCに記憶されるデータの信頼性が向上する。
スタの断面図の一例を示している。基板51(または、後述するP型ウェル領域55)に
はメモリセルMCのソース、ドレインとしてのn型拡散層42が形成されている。例えば
、基板51はp型半導体基板である。p型ウェル領域55の上にはゲート絶縁膜43を介
して電荷蓄積層(FG)44が形成され、この電荷蓄積層44の上には絶縁膜45を介し
て制御ゲート(CG)46が形成されている。基板51にはソース、ドレインとしてのn
型拡散層47が形成されている。基板51の上にはゲート絶縁膜48を介して制御ゲート
49が形成されている。ゲート絶縁膜48の膜厚はゲート絶縁膜43の膜厚よりも厚くす
ることができる。
を変化させることができる。このしきい値電圧に応じてデータを割り付けることにより、
データを記憶することができる。通常、大きなデータを記憶するために複数のメモリセル
が用いられる。その結果、メモリセルのしきい値はそれぞれのデータに応じたしきい値分
布を形成する。
には、n型ウェル領域52、53、54、p型ウェル領域56が形成されている。n型ウ
ェル領域52内にはp型ウェル領域55が形成され、このp型ウェル領域55内にメモリ
セルアレイ1を構成するメモリセルMCが示されている。さらに、n型ウェル領域53、
p型ウェル領域56内に、ビット線制御回路2、または、制御回路5などに配置される低
電圧p型MOSトランジスタLVPTr、低電圧n型MOSトランジスタLVNTrが示
されている。基板51内には、ビット線BLとビット線制御回路2中に配置されたセンス
アンプを接続する高電圧n型MOSトランジスタHVNTrが示されている。また、n型
ウェル領域54内には、例えば、放電回路HCなどに配置される高電圧p型MOSトラン
ジスタHVPTrが示されている。図5に示すように、高電圧トランジスタHVNTr、
HVPTrは、低電圧トランジスタLVNTr、LVPTrに比べて、例えば、厚いゲー
ト絶縁膜を有している。
動作、読み出し動作において、各領域に図8に示すような電圧が供給される。ここで、V
eraは、データの消去時に基板に印加される電圧、Vssは接地電圧GND、Vpgm
hはデータの書き込み時にワード線に供給される電圧である。
書き込み方法を説明する。書き込み動作は、書き込み電圧を印加するプログラム動作とプ
ログラム動作後にメモリセルMCのしきい値電圧を確認するベリファイ動作を有する。な
お、ベリファイ動作はプログラム動作後に必ず行われる必要が無く、複数回のプログラム
動作後に1回行うなど、種々の変更が可能である。
数のメモリセルMCのしきい値は4つのしきい値分布を有する。ここで、しきい値電圧が
低い方から“E”レベル(消去状態)、“A”レベル、“B”、レベル“C”レベルとす
る。ここで、NAND型フラッシュメモリは、書き込み動作として、電荷蓄積層間のカッ
プリングによるしきい値変動を低減するために、いわゆるLM書き込み方式を用いる場合
がある。
憶する場合、下位ページと上位ページに分けて書き込みを行う方式である。図9(a)(
b)にメモリセルMCのしきい値分布の一例を示す。
2つのしきい値分布を有するよう書き込み電圧を制御する。ここで、“1”データと“0
”データが書き込まれることになる。“0”データを最終的な4値分布における、“A”
レベルと“B”レベルの中間しきい値レベルであるLMレベルに割り当てられる。“1”
データは消去状態である“E”レベルに割り当てられる。また、下位ページの“LM”レ
ベルのベリファイ動作は、ベリファイ電圧がVCG_LMVで行われる。なお、“LM”
レベルの読み出しは、“E”レベルと“LM”レベルの間の電圧である読み出し電圧VC
G_AR1で行われる。この電圧は、“E”レベルと“LM”レベルの間の電圧である読
み出し電圧と同じにすることができる。
に示すように上位ページの書き込みにおいて、制御回路5は4つのしきい値分布を有する
よう書き込み電圧を制御する。“A”レベルは消去状態である“E”レベルからしきい値
電圧を変化させ、“B”及び“C”レベルは“LM“レベルからしきい値電圧を変化させ
る。これにより、4値のしきい値分布が実現できる。なお、データは”11“データが”
E“レベルに、”01“データが”A“レベルに、”00“データが”B“レベルに、”
10“データが”C“レベルに割り当てられる。ここで、”**“データの右側が下位ペ
ージのデータを表し、左側が上位ページのデータを表す。また、上位ページの“A”、“
B”及び“C”レベルのベリファイ動作は、それぞれベリファイ電圧がVCG_AV、V
CG_BV、VCG_CV(VCG_AV<VCG_BV<VCG_CV)で行われる。
状態の場合および下位ページのみ書き込みが終了し、かつ、上位ページの書き込み前の場
合(「上位ページ前」と称する場合がある)と、上位ページまで書き込みが終了している
場合(「上位ページ後」と称する場合がある)とが存在する。その結果、上位ページ前と
上位ページ後を判断する必要がある。そこで、制御回路5は、上位ページの書き込み時に
フラグセルFCにデータを記憶し、このデータ用いて上位ページ前と上位ページ後を判断
する。
込みの際にフラグセルFCを“B”レベルに書き込む。すなわち、フラグセルFCのフラ
グデータが“B”レベルに割り当てられる。すなわち、上位ページ後か上位ページ前かは
、フラグセルFCのしきい値電圧が読み出し電圧VCG_BR3より高いか低いかで判断
される。この場合、読み出し電圧VCG_AR3を用いてしきい値電圧の判断を行っても
良い。具体的には、読み出し動作において、読み出し電圧をVCG_BR3にして、フラ
グセルFCのしきい値電圧を判断すればよい。この条件で、フラグセルFCを読み出した
結果が“0”データであれば上位ページ後であり、“1”データであれば上位ページ前で
ある。
の場合、上位ページ後か上位ページ前かは、フラグセルFCのしきい値電圧が読み出し電
圧VCG_AR3より高いか低いかで判断される。具体的には、読み出し動作において、
読み出し電圧をVCG_AR3にして、フラグセルFCのしきい値電圧を判断すればよい
。この条件で、フラグセルFCを読み出した結果が“0”データであれば上位ページ後で
あり、“1”データであれば上位ページ前である。
ジのデータ書き込み動作の一例を示すフローチャートである。
下位ページのプログラム動作は、ホストまたはメモリコントローラHMからアドレスA
DDが送付され、このアドレスADDに従い制御回路5、ワード線制御回路3が、例えば
、図4に示す複数のページから1つのページPGを選択する。このページを選択ページP
Gsと称する。
ト線制御回路2内のデータラッチに記憶される(ST11)。
ホストまたはメモリコントローラHMから書き込みコマンドが入力されると、メモリセ
ルMCにデータの書き込み動作が開始される。例えば、データラッチに“1”データ(書
き込みを行なわない)が保持されている場合、制御回路5はデータラッチに接続されるビ
ット線BLを、電圧Vdd(例えば、2.5V)に制御し、データラッチに“0”データ
(書き込みを行なう)が保持されている場合、制御回路5はデータラッチに接続されるビ
ット線BLを接地電圧Vss(例えば、0V)に制御する。
め、ホストまたはメモリコントローラHMは、フラグセルFCに接続されたビット線BL
のデータラッチに“1”データ(書き込みを行なわない)を送付する。または、制御回路
5がフラグセルFCに接続されたビット線BLのデータラッチに“1”データを設定する
。
PGsのワード線WL(選択ワード線WLs)に書き込み電圧VPGM(例えば、20V
)、選択ワード線WLs以外の非選択ワード線WLnsに通過電圧VPASS(10V)
を印加する。すると、ビット線BLがVssである場合、セルのチャネルが接地電圧Vs
s、選択ワード線WLsが書き込み電圧VPGMとなるため、メモリセルMCに電荷が注
入される。一方、ビット線が電圧Vddである場合、セルのチャネルが接地電圧Vssで
はなく、いわゆるセルフブーストにより、例えば、書き込み電圧VPGM/2程度になる
。このため、メモリセルMCには電荷が注入されない。
すように、メモリセルMCのしきい値電圧が上昇し、メモリセルMCのしきい値電圧は“
LM”レベルに上昇する。また、データラッチに保持されたデータが“1”データである
時、メモリセルMCのしきい値電圧は変化せず、メモリセルMCのしきい値電圧は“E”
レベルのままである。
プログラム動作に続いてベリファイ動作が行われる。制御回路5及びビット線制御回路
2はビット線BLをハイレベルに充電する。制御回路5は選択ワード線WLsにベリファ
イ電圧VGG_LMVを与える。なお、制御回路5は非選択ワード線WLnsに“LM”
レベルの上限より少し高い読み出し電圧Vreadを与える。
圧がベリファイ電圧VGG_LMVより高いメモリセルMCはオフする。このため、ビッ
ト線BLはハイレベルのままである。また、閾値電圧がベリファイ電圧VGG_LMVよ
り低いセルはオンする。このため、ビット線BLはロウレベル(接地電圧Vss)となる
。ここで、“LM”レベルに書き込まれるメモリセルMCの判断を行う。ここで、“LM
”レベルに書き込まれるメモリセルMCが“LM”レベルに書き込まれている場合は、制
御回路5はビット線BLのデータラッチに“1”データ(書き込みを行わない)を設定す
る。
制御回路5は、全てのデータラッチに“1”データ(書き込みを行わない)となった場
合、または、規定数以上が“1”データとなった場合書き込み動作を終了する(ST14
のY)。これ以外の場合は、制御回路5は再度プログラム動作(ST12)を行う(ST
14のN)。この場合、書き込み電圧VPGMをステップアップして書き込み動作を行う
こともできる。
ジのデータ書き込み動作の一例を示すフローチャートである。
上位ページのデータ書き込み動作は、ホストまたはメモリコントローラHMからアドレ
スADDが送付される。このアドレスADDは下位ページのデータが書き込まれているペ
ージPGのアドレスである。制御回路5、ワード線制御回路3はこのアドレスADDに従
ってページPGを選択する。
制御回路2内のデータラッチに記憶される。ここで、上位ページのデータ書き込み動作で
あるため、フラグセルFCにデータが書き込まれる。このため、ホストまたはメモリコン
トローラHMは、フラグセルFCに接続されたビット線BLのデータラッチに“0”デー
タ(書き込みを行なう)を送付する。または、制御回路5がフラグセルFCに接続された
ビット線BLのデータラッチに“0”データを設定する。
下位ページのメモリセルMCのしきい値電圧が“E”レベルか“LM”レベルに属して
いるかを判断する。ここで、制御回路5は内部リード動作を行う。制御回路5及びビット
線制御回路2はビット線BLをハイレベルに充電する。また、制御回路5は選択ワード線
WLsに、VCG_AR1を与え、非選択ワード線WLns読み出し電圧Vreadを与
える。
圧がベリファイ電圧VGG_LMVより高いメモリセルMCはオフする。このため、ビッ
ト線BLはハイレベルのままである。また、メモリセルMCのしきい値電圧がベリファイ
電圧VGG_LMVより低いセルはオンする。このため、ビット線BLはローレベル(接
地電圧Vss)となる。ここで、ビット線BLに接続されたデータラッチが、ハイレベル
またはローレベルのデータを保持する。ここで、内部データリードの結果を記憶するデー
タラッチは、書き込みデータを記憶しているデータラッチとは別のデータラッチにするこ
とができる。
保持しても良いし、読み出さなくても良い。
ホストまたはメモリコントローラHMから書き込みコマンドが入力されると、メモリセ
ルMCにデータの書き込み動作が開始される。内部データリードに基づいて、メモリセル
MCのしきい値電圧が“E”レベルに属している場合で、データラッチに保持されるデー
タが“1”データの場合、制御回路5はメモリセルMCのしきい値電圧を“E”レベルの
ままとし、データラッチに保持されたデータが“0”データの場合、制御回路5はメモリ
セルMCのしきい値電圧を“A”レベルに移動する。
ッチに保持されるデータが“1”データの場合、制御回路5はメモリセルMCのしきい値
電圧を“B”レベルに移動し、データラッチに保持されたデータが“0”データの場合、
制御回路5はメモリセルMCのしきい値電圧を“C”レベルに移動する。
合、フラグセルFCに接続されるデータラッチのデータを参照しても良いし、データラッ
チのデータに関わらず、フラグセルFCのしきい値電圧を“B”レベルに移動するように
しても良い。
御回路5はしきい値電圧を移動させるメモリセルMC及びフラグセルFCに接続されるビ
ット線BLのデータラッチに“0”データ(書き込みを行う)を設定し、しきい値電圧を
移動させないメモリセルMCに接続されるビット線BLのデータラッチに“1”データ(
書き込みを行わない)を設定する。すなわち、同じページPGに属するメモリセルMCと
フラグセルFCは同時にしきい値電圧を移動することができる。
プログラム動作に続いてベリファイ動作が行われる。上位ページのベリファイ動作にお
いては、“A”〜“C”レベルの判定を連続して行うことができる。制御回路5及びビッ
ト線制御回路2はビット線BLをハイレベルに充電する。まず、制御回路5は選択ワード
線WLsにベリファイ電圧VGG_AVを与える。ここで、“A”レベルに書き込まれる
メモリセルMCの判断を行う。ここで、“A”レベルに書き込まれるメモリセルMCが“
A”レベルに書き込まれている場合は、制御回路5はビット線BLのデータラッチに“1
”データ(書き込みを行わない)を設定する。同様に、“B”レベルに書き込まれるメモ
リセルMC及びフラグセルFCの判断を行う。ここで、“B”レベルに書き込まれるメモ
リセルMCが“B”レベルに書き込まれている場合は、制御回路5はビット線BLのデー
タラッチに“1”データ(書き込みを行わない)を設定する。また、フラグセルFCが“
B”レベルに書き込まれている場合は、制御回路5はビット線BLのデータラッチに“1
”データ(書き込みを行わない)を設定する。同様に、“C”レベルに書き込まれるメモ
リセルMCの判断を行う。ここで、“C”レベルに書き込まれるメモリセルMCが“C”
レベルに書き込まれている場合は、制御回路5はビット線BLのデータラッチに“1”デ
ータ(書き込みを行わない)を設定する。
チを“0”データに維持する。
制御回路5は、全てのデータラッチに“1”データ(書き込みを行わない)となった場
合、または、規定数以上が“1”データとなった場合書き込み動作を終了する(S25の
Y)。これ以外の場合は、制御回路5は再度プログラム動作(S23)を行う(S25の
N)。この場合、書き込み電圧VPGMをステップアップして書き込み動作を行うことも
できる。
態に係る不揮発性半導体記憶装置の下位ページのデータ読み出し動作の一例を示すフロー
チャートである。
先ず、ホストまたはメモリコントローラHMからアドレスADDが送付される。ここで
、アドレスADDは下位ページに書き込まれたデータのアドレスである。制御回路5、ワ
ード線制御回路3はこのアドレスADDに従ってページPGを選択する(選択ページPG
sと称する)。ここで、制御回路5及びビット線制御回路2はビット線BLをハイレベル
に充電する。制御回路5は選択ワード線WLsに読み出し電圧VGG_BR3を与える。
なお、制御回路5は非選択ワード線WLnsに“C”レベルの上限より高い読み出し電圧
Vreadを与える。
圧が読み出し電圧VGG_BR3より高いメモリセルMCはオフする。このため、ビット
線BLはハイレベルのままである。また、しきい値電圧が読み出し電圧VGG_BR3よ
り低いメモリセルMCはオンする。このため、ビット線BLはロウレベル(接地電圧Vs
s)となる。この結果がデータラッチに記憶及び保持される。
時に読み出すことができる。その結果、複数のメモリセルMCと複数のフラグセルFCか
らデータを読み出した結果がデータラッチに保持されている。
選択したページPGsが上位ページ前か上位ページ後か判断する必要がある。そこで、
制御回路5はフラグセルFCに記憶されたデータを用いて、選択ページPGsが上位ペー
ジ前か上位ページ後か判断する。ここで、選択ページPGsが上位ページ前か上位ページ
後を判断するデータを「フラグデータ」と称する。
セルFCが配置されている。ここで、制御回路5はフラグデータを、フラグセルFCから
読み出されたデータの多数決、又は“0”データが書き込まれているフラグセルFCの数
が規定値以上であるかどうかにより判別する。このフラグ判定は後に詳細に説明する。
断には、周知のビット数カウント回路や多数決回路を用いることができる。
上記ステップST32において、フラグデータから上位ページ前であると判別された場
合、上位ページの書き込みは行われていない。このため、メモリセルMCのしきい値電圧
の分布は、図9(a)となっている。したがって、制御回路5は、メモリセルMCからデ
ータを読み出すため、制御回路5は選択ワード線WLsに読み出し電圧VCG_AR1(
又はVCG_AR3)を与える。ここで、再度メモリセルMCからデータの読み出し動作
が実行される。ここで、データラッチに読み出されたデータが保持される。その後、制御
回路5は、データラッチに保持されたデータをホストまたはメモリコントローラHMに出
力する(ST34)。
合、上位ページの書き込みが行われている。このため、メモリセルMCの閾値電圧分布は
、図9(b)に示すようになっている。したがって、メモリセルMCからデータを読み直
す必要はない。その結果、制御回路5はデータラッチに保持されているデータをホストま
たはメモリコントローラHMに出力する(ST34)。
を用いてフラグデータを算出することができる。その後、フラグデータから上位ページ後
である事を確認し、読み出し電圧VCG_AR、VCG_CRを用いて選択メモリセルM
Csのデータを読み出す。ただし、フラグセルFCからのデータ読み出し、及び、フラグ
データの算出は省略することができる。その結果、読み出し動作を高速化することができ
る。
制御回路5は、選択ページPGsに属する全てのフラグセルFCのデータを用いて、フ
ラグデータを決定する。ここで、冗長領域12はメモリセルアレイ1の中に分散して配置
されている。故に、複数のフラグセルFCもメモリセルアレイ1の中に分散して配置され
ていることになる。
フラグセルFCの数が読み出し電圧VCG_BR3以下のしきい値電圧を有するフラグセ
ルFCの数より多い場合、選択ページPGは上位ページ後であると判断する。一方、制御
回路5は、読み出し電圧VCG_BR3より大きいしきい値電圧を有するフラグセルFC
の数が読み出し電圧VCG_BR3以下のしきい値電圧を有するフラグセルFCの数より
少ない場合、選択ページPGsは上位ページ前であると判断する。
pは3以上の自然数)のフラグセルが配置されているとする。ここで、読み出し電圧VC
G_BR3より大きいしきい値電圧を有するフラグセルFCの数がp/2より多い場合は
選択ページPGsは上位ページ前であると判断する。また、フラグセルFCの数が偶数個
である場合には、規定値を3/4*pとし、読み出し電圧VCG_BR3より大きいしき
い値電圧を有するフラグセルFCの数が3/4*p個より多い場合は選択ページPGsは
上位ページ前であると判断することもできる。
フラグセルFCがパーティクル起因によって不良となったとしても、それ以外のフラグセ
ルFCでフラグデータの判断をすることができる。また、複数のフラグセルFCのデータ
を多数決で判断することにより、フラグデータの信頼性を高くすることができる。その結
果、不揮発性半導体記憶装置の製造歩留まりを向上させることができる。
制御回路5は、冗長領域12−1〜12−nのうち代表の冗長領域を選択して、フラグ
データを決定する。例えば、制御回路5は、ワード線制御回路3が配置されている側に近
い冗長領域12に配置された複数のフラグセルFCのデータを用いてフラグデータを決定
する。
する。そのため、フラグセルFCに記憶されたデータが正確に判断できない場合がある。
一方、ワード線制御回路3に近い位置では選択ワード線WLsの抵抗による電位降下は殆
ど発生しない。よって、制御回路5はフラグセルFCに記憶されたデータを正確に判断す
ることができる。
わる場合がある。図14に示すメモリセルアレイ1はY方向にJ個(Jは2以上の自然数
)のブロックBLKが配置されている。ここで、奇数番目のブロックBLKのワード線W
L、選択ゲート線SGS,SGDはX方向において左側のワード線制御回路3−1に接続
されている。一方、偶数番目のブロックBLKのワード線WL、選択ゲート線SGS,S
GDはX方向において右側のワード線制御回路3−2に接続されている。そこで、制御回
路5は、ワード線制御回路3から近い位置に配置された冗長領域12SのフラグセルFC
を用いてフラグデータを決定する。図14に置いては、奇数番目のブロックBLKの冗長
領域12Sはワード線制御回路3−1に配置され、偶数番目のブロックBLKの冗長領域
12Sはワード線制御回路3−2に配置されている。
の複数のフラグセルFCから読み出したデータの多数決、または、規定値よりも大きいか
どうかの判断などを行う。具体的には、制御回路5は、冗長領域12Sに配置されたフラ
グセルFCのしきい値電圧を用いて、読み出し電圧VCG_BR3より大きいしきい値電
圧を有するフラグセルFCの数が読み出し電圧VCG_BR3以下のしきい値電圧を有す
るフラグセルFCの数より多い場合、選択ページPGは上位ページ後であると判断する。
一方、制御回路5は、冗長領域12Sに配置されたフラグセルFCのしきい値電圧を用い
て、読み出し電圧VCG_BR3より大きいしきい値電圧を有するフラグセルFCの数が
読み出し電圧VCG_BR3以下のしきい値電圧を有するフラグセルFCの数より少ない
場合、選択ページPGは上位ページ前であると判断する。その結果、フラグデータを正確
に判定することができる。
例えば、図14に示す場合において、ワード線制御回路3に近い方から2つの冗長領域1
2を用いる場合などである。その結果、複数の位置に配置された冗長領域12を用いてフ
ラグデータを決定するため、フラグデータを正確に判定することができる。
制御回路5は、それぞれの冗長領域12−1〜12−nにおいて、第1のフラグデータ
を算出し、第1のフラグデータを用いて最終的なフラグデータを決定する。
細り、または、断線が発生した箇所を異常箇所と称する。この場合、ワード線制御回路3
から見て、ワード線WLの異常箇所より先のメモリセルMC及びフラグセルFCは正確に
データを読み出すことができない。しかし、ユーザデータを記憶したメモリセルMCであ
ればECC(Error-Correcting Code)による訂正により読み出せる場合がある。一方、
動作高速化やパリティビット削減のため、フラグデータFCはECCによる訂正の対象外
である場合が多い。
)と冗長領域12−kのワード線WLで異常箇所が発生したとする。この場合、冗長領域
12−kに属するフラグセルFCのデータは正確に読み出すことができない。一方、冗長
領域12−1〜12−(k−1)に属するフラグデータFCのデータは正確に読み出すこ
とができる。
Cから読み出したデータの多数決、または、規定値よりも大きいかどうかの判断などを計
算する。具体的には、制御回路5は、それぞれの冗長領域12−1〜12−kに配置され
たフラグセルFCのしきい値電圧を用いて、読み出し電圧VCG_BR3より大きいしき
い値電圧を有するフラグセルFCの数が読み出し電圧VCG_BR3以下のしきい値電圧
を有するフラグセルFCの数より多い場合、第1フラグデータを“0”データとする。一
方、制御回路5は、それぞれの冗長領域12−1〜12−kに配置されたフラグセルFC
のしきい値電圧を用いて、読み出し電圧VCG_BR3より大きいしきい値電圧を有する
フラグセルFCの数が読み出し電圧VCG_BR3以下のしきい値電圧を有するフラグセ
ルFCの数より少ない場合、第1フラグデータを“1”データとする。その結果、k個の
第1フラグデータが算出される。
かの判断などにより、最終的なフラグデータを算出する。その結果、一部の冗長領域12
のフラグセルFCに不良が発生しても正確にフラグデータを決定することができる。
それぞれの冗長領域12−1〜12−kは複数のフラグセルFCを有している。ここで
、メモリセルアレイ領域11に隣接するフラグセルFCはデータパターンの都合上、デー
タの信頼性が悪くなる場合がある。
Cのうち、両端のフラグセルFCを除いて多数決、または、規定値よりも大きいかどうか
の判断などを取る。この変形例は第1乃至第3の判定方法に適用することができる。その
結果、フラグデータの信頼性を高くすることができる。
冗長領域12−1〜12−kはメモリセルアレイ1中に均等に配置されていることが好
ましい。メモリセルアレイ中に偶発的な不良に対応するためである。
メモリセルアレイ1の端部に集中して発生する不良、セルアレイの中央部に集中して発生
する不良なども存在する。
所に配置されていれば、不揮発性半導体記憶装置の製造歩留まりを向上させることができ
る。すなわち、メモリセルアレイ1の端部に不良が集中して発生した場合は、メモリセル
アレイ1の中央部に配置された冗長部のフラグセルでフラグデータを決定することができ
る。また、メモリセルアレイ1の中央部に不良が集中して発生した場合は、メモリセルア
レイ1の端部に配置された冗長領域12のフラグセルFCでフラグデータを決定すること
ができる。
2カ所に配置することもできる。すなわち、不良が集中して発生しやすい場所を回避する
ように冗長領域12を配置することができる。図15の例では、冗長領域12−2、12
−3が、不良が集中して発生しにくい場所に相当する。その結果、両端部と中央部に不良
が発生した場合でも、両端部及び中央部以外に配置された冗長領域12のフラグセルFC
でフラグデータを決定することができる。なお、図15では、両端部及び両端部以外の2
カ所に配置しているが、少なくとも両端部及び両端部以外の1カ所に配置されていれば上
記効果を有する。また、両端部の冗長領域12−1、12−4が配置されていなくても上
記効果を有する。
モリセルアレイ1−1と1−2)を有する場合もある。この時、メモリセルアレイ1−1
、1−2の端部は、X方向において、半導体記憶装置の端部と、半導体記憶装置の端部と
反対側(中央部)の2つが存在する。
カ所に配置されていれば、不揮発性半導体装置全体としてみれば、冗長領域12が両端部
、中央部及び両端部または中央部以外の領域に配置されているといえる。その結果、半導
体記憶装置の製造歩留まりを向上させることができる。また、冗長領域12の数を減らす
ことにより不揮発性半導体記憶装置の大きさを小さくすることができる。なお、図16で
は、メモリセルアレイ1が2つの場合を示しているが、メモリセルアレイ1が3個以上配
置されても上記の効果を有する。
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や
要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる
。
、6…電圧供給回路、7…ドライバ、11…メモリセルアレイ領域、12…冗長領域、M
C…メモリセル、FC…フラグセル、WL…ワード線、BL…ビット線。
Claims (6)
- 第1の方向に複数個配置されたメモリセルとフラグセルを有する複数の冗長領域と、前
記第1の方向に延びる複数のワード線と、前記第1の方向と交差する第2の方向に延びる
複数のビット線を有するメモリセルアレイと、
制御回路とを具備し、
前記メモリセルと前記フラグセルは前記複数のワード線のうち1つで共通接続されたペ
ージを構成し、前記複数の冗長領域は前記メモリセルアレイ中に分散されるように配置さ
れていることを特徴とする不揮発性半導体記憶装置。 - 前記ページが前記第2の方向に複数個配置され、前記第2の方向に並んだ前記メモリセ
ルがメモリセルストリングを構成し、前記第2の方向に並んだ前記フラグセルがフラグセ
ルストリングを構成し、
前記複数のビット線は前記メモリセルストリング、及び、前記フラグセルストリングの
一端に電気的に接続されることを特徴とする請求項1に記載の不揮発性半導体記憶装置。 - 前記第1方向において、前記複数の冗長領域は、少なくとも前記メモリセルアレイ中の
両端部及び前記両端部以外の1カ所に配置されていることを特徴とする請求項1または2
に記載の不揮発性半導体記憶装置。 - 前記制御回路は前記複数の冗長領域が有する前記フラグセルに記憶されたデータを用い
てフラグデータを生成することを特徴とする請求項1乃至3のいずれかに記載の不揮発性
半導体記憶装置。 - それぞれの前記複数の冗長領域は複数個の前記フラグセルを有し、前記制御回路は前記
複数の冗長領域のうち少なくとも1つの冗長領域に配置された前記フラグセルに記憶され
たデータを用いてフラグデータを生成することを特徴とする請求項1乃至3のいずれかに
記載の不揮発性半導体記憶装置。 - それぞれの前記複数の冗長領域は複数個の前記フラグセルを有し、前記制御回路は前記
複数個の前記フラグセルに記憶されたデータを用いて複数の第1フラグデータを生成し、
前記複数の第1フラグデータを用いて第2フラグデータを生成することを特徴とする請求
項1乃至3のいずれかに記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174473A JP2014032731A (ja) | 2012-08-06 | 2012-08-06 | 半導体記憶装置 |
US13/779,575 US20140036592A1 (en) | 2012-08-06 | 2013-02-27 | Semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012174473A JP2014032731A (ja) | 2012-08-06 | 2012-08-06 | 半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014032731A true JP2014032731A (ja) | 2014-02-20 |
Family
ID=50025336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012174473A Pending JP2014032731A (ja) | 2012-08-06 | 2012-08-06 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140036592A1 (ja) |
JP (1) | JP2014032731A (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9318200B2 (en) | 2014-08-11 | 2016-04-19 | Micron Technology, Inc. | Methods and apparatuses including a string of memory cells having a first select transistor coupled to a second select transistor |
TWI559317B (zh) * | 2015-03-04 | 2016-11-21 | 旺宏電子股份有限公司 | 記憶體修補方法及其應用元件 |
US9740352B2 (en) * | 2015-09-30 | 2017-08-22 | Elo Touch Solutions, Inc. | Supporting multiple users on a large scale projected capacitive touchscreen |
US9875811B2 (en) * | 2016-01-13 | 2018-01-23 | Macronix International Co., Ltd. | Method and device for reading a memory |
TWI621125B (zh) * | 2016-01-26 | 2018-04-11 | 旺宏電子股份有限公司 | 記憶體之讀取方法與裝置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267846A (ja) * | 1984-11-12 | 1986-11-27 | Nec Corp | メモリを有する集積回路装置 |
JP2000294748A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 半導体記憶装置 |
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2007164899A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20080144380A1 (en) * | 2006-12-13 | 2008-06-19 | Dong-Kyu Youn | Nonvolatile memory device having flag cells for storing MSB program state |
US20080155364A1 (en) * | 2006-10-02 | 2008-06-26 | Samsung Electronics Co. Ltd. | Non-volatile memory device and method for operating the memory device |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5039168B2 (ja) * | 2010-03-24 | 2012-10-03 | 株式会社東芝 | 半導体記憶装置 |
US8687419B2 (en) * | 2011-08-05 | 2014-04-01 | Micron Technology, Inc. | Adjusting operational parameters for memory cells |
-
2012
- 2012-08-06 JP JP2012174473A patent/JP2014032731A/ja active Pending
-
2013
- 2013-02-27 US US13/779,575 patent/US20140036592A1/en not_active Abandoned
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61267846A (ja) * | 1984-11-12 | 1986-11-27 | Nec Corp | メモリを有する集積回路装置 |
JP2000294748A (ja) * | 1999-04-05 | 2000-10-20 | Toshiba Corp | 半導体記憶装置 |
JP2004192789A (ja) * | 2002-11-29 | 2004-07-08 | Toshiba Corp | 半導体記憶装置 |
JP2007164899A (ja) * | 2005-12-14 | 2007-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
US20080155364A1 (en) * | 2006-10-02 | 2008-06-26 | Samsung Electronics Co. Ltd. | Non-volatile memory device and method for operating the memory device |
US20080144380A1 (en) * | 2006-12-13 | 2008-06-19 | Dong-Kyu Youn | Nonvolatile memory device having flag cells for storing MSB program state |
Also Published As
Publication number | Publication date |
---|---|
US20140036592A1 (en) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11817155B2 (en) | Nonvolatile semiconductor memory device including a memory cell array and a control circuit applying a reading voltage | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
TWI604458B (zh) | Controller and memory system | |
JP4113166B2 (ja) | 半導体記憶装置 | |
JP2020004470A (ja) | 半導体記憶装置 | |
US8194465B2 (en) | Non-volatile semiconductor storage device | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP2010211883A (ja) | 不揮発性半導体記憶装置 | |
JP2011198413A (ja) | 不揮発性半導体記憶装置 | |
JP2011204298A (ja) | 不揮発性半導体メモリ | |
JP2015176616A (ja) | 半導体記憶装置 | |
JP2013186932A (ja) | 不揮発性半導体記憶装置 | |
JP2014032731A (ja) | 半導体記憶装置 | |
JP6293692B2 (ja) | メモリシステム | |
JP2020135903A (ja) | 半導体記憶装置、メモリシステム及び不良検出方法 | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
JP2009080884A (ja) | 不揮発性半導体記憶装置 | |
JP2017054567A (ja) | 半導体記憶装置 | |
JP2011134416A (ja) | 不揮発性半導体記憶装置 | |
JP2009176372A (ja) | 半導体記憶装置 | |
US8867269B2 (en) | Semiconductor memory device | |
JP2013246849A (ja) | メモリシステム | |
JP2011118984A (ja) | 不揮発性半導体記憶装置 | |
JP2017152066A (ja) | 不揮発性半導体記憶装置及びメモリシステム | |
JP2019050071A (ja) | 半導体記憶装置及びメモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20140812 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140902 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20150216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150403 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150807 |