以下、図面を用いて実施形態を説明する。図中、太線で示した信号線は、複数本を示す。また、太線が接続されているブロックの一部は、複数の回路を有する。信号が伝達される信号線には、信号名と同じ符号を使用する。末尾に”Z”が付く信号は、正論理を示している。末尾に”X”が付く信号は、負論理を示している。図中の二重の四角印は、外部端子を示している。外部端子は、例えば、半導体メモリチップ上のパッド、あるいは半導体メモリチップが収納されるパッケージのリードである。外部端子を介して供給される信号には、端子名と同じ符号を使用する。
図1は、一実施形態における半導体メモリMEMの例を示している。例えば、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。図1に示した半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
半導体メモリMEMは、例えば、シリコン基板上にCMOSプロセスを使用して形成される。半導体メモリMEMは、アドレスバッファ10A、10B、コマンドデコーダ12A、12B、コア制御部14A、14B、データ入出力バッファ16A、16Bおよびメモリコア18を有している。符号の末尾に付けた”A”、”B”は、ポートAPおよびポートBPに対応する。半導体メモリMEMをアクセスするシステムは、2つのポートAP、BPを介して、半導体メモリMEMの読み出し動作および書き込み動作をそれぞれ独立に実行できる。
アドレスバッファ10Aは、アドレス端子ADAで受けるアドレス信号をロウアドレス信号RAAおよびカラムアドレス信号CAAとして出力する。ロウアドレス信号RAAにより、ワード線WLAの1つが選択される。カラムアドレス信号CAAにより、データ端子DQA毎にビット線対BLA、BLAXの1つが選択され、メモリセルMCがアクセスされる。アドレスバッファ10Bは、アドレス端子ADBで受けるアドレス信号をロウアドレス信号RABおよびカラムアドレス信号CABとして出力する。ロウアドレス信号RABにより、ワード線WLBの1つが選択される。カラムアドレス信号CABにより、データ端子DQB毎にビット線対BLB、BLBXの1つが選択され、メモリセルMCがアクセスされる。
コマンドデコーダ12Aは、メモリコア18を動作するためのコマンド信号CMDAをデコードし、読み出し信号RDAまたは書き込み信号WRAとして出力する。コマンドデコーダ12Bは、メモリコア18を動作するためのコマンド信号CMDBをデコードし、読み出し信号RDBまたは書き込み信号WRBとして出力する。例えば、コマンド信号CMDA(またはCMDB)は、チップセレクト信号、アウトプットイネーブル信号およびライトイネーブル信号である。
コア制御回路14Aは、コマンドデコーダ12Aからの読み出し信号RDAまたは書き込み信号WRAに応じて、メモリコア18を動作するための制御信号(タイミング信号)を出力する。制御信号は、リセット信号RSTAを含む。コア制御回路14Bは、コマンドデコーダ12Bからの読み出し信号RDBまたは書き込み信号WRBに応じて、メモリコア18を動作するための制御信号(タイミング信号)を出力する。制御信号は、リセット信号RSTBを含む。リセット信号RSTA、RSTBは、OR回路を介してリセット信号RSTとしてメモリコア18に供給される。なお、OR回路は、コア制御回路14A、14Bの一方に形成されてもよく、メモリコア18内に形成されてもよい。
データ入出力バッファ16Aは、リードアンプRA(A)およびデータバスDBAを介してメモリセルアレイARYから出力される読み出しデータをデータ端子DQAに出力する。データ入出力バッファ16Aは、データ端子DQAに供給される書き込みデータを、データバスDBAおよびライトアンプWA(A)を介してメモリセルアレイARYに出力する。データ入出力バッファ16Bは、リードアンプRA(B)およびデータバスDBBを介してメモリセルアレイARYから出力される読み出しデータをデータ端子DQBに出力する。データ入出力バッファ16Bは、データ端子DQBに供給される書き込みデータを、データバスDBBおよびライトアンプWA(B)を介してメモリセルアレイARYに出力する。
メモリコア18は、ロウデコーダRDEC(A)/(B)、プリチャージ回路PRE(A)/(B)、センスアンプSA(A)/(B)、カラムスイッチCSW(A)/(B)、カラムデコーダCDEC(A)/(B)、リードアンプRA(A)/(B)、ライトアンプWA(A)/(B)およびメモリセルアレイARYを有している。符号の括弧内の”A”、”B”は、ポートAP、BPに対応している。ポートAP、BPに対応する回路は、互いに同じため、以下では、ポートAPに対応する要素について説明する。メモリコア18の詳細は、図6から図8に示す。
ロウデコーダRDECは、ワード線WLAの1つを選択するためにロウアドレス信号RAAをデコードする。プリチャージ回路PREは、コマンド信号CMDAが供給されないスタンバイ期間に、全てのビット線BLA、BLAXを高レベルに設定する。センスアンプSAは、読み出し動作および書き込み動作が実行されるときに、ビット線BLA、BLAXの電圧差を増幅する。
カラムデコーダCDECは、カラムアドレス信号CAAをデコードし、カラム選択信号を生成する。カラムスイッチCSWは、カラム選択信号により選択されるビット線対BLA、BLAXをリードアンプRAまたはライトアンプWAに接続する。リードアンプRAは、読み出し動作時に、カラムスイッチCSWを介して出力される相補の読み出しデータを増幅し、読み出しデータ信号として出力する。ライトアンプWAは、書き込み動作時に、データバスDBAを介して供給される書き込みデータを、相補の書き込みデータ信号として、ビット線対BLA、BLAXに出力する。
メモリセルアレイARYは、マトリックス状に配置された複数のスタティックメモリセルMCを有している。図の横方向に並ぶメモリセルMCは、共通のワード線WLA、WLBに接続されている。図の縦方向に並ぶメモリセルMCは、共通のビット線対BLA、BLAXおよびビット線対BLB、BLBXに接続されている。すなわち、メモリセルMCは、2つポートの少なくともいずれかを用いて読み書きできる。メモリセルMCの詳細は、図2から図4に示す。
図2は、図1に示したメモリセルMCの例を示している。メモリセルMCは、入力と出力が互いに接続された一対のCMOSインバータIVT1、IVT2、トランスファトランジスタN1A、N2A、N1B、N2BおよびショートトランジスタNG1、NG2を有している。インバータIVT1は、負荷トランジスタPL1およびドライバトランジスタND1を有している。インバータIVT2は、負荷トランジスタPL2およびドライバトランジスタND2を有している。インバータIVT1の出力は、ノードCZを介してインバータIVT2の入力に接続されている。インバータIVT2の出力は、ノードCXを介してインバータIVT1の入力に接続されている。
ノードCZは、メモリセルMCの正論理の記憶ノードである。ノードCXは、メモリセルMCの負論理の記憶ノードである。すなわち、メモリセルMCに論理1が記憶されているとき、ノードCZは論理1を保持し、ノードCXは論理0を保持する。符号の先頭に”P”が付いたトランジスタは、pMOSトランジスタを示す。符号の先頭に”N”が付いたトランジスタは、nMOSトランジスタを示す。ノードCZ、CXは、ゲートでリセット信号RSTを受けるショートトランジスタNG1、NG2を介して互いに接続されている。
トランスファトランジスタN1Aは、ワード線WLAが高レベルのときにノードCZをビット線BLAに接続する。トランスファトランジスタN2Aは、ワード線WLAが高レベルのときにノードCXをビット線BLAXに接続する。トランスファトランジスタN1Bは、ワード線WLBが高レベルのときにノードCZをビット線BLBに接続する。トランスファトランジスタN2Bは、ワード線WLBが高レベルのときにノードCXをビット線BLBXに接続する。
図3は、図2に示したメモリセルMCのレイアウトの例を示している。一点鎖線で囲まれた領域は、nMOSトランジスタが形成されるp形ウエル領域PWまたはpMOSトランジスタが形成されるn形ウエル領域NWである。破線で囲まれた領域は、トランジスタが形成されるアクティブ領域を示し、破線の外側の領域は、素子分離領域STI(Shallow Trench Isolation)を示している。網掛けの領域は、ポリシリコン配線Polyを示している。
破線で囲まれた領域とポリシリコン配線POLYの重複部分は、トランジスタのゲート(チャネル領域)を示している。破線で囲まれた領域のうちポリシリコン配線POLYと重複しない部分は、拡散領域(トランジスタのソースまたはドレイン)を示している。実線で囲まれた領域は、第1金属配線M1を示している。X印の付いた四角印は、第1金属配線M1を拡散領域に接続するコンタクトC1、または第1金属配線M1をポリシリコン配線POLYに接続するコンタクトC1を示している。X印の付いた太い四角印は、第1金属配線M1を上層の第2金属配線M2(図4)または第3金属配線M3(図4)に接続するためのコンタクトC2を示している。
この実施形態では、トランスファトランジスタN1A、N2Aを形成する拡散層領域(破線)は、互いに対称的な形状にレイアウトされている。換言すれば、トランスファトランジスタN1Aを形成する素子分離領域STIの境界線(破線)は、ショートトランジスタNG1を介してドライバトランジスタND2の形成領域までつながっている。トランスファトランジスタN2Aを形成する素子分離領域STIの境界線(破線)は、ドライバトランジスタND2の形成領域までつながっている。これは、トランスファトランジスタN1Aのソース(ノードCZ)を、ショートトランジスタNG1のドレイン(ノードCZ)と共有することで実現される。ショートトランジスタNG1のソース(ノードCX)は、ドライバトランジスタND2のドレイン(ノードCX)と共有されている。
このようなレイアウトにより、トランスファトランジスタN1A、N2Aのチャネル長を互いに等しくでき、ソース、ドレイン間電流の特性を互いに等しくできる。この結果、ポートAPに供給されるデータの書き込みマージンの低下を防止できる。上述したように、トランスファトランジスタN1A、N2Aの特性を等しくするためのレイアウトは、ショートトランジスタNG1をトランスファトランジスタN1AとドライバトランジスタND2の間に配置することで実現される。
同様に、トランスファトランジスタN1B、N2Bを形成する拡散層領域(破線)も互いに対称的な形状にレイアウトされている。すなわち、トランスファトランジスタN2Bのソース(ノードCX)は、ショートトランジスタNG2のドレイン(ノードCX)と共有されている。ショートトランジスタNG2のソース(ノードCZ)は、ドライバトランジスタND1のドレイン(ノードCZ)と共有されている。トランスファトランジスタN1Bを形成する素子分離領域STIの境界線(破線)は、ドライバトランジスタND1の形成領域までつながっている。これにより、トランスファトランジスタN1B、N2Bのチャネル長を互いに等しくでき、ソース、ドレイン間電流の特性を互いに等しくできる。この結果、ポートBPに供給されるデータの書き込みマージンの低下を防止できる。
図4は、図3に示したメモリセルMCの配線レイアウトの例を示している。図の縦方向に延在する太い配線は、第2金属配線M2を示している。図の横方向に延在する太い配線は、第3金属配線M3を示している。金属配線M1、M2、M3の配線層は、この順で半導体基板上に積層される。ビット線BLA、BLAX、BLB、BLBXおよび電源線VDD、VSSは、図の縦方向に配線されている。ワード線WLA、WLBおよびリセット信号線RSTは、図の横方向に配線されている。
図5は、メモリセルMCのレイアウトの別の例を示している。このメモリセルMCは、ショートトランジスタNG1、NG2を有していない。このため、トランスファトランジスタN1Aを形成する拡散層領域(破線)は、トランスファトランジスタN2AおよびドライバトランジスタND2を形成する拡散層領域(破線)とは別に独立して配置されている。
トランスファトランジスタN1A、N2Aを形成する拡散層領域(破線)は対称的な形状ではない。非対称性により、トランスファトランジスタN1Aのチャネル長は、トランスファトランジスタN2Aのチャネル長に比べて大きくなりやすい。これにより、トランスファトランジスタN1Aのソース、ドレイン間電流は少なくなり、ビット線BLAの高レベルをノードCZに伝達し難くなる。すなわち、ポートAPに供給される論理0の書き込みマージンは低下する。
トランスファトランジスタN1B、N2Bにおいても、拡散層領域(破線)は対称的な形状ではない。非対称性により、トランスファトランジスタN2Bのチャネル長は、トランスファトランジスタN1Bのチャネル長に比べて大きくなりやすい。これにより、トランスファトランジスタN2Bのソース、ドレイン間電流は少なくなり、ビット線BLBXの高レベルをノードCXに伝達し難くなる。すなわち、ポートBPに供給される論理1の書き込みマージンは低下する。一般に、半導体メモリMEMでは、ワーストのメモリセルの書き込みマージンがその半導体メモリMEMの書き込みマージンになる。メモリセルMCの1つでも書き込みマージンを満たさなければ、その半導体メモリMEMは不良品として扱われる。したがって、トランスファトランジスタN1A、N2A(あるいはN1B、N2B)の非対称性により、半導体メモリMEMの歩留は低下してしまう。
図6は、図1に示したメモリコア18の要部の例を示している。図6は、1つのビット線対BLA、BLAXに対応するカラムスイッチWCSW、RCSW、プリチャージ回路PREおよびセンスアンプSAを示している。すなわち、1つのデータ端子DQAに対応する回路を示している。ビット線対BLB、BLBXに対応する回路も図6と同様である。図1に示したカラムスイッチCSW(A)は、書き込み用のカラムスイッチWCSWと読み出し用のカラムスイッチRCSWを有している。図1に示したプリチャージ回路PREは、プリチャージ回路PRE1と図7に示すプリチャージ回路PRE2を有している。
カラムスイッチWCSWは、4つのスイッチSW1−4を有している。例えば、スイッチSW1−SW4は、CMOS伝達ゲートである。スイッチSW1、SW3は、書き込み信号WEXが低レベルに活性化され、カラム選択信号COLが高レベルに活性化されたときにオンする。書き込み信号WEXは、書き込みコマンドが半導体メモリMEMに供給されたときに、コア制御部14Aから出力される。カラム選択信号COLは、コア制御部14Aから出力されるカラムタイミング信号に同期して、カラムデコーダCDEC(A)から選択的に出力される。
スイッチSW1のオンにより、書き込みデータ線WDはビット線BLAに接続される。スイッチSW3のオンにより、書き込みデータ線WDXはビット線BLAXに接続される。スイッチSW2、SW4は、リセット信号RSTの低レベル中にオンする。書き込みデータ線WD、WDXは、ライトアンプWA(A)を介してデータバスDBAに接続されている。スイッチSW2のオンにより、ビット線BLAはデータ線DBLに接続される。スイッチSW4のオンにより、ビット線BLAXはデータ線DBLXに接続される。
プリチャージ回路PRE1は、データ線DBLを電源線VDDに接続するpMOSトランジスタ、データ線DBLXを電源線VDDに接続するpMOSトランジスタおよびデータ線DBL、DBLXを互いに接続するpMOSトランジスタを有している。プリチャージ回路PRE1は、低レベルのイコライズ信号EQDを受けている間、相補のデータ線DBL、DBLXを電源電圧VDDにプリチャージする。低レベルのイコライズ信号EQDは、コマンド信号CMDAが供給されないスタンバイ期間にコア制御部14Aから出力される。
センスアンプSAは、入力と出力が互いに接続された一対のCMOSインバータと、ゲートでリセット信号RSTと同じ論理の信号を受けるnMOSトランジスタとを有している。センスアンプSAは、リセット信号RSTが高レベルの間に動作し、データ線DBL、DBLXの電圧差を増幅する。
カラムスイッチRCSWは、スイッチSW5、SW6を有している。例えば、スイッチSW5、SW6は、CMOS伝達ゲートである。スイッチSW5は、カラム選択信号COLが高レベルに活性化されたときにオンし、データ線DBLをデータバスDBに接続する。スイッチSW6は、カラム選択信号COLが高レベルに活性化されたときにオンし、データ線DBLXをデータバスDBXに接続する。
図7は、図1に示したメモリコア18の要部の例を示している。図7は、1つのデータ端子DQAに対応するプリチャージ回路PREおよびリードアンプRAを示している。データ端子DQBに対応する回路も図7と同様である。プリチャージ回路PRE2は、図6に示したプリチャージ回路PREと同じ回路である。プリチャージ回路PRE2は、低レベルのイコライズ信号EQDを受けている間、相補のデータバスDB、DBXを電源電圧VDDにプリチャージする。
リードアンプRAは、ドライバ回路DRV1、DRV2および出力回路OUTを有している。ドライバ回路DRV1は、リードイネーブル信号RDEが高レベルに活性化されているときに、データバスDB上の信号の論理レベルを反転して出力回路OUTに伝達する。ドライバ回路DRV2は、リードイネーブル信号RDEが高レベルに活性化されているときに、データバスDBX上の信号の論理レベルを出力回路OUTに伝達する。リードイネーブル信号RDEは、読み出しコマンドが半導体メモリMEMに供給されたときに、コア制御部14Aから出力される。
出力回路OUTは、ドライバ回路DRV1から高レベルを受けたときにオンするnMOSトランジスタN1と、ドライバ回路DRV2から低レベルを受けたときにオンするpMOSトランジスタP1とを有している。出力回路OUTは、データバスDB、DBX上の信号の論理レベルが高レベル、低レベルのときに出力端子SOに高レベルを出力し、データバスDB、DBX上の信号の論理レベルが低レベル、高レベルのときに出力端子SOに低レベルを出力する。
図8は、図1に示したメモリコア18の概要を示している。図8は、ポートAPに関係する回路および信号線を示し、ポートBPに関係する回路および信号線は省略している。なお、半導体メモリMEMがポートAPのみを有するシングルポートメモリのときも、メモリコア18の概要は、図8と同じである。この例では、メモリセルアレイARYは、4つのメモリセルMC1、MC2、MC3、MC4を有している。メモリセルMC1−4内に括弧で示した値は、図9に示すアクセス動作において、メモリセルMC1−4に保持されるデータの変化を示している。具体的には、図9では、データD1を保持するメモリセルMC1にデータD5が書き込まれ、データD4を保持するメモリセルMC4にデータD6が書き込まれる。
ワード線WLA1はメモリセルMC1、MC2に接続され、ワード線WLA2は、メモリセルMC3、MC4に接続されている。相補のビット線対BLA1、BLA1Xは、メモリセルMC1、MC3およびカラムスイッチWCSW1に接続されている。相補のビット線対BLA2、BLA2Xは、メモリセルMC2、MC4およびカラムスイッチWCSW2に接続されている。
カラムスイッチWCSW1は、書き込み信号WEXおよびカラム選択信号COL1を受けている。カラムスイッチWCSW2は、書き込み信号WEXおよびカラム選択信号COL2を受けている。カラム選択信号COL1は、ビット線対BLA1、BLA1Xが選択されるときに高レベルに設定される。カラム選択信号COL2は、ビット線対BLA2、BLA2Xが選択されるときに高レベルに設定される。
カラムスイッチWCSW1−2は、共通の書き込みデータ線WD、WDXに接続され共通のリセット信号RSTを受けている。データ線DBL1、DBL1Xは、カラムスイッチWCSW1、RCSW1およびセンスアンプSA1に接続されている。データ線DBL2、DBL2Xは、カラムスイッチWCSW2、RCSW2およびセンスアンプSA2に接続されている。カラムスイッチRCSW1は、カラム選択信号COL1を受けている。カラムスイッチRCSW2は、カラム選択信号COL2を受けている。センスアンプSA1−2は、共通のリセット信号RSTを受けている。
図9は、図1に示した半導体メモリMEMのアクセス動作の例を示している。この例では、図8に示したメモリセルMC1、MC4にデータD5、D6が順次に書き込まれた後、メモリセルMC2、MC3からデータが順次に読み出される。メモリセルMC1−MC4は、アクセス動作前にデータD1−D4をそれぞれ保持している。図9では、ポートAPに対応する信号の波形のみを示し、ポートBPに対応する信号の波形は省略する。また、ワード線信号WLA、カラム選択信号COLおよびリセット信号RSTの各々は、複数の信号を1つの波形にまとめて示している。なお、半導体メモリMEMがポートAPのみを有するシングルポートメモリのときも、半導体メモリMEMのアクセス動作は、図9と同じである。
まず、半導体メモリMEMは、書き込みコマンドWRともに、ワード線WLA1およびカラム選択線COL1を選択するためのアドレス信号ADAと、書き込みデータD5とを受ける(図9(a、b))。ロウデコーダRDEC(A)は、ワード線WLA1を活性化し、カラムデコーダCDEC(A)は、ビット線対BLA1、BLA1Xを選択するためにカラム選択信号COL1を活性化する(図9(c))。コア制御部14Aは、書き込み信号WEX、イコライズ信号EQDおよびリセット信号RSTAを出力する(図9(d))。ロウデコーダRDEC(A)は、ロウアドレス信号RAAに基づいて、OR回路からのリセット信号RSTに同期して、ワード線WLA1に対応するリセット信号RST1を生成する(図9(e))。リセット信号RST、RST1の活性化期間は、ワード線WLAの活性化期間(すなわち、トランスファトランジスタN1A、N2Aのオン期間)に含まれる。
図8に示したコラムスイッチWCSW1は、書き込み信号WEXおよびカラム選択信号COL1に同期して、相補の書き込みデータ線WD、WDX上の書き込みデータD5をビット線対BLA1、BLA1Xに転送する(図9(f))。ワード線WLA1の活性化により、メモリセルMC1のトランスファトランジスタN1A、N2Aがオンし、記憶ノードCZ1はビット線BLA1に接続され、記憶ノードCX1はビット線BLA1Xに接続される。これにより、記憶ノードCZ1、CX1に保持されているデータD1は、データD5に書き換えられる(図9(g))。
また、ワード線WLA1の活性化により、メモリセルMC2のトランスファトランジスタN1A、N2Aがオンする。これにより、記憶ノードCZ2、CX2に保持されているデータD2は、ビット線BLA2、BLA2Xにそれぞれ転送される(図9(h))。カラムスイッチWCSW2のスイッチSW1、SW3(図6)はオフしているため、記憶ノードCZ1、CX1に保持されているデータD2は、保持され続ける(図9(i))。カラムスイッチWCSW1−2のスイッチSW2、SW4(図6)は、リセット信号RST1が低レベルの期間にオンしている。このため、リセット信号RST1が低レベルの期間に、ビット線対BLA1、BLA1X上の書き込みデータD5は、データ線DBL1、DBL1Xに転送される。リセット信号RST1が低レベルの期間に、ビット線対BLA2、BLA2X上のデータD2は、データ線対DBL2、DBL2Xに転送される(図9(j))。
リセット信号RST1が高レベルに活性化されると、記憶ノードCZ1、CX1は互いに接続され、メモリセルMC1に書き込まれたデータD5は失われる(図9(k))。同様に、記憶ノードCZ2、CX2は互いに接続され、メモリセルMC2に保持されているデータD2は失われる。図6に示したスイッチSW2、SW4は、リセット信号RST1の活性化によりオフする。図8に示したセンスアンプSA1−2は、リセット信号RST1の活性化により活性化され、データ線対DBL1、DBL1X上のデータD5およびデータ線対DBL2、DBL2X上のデータD2をそれぞれ差動増幅する。図中の矢印はセンスアンプSAのオン期間SAonを示している。これによりメモリセルMC1、MC2に保持されていたデータD5、D2は、センスアンプSA1、SA2に一時的に待避される。
ビット線対BLA1、BLA1Xは、カラムスイッチWCSW1を介して書き込みデータD5を受けている。このため、ビット線対BLA1、BLA1Xの電圧レベルは、記憶ノードCZ1、CX1のショートの影響をほとんど受けない。これに対して、ビット線対BLA2、BLA2Xは、対応するカラムスイッチWCSW2のスイッチSW1、SW3がオフしている。このため、ビット線対BLA2、BLA2Xの電圧レベルは、記憶ノードCZ2、CX2のショートの影響を受けて中間レベルに変化する(図9(l))。
データ線DBL2、DBL2Xは、スイッチSW2、SW4のオフによりビット線対BLA2、BLA2Xと切り離されている。このため、データ線DBL2、DBL2Xの電圧は、ビット線対BLA2、BLA2Xの電圧レベルの変化の影響を受けない。すなわち、データ線DBL2、DBL2Xは、記憶ノードCZ2、CX2のショートの影響を受けない。センスアンプSAは、データ線DBL2、DBL2X上の電圧差の増幅を開始する。ワード線WLA2およびリセット信号RST2は活性化されないため、メモリセルMC3、MC4に保持されているデータD3、D4は保持され続ける(図9(m))。
リセット信号RST1が低レベルに非活性化されると、記憶ノードCZ1、CX1のショート状態は解除され、記憶ノードCZ2、CX2のショート状態は解除される(図9(n))。これにより、ビット線対BLA1、BLA1X上のデータD5は、メモリセルMC1にリライトされる(図9(o))。リセット信号RST1の非活性化により、スイッチSW2、SW4がオンする。センスアンプSAは、リセット信号RST1の非活性化に同期して増幅動作を停止する。ビット線対BLA2、BLA2Xは、センスアンプSAで増幅されたデータ線DBL2、DBL2X上の電圧レベルを受けて、データD2を示すレベルに回復する。そして、ビット線対BLA2、BLA2X上のデータD2は、メモリセルMC2にリライトされ、書き込み動作が完了する(図9(p))。
このように、センスアンプSAは、書き込み動作時にアクセスされないメモリセルMC2にデータD2をリライトするリライト回路として機能する。リセット信号RSTが活性化されているとき、記憶ノードCZ2、CX2は、ショート動作によりイコライズされ、互いに同じ電圧に設定されている。このため、センスアンプSAが非活性化され、ビット線対BLA2、BLA2Xに電荷が供給されなくても、データ線対DBL2、DBL2Xの電荷のみでメモリセルMC2にデータD2をリライトできる。メモリセルMC1のリライトについても同様に、データ線対DBL1、DBL1Xの電荷のみでメモリセルMC1にデータD5をリライトできる。
次に、半導体メモリMEMは、2番目の書き込みコマンドWRともに、ワード線WLA2およびカラム選択線COL2を選択するためのアドレス信号ADAと、書き込みデータD6とを受ける(図9(q、r))。これにより、ワード線WLA2とカラム選択信号COL2が活性化される(図9(s))。書き込みデータ線対WD、WDX上の書き込みデータD6は、ビット線対BLA2、BLA2Xを介して、記憶ノードCZ4、CX4に書き込まれ、さらにデータ線対DBL2、DBL2Xに転送される(図9(t、u))。
この後、リセット信号RST2が活性化され、記憶ノードCZ3、CX3がショートされ、記憶ノードCZ4、CX4がショートされる(図9(v))。リセット信号RST2の活性化に応答して動作するセンスアンプSAにより、メモリセルMC3、MC4に保持されていたデータD3、D6は一時的に待避される。そして、上述と同様に、リセット信号RST2の非活性化に応答して、データ線対DBL1、DBL1X上のデータD3は、メモリセルMC3にリライトされる(図9(w))。データ線DBL2、DBL2X上のデータD6は、メモリセルMC4にリライトされる(図9(x))。
次に、半導体メモリMEMは、読み出しコマンドRDともに、ワード線WLA1およびカラム選択線COL2を選択するためのアドレス信号ADAを受ける(図9(y))。読み出し動作では、全てのセンスアンプSAは、上述したリライト回路として機能する。すなわち、メモリセルMC1、MC2に保持されていたデータD5、D2は、リセット信号RST1の活性化に応答してセンスアンプSAに待避され、リセット信号RST1の非活性化に応答してメモリセルMC1、MC2にリライトされる(図9(z))。
センスアンプSAで増幅された読み出しデータD2は、図8に示したコラムスイッチRCSW2を介して相補のデータバスDB、DBXに転送される(図9(z1))。図7に示したリードアンプRAは、データバスDB、DBX上の読み出しデータD2を出力端子SOに出力する(図9(z2))。そして、読み出しデータD2が、データ端子DQAから出力され、読み出し動作が完了する(図9(z3))。なお、コア制御部14A、14Bは、読み出し動作時にリセット信号RST(RSTA、RSTB)の活性化を禁止してもよい。
次に、半導体メモリMEMは、読み出しコマンドRDともに、ワード線WLA2およびカラム選択線COL1を選択するためのアドレス信号ADAを受ける(図9(z4))。そして、メモリセルMC3、MC4に保持されていたデータD3、D6は、リセット信号RST2の活性化に応答してセンスアンプSAに待避され、リセット信号RST2の非活性化に応答してメモリセルMC3、MC4にリライトされる(図9(z5、Z6))。
以上、この実施形態では、トランスファトランジスタN1A(N2B)、ショートトランジスタNG1(NG2)およびドライバトランジスタND2(ND1)を共通の拡散層CZ(CX)を介して連続的に配置することで、トランスファトランジスタN1A(N2B)の特性がばらつくことを防止できる。これにより、トランスファトランジスタN1A(N2B)の電流供給能力がメモリセルMC内のレイアウトに依存して変化することを防止できる。したがって、半導体メモリMEMの動作マージンの低下を防止できる。この結果、メモリセルMCにデータを確実に書き込みでき、メモリセルMCに書き込まれたデータを確実に保持できる。
リセット信号RSTの活性化中にセンスアンプSAにデータを保持し、リセット信号RSTの非活性化に応答してセンスアンプSAからメモリセルMCにデータをリライトできる。これにより、ショートトランジスタNG1、NG2により相補の記憶ノードCZ、CXが互いにショートされる場合にも、半導体メモリMEMの動作マージンの低下を防止でき、メモリセルMCにデータを確実に書き込みできる。また、データが書き込まれないメモリセルMCのショートトランジスタNG1、NG2がリセット信号RSTによりオンする場合にも、メモリセルMCに保持されているデータを確実に保持できる。さらに、読み出し動作において、データが読み出されるメモリセルMCおよびデータが読み出されないメモリセルMCに拘わらず、メモリセルMCに保持されているデータがリセット期間後に失われることを防止できる。
図10は、別の実施形態におけるメモリセルMCの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。メモリセルMCは、図1に示したメモリセルアレイARY内に配置される。半導体メモリMEMは、リセット信号RSTA、RSTBをOR回路を介することなくロウデコーダRDEC(A)/(B)に直接供給することを除き、図1と同じである。すなわち、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
この実施形態では、ショートトランジスタNG1、NG2は、リセット信号RSTA、RSTBをそれぞれ受けて動作する。ここで、リセット信号RSTA、RSTBは、図1に示したコア制御部14A、14Bから出力されるリセット信号RSTA、RSTBをロウアドレス信号RAA、RABに応じて分配した信号である。すなわち、複数のリセット信号RSTAがワード線WLAにそれぞれ対応して配線されている。各リセット信号線RSTAは、各ワード線WLAに接続される複数のメモリセル群MCに共通に接続される。複数のリセット信号RSTBがワード線WLBにそれぞれ対応して配線される。各リセット信号線RSTBは、各ワード線WLBに接続される複数のメモリセル群MCに共通に接続される。メモリセルMCのその他の構成は、図2と同じである。
図11は、図10に示したメモリセルMCの配線レイアウトの例を示している。図4と同じ要素については、詳細な説明は省略する。図4との違いは、ワード線WLA、WLBの間に、2本のリセット信号RSTA、RSTBが配線されることである。半導体基板から第2金属配線M2までのレイアウトは、リセット信号線RSTA、RSTBに接続される第1金属配線M1の大きさ、およびリセット信号線RSTA、RSTBに接続されるコンタクトC2の位置を除き、図4と同じである。なお、ワード線WLA、WLB間に、リセット信号線RSTA、RSTBを配線する余裕がないとき、リセット信号線RSTA、RSTBは、第3金属配線層M3より上に位置する第4金属配線層を用いて配線されてもよい。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
図12は、別の実施形態におけるメモリセルMCの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。メモリセルMCは、図1に示したメモリセルアレイARY内に配置される。半導体メモリMEMは、コア制御部14A、14Bがリセット信号RSTA、RSTBを生成せず、OR回路が形成されないことを除き、図1と同じである。すなわち、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
この実施形態では、ショートトランジスタNG1、NG2のゲートは、ワード線WLA、WLBにそれぞれ接続されている。このため、メモリセルMCは、リセット信号RSTを受けない。換言すれば、ワード線WLA、WLBにそれぞれ供給される信号は、リセット信号としても機能する。メモリセルMCのその他の構成は、トランジスタサイズを除き図2と同じである。
図13は、図12に示したメモリセルMCの配線レイアウトの例を示している。図4と同じ要素については、詳細な説明は省略する。この実施形態では、ショートトランジスタNG1のゲートは、コンタクトC1、第1金属配線M1およびコンタクトC2を介してワード線WLAに接続されている。ショートトランジスタNG2のゲートは、コンタクトC1、第1金属配線M1およびコンタクトC2を介してワード線WLBに接続されている。リセット信号線RSTAは配線されない。ショートトランジスタNG1、NG2のチャネル長は、図4に比べて大きく形成されている。これにより、ショートトランジスタNG1、NG2の閾値電圧は、トランスファトランジスタN1A、N2A、N1B、N2Bの閾値電圧より高く製造される。なお、ショートトランジスタNG1、NG2のチャネル領域に注入されるイオンのドーズ量を調整することで、ショートトランジスタNG1、NG2の閾値電圧を高くしてもよい。
図14は、図12に示したメモリセルMCの動作の例を示している。例えば、書き込み動作および読み出し動作において、ワード線WLAが活性化される。閾値電圧VthNGの高いショートトランジスタNG1のオン期間ON1は、閾値電圧VthNの低いトランスファトランジスタN1A、N2Aのオン期間ON2に含まれる。図6に示したスイッチSW2、SW4およびセンスアンプを動作させるリセット信号RSTの活性化期間は、オン期間ON1に等しく設定される。
トランスファトランジスタN1A、N2AがオンしてからショートトランジスタNG1がオンするまでの時間T1は、ビット線BLA、BLAX上のデータをセンスアンプSAに待避するための時間である。特に、時間T1は、書き込み動作において、データが書き込まれないメモリセルMCからビット線BLA、BLAX上に読み出されたデータをセンスアンプSAに待避するための時間である。あるいは、時間T1は、読み出し動作において、メモリセルMCからビット線BLA、BLAX上に読み出されたデータをセンスアンプSAに待避するための時間である。トランジスタNG1がオフしてからトランスファトランジスタN1A、N2Aがオフするまでの時間T2は、センスアンプSAに待避されたデータをビット線BLA、BLAXを介してメモリセルMCにリライトする時間である。
図15は、図12に示したメモリセルMCを有する半導体メモリMEMのアクセス動作の例を示している。図9と同じ動作については、詳細な説明は省略する。書き込み動作および読み出し動作の順序、アクセスされるメモリセルMC、および読み書きされるデータは、図8および図9と同じである。
この実施形態では、ワード線信号WLAが、ショートトランジスタNG1、NG2をオンさせるリセット信号RSTを兼ねている。このため、ショートトランジスタNG1、NG2のオン期間は、図9より長い。図6に示したスイッチSW2、SW4のオン/オフタイミングと、センスアンプSAの動作タイミングを決めるリセット信号RSTの波形は、図14と同じである(図15(a))。すなわち、センスアンプSAのオン期間SAonは、図9より長い(図15(b))。ショートトランジスタNG1、NG2のオン期間が長いため、書き込み動作が実行されないビット線対BLA2、BLA2Xが中間レベルに変化している期間も長い(図15(c))。
ビット線対BLA1、BLA1Xは、カラムスイッチWCSW1を介して書き込みデータD5を受けている。このため、ビット線対BLA1、BLA1Xの電圧レベルは、中間レベルまでには変化しない(図15(d))。読み出し動作は、ショートトランジスタNG1、NG2のオン期間と、センスアンプSAのオン期間SAonが長いことを除き、図9と同じである。
以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。さらに、ワード線信号WLA、WLBを、ショートトランジスタNG1、NG2をオンさせる信号として使用することで、図2に示したリセット信号RSTをメモリセルアレイARYに配線する必要がなくなる。また、ショートトランジスタNG1、NG2の閾値電圧VthGNは、トランスファトランジスタN1A、N2A、N1B、N2Bの閾値電圧VthNより高く製造される。これにより、メモリセルMCのデータをセンスアンプSAに確実に待避でき、データをセンスアンプSAからメモリセルMCに確実にリライトできる。
図16は、別の実施形態におけるメモリセルMCの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。メモリセルMCは、図1に示したメモリセルアレイARY内に配置される。半導体メモリMEMは、メモリセルMCが異なること、およびワード線信号WLA、WLBおよびリセット信号RSTが負論理であることを除き、図1と同じである。すなわち、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
この実施形態では、トランスファトランジスタP1A、P2A、P1B、P2BおよびショートトランジスタPG1、PG2は、pMOSトランジスタである。メモリセルMCのその他の構成は、図2と同じである。
図17は、図16に示したメモリセルのレイアウトの例を示している。図3と同じ要素については、詳細な説明は省略する。この実施形態では、p形ウエル領域PWとn形ウエル領域NWは、図3に対して入れ替えられている。また、負荷トランジスタPL1、PL2は、メモリセルMCの両側のn形ウエル領域NWにそれぞれ形成される。ドライバトランジスタND1、ND2は、メモリセルMCの中央のp形ウエル領域PWに形成される。
負荷トランジスタPL1、PL2、トランスファトランジスタP1A、P2A、P1B、P2B、ドライバトランジスタND1、ND2およびショートトランジスタPG1、PG2は、図3と同程度の電流特性を得るために、ゲート幅またはチャネル長を変更している。このため、p形ウエル領域PWとn形ウエル領域NWの横幅は、図3と相違している。
図18は、図17に示したメモリセルMCの配線レイアウトの例を示している。図4と同じ要素については、詳細な説明は省略する。この例では、第2金属配線M2は、p形ウエル領域PWとn形ウエル領域NWの横幅に合わせて配置されている。
図19は、図16に示したメモリセルMCを有する半導体メモリMEMのアクセス動作の例を示している。図9と同じ動作については、詳細な説明は省略する。書き込み動作および読み出し動作の順序、アクセスされるメモリセルMC、および読み書きされるデータは、図8および図9と同じである。図19は、ワード線信号WLAおよびメモリセルMCに供給されるリセット信号RST1−2が負論理(低レベルパルス)であることを除き、図9と同じである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
図20は、別の実施形態におけるメモリセルMCの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。メモリセルMCは、図1に示したメモリセルアレイARY内に配置される。半導体メモリMEMは、メモリセルMCが異なること、およびリセット信号RSTA、RSTBをOR回路を介することなくロウデコーダRDEC(A)/(B)に直接供給することを除き、図1と同じである。すなわち、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
この実施形態では、図16と同様に、トランスファトランジスタP1A、P2A、P1B、P2BおよびショートトランジスタPG1、PG2は、pMOSトランジスタである。メモリセルMCのその他の構成は、図10と同じである。すなわち、ショートトランジスタPG1のゲートはリセット信号RSTAを受け、ショートトランジスタPG2のゲートはリセット信号RSTBを受けている。
図21は、図20に示したメモリセルのレイアウトの例を示している。図3と同じ要素については、詳細な説明は省略する。図3との違いは、ワード線WLA、WLBの間に、2本のリセット信号RSTA、RSTBが配線するために、リセット信号線RSTA、RSTBのコンタクトC2の位置をずらしたことである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
図22は、別の実施形態におけるメモリセルMCの例を示している。上述した実施形態で説明した要素と同一の要素については、同一の符号を付し、これ等については、詳細な説明を省略する。メモリセルMCは、図1に示したメモリセルアレイARY内に配置される。半導体メモリMEMは、コア制御部14A、14Bがリセット信号RSTA、RSTBを生成せず、OR回路が形成されないことを除き、図1と同じである。すなわち、半導体メモリMEMは、マルチポートタイプのスタティックRAMである。半導体メモリMEMは、クロック信号に同期して動作してもよく、クロック信号に非同期で動作してもよい。半導体メモリMEMは、システムLSI等に搭載されるメモリマクロ(IP)として設計されてもよく、パッケージに封入された半導体記憶装置として設計されてもよい。
この実施形態では、図12と同様に、ショートトランジスタNG1、NG2のゲートは、ワード線WLA、WLBにそれぞれ接続されている。このため、メモリセルMCは、リセット信号RSTを受けない。また、図16と同様に、トランスファトランジスタP1A、P2A、P1B、P2BおよびショートトランジスタPG1、PG2は、pMOSトランジスタである。
ショートトランジスタPG1、PG2の閾値電圧(絶対値)は、トランスファトランジスタP1A、P2A、P1B、P2Bの閾値電圧(絶対値)より高く製造される。これにより、図14と同様に、ショートトランジスタPG1、PG2のオン期間ON1は、トランスファトランジスタP1A、P2A、P1B、P2Bのオン期間ON2に含まれる。メモリセルMCのその他の構成は、図16と同じである。
図23は、図22に示したメモリセルのレイアウトの例を示している。メモリセルMCのレイアウトは、ショートトランジスタPG1、PG2のゲートが、ワード線WLA、WLBにそれぞれ接続されていることを除き、図17と同じである。
図24は、図22に示したメモリセルMCを有する半導体メモリMEMのアクセス動作の例を示している。図15と同じ動作については、詳細な説明は省略する。書き込み動作および読み出し動作の順序、アクセスされるメモリセルMC、および読み書きされるデータは、図8および図9と同じである。図24は、ワード線信号WLAが負論理(低レベルパルス)であることを除き、図15と同じである。以上、この実施形態においても、上述した実施形態と同様の効果を得ることができる。
図25は、上述した実施形態の半導体メモリMEMが搭載されるシステムSYSの例を示している。システムSYS(ユーザシステム)は、例えば、携帯機器等のマイクロコンピュータシステムの少なくとも一部を構成する。システムSYSは、シリコン基板上に複数のマクロが集積されたシステムオンチップSoCを有している。あるいは、システムSYSは、パッケージ基板上に複数のチップが積層されたマルチチップパッケージMCPを有している。あるいは、システムSYSは、リードフレーム等のパッケージ基板上に複数のチップが搭載されたシステムインパッケージSiPを有している。さらに、システムSYSは、チップオンチップCoCあるいはパッケージオンパッケージPoPの形態で構成されてもよい。
例えば、SoCは、CPU(コントローラ)、ROM、周辺回路I/Oおよび上述した半導体メモリMEMを有している。CPU、ROM、周辺回路I/Oおよび半導体メモリMEMは、システムバスSBUSにより互いに接続されている。なお、CPUと半導体メモリMEMの間にメモリコントローラを配置してもよい。
CPUは、ROM、周辺回路I/Oおよび半導体メモリMEMをアクセスするとともにシステム全体の動作を制御する。半導体メモリMEMは、CPUからのアクセス要求に応じて、読み出し動作および書き込み動作を実行する。なお、システムSYSの最小構成は、CPUと半導体メモリMEMである。
なお、上述した実施形態では、マルチポートタイプのスタティックメモリセルを有する半導体メモリについて述べた。しかし、上述した実施形態は、例えば、図8の回路および図9の動作波形等に示したように、シングルポートタイプのスタティックメモリセルを有する半導体メモリに適用できる。
以上の実施形態において説明した発明を整理して、付記として開示する。
(付記1)
負荷トランジスタおよびドライバトランジスタをそれぞれ含む第1および第2インバータと、
前記第1および第2インバータの入力と出力とを互いに接続して形成され、前記第1インバータの出力に接続された第1記憶ノードと、前記第2インバータの出力に接続された第2記憶ノードと有するラッチ回路と、
前記第1および第2記憶ノードを第1ビット線対にそれぞれ接続する第1および第2トランスファトランジスタと、
前記第1および第2記憶ノードを第2ビット線対にそれぞれ接続する第3および第4トランスファトランジスタと、
前記第1および第2記憶ノードを互いに接続する第1および第2ショートトランジスタと
を有するメモリセルを備え、
前記第1トランスファトランジスタ、前記第1ショートトランジスタおよび前記第2インバータのドライバトランジスタは、一方向に沿って配置され、
前記第4トランスファトランジスタ、前記第2ショートトランジスタおよび前記第1インバータのドライバトランジスタは、一方向に沿って配置され、
前記第1トランスファトランジスタおよび前記第1ショートトランジスタは、前記第1記憶ノードに接続された共通の拡散層を有し、
前記第1ショートトランジスタおよび前記第2インバータのドライバトランジスタは、前記第2記憶ノードに接続された共通の拡散層を有し、
前記第4トランスファトランジスタおよび前記第2ショートトランジスタは、前記第2記憶ノードに接続された共通の拡散層を有し、
前記第2ショートトランジスタおよび前記第1インバータのドライバトランジスタは、前記第1記憶ノードに接続された共通の拡散層を有すること
を特徴とする半導体メモリ。
(付記2)
前記第1および第2トランスファトランジスタは、ソース、ゲートおよびドレインを互いに対向して配置され、
前記第3および第4トランスファトランジスタは、ソース、ゲートおよびドレインを互いに対向して配置され、
前記第1記憶ノードに接続された前記第1トランスファトランジスタの拡散層は、前記第2記憶ノードに接続された前記第2トランスファトランジスタの拡散層に対向し、
前記第2記憶ノードに接続された前記第4トランスファトランジスタの拡散層は、前記第1記憶ノードに接続された前記第3トランスファトランジスタの拡散層に対向していること
を特徴とする付記1に記載の半導体メモリ。
(付記3)
前記第1および第2ショートトランジスタのゲートは、共通のリセット信号線に接続されていること
を特徴とする付記1または付記2に記載の半導体メモリ。
(付記4)
前記第1および第2ショートトランジスタのゲートは、互いに異なるリセット信号線に接続されていること
を特徴とする付記1または付記2に記載の半導体メモリ。
(付記5)
前記第1ショートトランジスタのゲートは、前記第1および第2トランスファトランジスタのゲートとともに第1ワード線に接続され、
前記第2ショートトランジスタのゲートは、前記第3および第4トランスファトランジスタのゲートとともに第2ワード線に接続されていること
を特徴とする付記1に記載の半導体メモリ。
(付記6)
相補の記憶ノードを有するラッチ回路と、第1リセット信号の活性化中にオンし前記相補の記憶ノードを互いに接続する第1ショートトランジスタと、第1トランスファトランジスタ対とを有するメモリセルと、
前記第1トランスファトランジスタ対を介して前記相補の記憶ノードにそれぞれ接続された第1ビット線対と、
前記第1リセット信号の非活性化中にオンする第1スイッチ回路と、
前記第1スイッチ回路を介して前記第1ビット線対に接続され、前記第1リセット信号の活性化中に増幅動作する第1センスアンプと、
書き込み動作において、前記第1トランスファトランジスタ対のオン期間に活性化期間が含まれる前記第1リセット信号を生成するコア制御回路と
を備えていることを特徴とする半導体メモリ。
(付記7)
所定数の前記メモリセルの前記第1トランスファトランジスタ対に接続された第1ワード線と、
前記各メモリセルに接続された前記第1ビット線対を書き込みデータ線に接続する書き込みスイッチと、
書き込み動作において、前記第1ワード線に接続された前記メモリセルの一部にデータを書き込むために、前記書き込みスイッチの一部をオンする書き込み制御回路と
を備えていることを特徴とする付記6に記載の半導体メモリ。
(付記8)
前記コア制御回路は、読み出し動作において、前記第1リセット信号を生成すること
を特徴とする付記6または付記7に記載の半導体メモリ。
(付記9)
前記メモリセルの前記第1トランスファトランジスタ対に接続された第1ワード線を備え、
前記第1ショートトランジスタは、前記第1ワード線に供給されるワード線信号を前記第1リセット信号として受け、
前記第1ショートトランジスタの閾値電圧は、前記第1トランスファトランジスタ対の各々の閾値電圧より高いこと
を特徴とする付記6に記載の半導体メモリ。
(付記10)
前記メモリセルに設けられた第2トランスファトランジスタ対と、
前記第2トランスファトランジスタ対を介して前記相補の記憶ノードにそれぞれ接続された第2ビット線対と、
前記第1リセット信号の非活性化中にオンする第2スイッチ回路と、
前記第2スイッチ回路を介して前記第2ビット線対に接続され、前記第1リセット信号の活性化中に増幅動作する第2センスアンプと
を備え、
前記コア制御回路は、前記第1および第2トランスファトランジスタ対のオン期間に活性化期間が含まれる前記第1リセット信号を生成すること
を特徴とする付記6ないし付記9のいずれか1項に記載の半導体メモリ。
(付記11)
付記1ないし付記10のいずれか1項に記載の半導体メモリを備えていることを特徴とするシステム。
以上の詳細な説明により、実施形態の特徴点および利点は明らかになるであろう。これは、特許請求の範囲がその精神および権利範囲を逸脱しない範囲で前述のような実施形態の特徴点および利点にまで及ぶことを意図するものである。また、当該技術分野において通常の知識を有する者であれば、あらゆる改良および変更に容易に想到できるはずであり、発明性を有する実施形態の範囲を前述したものに限定する意図はなく、実施形態に開示された範囲に含まれる適当な改良物および均等物に拠ることも可能である。