JP2014022405A - 回路接続部材、それを用いた回路接続方法及び回路接続構造体 - Google Patents

回路接続部材、それを用いた回路接続方法及び回路接続構造体 Download PDF

Info

Publication number
JP2014022405A
JP2014022405A JP2012156744A JP2012156744A JP2014022405A JP 2014022405 A JP2014022405 A JP 2014022405A JP 2012156744 A JP2012156744 A JP 2012156744A JP 2012156744 A JP2012156744 A JP 2012156744A JP 2014022405 A JP2014022405 A JP 2014022405A
Authority
JP
Japan
Prior art keywords
circuit
adhesive layer
connection terminal
film
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012156744A
Other languages
English (en)
Other versions
JP6064399B2 (ja
Inventor
Osamu Watanabe
治 渡邊
Kenzo Takemura
賢三 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2012156744A priority Critical patent/JP6064399B2/ja
Publication of JP2014022405A publication Critical patent/JP2014022405A/ja
Application granted granted Critical
Publication of JP6064399B2 publication Critical patent/JP6064399B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Adhesive Tapes (AREA)

Abstract

【課題】半導体チップ下の回路接続部材中におけるボイドの残留、及び半導体チップ周囲の回路接続部材におけるピンホールの発生を抑制し、接続信頼性を向上できるフィルム状回路接続部材を提供すること。
【解決手段】 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを電気的に接続するためのフィルム状回路接続部材であって、第二の回路部材は、第二の接続端子を含む、高さ5〜50μmの段差を備え、フィルム状回路接続部材は、第一の接着剤層と、第一の接着剤層よりも加熱溶融時の最小粘度が低い第二の接着剤層とを備え、第一の接着剤層の厚みT1と、第二の接着剤層の厚みT2との比T1/T2が0.5以上1.3以下であり、第一の接着剤層の加熱溶融時の最小粘度が3000Pa・s以上8000Pa・s以下であり、第二の接着剤層は第二の回路部材側に配置される、フィルム状回路接続部材。
【選択図】図4

Description

本発明は回路接続部材、それを用いた回路接続方法及び回路接続構造体に関する。特に、CHIP−ON−FLEX実装(以下、COF実装と呼ぶ)、CHIP−ON−BOARD実装(以下、COB実装と呼ぶ)における回路接続部材、それを用いた回路端子の接続方法及び回路接続構造体に関する。
液晶表示装置等の半導体装置の製造等において、回路基板に半導体チップを実装する方法としてフィルム状の回路接続部材を用いたフリップチップ実装方式が広く用いられている。この方式では、半導体チップの電極と相対向する配線パターンを形成した半導体チップの搭載領域が設けられた回路基板上にフィルム状回路接続部材を貼付けた後、半導体チップの電極と回路基板側の電極との位置合わせを行い、全体を熱圧着することによって行われる。フリップチップ実装方式には、例えば、液晶駆動用半導体チップを直接ガラスパネル上に実装するCHIP−ON−GLASS実装(以下、COG実装と呼ぶ)、金属配線を有するフィルム基板上に半導体チップを実装するCOF実装、及び同じく金属配線を有する硬質基板上に半導体チップを実装するCOB実装がある。
ところで、COF実装及びCOB実装では、回路基板の配線が回路基板の基材の表面から突出して形成されており、さらに配線を被覆するソルダーレジスト膜が形成されているため、回路基板はその表面に5〜50μm程度の段差を有している。このような回路基板に対し、フィルム状回路接続部材を貼付けツールを用いて加熱及び加圧して転写する場合、回路接続部材は軟化と変形により回路基板上の段差に対して追従し回路基板表面へ密着することになる。しかしながら、ピッチの狭い回路配線パターン間や半導体チップの搭載領域と接しているソルダーレジストの側面部においては回路接続部材の密着が充分ではなく、回路接続部材と回路基板との間に空気が残存する場合がある。このような空気は、回路接続部材中にボイドとして残存するだけでなく、回路接続部材から外部へ抜けて出ていく場合もあるため、回路接続部材の表面に直径数μm〜数十μm程度のピンホールが形成されることがある。また、残存した空気が半導体チップの周囲に形成されるフィレットに入り込む場合もあるため、そこで実装時に加わる熱により空気が膨張して膨れを生じ、膨れの破裂や、膨れと圧着ツールとの付着によるフィレット表面の剥がれを生ずることがある。こうしたピンホールの発生やフィレット表面の剥がれは、回路基板の回路配線パターンの露出につながり、露出した回路配線パターンが外気と接触することで腐食が発生しやすくなるといった問題がある。
そこで、回路接続部材中に残存する空気を減らすため、回路接続部材の貼付け温度又は貼付け圧力を所定よりも高めて、回路接続部材と回路基板の凸凹部との密着性を上げることは可能である。しかしながら、一方で回路接続部材の変形量も大きくなるため、回路接続部材の支持基材からはみ出た回路接続部材が貼付けツールの接触面に付着して貼付けツールを汚染したり、回路接続部材の厚みが当初の厚みよりも薄くなることで半導体チップ下への樹脂充填量が不足し接続信頼性が低下したりする、といった問題を生ずることがある。
そこでこれらの問題を解決するため、例えば、特許文献1では、回路接続部材の貼付け前に回路基板を加熱して半導体チップ搭載領域の空気を加熱した後、回路接続部材と回路基板とを貼付け、さらにこれを冷却することで上記空気の量を減少させた後に、半導体チップを圧着する方法が提案されている。また、特許文献2では、ソルダーレジストの一部に回路接続部材と重ならない領域を設け、この部分を介して空気(ボイド)を外部へ排除する方法が提案されている。
特許第4196377号 特開平2005−86042
しかしながら、予め空気を加熱して膨張させた後にこれを冷却する方法では、回路基板を加熱した熱により回路接続部材に含まれる接着剤成分の反応が進行してしまうことに加え、加熱と冷却を繰り返すことにより工程が煩雑化するといった問題がある。また、ソルダーレジストの一部に回路接続部材と重ならない領域を設け、この部分を介してボイドを外部へ排除する方法では、ボイドの除去領域が部分的であることに加え、配線パターンの形成に制限が生じてしまうといった問題がある。
本発明は、フィルム上の回路接続部材を用いた半導体チップの実装法に関して、半導体チップ下の回路接続部材中におけるボイドの残留、及び半導体チップ周囲の回路接続部材におけるピンホールの発生を抑制し、接続信頼性を向上できるフィルム状回路接続部材を提供することを目的とする。本発明はまた、このフィルム状回路接続部材を用いた接続方法及び接続構造体を提供することを目的とする。
上記課題を解決するため、本発明は以下のものを提供する。
〔1〕第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを電気的に接続するためのフィルム状回路接続部材であって、第二の回路部材は、第二の接続端子を含む、高さ5〜50μmの段差を備え、フィルム状回路接続部材は、第一の接着剤層と、第一の接着剤層よりも加熱溶融時の最小粘度が低い第二の接着剤層とを備え、第一の接着剤層の厚みT1と、第二の接着剤層の厚みT2との比T1/T2が0.5以上1.3以下であり、第一の接着剤層の加熱溶融時の最小粘度が3000Pa・s以上8000Pa・s以下であり、第二の接着剤層は第二の回路部材側に配置される、フィルム状回路接続部材。
〔2〕第一の接着剤層及び第二の接着剤層がエポキシ樹脂及び潜在性硬化剤を含有する、〔1〕記載のフィルム状回路接続部材。
〔3〕第一の接着剤層がアクリルゴムを含有する、〔1〕又は〔2〕記載のフィルム状回路接続部材。
〔4〕第二の接着剤層が導電粒子を含有する、〔1〕〜〔3〕のいずれか記載のフィルム状回路接続部材。
〔5〕第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、第一の接続端子と第二の接続端子とが対向するようにして配置し、第一の接続端子と第二の接続端子との間に、〔1〕〜〔4〕のいずれかに記載のフィルム状回路接続部材を介在させて全体を加熱加圧して、第一の接続端子と第二の接続端子とを電気的かつ機械的に接続する回路接続方法であって、第二の接着剤層を第二の回路部材側に配置する、回路接続方法。
〔6〕第一の回路部材が半導体チップであり、第二の回路部材が有機質絶縁基板であり、有機質絶縁基板が、第二の接続端子を含む、高さ5〜50μmの段差を備える、〔5〕記載の回路接続方法。
〔7〕第一の接続端子を有する第一の回路部材と、第二の接続端子を有し、第一の接続端子と第二の接続端子とが対向するようにして配置された第二の回路部材と、第一の回路部材と第二の回路部材との間に設けられた回路接続部と、を備える接続構造体であって、回路接続部が、〔1〕〜〔4〕のいずれか記載のフィルム状回路接続部材の硬化物からなり、第一の接続端子と第二の接続端子とが電気的かつ機械的に接続されており、第二の回路部材上に、第二の接着剤層の硬化物、第一の接着剤層の硬化物及び第一の回路部材をこの順に有してなる、回路接続構造体。
〔8〕第一の回路部材が半導体チップであり、第二の回路部材が有機質絶縁基板であり、有機質絶縁基板が、第二の接続端子を含む、高さ5〜50μmの段差を備える、〔7〕記載の回路接続構造体。
本発明によれば、半導体チップ下の回路接続部材中におけるボイドの残留、及び半導体チップ周囲の回路接続部材におけるピンホールの発生を抑制し、接続信頼性を向上できるフィルム状回路接続部材を提供することができる。また、本発明によれば、このフィルム状回路接続部材を用いた接続方法及び接続構造体を提供することができる。
本発明の一実施形態に係るフィルム状回路接続部材を用いた、半導体デバイスの製造工程を示す断面図である。 本発明の一実施形態に係るフィルム状回路接続部材を用いた、半導体デバイスの製造工程を示す断面図である。 本発明の一実施形態に係るフィルム状回路接続部材を用いた、半導体デバイスの製造工程を示す断面図である。 本発明の一実施形態に係るフィルム状回路接続部材を用いた、半導体デバイスの製造工程を示す断面図である。
以下、図面を参照しつつ本発明の好適な実施形態を詳細に説明する。
図1に示されるような回路基板10、回路接続部材(フィルム状回路接続部材)20及び貼付けツール30を用意する。ここで、回路基板10(第二の回路部材)は、基材フィルム10aと、基材フィルム10aの主面上に部分的に形成された回路配線10b(第二の接続端子)と、回路配線10bの形成された主面上を部分的に被覆するソルダーレジスト10cを有しており、ソルダーレジスト10cには半導体チップ40の実装領域として開口部10dが形成されている。基材フィルム10a上の回路配線10bは、銅、ニッケル又は金といった導電性材料からなり、半導体チップ40の端子配置に対応した回路パターンを形成している。開口部10dでは基材フィルム10aと回路配線10bが露出しており、ソルダーレジスト10cが半導体チップ40の実装領域を取り囲むように形成されている。開口部10dでは、基材フィルム10aの主面に対して高さ5μm〜50μmの段差が形成されている。図1においては、回路配線10bの配線高さ及びソルダーレジスト10cの形成厚みが、基材フィルム10aの主面に対する高さである。
回路接続部材20は、第一の接着剤層20aと、第一の接着剤層よりも加熱溶融時の最小粘度が低い第二の接着剤層20bの2層を備えるフィルム状の回路接続部材であり、第二の接着剤層20b側を回路基板10上の半導体チップが実装される領域に対向するようにして配置される。
本実施形態においては、第二の接着剤層20b中に導電粒子20cが分散して含まれているが、導電粒子20cが接着剤層中に必ずしも含まれていなくてもよい。
回路接続部材20を回路基板10へ貼付ける際には、回路接続部材20が貼付けツール30へ付着することを防止するため、回路接続部材20と貼付けツール30との間にシート状部材20dを配置してもよい。
回路接続部材20は所定の寸法に切り出された後、第二の接着剤層20b側が回路基板10のソルダーレジスト10cの開口部10dに面するように配置される。回路接続部材20の所定の切り出し寸法とは、開口部10dと略同一もしくは開口部10dとその外周縁部を含む領域を覆うのに充分な寸法である。外周縁部とは、開口部10dの内周から外側へかけて一定の範囲内にあるソルダーレジスト10cを含む領域である。
貼付けツール30は、被加圧体である回路接続部材20と接触する面を有し、連動する駆動機構により任意に上下運動が可能なものである。貼付けツール30の回路接続部材20との接触面の形状については、回路接続部材20を回路基板10へ貼付けられるものであれば特に限定されるものではないが、回路接続部材20を回路基板10へ充分密着させるためには接触面の形状が平坦もしくは回路基板10側にふくらみを有する形状であることが望ましい。貼付けツール30の接触面の面積については、回路接続部材20をムラ無く回路基板10へ貼り付ける必要があるため、回路接続部材20の貼付け面積と略同一以上であることが望ましい。
続いて図2に示されるように、回路接続部材20は所定の温度と圧力に設定した貼付けツール30の下降により加熱、加圧されることで、回路基板10のパターン形状(段差形状)に追従して変形し、段差を埋めるように充填される。貼付けツール30の温度は、回路接続部材20に含まれる接着剤成分の硬化反応が起こらず、かつ回路接続部材20が適度に軟化し、図2に示すような状態に変形可能となる温度であることが好ましい。加圧力は、所定の温度で回路接続部材20が回路基板10に充分密着するとともに回路接続部材20が過度に変形することなく、かつシート状部材20dの周囲からはみ出さない程度の値が好ましい。
第二の接着剤層20bに比べ、第一の接着剤層20aは加熱溶融時の最小粘度が高いことから、貼付け時の温度、圧力条件ではほぼ変形することなく、回路基板10への貼付け前の層厚みを貼付け後においても保持している。
続いて、詳細は省略するが、図3に示すようにシート状部材20dを除去した回路接続部材20の第一の接着剤層20a側に、半導体基材40bとバンプ40a(第一の接続端子)とを備える半導体チップ40(第一の回路部材)を配置し、フリップチップ用接続装置(フリップチップボンダ)の位置合わせカメラを用いて、バンプ40aと回路基板10側の所定パターンを有する回路配線10bとが相対向するよう位置合わせを行う。その後、開口部10d内の回路接続部材20に半導体チップ40のバンプ40a形成面側を押し当て、半導体チップ40全体を加熱、加圧する。
図4は半導体チップ40と回路基板10とを回路接続部材20の硬化物からなる回路接続部21を介して接続した回路接続構造体の断面図を示す。回路接続部21は、第一の接着剤層の硬化物21aと、第二の接着剤層の硬化物21bとを備えている。また、回路配線10bとバンプ40aとは、電気的かつ機械的に接続されている。この接続はフリップチップ用接続装置を用いて行われ、半導体チップ40を含む半導体デバイス50を得ることができる。
本実施形態の回路接続部材では、第二の接着剤層の加熱溶融時の最小粘度が、第一の接着剤層の加熱溶融時の最小粘度より低いため、第二の接着剤層中にボイドが発生した場合であっても、第一の接着剤層がボイドを押し流すことにより半導体チップ下の回路接続部材中からボイドを排除することができる。さらに半導体チップ周りのフィレット内にボイドが入り込んだ場合でも、第一の接着剤層が回路接続部材の表面から外部へボイド(空気)が放出されることを抑制し、ピンホールの発生を防止することができる。なお、加熱溶融時の接着剤の流動によるボイドの発生を少なくする観点から、第一の接着剤層の加熱溶融時の最小粘度は3000Pa・s以上8000Pa・s以下であるが、4000Pa・s以上7000Pa・s以下であることが好ましい。一方、発生したボイドを排除しやすくするという観点から、第二の接着剤層の加熱溶融時の最小粘度は200Pa・s以上1500Pa・s以下であることが好ましく、300Pa・s以上1000Pa・s以下であることがより好ましい。
なお、接着剤層の加熱溶融時の最小粘度とは、粘弾性測定装置を用いて接着剤層の粘度挙動を測定した時の、粘度曲線の極小点のことを指す。
第一の接着剤層の厚みT1と第二の接着剤層の厚みT2との比T1/T2は0.5以上1.3以下であるが、0.6以上1.2以下であることが好ましい。厚み比T1/T2が0.5未満の場合、第一の接着剤層の厚みが第二の接着剤層の厚みに対して相対的に薄くなるため、第一の接着剤層がボイドを排除する効果が乏しい。このため、実装後の半導体チップ下の回路接続部材中にボイドが残存したり、半導体チップ周りの回路接続部材の表面にピンホールが発生したりするといった不具合を生ずる。また、厚み比T1/T2が1.3を超える場合は、第一の接着剤層の厚みが第二の接着剤層の厚みに対して相対的に厚くなるため、接続時の回路接続部材の溶融粘度が高くなり、半導体チップ下からのボイドの排除は図れるものの、半導体チップと回路基板間からの接着剤の排除性が低下し、半導体チップのバンプと対応する回路基板の回路配線とが当接できず電気的導通を確保できなくなるといった問題を生ずる。
第一の接着剤層の厚みT1と第二の接着剤層の厚みT2との厚みの合計は、接続後の半導体チップの接続面と相対向する回路基板とにより形成される空間を充分充填できる厚みであることが好ましい。すなわち、上記厚みの合計が、半導体チップのバンプ高さと回路基板の配線高さとの和に相当する厚み以上であることが好ましい。
第一の接着剤層及び第二の接着剤層は、少なくともエポキシ樹脂と、潜在性硬化剤とを含有していることが好ましく、さらに第一の接着剤層はアクリルゴムを含有していることがより好ましい。
エポキシ樹脂としては、2官能以上のビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂又は各種多官能エポキシ樹脂等を用いることができる。これらは単独で又は2種以上を混合して用いることが可能である。また、エポキシ樹脂は25℃において液状であるものも固形であるものも、いずれも使用することができる。
これらのエポキシ樹脂としては、不純物イオン(Na、Cl等)及び加水分解性塩素等を300ppm以下に低減した高純度品を用いることがマイグレーション防止のために好ましい。
潜在性硬化剤としては、イミダゾール系硬化剤、ヒドラジド系硬化剤、三フッ化ホウ素―アミン錯体、スルホニウム塩、アミンイミド、ポリアミンの塩及びジシアンジアミド等が挙げられる。これらは単独で又は2種以上を混合して使用することができる。なお、潜在性硬化剤と、分解促進剤及び抑制剤等とを混合して用いてもよい。また、これらの硬化剤をポリウレタン系又はポリエステル系の高分子物質等で被覆してマイクロカプセル化したものは、可使時間が延長されるため好ましい。
アクリルゴムとしては、アクリル酸、アクリル酸エステル、メタクリル酸エステル若しくはアクリロニトリルのうち、少なくとも一つをモノマー成分とした重合体又は共重合体が挙げられ、中でもグリシジルエーテル基を有するグリシジルアクリレート又はグリシジルメタクリレートを含む共重合体系アクリルゴムが好適に用いられる。これらアクリルゴムの分子量は、接着剤の粘度及び凝集力を高める点から20万以上が望ましい。
また、第一の接着剤層及び第二の接着剤層は、フィルム形成性をより容易にするために、フェノキシ樹脂、ポリエステル樹脂及びポリアミド樹脂等の熱可塑性樹脂を含有していてもよい。特にフェノキシ樹脂は、エポキシ系樹脂をベース樹脂とした場合に、エポキシ樹脂と構造が類似しているため、エポキシ樹脂との相溶性及び接着性に優れるといった特徴を有するので好ましい。フィルム状の接着剤層の形成は、これら少なくともエポキシ樹脂、潜在性硬化剤及びアクリルゴムを含有する樹脂組成物を有機溶剤に溶解させるか、あるいは分散させることにより液状化して剥離性基材上に塗布し、潜在性硬化剤の活性温度以下で有機溶剤を除去することにより行われる。このとき用いる有機溶剤としては、樹脂組成物の溶解性を向上させるため、芳香族炭化水素系溶剤と含酸素系溶剤との混合溶剤が好ましい。
第一の接着剤層及び第二の接着剤層は、導電粒子を必須として含有するものではないが、半導体チップのバンプや回路基板電極の高さバラつきを吸収し、異方導電性を付与する目的で導電粒子を含有していてもよい。その場合、導電粒子は、第一の接着剤層には分散させず、第二の接着剤層にのみ分散させることが好ましい。これにより、半導体チップのバンプと回路基板電極との間において効率的に導電粒子を捕捉することができ、さらには半導体チップのバンプ間における導電粒子によるショートを防止することが可能となるため、より高精細なパターンへの対応に有利である。
導電粒子は、例えば、Au,Ag,Cu若しくははんだからなる金属粒子、又はポリスチレン等の高分子からなる球状の核体にNi,Cu,Au若しくははんだ等からなる導電層を設けた粒子が好ましい。また、導電粒子の表面にはSn,Au又ははんだ等からなる表面層を形成することもできる。さらに、粒子表面がAu又はAgといった貴金属からなる場合には、有機高分子化合物からなる最表面層で被覆することができる。このとき、有機高分子化合物は水溶性であると被覆作業性が良好となり好ましい。水溶性の有機高分子化合物としては、アルギン酸、ペクチン酸及びカルボキシメチルセルロース等が挙げられる。導電粒子の粒子径は、半導体チップのバンプの最小間隔及び回路基板の電極の最小間隔よりも小さいことが必須であり、さらにバンプや基板電極の高さにバラつきがある場合、高さバラつきよりも大きいことが望ましく、1〜10μmが好ましい。
本実施形態の回路接続部材は、フィルム状接着剤として使用される。フィルム状接着剤は、接着剤溶液を基材フィルム上にロールコータ等で塗布した後に、溶媒を除去し、基材フィルムから剥離することにより得ることができる。本実施形態の回路接続部材の場合は、このようにしてフィルム化した第一の接着剤層と、同じくフィルム化した第二の接着剤層とを貼り合せるように室温ないしは加温してラミネートすることで形成される。あるいは、基材フィルムに第一の接着剤層を形成した後、第二の接着剤層を形成するための接着剤溶液を先に形成した第一の接着剤層の表面に塗布し、溶媒を除去することによって形成してもよい。
基材フィルムとしては特に限定されるものではないが、回路接続部材を貼付けツールを用いて貼付ける際のシート状部材として用いられることを考慮して、所定の加熱条件に充分耐えうるものであることが望ましい。
そのような基材フィルムを形成する材料として選択し得るポリマーの例としては、ポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−1、ポリ−4−メチルペンテン−1、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸エチル共重合体、エチレン−アクリル酸メチル共重合体、エチレン−アクリル酸共重合体及びアイオノマー等のα−オレフィンの単独重合体若しくは共重合体又はこれらの混合物、ポリエチレンテレフタレート、ポリカーボネート及びポリメチルメタクリレート等のエンジニアリングプラスチック、ポリウレタン、スチレン−エチレン−ブテン若しくはペンテン系共重合体、ポリアミド−ポリオール共重合体等の熱可塑性エラストマー、及びこれらの混合物を列挙することができる。
基材フィルムとしては、例えば、シリコーン系離型処理剤によって表面に離型層が形成されたPET基材が挙げられる。離形層が形成されていない基材フィルムに接着剤層を形成した場合、接着剤層から基材フィルムを引き剥がすことが困難であったり、引き剥がせた場合でも接着剤層の一部をも引き剥がしたりしてしまうという問題がある。これに対して、基材フィルムに離形層が形成されている場合、接着剤層から基材フィルムを容易に剥離することができる。離型層の厚みは特に限定されないが、50μm以下であることが好ましく、0.5〜5μmであることがより好ましく、0.5〜3μmであることがさらに好ましい。0.5μmより薄い場合には、離型層の均一な分布が損なわれ離型性が低下するため、好ましくない。5μmより厚い場合には、離型処理剤が転写し接着剤層の接着特性を低下させる場合があり、やはり好ましくない。
回路部材としては、半導体チップ、抵抗体チップ及びコンデンサチップ等のチップ部品、並びにポリイミド若しくはポリエステルを基材としたフレキシブル配線板又はプリント配線板等の基板が挙げられる。
これらの回路部材には接続端子が通常多数(場合によっては単数)設けられている。これらの回路部材の少なくとも一組を、接続端子の少なくとも一部が対向するようにして配置し、対向配置した接続端子間に回路接続部材を介在させ、全体を加熱加圧して対向配置した接続端子同士を電気的かつ機械的に接続して回路接続構造体を得ることができる。
半導体チップや回路基板の電極パッド上には、めっきにより形成されるバンプ、又は金ワイヤの先端を熱エネルギーによりボール状とし、このボールを電極パッド上に圧着した後ワイヤを切断して得られるワイヤバンプ等の突起電極を設け、接続端子として用いることができる。
本実施形態の回路接続部材を用いて、半導体チップを、半導体チップの端子に対応する電極が形成された回路基板(チップ実装用基板)に実装することができる。
このようなチップ実装用回路基板として、有機質絶縁基板が使用される。有機質絶縁基板としては、ポリイミド樹脂若しくはポリエステル樹脂等の可とう性のある合成樹脂フィルムをベース基材とするフレキシブル基板であってもよく、また、ガラスクロス若しくはガラス不織布等のガラス基材にポリイミド樹脂、ポリエステル樹脂若しくはフェノール樹脂等の合成樹脂を合浸して硬化させた積層板等であってもよい。
特に、半導体チップが搭載される面に5〜50μmの段差を形成するパターンを有する有機質絶縁基板に半導体チップを実装する場合において、本実施形態の回路接続部材が好適に用いられる。すなわち、第一の接着剤層を半導体チップ側に配し、第二の接着剤層を回路基板側に配して接続することにより、半導体チップ下の回路接続部材中に発生するボイドを排除でき、半導体チップ周囲の回路接続部材におけるピンホールの発生を抑制し、接続信頼性を向上させることが可能となる。本実施形態には、かかる回路接続部材を用いた接続方法及びかかる接続方法により得られた回路接続構造体も含まれる。
以下、本発明を実施例及び比較例により本発明を詳しく説明するが、本発明はこれに限定されるものではない。
[フィルム状回路接続部材の作製]
(実施例1)
フェノキシ樹脂(InChem社製、PKHC)30重量部、アクリルゴム(ブチルアクリレート40重量部、エチルアクリレート30重量部、アクリロニトリル30重量部及びグリシジルメタクリレート3重量部の共重合体、分子量:85万)30重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)40重量部を、トルエン及び酢酸エチルの混合溶媒中に溶解し、第一の接着剤層用樹脂組成物のワニスを得た。第一の接着剤層用樹脂組成物のワニスを、表面に離形処理が施されたセパレータフィルム(PETフィルム)上にロールコータを用いて塗布した後、70℃のオーブンで10分間加熱することで、セパレータフィルム上に厚み15μmでフィルム状の第一の接着剤層を得た。
一方、フェノキシ樹脂(InChem社製、PKHC)35重量部、熱硬化性樹脂として多官能エポキシ樹脂(三菱化学株式会社製、1032H60)15重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)50重量部を、トルエン及び酢酸エチルの混合溶媒中に溶解し、さらに導電粒子(ポリスチレンを核とする粒子の表面に厚み0.2μmのニッケル層を設け、このニッケル層の外側に厚み0.04μmの金層を設け、平均粒子径4μmとしたもの)を10体積%配合分散して第二の接着剤層用樹脂組成物のワニスを得た。このワニスを、表面に離形処理が施されたセパレータフィルム(PETフィルム)上にロールコータを用いて塗布した後、70℃のオーブンで10分間加熱することで、セパレータフィルム上に厚み20μmでフィルム状の第二の接着剤層を得た。
次いで、厚み15μmの第一の接着剤層と厚み20μm第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(実施例2)
第一の接着剤層の厚みを20μmとし、第二の接着剤層の厚みを15μmとしたこと以外は実施例1と同様にして、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(実施例3)
第一の接着剤層の厚みを12μmとし、第二の接着剤層の厚みを23μmとしたこと以外は実施例1と同様にして、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(実施例4)
フェノキシ樹脂(InChem社製、PKHC)を30重量部、アクリルゴム(ブチルアクリレート40重量部、エチルアクリレート30重量部、アクリロニトリル30重量部及びグリシジルメタクリレート3重量部の共重合体、分子量:85万)を45重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)を25重量部としたこと以外は実施例1と同様にして、厚み15μmのフィルム状の第一の接着剤層を得た。
次いで、実施例1と同様にして厚み20μmの第二の接着剤層を作製し、第一の接着剤層と第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(実施例5)
フェノキシ樹脂(InChem社製、PKHC)を25重量部、アクリルゴム(ブチルアクリレート40重量部、エチルアクリレート30重量部、アクリロニトリル30重量部及びグリシジルメタクリレート3重量部の共重合体、分子量:85万)を25重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)を50重量部としたこと以外は実施例1と同様にして、厚み15μmのフィルム状の第一の接着剤層を得た。
次いで、実施例1と同様にして厚み20μmの第二の接着剤層を作製し、第一の接着剤層と第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(比較例1)
第一の接着剤層の厚みを25μmとし、第二の接着剤層の厚みを10μmとしたこと以外は実施例1と同様にして、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(比較例2)
第一の接着剤層の厚みを10μmとし、第二の接着剤層の厚みを25μmとしたこと以外は実施例1と同様にして、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(比較例3)
アクリルゴム(ブチルアクリレート40重量部、エチルアクリレート30重量部、アクリロニトリル30重量部及びグリシジルメタクリレート3重量部の共重合体、分子量:85万)を60重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)を40重量部とし、フェノキシ樹脂を用いないこと以外は実施例1と同様にして、厚み15μmのフィルム状の第一の接着剤層を得た。
次いで、実施例1と同様にして厚み20μmの第二の接着剤層を作製し、第一の接着剤層と第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(比較例4)
フェノキシ樹脂(InChem社製、PKHC)を35重量部、アクリルゴム(ブチルアクリレート40重量部、エチルアクリレート30重量部、アクリロニトリル30重量部及びグリシジルメタクリレート3重量部の共重合体、分子量:85万)を15重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)を50重量部としたこと以外は実施例1と同様にして、厚み15μmのフィルム状の第一の接着剤層を得た。
次いで、実施例1と同様にして厚み20μmの第二の接着剤層を作製し、第一の接着剤層と第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
(比較例5)
フェノキシ樹脂(InChem社製、PKHC)を60重量部、マイクロカプセル型潜在性硬化剤含有液状エポキシ樹脂(旭化成イーマテリアルズ株式会社製、HX−3941HP)を40重量部とし、アクリルゴムを用いないこと以外は実施例1と同様にして、厚み15μmのフィルム状の第一の接着剤層を得た。
次いで、実施例1と同様にして厚み20μmの第二の接着剤層を作製し、第一の接着剤層と第二の接着剤層とをラミネータを通して貼り合わせ、厚み35μmの二層構成のフィルム状回路接続部材を得た。
[各種評価]
実施例1〜5及び比較例1〜5について、下記A〜Eの評価を行った。評価結果を樹脂組成と共に表1に示す。
I.接着剤層の最小粘度
厚み50μmのフィルム状の第一の接着剤層を作製し、これをラミネートして厚み500μmとした。これを直径8mmの平行プレートに挟み込み測定試料とした。そして、レオメトリックス・サイエンティフィック・エフ・イー株式会社製粘弾性測定装置ARESを用いて、昇温速度:10℃/min、測定温度:25℃〜250℃、測定周波数:10Hzの条件で、測定試料の粘度挙動を測定した。得られた粘度曲線の極小点を最小粘度とした。第二の接着剤層に関しても、第一の接着剤層と同様にして測定試料を作製し、粘度挙動を測定した。
II.接着剤層の厚み比
第一の接着剤層の厚みT1、第二の接着剤層の厚みT2を測定し、厚み比T1/T2を求めた。
III.ボイドの有無
回路基板として、Ni/AuめっきCu回路フレキシブル基板(基材:ポリイミド、基材厚み:25μm、電極高さ:12μm、ソルダーレジスト膜厚:25μm)を、また、半導体チップとして、金バンプ(面積:50×50μm、スペース:20μm、高さ:15μm)付チップ(サイズ1mm×10mm、厚み0.5mm)をそれぞれ準備した。そしてフレキシブル基板の電極面と、回路接続部材の第二の接着剤層とが対向するようにしてに配し、80℃、10kgf/cmの貼付け条件で、基板と回路接続部材とを貼り付けた。その後、回路接続部材のセパレータを剥離し、チップのバンプとフレキシブル基板の端子との位置合わせを行った。次いで、200℃、1N/バンプ、10秒間の条件でチップ上方から加熱、加圧を行い、フレキシブル基板とチップとの本接続を行った。ボイドの有無は、フレキシブル基板側から本接続後のチップ下の回路接続部材を観察して評価した。各記号は以下のとおりである。
A:ボイド無し。
B:ボイドが少しあるが実用可能である。
C:ボイド多数有り。
IV.ピンホールの有無
ピンホールの有無については、IIIで本接続を行ったチップの周囲に形成されたフィレットを観察して評価した。各記号は以下のとおりである。
A:ピンホール無し。
B:ピンホールが少しあるが実用可能である。
C:ピンホール多数有り。
V.IRリフロー処理前後の接続抵抗変化
IIIで得られた回路接続構造体について接続抵抗値を測定した後、これを30℃、60%RHの条件下で192時間処理後、ピーク温度が265℃のIRリフローへ3回通過させた後、再度接続抵抗値を測定した。接続抵抗は四端子法により測定した。接続抵抗変化は、IRリフロー処理前後における1バンプ当りの最大値の変化を示しており、各記号は以下のとおりである。
A:接続抵抗の変化が3mΩ以下。
B:接続抵抗の変化が3mΩを超えて10mΩ以下。
C:接続抵抗の変化が10mΩを超える。
Figure 2014022405
表1に示すように、実施例1〜5については、ボイドの有無、ピンホールの有無及びIRリフロー処理後の接続抵抗変化に関して特性を満足していることが示された。ボイドの有無については、特に実施例1、2及び4がボイドの抑制に優れていた。また、ピンホールの有無については、実施例1〜5のいずれもピンホールの発生が無かった。さらにIRリフロー処理後の接続抵抗変化に関しては、特に実施例1、3及び5が接続抵抗の変化が小さく接続信頼性に優れていることが示された。
一方、比較例1〜5については、ボイドの有無、ピンホールの有無、IRリフロー処理後の接続抵抗変化についてのいずれかの特性を満足はしているが、実施例1〜5のように全ての特性を満足するものは得られなかった。
本発明のフィルム状回路接続部材を用いることで、半導体チップを回路基板へ実装するフリップチップ実装において、半導体チップ下の回路接続部材中にボイドを含まず、半導体チップ周囲の回路接続部材にピンホールを生じない接続構造体を得ることができるため、半導体パッケージの接続信頼性の向上に役立つ。
10…回路基板、10a…基材フィルム、10b…回路配線、10c…ソルダーレジスト、10d…開口部、20…回路接続部材、20a…第一の接着剤層、20b…第二の接着剤層、20c…導電粒子、20d…基材フィルム(シート状部材)、21a…第一の接着剤層の硬化物、21b…第二の接着剤層の硬化物、30…貼付けツール、40…半導体チップ、40a…バンプ、40b…半導体基材、50…半導体デバイス。

Claims (8)

  1. 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを電気的に接続するためのフィルム状回路接続部材であって、
    前記第二の回路部材は、前記第二の接続端子を含む、高さ5〜50μmの段差を備え、
    前記フィルム状回路接続部材は、第一の接着剤層と、前記第一の接着剤層よりも加熱溶融時の最小粘度が低い第二の接着剤層とを備え、
    前記第一の接着剤層の厚みT1と、前記第二の接着剤層の厚みT2との比T1/T2が0.5以上1.3以下であり、
    前記第一の接着剤層の加熱溶融時の最小粘度が3000Pa・s以上8000Pa・s以下であり、
    前記第二の接着剤層は前記第二の回路部材側に配置される、
    フィルム状回路接続部材。
  2. 前記第一の接着剤層及び前記第二の接着剤層がエポキシ樹脂及び潜在性硬化剤を含有する、請求項1記載のフィルム状回路接続部材。
  3. 前記第一の接着剤層がアクリルゴムを含有する、請求項1又は2記載のフィルム状回路接続部材。
  4. 前記第二の接着剤層が導電粒子を含有する、請求項1〜3のいずれか一項記載のフィルム状回路接続部材。
  5. 第一の接続端子を有する第一の回路部材と、第二の接続端子を有する第二の回路部材とを、前記第一の接続端子と前記第二の接続端子とが対向するようにして配置し、
    前記第一の接続端子と前記第二の接続端子との間に、請求項1〜4のいずれか一項に記載のフィルム状回路接続部材を介在させて全体を加熱加圧して、前記第一の接続端子と前記第二の接続端子とを電気的かつ機械的に接続する回路接続方法であって、
    前記第二の接着剤層を前記第二の回路部材側に配置する、回路接続方法。
  6. 前記第一の回路部材が半導体チップであり、前記第二の回路部材が有機質絶縁基板であり、前記有機質絶縁基板が、前記第二の接続端子を含む、高さ5〜50μmの段差を備える、請求項5記載の回路接続方法。
  7. 第一の接続端子を有する第一の回路部材と、
    第二の接続端子を有し、前記第一の接続端子と前記第二の接続端子とが対向するようにして配置された第二の回路部材と、
    前記第一の回路部材と前記第二の回路部材との間に設けられた回路接続部と、を備える接続構造体であって、
    前記回路接続部が、請求項1〜4のいずれか一項記載のフィルム状回路接続部材の硬化物からなり、前記第一の接続端子と前記第二の接続端子とが電気的かつ機械的に接続されており、
    前記第二の回路部材上に、前記第二の接着剤層の硬化物、前記第一の接着剤層の硬化物及び前記第一の回路部材をこの順に有してなる、
    回路接続構造体。
  8. 前記第一の回路部材が半導体チップであり、前記第二の回路部材が有機質絶縁基板であり、前記有機質絶縁基板が、前記第二の接続端子を含む、高さ5〜50μmの段差を備える、請求項7記載の回路接続構造体。
JP2012156744A 2012-07-12 2012-07-12 回路接続部材、それを用いた回路接続方法及び回路接続構造体 Expired - Fee Related JP6064399B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012156744A JP6064399B2 (ja) 2012-07-12 2012-07-12 回路接続部材、それを用いた回路接続方法及び回路接続構造体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012156744A JP6064399B2 (ja) 2012-07-12 2012-07-12 回路接続部材、それを用いた回路接続方法及び回路接続構造体

Publications (2)

Publication Number Publication Date
JP2014022405A true JP2014022405A (ja) 2014-02-03
JP6064399B2 JP6064399B2 (ja) 2017-01-25

Family

ID=50196997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012156744A Expired - Fee Related JP6064399B2 (ja) 2012-07-12 2012-07-12 回路接続部材、それを用いた回路接続方法及び回路接続構造体

Country Status (1)

Country Link
JP (1) JP6064399B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018177957A (ja) * 2017-04-12 2018-11-15 大日本印刷株式会社 接着シートセットおよび物品の製造方法
WO2023284297A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 封装结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240816A (ja) * 2000-02-25 2001-09-04 Sony Chem Corp 異方導電性接着フィルム
JP2003049152A (ja) * 2001-08-02 2003-02-21 Hitachi Chem Co Ltd 回路接続用接着剤及びそれを用いた接続方法、接続構造体
JP2005146044A (ja) * 2003-11-12 2005-06-09 Sumitomo Electric Ind Ltd 異方導電性接着剤

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001240816A (ja) * 2000-02-25 2001-09-04 Sony Chem Corp 異方導電性接着フィルム
JP2003049152A (ja) * 2001-08-02 2003-02-21 Hitachi Chem Co Ltd 回路接続用接着剤及びそれを用いた接続方法、接続構造体
JP2005146044A (ja) * 2003-11-12 2005-06-09 Sumitomo Electric Ind Ltd 異方導電性接着剤

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018177957A (ja) * 2017-04-12 2018-11-15 大日本印刷株式会社 接着シートセットおよび物品の製造方法
JP7077529B2 (ja) 2017-04-12 2022-05-31 大日本印刷株式会社 接着シートセットおよび物品の製造方法
WO2023284297A1 (zh) * 2021-07-12 2023-01-19 长鑫存储技术有限公司 封装结构及制备方法

Also Published As

Publication number Publication date
JP6064399B2 (ja) 2017-01-25

Similar Documents

Publication Publication Date Title
JP5581576B2 (ja) フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
JP3678547B2 (ja) 多層異方導電性接着剤およびその製造方法
JP3342703B2 (ja) 回路接続用フィルム状接着剤及び回路板
TWI463575B (zh) Manufacturing method of semiconductor device
WO2009119324A1 (ja) 異方性導電フィルム、並びに、接合体及びその製造方法
KR20090069315A (ko) 복합형 반도체 장치용 스페이서 시트, 그것을 이용한 반도체 패키지 및 복합형 반도체 장치의 제조 방법, 및 복합형 반도체 장치
TWI425598B (zh) Adhesive for connection of circuit components
TWI807011B (zh) 電磁波屏蔽片
JP7347576B2 (ja) 接着剤フィルム
JP2009029914A (ja) 接着フィルム
JP5441954B2 (ja) 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
JP2014019813A (ja) 熱硬化性樹脂組成物、接着フィルム、ダイシングテープ一体型接着フィルム、半導体装置、多層回路基板および電子部品
JP2012021140A (ja) 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
JPWO2007099965A1 (ja) 回路接続材料、これを用いた回路部材の接続構造及びその製造方法
WO2020071356A1 (ja) 電磁波シールドシート、および電子部品搭載基板
JP2010067360A (ja) 異方性導電膜およびその使用方法
JP2011151251A (ja) バックグラインドテープ付き導電接続材料、端子間の接続方法及び電気、電子部品
JP6064399B2 (ja) 回路接続部材、それを用いた回路接続方法及び回路接続構造体
JP5485222B2 (ja) 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
JP6505423B2 (ja) 実装体の製造方法、及び異方性導電フィルム
WO2008056773A1 (en) Adhesive film, and connection structure and connecting method for circuit member
JP5206840B2 (ja) 回路接続用接着フィルム、これを用いた回路接続構造体及び回路部材の接続方法
KR20120022580A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
CN101390174A (zh) 电路连接材料、使用其的电路部件的连接结构及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150618

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161205

R151 Written notification of patent or utility model registration

Ref document number: 6064399

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees