JP2013546051A - Ｕｓｂリソースの活用 - Google Patents

Ｕｓｂリソースの活用 Download PDF

Info

Publication number
JP2013546051A
JP2013546051A JP2013531913A JP2013531913A JP2013546051A JP 2013546051 A JP2013546051 A JP 2013546051A JP 2013531913 A JP2013531913 A JP 2013531913A JP 2013531913 A JP2013531913 A JP 2013531913A JP 2013546051 A JP2013546051 A JP 2013546051A
Authority
JP
Japan
Prior art keywords
usb
compliant
controller
chipset
downstream
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013531913A
Other languages
English (en)
Other versions
JP5889904B2 (ja
Inventor
ファン アントウェルペン ハンス
レトーナー エルヴェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of JP2013546051A publication Critical patent/JP2013546051A/ja
Application granted granted Critical
Publication of JP5889904B2 publication Critical patent/JP5889904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

少なくとも一つの下流インターフェースが、ＵＳＢ３．０準拠デバイス及びＵＳＢ２．０準拠デバイスの両方に同時に接続されるように構成されうる。インターフェースは、下流ポートを通じてＵＳＢ３．０準拠デバイスと通信し、同時に下流ポートを通じてＵＳＢ２．０準拠デバイスと通信するために使用されうる。
【選択図】図２

Description

〔関連出願〕
本特許出願は、２０１０年９月３０日に出願した米国仮出願第６１／３８８０６１号の優先権を主張するものであり、この仮出願は、その全てが参照により本出願に組み込まれる。
ユニバーサルシリアルバス（ＵＳＢ）技術は、大きな成功を収め、そのアプリケーションは、広く行き渡っている。ＵＳＢ３．０準拠規格の出現により、データ転送速度の高速化を通じて、高い性能が提供されている。ＵＳＢ３．０規格は、データ転送速度の高速化を実現するため、ＳＳＴＸ及びＳＳＲＸ信号（本明細書では、以下「スーパースピード」信号という）を採用している。汎用性を維持するために、ＵＳＢ２．０準拠のＤ＋及びＤ−信号（本明細書では、以下「ハイスピード」信号という）も含むことにより、下位互換性が維持されており、スーパースピード信号を処理するよう構成されていない旧来のＵＳＢデバイスであっても、ＵＳＢ２．０信号（例えば、ハイスピード信号、フルスピード及び／又はロースピード信号）を利用して通信しうる。
添付図面は、本発明により導かれる概念における実施形態を示すものである。本明細書において説明される実施形態の特徴は、添付図面とともに以下の記載を参照することにより、一層容易に理解されうる。別々の図面に記載された同類の参照符号は、いずれも同類の要素を示すのに適したものとして使用される。更に、各参照符号における最も左の番号は、その参照符号が最初に導入される図及びそれに関連する考察を示す。
種々の実施形態に従って実施されうる、ＵＳＢリソース活用方法のフローチャートである。 ＵＳＢリソースを効率的に活用するシステム２００の一実施形態を示す図である。 デバイス２２０におけるシナリオ２１２の一実施形態を示す図である。 デバイス２４０におけるシナリオ２１２の別の一実施形態を示す図である。 本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。 本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。 本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。 本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。 本発明の種々の実施形態に従って実施されうるＵＳＢリソース活用技術の一実施形態を示す図である。
本発明は、ユニバーサルシリアルバス（ＵＳＢ）技術、及び、特にＵＳＢ技術により利用可能なリソースの活用に関する。ＵＳＢ３．０は、比較的新しい規格であり、この規格は、既存のＵＳＢ２．０と比較して、より優れた性能を提供する。ＵＳＢ３．０は更に、ＵＳＢ２．０デバイスとの下位互換性を維持している。端的には、ＵＳＢ３．０準拠インターフェースは、第１の組のスーパースピードコンダクタ（ＳＳＴＸ及びＳＳＲＸ信号）と第２の組のハイスピードＵＳＢ２．０コンダクタ（Ｄ＋及びＤ−信号）とを備える。
多くの使用シナリオにおいて、ＵＳＢインターフェースは、雌のレセプタクルを備えるＵＳＢポートにて終端する。この雌のレセプタクルにより、ユーザは、例えばフラッシュメモリドングルデバイス、カメラ、マウス等の下流デバイスの雄のプラグをＵＳＢポートに差し込むことができる。下流デバイスがＵＳＢ３．０準拠の場合、下流デバイスとのデータ通信は、第１の組のスーパースピードコンダクタを利用する。それ以外の場合、第２の組のハイスピードＵＳＢ２．０コンダクタが利用されうる。このようなシステムは、ポートに差し込まれるあらゆる未知のＵＳＢデバイスが適切に機能するように、下位互換性を提供する。
しかしながら、他のアプリケーションは、この未知の要因を有しない。例えば、ＵＳＢ技術は、既知のコンポーネントを一緒に固定して接続するのに利用されうる。このような場合、下流デバイスがＵＳＢ３．０準拠であるか又はＵＳＢ２．０準拠であるかは、事前に知られている。このような場合、冗長の第１及び第２の組のスーパースピードコンダクタ及びＵＳＢ２．０準拠コンダクタは、適応性を高めることはなく、その代わりに、コネクタの一つが使用されないため、単にコストの増加及び／又は性能の低下の原因となるだけである。
本明細書で使用されるように、「ＵＳＢ３．０」又は「ＵＳＢ３．０準拠」という用語は、ＵＳＢ−ＩＦ（Ｉｍｐｌｅｍｅｎｔｅｒｓ Ｆｏｒｕｍ，Ｉｎｃ．）によりＵＳＢ３．０仕様において規定されているスーパースピードのシグナリングをサポートするデバイス（準拠するコンポーネントを一つ以上含む）を意味するのに使用される。同様に、「ハイスピードコンダクタ」という用語は、ＵＳＢ−ＩＦによりＵＳＢ２．０仕様において規定されているロースピード、フルスピード又はハイスピードのシグナリング用に使用されうるＤ＋／Ｄ−ラインを示すのに使用される。加えて、ＵＳＢ３．０準拠のデバイスは、ＵＳＢ２．０仕様で規定された機能の全部又は一部をサポートし、且つ、ＵＳＢ２．０準拠のデバイスは、ＵＳＢ３．０仕様で規定された機能の一部をサポートすることが可能である。これら二つの仕様は、例を示すのに使用されているに過ぎず、本明細書に記載される方法及び機器の実施形態又はそれらの等価物の精神について、限定することを意図するものではない。
図１は、所与のシステム構成に対して、より高性能及び／又はより低コストをユーザに提供するために用いられる、方法１００の一実施形態である。１０２において、この方法は、ＵＳＢ３．０準拠であると知られている下流デバイスに対し、ＵＳＢ３．０準拠のインターフェースを提供し、そのため、この方法は、インターフェースにおけるスーパースピード部分のみを使用する。１０４では、この方法は、ＵＳＢ２．０準拠デバイスに対し、ＵＳＢ３．０インターフェースにおける未使用のＵＳＢ２．０準拠部分を提供する。そのため、単一のＵＳＢ３．０インターフェースは、二つの異なる下流デバイスと通信するのに利用することができる。一形態において、ＵＳＢ３．０準拠のインターフェースは、スーパースピードコンダクタ及びハイスピードコンダクタを含む下流ポートを備えることができる。スーパースピードコンダクタは、ＵＳＢ３．０準拠デバイスに接続され、ハイスピードコンダクタは、ＵＳＢ２．０準拠デバイスに接続されうる。そのため、単一のポートで、二つのデバイスが使用可能である。従って、エンドユーザ又は消費者は、所与の組のシステムリソースに対して、以前可能であったよりもより良好及び／又はより多くの機能性を享受することができる。
いくつかの実施形態において、この概念を達成するための方法１００及び／又は他の方法は、コンピュータ可読命令として、コンピュータ可読記憶媒体に格納することができる。例えばコントローラ等のプロセッサは、本方法を実行するために、コンピュータ可読命令を実行することができる。
図２は、ＵＳＢリソースを効率的に活用するシステム２００の一実施形態を示すものである。システム２００は、ホストデバイス２０２と、二つの下流デバイス２０４及び２０６とを備える。本態様において、下流デバイス２０４は、ＵＳＢ３．０準拠（又は、少なくともＵＳＢ３．０の能力がある）デバイスとして知られており、下流デバイス２０６は、ＵＳＢ２．０準拠デバイスとして知られている。説明のために、システム２００は、以下詳細に考察されるように、第１のシナリオ２１０及び第２のシナリオ２１２について説明される。
ホスト２０２は、第１の組のコンダクタ２１６と第２の組のコンダクタ２１８とを備えるインターフェース２１４を提供することができる。インターフェース２１４は、ＵＳＢ３．０準拠とすることができる。本態様において、第１の組のコンダクタ２１６は、スーパースピード（ＵＳＢ３．０）準拠のＳＳＴＸ及びＳＳＲＸラインである。同様に、第２の組のコンダクタ２１８は、ハイスピード（ＵＳＢ２．０）準拠のＤ＋及びＤ−ラインとすることができる。
シナリオ２１０に示される実施形態において、下流デバイス２０４は、既知のＵＳＢ３．０準拠デバイスである。従って、第１の組のコンダクタ２１６は、ホストデバイス２０２と下流デバイス２０４との間の通信に利用される一方で、第２の組のコンダクタ２１８は、２２０にて示されるように、未使用のままである。そのため、リソース活用の観点からすると、シナリオ２１０においては、インターフェース２１４はリソースとして過少利用されることになる。対照的な例は、シナリオ２１２につき、以下説明される。
シナリオ２１２に示される実施形態において、下流デバイス２０４は、シナリオ２１０と同じ方法で、ホストデバイス２０２に接続されている。しかしながら、第２の組のコンダクタ２１８は、リソースの利用を増やすために、下流デバイス２０６に接続されている。従って、インターフェース２１４は、シナリオ２１０においては単一の下流デバイスに接続されていたが、ここでは二つの下流デバイスに接続するのに利用されうる。そのため、ホストデバイス２０２において費やした所与のコストに対し、シナリオ２１０と比較して、シナリオ２１２では、エンドユーザはより多くの機能性を提供されうる。とりわけ、シナリオ２１２は、下流デバイス２０４がＵＳＢ３．０準拠デバイスであり、且つ、下流デバイス２０４が一般に永続的な方法でインターフェース２１４に接続されることが知られている場合に、実現されうる。本明細書で使用されるように、一般に永続的な方法とは、エンドユーザが、容易に且つ頻繁に、下流デバイス２０４を取り外し、他のある下流デバイスを接続する見込みがないことを意味する。
図２Ａは、デバイス２２０におけるシナリオ２１２の一実施形態を示すものである。本態様において、デバイス２２０はマザーボード２２２を備え、このマザーボード２２２は、ＵＳＢ３．０の能力があるデバイスとして知られているグラフィックスカード２２４と、ＵＳＢ２．０デバイスとして知られているオーディオカード２２６とに、ポート２３０を備える単一のＵＳＢインターフェース２２８を介して、結合されている。ＵＳＢインターフェースは、グラフィックスカード２２４にスーパースピードコネクタ２３２を提供し、オーディオカード２２６にハイスピードコネクタ２３４を提供する。
図２Ｂは、デバイス２４０におけるシナリオ２１２の他の一実施例を示すものである。本態様において、デバイス２４０は、ＵＳＢ３．０デバイスとして知られているグラフィックスカード２４４に結合されたマザーボード２４２を備える。マザーボードは、外部ＵＳＢ２．０準拠コネクタ２４６にも結合されている。外部ＵＳＢ２．０準拠コネクタ２４６は、雌のＵＳＢレセプタクルとしうることが明らかであり、雌のＵＳＢレセプタクルは、任意のＵＳＢ２．０準拠デバイス、例えばメモリースティック、カードリーダ、キーボード、マウス等を受け入れることができる。マザーボードは、グラフィックスカード及び外部ＵＳＢ２．０準拠コネクタ２４６に、ポート２５０を備える単一のＵＳＢインターフェース２４８を介して、接続されている。ＵＳＢインターフェース２４８は、グラフィックスカード２４４にスーパースピードコネクタ２５２を提供し、外部ＵＳＢ２．０準拠コネクタ２４６にハイスピードコネクタ２５４を提供する。
図３は、ＵＳＢリソースを効率的に活用することができるシステム３００に係る、他の一実施形態を示すものである。システム３００は、ドッキングステーション３０２として実装されるデバイスを備える。ドッキングステーション３０２に関して記載される原理は、ＵＳＢ技術を使用することができる他のデバイスにおいて利用されうる。本実施例において、ドッキングステーション３０２は、ハウジング３０３に対して配置される六つの外部ポートを備える。外部ポートのうちの一つは、ＰＣへ繋がる上流ポート３０４である。残りの五つのポートは、三つのＵＳＢ３．０準拠ＵＳＢポート３０６（１）、３０６（２）、３０６（３）（雌のＵＳＢ準拠レセプタクルとして図示）、イーサネットポート３０８及びビデオポート３１０の形式の下流ポートである。ドッキングステーション回路３１２は、ドッキングステーション３０２の概略図を示すものである。本実施例において、ドッキングステーションは、三つのチップセットを備える。すなわち、ハブチップセット３１４、ビデオチップセット３１６及びイーサネットチップセット３１８である。ハブチップセット３１４は、３２０で示されるように、４−ポートＵＳＢハブとして機能するように構成されうる（ここでは４−ポートハブの実施例が示されているが、この数字は何ら重大なものではなく、他の実施形態において、より多い又はより少ないポートを備えるＵＳＢハブに関するものとすることができる）。
ビデオチップセット３１６は、３２２で示されるように、ビデオ機能にＵＳＢ３．０を提供するように構成されうる。イーサネットチップセット３１８は、３２４で示されるように、イーサネット機能にＵＳＢ２．０を提供するように構成されうる。従って、ハブチップセット３１４は、インターフェース３２６を通じて上流ポート３０４に接続されている。ハブチップセット３１４は、インターフェース３２８（１）を通じてＵＳＢ３．０ポート３０６（１）に、インターフェース３２８（２）を通じてＵＳＢ３．０ポート３０６（２）に、インターフェース（３）を通じてＵＳＢ３．０ポート３０６（３）に接続されている。更に、ハブチップセットは、インターフェース３２８（４）を通じて、ビデオチップセット３１６及びイーサネットチップセット３１８の両方に接続されている。最後に、ビデオチップセット３１６は、インターフェース３３０を通じて、ビデオポート３１０に接続されている。同様に、イーサネットチップセット３１８は、インターフェース３３２を通じて、イーサネットポート３０８に接続されている。本実施形態において、インターフェース３２８（４）を通じた、ハブチップセット３１４とビデオチップセット３１６及びイーサネットチップセット３１８の両方との接続は、相対的に「固定されている」とみなすことができることに留意されたい。例えば、チップセットのいずれかの故障及び、その後の交換以外は、接続が妨げられることを意図していない。相対的に固定されているとみなすことができるシナリオの一つは、チップセットがプリント基板（ＰＣＢ）にはんだ付けされている場合である。
インターフェース３２８（４）は、図２のシナリオ２１２に関する上記説明と整合するように構成されうる。本実施形態において、ドッキングステーション３０２が４ポートＵＳＢハブ３２０を備えることは、先に言及している。それにもかかわらず、五つの下流機構（例えば、ＵＳＢ３．０ポート３０６（１）〜３０６（３）、ビデオチップセット３１６及びイーサネットチップセット３１８）との、通信が確立されうる。そのため、本実施形態では、従来の技術と比較して、４ポートハブにより提供されるリソースを、より有効に活用できる。
システム３００は、ドッキングステーションとして説明されるが、この概念は任意数のデバイス、例えばハブ、リピータ、スプリッタ、モニタ、ＡＳＩＣ、コンピュータデバイス、カメラ、記憶デバイス、その他で実施されうる。
図４は、ＵＳＢリソースを効率的に活用することができるシステム４００に係る、更に他の一実施形態を示すものである。システム４００は、内部にＰＣチップセット４０４を備えるノートブックコンピュータデバイス４０２の形式のデバイスを備える。ノートブックコンピュータデバイス４０２に関して記載される原理は、ＵＳＢ技術を使用することができる他のデバイスにおいて、利用されうる。本実施例において、ノートブックコンピュータデバイス４０２は、二つの外部ＵＳＢ３．０準拠下流接続又はポート４０６（１）及び４０６（２）（雌のＵＳＢレセプタクルとして図示）、ＵＳＢ３．０ソリッドステートドライブ４０８及びＵＳＢ２．０光学式ドライブ４１０を備える。ＰＣチップセット４０４は、ＵＳＢ３．０ホストコントローラ４１２及び三つのＵＳＢ３．０インターフェース４１４（１）、４１４（２）及び４１４（３）を備える。
ホストコントローラ４１２は、ＵＳＢ３．０インターフェース４１４（１）を通じてＵＳＢ３．０ポート４０６（１）に結合され、ＵＳＢ３．０インターフェース４１４（２）を通じてＵＳＢ３．０ポート４０６（２）に結合されている。ホストコントローラ４１２は、ＵＳＢ３．０インターフェース４１４（３）を通じて、ＵＳＢ３．０ソリッドステートドライブ４０８及び光学式ドライブ４１０の両方に結合されている。この特定の形態において、インターフェース４１４（３）により、ＵＳＢ３．０ホストコントローラ４１２とＵＳＢ３．０ソリッドステートドライブ４０８との間を、スーパースピード信号で通信することができる。また、インターフェース４１４（３）により、ホストコントローラ４１２と光学式ドライブ４１０との間を、ハイスピード信号（及び／又はロースピード及び／又はフルスピード信号）で通信することができる。そのため、本実施形態により、ＵＳＢ３．０ホストコントローラ４１２は、三つのインターフェースを利用して、四つのポート及び／又はデバイスと通信することができる。従って、本実施形態では、従来の技術と比較して、利用可能なリソースをより有効に活用できる。
図５は、ＵＳＢリソースを効率的に活用することができるシステム５００に係る、更に他の一実施形態を示すものである。システム５００は、ホスト又は上流デバイス５０２、並びに二つの下流デバイス５０４及び５０６を備える。本実施例において、下流デバイス５０４は、ＵＳＢ３．０準拠デバイスとして知られており、下流デバイス５０６は、ＵＳＢ２．０準拠デバイスとして知られている。
ホストデバイス５０２は、ホストチップセット５１０を備え、ホストチップセット５１０は、コントローラ５１２を備え、インターフェース５１４を規定する（ホストチップセット５１０は、図５に示されていないが、例えば図３に示される他のインターフェースを規定することもできる）。インターフェース５１４は、第１のデータ又は信号パス５１６、及び第２のデータ又は信号パス５１８を規定することができる。第１のデータパス５１６は、ホストデバイス５０２と下流デバイス５０４との間で通信できるように、両デバイス間に延ばすことができる。同様に、第２のデータパス５１８は、ホストデバイス５０２と下流デバイス５０６との間で通信できるように、両デバイス間に延ばすことができる。
第１のデータパス５１６は、第１の組のコンダクタ５２０を備え、第２の組のデータパス５１８は、第２の組のコンダクタ５２２を備える。第１の組のコンダクタ５２０は、ＵＳＢ３．０準拠のＳＳＴＸ及びＳＳＲＸラインとすることができる。同様に、第２の組のコンダクタ５２２は、ＵＳＢ２．０準拠Ｄ＋及びＤ−ラインとすることができる。
インターフェース５１４により、コントローラ５１２と第１及び第２の下流デバイス５０４及び５０６との間で、データ通信が可能になる。更に、本実施形態において、データパス５１６及び５１８により、下流デバイス５０４とコントローラ５１２との間、及び、下流デバイス５０６とコントローラとの間で、それぞれ同時通信が可能になる。例えば、下流デバイス５０６がデータパス５１８を通じてコントローラにデータを送信する間に、下流デバイス５０４は、データパス５１６を通じてコントローラにデータを送信することができる。共有データパスを通じて同時通信を行う場合に生じるデータのゆがみを、この構成では防ぐことができる。
図６及び図７は、ホストデバイスと二つの下流デバイスとの間を、単一のインターフェースで通信することが可能な、二つの実施形態の代替構造を示すものである。
図６は、一実施形態における、ハブチップセット６０２を示すものである。ハブチップセットは、コントローラ６０４、バス６０６及びインターフェース６０８を備える。インターフェースは、二つのデータパス６１０（１）及び６１０（２）を構成する。データパス６１０（１）は、このデータパスがＵＳＢ３．０の能力があるデバイス６１２に結合された場合に、インターフェース６０８を通じて、スーパースピード信号をバス６０６に通信することを可能にする。データパス６１０（２）は、このデータパスがＵＳＢ２．０の能力があるデバイス６１４に結合された場合に、インターフェース６０８を通じて、標準スピード又はハイスピードの信号をバス６０６に通信することを可能にする。
図７は、ハブチップセット７０２の他の一実施形態を示すものである。ハブチップセット７０２は、二つのコントローラ７０４（１）及び７０４（２）並びにインターフェース７０８を備える。インターフェースは、二つのデータパス７１０（１）及び７１０（２）を備えることができる。データパス７１０（１）は、このデータパスがＵＳＢ３．０の能力があるデバイス７１２に接続された場合に、インターフェース７０８を通じて、スーパースピード信号を通信することを可能にする。データパス７１０（２）は、データパスがＵＳＢ２．０の能力があるデバイス７１４に接続された場合に、標準スピード又はハイスピード信号を通信することを可能にする。
上述の実施形態により、単一のＵＳＢ３．０インターフェースは、異なる二つの下流デバイスに結合され、単一のＵＳＢ３．０インターフェースを通じて、両下流デバイスとの満足な通信を提供することができる。
要約すると、これらの実施形態は、二つの別々のＵＳＢデバイスを接続するのに、一つのＵＳＢ３．０インターフェースを共有する方法を提供するものである。別の観点からすると、本技術は、ＵＳＢ３．０ホストインターフェース上の利用可能なライン又はコンダクタを、ＵＳＢ３．０専用のコンダクタを用いるＵＳＢ３．０デバイス及びＵＳＢ２．０専用コンダクタを利用したＵＳＢ２．０デバイスに接続する方法を提供するものである。これらの技術によって、接続されたデバイスのうちの一つがＵＳＢ３．０をサポートしている（つまり、ＵＳＢ３．０の能力がある）ことが知られているという条件下において、設計者は、ＵＳＢ３．０ポート全体を減らすことが可能である。そのため、これらの技術により、決められた設計において、既存の技術で提供されたハードウェアを追加のポートに提供することが可能になる。
ＵＳＢリソースの活用に関する技術、方法、デバイス、システム等は、構造的な特徴及び／又は方法論的な動作により特定される言語で記載されているが、添付の特許請求の範囲において特定される対象は、必ずしも記載された具体的な特徴又は動作に限定されない。むしろ、具体的な特徴及び動作は、特許請求の範囲に記載された方法、デバイス、システム等を実施するための例示的な構成として開示されているものである。

Claims (22)

  1. 少なくとも一つの下流インターフェースを備えるデバイスであって、
    個々の下流インターフェースは、ＵＳＢ３．０の能力があるデバイス及びＵＳＢ２．０準拠デバイスの両方に同時に接続されるように構成される、デバイス。
  2. 前記少なくとも一つの下流インターフェースは、第１の組のコンダクタと第２の組のコンダクタとを備え、前記第１の組のコンダクタは、ＵＳＢ３．０信号を前記ＵＳＢ３．０の能力があるデバイスに伝達するように構成され、前記第２の組のコンダクタは、ＵＳＢ２．０信号を前記ＵＳＢ２．０準拠デバイスに伝達するように構成される、請求項１に記載のデバイス。
  3. 前記デバイスは、バスに結合されたコントローラを更に備え、前記少なくとも一つの下流インターフェースは、前記バスと前記ＵＳＢ３．０の能力があるデバイスとの間に第１のデータパスを、前記バスと前記ＵＳＢ２．０準拠デバイスとの間に第２のデータパスを備える、請求項１に記載のデバイス。
  4. 前記第１及び第２のデータパスは、互いに分離し、はっきり分かれている、請求項３に記載のデバイス。
  5. 前記デバイスは、第１及び第２のコントローラを更に備え、前記少なくとも一つの下流インターフェースは、第１及び第２のデータパスを備え、前記第１のデータパスは、前記ＵＳＢ３．０の能力があるデバイスを前記第１のコントローラに結合し、前記第２のデータパスは、前記ＵＳＢ２．０準拠デバイスを前記第２のコントローラに結合する、請求項１に記載のデバイス。
  6. 前記少なくとも一つの下流インターフェースは、前記ＵＳＢ３．０信号と前記ＵＳＢ２．０信号とを同時に伝達するように構成される、請求項１に記載のデバイス。
  7. 前記デバイスは、ホストコントローラ、ハブコントローラ、ホストコントローラを備えるチップ上のシステム、又はハブコントローラを備えるチップ上のシステムを備える、請求項１に記載のデバイス。
  8. 上流ポートと、
    少なくとも一つの下流ポートと
    を備えるデバイスであって、
    個々の下流ポートは、ＵＳＢ３．０信号を利用して、ＵＳＢ３．０の能力があるデバイスに第１の接続を提供し、且つ、ＵＳＢ２．０信号を利用して、ＵＳＢ２．０準拠デバイスに第２の接続を提供するように構成される、デバイス。
  9. 前記第１のＵＳＢ３．０の接続は、前記第２のＵＳＢ２．０の接続から独立している、請求項８に記載のデバイス。
  10. 前記少なくとも一つの下流ポートにより、前記デバイスは前記ＵＳＢ３．０の能力があるデバイス及び前記ＵＳＢ２．０準拠デバイスからの同時通信を受信できる、請求項８に記載のデバイス。
  11. 前記ＵＳＢ３．０の能力があるデバイスは、ビデオチップセットであり、前記ＵＳＢ２．０準拠デバイスは、イーサネットチップセットである、請求項８に記載のデバイス。
  12. ＵＳＢコントローラを更に備え、前記ＵＳＢコントローラは、前記ＵＳＢ３．０信号を利用する前記ＵＳＢ３．０デバイスとの通信及び前記ＵＳＢ２．０信号を利用する前記ＵＳＢ２．０デバイスとの通信を交互に行うように構成される、請求項８に記載のデバイス。
  13. 前記個々の下流ポートに結合された第１及び第２のＵＳＢコントローラを更に備え、前記第１のコントローラは、ＵＳＢ３．０の信号を処理するように構成され、前記第２のコントローラは、ＵＳＢ２．０の信号を処理するように構成される、請求項８に記載のデバイス。
  14. ＵＳＢハブ又はＵＳＢスプリッタを備える、請求項８に記載のデバイス。
  15. ハウジング内に配置され、且つ、上流インターフェース及び少なくとも一つの下流インターフェースを備えるＵＳＢハブデバイスと、
    ＵＳＢ３．０準拠チップセットに接続された第１の組のＵＳＢ３．０コンダクタ及びＵＳＢ２．０準拠チップセットに接続された第２の組のＵＳＢ２．０コンダクタを有する、個々の下流インターフェースと
    を備えるシステム。
  16. 前記個々の下流インターフェースは、ＵＳＢ３．０準拠チップセット用の第１のデータパス及び第１のバッファと、ＵＳＢ２．０準拠チップセット用の第２のデータパス及び第２のバッファとを提供するように構成される、請求項１５に記載のシステム。
  17. 前記ＵＳＢ３．０コンダクタは、前記ＵＳＢ３．０準拠チップセットにはんだ付けされ、前記ＵＳＢ２．０コンダクタは、前記ＵＳＢ２．０準拠チップセットにはんだ付けされる、請求項１６に記載のシステム。
  18. 前記ＵＳＢハブデバイスは、コントローラを備え、前記第１の組のＵＳＢ３．０コンダクタは、前記ＵＳＢ３．０準拠チップセットと前記コントローラとの間に第１のデータパスを提供し、前記第２の組のＵＳＢ２．０コンダクタは、前記ＵＳＢ２．０準拠チップセットと前記コントローラとの間に第２のデータパスを提供する、請求項１５に記載のシステム。
  19. 前記第１のデータパス及び前記第２のデータパスにより、前記ＵＳＢ３．０準拠チップセットから前記コントローラ、及び前記ＵＳＢ２．０準拠チップセットから前記コントローラへの同時通信を可能にする、請求項１８に記載のシステム。
  20. 前記ＵＳＢ３．０準拠チップセットは、ハウジング上に配置されたビデオポートを備えるビデオチップセットであり、前記ＵＳＢ２．０準拠チップセットは、ハウジング上のイーサネットポートを備えるイーサネットチップセットである、請求項１６に記載のシステム。
  21. 下流ポートを通じてＵＳＢ３．０準拠デバイスと通信するステップと、
    同時に下流ポートを通じてＵＳＢ２．０準拠デバイスと通信するステップと、
    を含む方法。
  22. コントローラにより実行されたとき、請求項２１に記載の方法を達成する命令を格納した一以上のコンピュータ可読記憶媒体。
JP2013531913A 2010-09-30 2011-09-30 Ｕｓｂリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体 Active JP5889904B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US38806110P 2010-09-30 2010-09-30
US61/388,061 2010-09-30
US13/076,733 2011-03-31
US13/076,733 US8364870B2 (en) 2010-09-30 2011-03-31 USB port connected to multiple USB compliant devices
PCT/US2011/054234 WO2012044937A1 (en) 2010-09-30 2011-09-30 Utilizing usb resource

Publications (2)

Publication Number Publication Date
JP2013546051A true JP2013546051A (ja) 2013-12-26
JP5889904B2 JP5889904B2 (ja) 2016-03-22

Family

ID=45890795

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013531913A Active JP5889904B2 (ja) 2010-09-30 2011-09-30 Ｕｓｂリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体

Country Status (3)

Country Link
US (2) US8364870B2 (ja)
JP (1) JP5889904B2 (ja)
WO (1) WO2012044937A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500662A (ja) * 2015-10-14 2019-01-10 クアルコム，インコーポレイテッド ユニバーサルシリアルバス（ｕｓｂ）スプリッタケーブル

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2761363A1 (en) * 2009-05-20 2010-11-25 Chronologic Pty Ltd. High density, low jitter, synchronous usb expansion
US8855627B2 (en) 2010-06-14 2014-10-07 Future Dial, Inc. System and method for enhanced diagnostics on mobile communication devices
JP5269047B2 (ja) * 2010-11-29 2013-08-21 シャープ株式会社 電子機器システム、電子機器及び接続機器
US8996916B2 (en) * 2011-08-16 2015-03-31 Future Dial, Inc. System and method for identifying problems via a monitoring application that repetitively records multiple separate consecutive files listing launched or installed applications
CN102955585A (zh) * 2011-08-24 2013-03-06 鸿富锦精密工业（深圳）有限公司 鼠标
US8972621B1 (en) * 2011-09-28 2015-03-03 Cypress Semiconductor Corporation Methods, systems, and physical computer-readable media for multiplexing a single end-point memory structure between USB interfaces
CN103294636A (zh) * 2012-05-09 2013-09-11 威盛电子股份有限公司 集线器控制芯片
US10117092B2 (en) 2012-08-16 2018-10-30 Future Dial, Inc. Mobile device transfer station
US10198366B2 (en) 2012-08-16 2019-02-05 Future Dial, Inc. System for mobile computing device data synchronization
GB2523935B (en) * 2013-01-25 2021-01-20 Hewlett Packard Development Co USB controllers coupled to USB ports
CN104123259A (zh) * 2013-04-27 2014-10-29 赛普拉斯半导体公司 Usb资源利用
US9311504B2 (en) 2014-06-23 2016-04-12 Ivo Welch Anti-identity-theft method and hardware database device
US9602648B2 (en) 2015-04-30 2017-03-21 Keyssa Systems, Inc. Adapter devices for enhancing the functionality of other devices
TWI618057B (zh) * 2016-06-27 2018-03-11 慧榮科技股份有限公司 儲存裝置及其操作方法
CN107544921B (zh) 2016-06-27 2020-06-02 慧荣科技股份有限公司 储存装置及其操作方法
CN109074337B (zh) 2016-08-22 2022-06-07 惠普发展公司，有限责任合伙企业 经由连接器的并行通信
US11743701B2 (en) * 2020-12-29 2023-08-29 Good Way Technology Co., Ltd. Management system and device for check in and out using beacon technology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248924A1 (en) * 2008-03-27 2009-10-01 Sony Ericsson Mobile Communications Ab Multiplex mobile high-definition link (mhl) and usb 3.0
JP2010158011A (ja) * 2008-12-22 2010-07-15 Huawei Device Co Ltd 無線データ端末機器の無線性能を改善する方法および装置

Family Cites Families (163)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5717533Y2 (ja) 1976-02-27 1982-04-13
US4242604A (en) 1978-08-10 1980-12-30 National Semiconductor Corporation MOS Input circuit with selectable stabilized trip voltage
US4272760A (en) 1979-04-10 1981-06-09 Burr-Brown Research Corporation Self-calibrating digital to analog conversion system and method
US4344067A (en) 1979-11-21 1982-08-10 Motorola, Inc. Analog to digital converter and method of calibrating same
US4689740A (en) 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
US4571507A (en) 1982-05-12 1986-02-18 Hybrid Systems Corporation Successive approximation analog-to-digital converter
GB8329511D0 (en) 1983-11-04 1983-12-07 Inmos Ltd Timing apparatus
JPS6132092A (ja) 1984-07-24 1986-02-14 東芝テック株式会社 表示制御装置
DE3434118A1 (de) 1984-09-17 1986-03-20 Vdo Adolf Schindling Ag, 6000 Frankfurt Einrichtung und verfahren zur ansteuerung einer opto-elektronischen anzeigeeinrichtung
US4684824A (en) 1985-04-02 1987-08-04 Eastman Kodak Company Capacitive load driver circuit
NL8501088A (nl) 1985-04-12 1986-11-03 Philips Nv Afstembare oscillatorschakeling.
JPS62230220A (ja) 1986-03-31 1987-10-08 Toshiba Corp 相補性絶縁ゲ−ト型論理回路
US4797580A (en) 1987-10-29 1989-01-10 Northern Telecom Limited Current-mirror-biased pre-charged logic circuit
US4855683A (en) 1987-11-18 1989-08-08 Bell Communications Research, Inc. Digital phase locked loop with bounded jitter
US5349544A (en) 1988-06-15 1994-09-20 Advanced Micro Devices, Inc. Programmable system synchronizer
US5019729A (en) 1988-07-27 1991-05-28 Kabushiki Kaisha Toshiba TTL to CMOS buffer circuit
US4988983A (en) 1988-09-02 1991-01-29 Carroll Touch, Incorporated Touch entry system with ambient compensation and programmable amplification
US4868525A (en) 1988-09-23 1989-09-19 Dallas Semiconductor Corporation Temperature-stabilized oscillator
US5073757A (en) 1988-09-23 1991-12-17 John Fluke Mfg. Co., Inc. Apparatus for and method of measuring capacitance of a capacitive element
US4882549A (en) 1988-11-16 1989-11-21 Zvi Galani Center offset microwave frequency synthesizer
US5200751A (en) 1989-06-26 1993-04-06 Dallas Semiconductor Corp. Digital to analog converter using a programmable logic array
FR2649504B1 (fr) 1989-07-07 1991-09-27 Sgs Thomson Microelectronics Circuit integre a microprocesseur et horloge interne programmable
US4980653A (en) 1989-09-05 1990-12-25 Motorola, Inc. Phase locked loop
US4947169A (en) 1989-10-24 1990-08-07 Burr-Brown Corporation Dummy/trim DAC for capacitor digital-to-analog converter
US5150079A (en) 1990-03-27 1992-09-22 Dallas Semiconductor Corporation Two-mode oscillator
US5175884A (en) 1990-06-01 1992-12-29 Motorola, Inc. Voltage controlled oscillator with current control
US5097154A (en) 1990-08-13 1992-03-17 Dallas Semiconductor Corporation Latched multiplexer for stabilizing the switch crystal to ring oscillator at power-down
JP2758259B2 (ja) 1990-09-27 1998-05-28 株式会社東芝 バッファ回路
US5095280A (en) 1990-11-26 1992-03-10 Integrated Circuit Systems, Inc. Dual dot clock signal generator
US5111081A (en) 1990-12-20 1992-05-05 International Business Machines Corporation Process compensated input switching threshold of a CMOS receiver
KR930008661B1 (ko) 1991-05-24 1993-09-11 삼성전자 주식회사 반도체메모리장치의 데이타입력버퍼
US5142247A (en) 1991-08-06 1992-08-25 Compaq Computer Corporation Multiple frequency phase-locked loop clock generator with stable transitions between frequencies
US5144254A (en) 1991-09-30 1992-09-01 Wilke William G Dual synthesizer including programmable counters which are controlled by means of calculated input controls
US5248970A (en) 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
US5446867A (en) 1992-05-29 1995-08-29 Intel Corporation Microprocessor PLL clock circuit with selectable delayed feedback
US5321319A (en) 1992-06-08 1994-06-14 Advanced Micro Devices, Inc. High speed CMOS bus driver circuit that provides minimum output signal oscillation
US5289138A (en) 1992-07-30 1994-02-22 Amdahl Corportion Apparatus for synchronously selecting different oscillators as system clock source
US5319370A (en) 1992-08-31 1994-06-07 Crystal Semiconductor, Inc. Analog-to-digital converter with a continuously calibrated voltage reference
US5440305A (en) 1992-08-31 1995-08-08 Crystal Semiconductor Corporation Method and apparatus for calibration of a monolithic voltage reference
KR940010674B1 (ko) 1992-10-29 1994-10-24 삼성전자 주식회사 입력 버퍼
US5345195A (en) 1992-10-22 1994-09-06 United Memories, Inc. Low power Vcc and temperature independent oscillator
US5278522A (en) 1992-11-19 1994-01-11 Codex, Corp. High frequency voltage controlled oscillator
US5604466A (en) 1992-12-08 1997-02-18 International Business Machines Corporation On-chip voltage controlled oscillator
US5559502A (en) 1993-01-14 1996-09-24 Schutte; Herman Two-wire bus system comprising a clock wire and a data wire for interconnecting a number of stations and allowing both long-format and short-format slave addresses
JPH06223568A (ja) 1993-01-29 1994-08-12 Mitsubishi Electric Corp 中間電位発生装置
US5432665A (en) 1993-03-05 1995-07-11 Sgs-Thomson Microelectronics, Inc. Short circuit protected capacitive load driver
US5608770A (en) 1993-09-21 1997-03-04 Ricoh Company, Ltd. Frequency converter outputting a clock signal having a stable and accurate frequency
US5481179A (en) 1993-10-14 1996-01-02 Micron Technology, Inc. Voltage reference circuit with a common gate output stage
US5428319A (en) 1993-11-29 1995-06-27 Motorola, Inc. Method and apparatus for providing a modified temperature compensation signal in a TCXO circuit
US5420543A (en) 1993-12-13 1995-05-30 Motorola, Inc. Method and apparatus for determining a constant gain of a variable oscillator
US5511100A (en) 1993-12-13 1996-04-23 Motorola, Inc. Method and apparatus for performing frequency detection
US5381116A (en) 1993-12-13 1995-01-10 Motorola, Inc. Method and apparatus for performing frequency tracking in an all digital phase lock loop
US5506875A (en) 1993-12-13 1996-04-09 Motorola, Inc. Method and apparatus for performing frequency acquisition in all digital phase lock loop
US5473285A (en) 1993-12-13 1995-12-05 Motorola, Inc. Method and apparatus for performing phase acquisition in an all digital phase lock loop
JP3080830B2 (ja) 1994-02-28 2000-08-28 株式会社東芝 半導体集積回路
US5451912A (en) 1994-06-13 1995-09-19 Cypress Semiconductor Corp. Methods and apparatus for a programmable frequency generator that requires no dedicated programming pins
US5589783A (en) 1994-07-29 1996-12-31 Sgs-Thomson Microelectronics, Inc. Variable input threshold adjustment
US5594612A (en) 1994-08-24 1997-01-14 Crystal Semiconductor Corporation Analog-to-digital converter with digital linearity correction
US5583501A (en) 1994-08-24 1996-12-10 Crystal Semiconductor Corporation Digital-to-analog converter with digital linearity correction
KR0177731B1 (ko) 1994-09-15 1999-05-15 정장호 망동기용 디지탈 위상동기루프 제어방법
EP0746820B1 (en) 1994-12-02 2001-09-26 Koninklijke Philips Electronics N.V. Circuit for Coupling Data Communication Busses
US5495205A (en) 1995-01-06 1996-02-27 Robert D. Atkins Digital controlled oscillator and method thereof
FR2730367A1 (fr) 1995-02-08 1996-08-09 Bull Sa Coupleur d'entree sortie de circuit integre
US5642116A (en) 1995-03-06 1997-06-24 International Business Machines Corporation Self calibrating segmented digital-to-analog converter
US5554942A (en) 1995-03-13 1996-09-10 Motorola Inc. Integrated circuit memory having a power supply independent input buffer
US5546433A (en) 1995-03-21 1996-08-13 National Semiconductor Corporation Digital phase lock loop having frequency offset cancellation circuitry
EP0744836A3 (en) 1995-05-25 1998-03-25 Kabushiki Kaisha Meidensha Temperature compensated crystal oscillator
US5552748A (en) 1995-06-07 1996-09-03 American Microsystems, Inc. Digitally-tuned oscillator including a self-calibrating RC oscillator circuit
US5565819A (en) 1995-07-11 1996-10-15 Microchip Technology Incorporated Accurate RC oscillator having modified threshold voltages
US5682049A (en) 1995-08-02 1997-10-28 Texas Instruments Incorporated Method and apparatus for trimming an electrical value of a component of an integrated circuit
US5805909A (en) 1995-08-03 1998-09-08 Texas Instruments Incorporated Microprocessors or microcontroller utilizing FLL clock having a reduced power state
US5563553A (en) 1995-08-15 1996-10-08 Sigmatel Inc. Method and apparatus for a controlled oscillation that may be used in a phase locked loop
EP0766168A3 (en) 1995-09-28 1997-11-19 Hewlett-Packard Company Icons for dual orientation display devices
US5686863A (en) 1995-09-29 1997-11-11 Dallas Semiconductor Corp. Tunable tone control circuit and a device and method for tuning the RC constants
US5675813A (en) 1995-10-26 1997-10-07 Microsoft Corporation System and method for power control in a universal serial bus
US5684434A (en) 1995-10-30 1997-11-04 Cypress Semiconductor Erasable and programmable single chip clock generator
US5610955A (en) 1995-11-28 1997-03-11 Microclock, Inc. Circuit for generating a spread spectrum clock
US5614869A (en) 1995-12-20 1997-03-25 Microclock Incorporated High speed divider for phase-locked loops
US5729165A (en) 1996-04-04 1998-03-17 National Science Council 1.5v full-swing bootstrapped CMOS large capacitive-load driver circuit suitable for low-voltage deep-submicron CMOS VLSI
US5845151A (en) 1996-04-08 1998-12-01 Vlsi Technology, Inc. System using descriptor and having hardware state machine coupled to DMA for implementing peripheral device bus mastering via USB controller or IrDA controller
US5699024A (en) 1996-05-06 1997-12-16 Delco Electronics Corporation Accurate integrated oscillator circuit
US5796312A (en) 1996-05-24 1998-08-18 Microchip Technology Incorporated Microcontroller with firmware selectable oscillator trimming
US5670915A (en) 1996-05-24 1997-09-23 Microchip Technology Incorporated Accurate RC oscillator having peak - to - peak voltage control
US5703537A (en) 1996-07-03 1997-12-30 Microclock Incorporated Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals
JPH1056329A (ja) 1996-08-12 1998-02-24 Matsushita Electric Ind Co Ltd 周波数制御発振器
US5872464A (en) 1996-08-12 1999-02-16 Cypress Semiconductor Corp. Input buffer with stabilized trip points
US5703540A (en) 1996-08-27 1997-12-30 Microclock Incorporated Voltage-controlled crystal oscillator with extended range
US5726597A (en) 1996-08-30 1998-03-10 Motorola, Inc. Method and circuit for reducing offset voltages for a differential input stage
KR19980064252A (ko) 1996-12-19 1998-10-07 윌리엄비.켐플러 Ｐｍｏｓ 패스 소자를 가진 저 드롭-아웃 전압 조절기
US5841424A (en) 1997-03-03 1998-11-24 Lextron Systems, Inc. USB to multiple connect and support bays for peripheral devices
US6141007A (en) 1997-04-04 2000-10-31 Avid Technology, Inc. Newsroom user interface including multiple panel workspaces
US5825317A (en) 1997-04-07 1998-10-20 Motorola, Inc. Digital-to-analog converter and method of calibrating
US6219736B1 (en) 1997-04-24 2001-04-17 Edwin E. Klingman Universal serial bus (USB) RAM architecture for use with microcomputers via an interface optimized for integrated services device network (ISDN)
US6211739B1 (en) 1997-06-03 2001-04-03 Cypress Semiconductor Corp. Microprocessor controlled frequency lock loop for use with an external periodic signal
US6199969B1 (en) 1997-08-01 2001-03-13 Encad, Inc. Method and system for detecting nonfunctional elements in an ink jet printer
US6215835B1 (en) 1997-08-22 2001-04-10 Lsi Logic Corporation Dual-loop clock and data recovery for serial data communication
US5870345A (en) 1997-09-04 1999-02-09 Siemens Aktiengesellschaft Temperature independent oscillator
US6040707A (en) 1997-09-15 2000-03-21 Intersil Corporation Constant slew rate amplifier
US5870004A (en) 1997-10-16 1999-02-09 Utron Technology Inc. Temperature compensated frequency generating circuit
US6225992B1 (en) 1997-12-05 2001-05-01 United Microelectronics Corp. Method and apparatus for generating bias voltages for liquid crystal display drivers
US6157266A (en) 1998-02-12 2000-12-05 Hewlett-Packard Company Delay elements arranged for a signal controlled oscillator
US6266715B1 (en) 1998-06-01 2001-07-24 Advanced Micro Devices, Inc. Universal serial bus controller with a direct memory access mode
US6286060B1 (en) 1998-06-26 2001-09-04 Sun Microsystems, Inc. Method and apparatus for providing modular I/O expansion of computing devices
US6357011B2 (en) 1998-07-15 2002-03-12 Gateway, Inc. Bus-powered computer peripheral with supplement battery power to overcome bus-power limit
US6466036B1 (en) 1998-11-25 2002-10-15 Harald Philipp Charge transfer capacitance measurement circuit
US6294962B1 (en) 1998-12-09 2001-09-25 Cypress Semiconductor Corp. Circuit(s), architecture and method(s) for operating and/or tuning a ring oscillator
US6477683B1 (en) 1999-02-05 2002-11-05 Tensilica, Inc. Automated processor generation system for designing a configurable processor and method for the same
US6753739B1 (en) 1999-03-24 2004-06-22 Cypress Semiconductor Corp. Programmable oscillator scheme
US6191660B1 (en) 1999-03-24 2001-02-20 Cypress Semiconductor Corp. Programmable oscillator scheme
US6708233B1 (en) 1999-03-25 2004-03-16 Microsoft Corporation Method and apparatus for direct buffering of a stream of variable-length data
US6697892B1 (en) 1999-07-08 2004-02-24 Intel Corporation Port expansion system
US6708247B1 (en) 1999-07-21 2004-03-16 Clearcube Technology, Inc. Extending universal serial bus to allow communication with USB devices at a remote location
US7290072B2 (en) 1999-10-06 2007-10-30 Igt Protocols and standards for USB peripheral communications
US6812678B1 (en) 1999-11-18 2004-11-02 Texas Instruments Incorporated Voltage independent class A output stage speedup circuit
US6742076B2 (en) 2000-01-03 2004-05-25 Transdimension, Inc. USB host controller for systems employing batched data transfer
EP1250697A1 (en) 2000-01-21 2002-10-23 Ultrachip, Inc. System for driving a liquid crystal display with power saving and other improved features
US6946920B1 (en) 2000-02-23 2005-09-20 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6297705B1 (en) 2000-02-23 2001-10-02 Cypress Semiconductor Corp. Circuit for locking an oscillator to a data stream
US6407641B1 (en) 2000-02-23 2002-06-18 Cypress Semiconductor Corp. Auto-locking oscillator for data communications
US6646514B2 (en) 2000-12-28 2003-11-11 Cts Corporation System and method for reducing startup time in a temperature controlled crystal oscillator
US6435904B1 (en) 2001-06-01 2002-08-20 Fellowes, Inc. Multiple peripheral connection device for connecting multiple peripheral devices to a host device
US7113172B2 (en) 2001-11-09 2006-09-26 Lifescan, Inc. Alphanumeric keypad and display system and method
KR100433397B1 (ko) 2001-11-20 2004-06-02 삼성전자주식회사 보조전원장치 겸용 카드형장치 및 그 카드형장치를이용하는 호스트
US6807109B2 (en) 2001-12-05 2004-10-19 Renesas Technology Corp. Semiconductor device suitable for system in package
TW548622B (en) 2001-12-31 2003-08-21 Windell Corp Driving method of passive organic light-emitting diode display
US6989659B2 (en) 2002-09-09 2006-01-24 Acutechnology Semiconductor Low dropout voltage regulator using a depletion pass transistor
CA2406298A1 (en) 2002-09-30 2004-03-30 Siemens Milltronics Process Instruments Inc. Power management mechanism for loop powered time of flight and level measurement systems
JP2004233526A (ja) 2003-01-29 2004-08-19 Mitsubishi Electric Corp 液晶表示装置
US6959355B2 (en) 2003-02-24 2005-10-25 Standard Microsystems Corporation Universal serial bus hub with shared high speed handler
US7185126B2 (en) 2003-02-24 2007-02-27 Standard Microsystems Corporation Universal serial bus hub with shared transaction translator memory
KR100687336B1 (ko) 2003-03-25 2007-02-27 비오이 하이디스 테크놀로지 주식회사 액정구동장치 및 그 구동방법
US6960953B2 (en) 2003-05-02 2005-11-01 Matsushita Electric Industrial Co., Ltd. Semiconductor circuit device
US6922063B2 (en) 2003-07-11 2005-07-26 Zircon Corporation Apparatus and method for capacitive level sensor
US7446747B2 (en) 2003-09-12 2008-11-04 Intersil Americas Inc. Multiple channel programmable gamma correction voltage generator
US8200862B2 (en) * 2004-03-17 2012-06-12 Super Talent Electronics, Inc. Low-power USB flash card reader using bulk-pipe streaming with UAS command re-ordering and channel separation
US7391204B2 (en) 2004-04-07 2008-06-24 Honrywell International Inc. Sensor signal conditioning circuit
US7269669B2 (en) 2004-07-07 2007-09-11 Sychip Inc Sharing single host controller with multiple functional devices
GB0416803D0 (en) 2004-07-27 2004-09-01 Wood John Rotary flash ADC
US20060033474A1 (en) 2004-08-11 2006-02-16 Shum Kin E USB battery charger
US7574532B2 (en) 2005-01-13 2009-08-11 Chueherh Wang Multi-functional peripheral combination apparatus and control method thereof
US7397226B1 (en) 2005-01-13 2008-07-08 National Semiconductor Corporation Low noise, low power, fast startup, and low drop-out voltage regulator
US7375593B2 (en) 2005-01-19 2008-05-20 Paul William Ronald Self Circuits and methods of generating and controlling signals on an integrated circuit
US7276977B2 (en) 2005-08-09 2007-10-02 Paul William Ronald Self Circuits and methods for reducing static phase offset using commutating phase detectors
JP2006238413A (ja) * 2005-01-27 2006-09-07 Nec Electronics Corp Ｕｓｂハブ、ｕｓｂ対応装置及び通信システム
US7348861B1 (en) 2005-03-31 2008-03-25 Ralink Technology, Inc. Method and apparatus for a crystal oscillator to achieve fast start-up time, low power and frequency calibration
TWI302280B (en) 2005-04-28 2008-10-21 Au Optronics Corp Display driver ic and transmitting method for same
US7421625B2 (en) 2005-05-26 2008-09-02 Microsoft Corporation Indicating data connection and status conditions
US7710079B2 (en) 2005-07-19 2010-05-04 Linear Technology Corporation Power manager and power managing method for battery-powered application
US20070139338A1 (en) 2005-12-21 2007-06-21 Sitronix Technology Corp. Liquid crystal display driver
US7631111B2 (en) 2006-08-17 2009-12-08 Standard Microsystems Corporation System method for rapidly charging USB device's battery wherein USB device requests charging the battery at a higher power level
JP4925285B2 (ja) 2006-10-26 2012-04-25 京セラミタ株式会社 画像形成装置
US7612527B2 (en) 2006-11-27 2009-11-03 Eveready Battery Co., Inc. Communicative and virtual battery chargers and methods
US7600156B2 (en) 2006-12-19 2009-10-06 Dell Products, Lp System, method, and device including built-in self tests for communication bus device
US8035401B2 (en) 2007-04-18 2011-10-11 Cypress Semiconductor Corporation Self-calibrating driver for charging a capacitive load to a desired voltage
US20090054129A1 (en) 2007-08-22 2009-02-26 Konami Gaming, Incorporated Gaming machine and method for displaying symbols
US8250266B2 (en) 2008-05-15 2012-08-21 Seagate Technology Llc Data storage device compatible with multiple interconnect standards
US8085020B1 (en) 2008-06-13 2011-12-27 Western Digital Technologies, Inc. Switching voltage regulator employing dynamic voltage scaling with hysteretic comparator
US9104821B2 (en) 2008-12-31 2015-08-11 Intel Corporation Universal serial bus host to host communications
US7563140B1 (en) 2009-01-23 2009-07-21 Advanced-Connectek Inc. Plug connector
TWI334546B (en) * 2009-03-13 2010-12-11 Via Tech Inc Integrated circuits
CA2761363A1 (en) * 2009-05-20 2010-11-25 Chronologic Pty Ltd. High density, low jitter, synchronous usb expansion
US8549204B2 (en) * 2010-02-25 2013-10-01 Fresco Logic, Inc. Method and apparatus for scheduling transactions in a multi-speed bus environment
US9236802B2 (en) 2010-04-09 2016-01-12 Infineon Technologies Americas Corp. Turbo circuit for providing voltage regulation and related method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090248924A1 (en) * 2008-03-27 2009-10-01 Sony Ericsson Mobile Communications Ab Multiplex mobile high-definition link (mhl) and usb 3.0
JP2010158011A (ja) * 2008-12-22 2010-07-15 Huawei Device Co Ltd 無線データ端末機器の無線性能を改善する方法および装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6015036039; 石井 潤一郎: 'ＵＳＢ３．０の実力を探る' 組込みプレス Ｖｏｌ．１９, 20100525, ｐ．７０〜７７, （株）技術評論社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019500662A (ja) * 2015-10-14 2019-01-10 クアルコム，インコーポレイテッド ユニバーサルシリアルバス（ｕｓｂ）スプリッタケーブル

Also Published As

Publication number Publication date
WO2012044937A1 (en) 2012-04-05
US8645598B2 (en) 2014-02-04
US8364870B2 (en) 2013-01-29
JP5889904B2 (ja) 2016-03-22
US20120084470A1 (en) 2012-04-05
US20130145056A1 (en) 2013-06-06

Similar Documents

Publication Publication Date Title
JP5889904B2 (ja) Ｕｓｂリソースの活用のためのデバイス、システム、方法およびコンピュータ可読記憶媒体
US10437765B2 (en) Link system for establishing high speed network communications and file transfer between hosts using I/O device links
CN107111588B (zh) 经由USB端口使用PCIe协议的数据传输
US10387362B2 (en) Secondary data channel communication system
TWI465926B (zh) 支援多個高速設備及單一超快速設備之通用序列匯流排集線器裝置
US9104821B2 (en) Universal serial bus host to host communications
US20110302357A1 (en) Systems and methods for dynamic multi-link compilation partitioning
US20110191503A1 (en) Motherboard Compatible with Multiple Versions of Universal Serial Bus (USB) and Related Method
US20080126592A1 (en) System and Method for Providing Serial Bus Connectivity
CN111316253B (zh) 增加usb-c连接器的带宽的方法
US9990328B2 (en) Increased data flow in universal serial bus (USB) cables
JP3140192U (ja) Ｅ−ｓａｔａ信号と電力を伝送する伝送ケーブル
US20140047132A1 (en) Stacking electronic system
KR102318130B1 (ko) 외부 전기 커넥터 및 컴퓨터 시스템
EP2698722B1 (en) Expansion module and control method thereof
US9984023B2 (en) Multi-server system interconnect
JP2012058887A (ja) デバイス機器
CN104123259A (zh) Usb资源利用
CN116107943A (zh) 一种信号传输电路及计算设备
US20140032802A1 (en) Data routing system supporting dual master apparatuses
US7873768B2 (en) Peripheral device enabling enhanced communication
CN213934702U (zh) 一种vpx板卡
CN114297123B (zh) 一种Type-C接口电路及电子设备
CN211454416U (zh) 基于申威121处理器的vpx 3u计算机主板
TWM472331U (zh) 多合一ｓａｔａ介面儲存裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150908

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160217

R150 Certificate of patent or registration of utility model

Ref document number: 5889904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250