JP2013545279A - シリコーン箔の製造方法、シリコーン箔、およびシリコーン箔を備えたオプトエレクトロニクス半導体部品 - Google Patents

Abstract

本方法の少なくとも一実施形態においては、本方法は、オプトエレクトロニクス半導体部品（１０）において使用されるシリコーン箔（２）を、成形によって製造する。本方法は、以下のステップ、すなわち、金型（５）にモールド箔（１）を導入するステップと、金型（５）にキャリア箔（３）を導入するステップであって、キャリア箔（３）が基板箔（４）の上に固定され、基板箔（４）が横方向にキャリア箔（３）よりも突き出しているステップと、シリコーン系組成物（２０）を準備して、モールド箔（１）またはキャリア箔（３）に塗布するステップと、モールド箔（１）とキャリア箔（３）との間で、シリコーン系組成物（２０）を成形してシリコーン箔（２）を形成するステップであって、シリコーン系組成物が、横方向においてキャリア箔（３）に並んでいる重複領域（２４）において基板箔（４）に接触するステップと、シリコーン箔（２）からモールド箔（１）を除去するステップと、重複領域（２４）を分離するステップとを含んでいる。
【選択図】図１Ｂ

Description

シリコーン箔の製造方法を開示する。さらに、シリコーン箔と、そのようなシリコーン箔を備えたオプトエレクトロニクス半導体部品とを開示する。

本発明の目的は、シリコーン箔の製造方法であって、シリコーン箔を成形によって製造することができ、シリコーン箔がオプトエレクトロニクス半導体部品における使用に適している、製造方法、を開示することである。

本方法の少なくとも一実施形態によると、本方法は、金型にモールド箔を導入するステップと、金型にキャリア箔を導入するステップを含んでいる。この場合、モールド箔は、金型のキャビティの少なくとも一部分を、固定された状態で満たすように設計されている。モールド箔は、特に、離型箔である。したがって、モールド箔は、キャビティの一部の形状、もしくはキャビティを定義する金型の半体の形状、またはその両方を再現することができる。さらに、モールド箔は、成形時、成形工程の結果として変化するキャビティの形状を再現できることが好ましい。

キャリア箔は、モールド箔とは異なる箔であり、成形時に変形しない、または大きくは変形しないことが好ましい。キャリア箔は、成形後、本方法によって製造されるシリコーン箔を担持するように設計されている。一例として、キャリア箔は、金型内に平たく平面状に形成される。キャリア箔は、金型の平たい半体の上に少なくとも間接的に配置されていることが好ましい。キャリア箔は、特に、キャビティの形状を再現しない。

本方法の少なくとも一実施形態によると、キャリア箔は、基板箔の上に固定される。基板箔は、キャリア箔とは異なる材料を含んでいることが好ましく、金型のキャビティとは反対側のキャリア箔の面に位置する。

本方法の少なくとも一実施形態によると、キャリア箔、基板箔、およびモールド箔は、ロールツーロール工程によって扱われるように設計されている。したがって、これらの箔は、１つまたは複数のロールから巻き出されて金型内に導かれる。その後、少なくとも１つの箔を別のロールに再び巻き取ることができる。２回の連続する成形工程の間で、金型内の箔のすべて、またはいくつかを交換することが可能である。

本方法の少なくとも一実施形態によると、基板箔は、金型のキャビティ内で少なくとも部分的に横方向にキャリア箔よりも突き出している。基板箔は、環状または枠状に、キャリア箔よりも突き出しており、したがって基板箔は、全方向において完全に、キャリア箔よりも横方向に突き出していることが好ましい。「横方向に」とは、特に、本方法によって製造されるシリコーン箔の主延在方向に沿った方向を意味する。言い換えれば、キャリア箔は、平面視において、部分的または完全に基板箔によって囲まれており、囲んでいる部分の幅は、特に均一である。

本方法の少なくとも一実施形態によると、本方法は、シリコーン系組成物を準備して、モールド箔もしくはキャリア箔またはその両方に塗布するステップを含んでいる。シリコーン系組成物は、例えば、少なくとも１種類のポリシラン、シロキサン、ポリシロキサンのうちの１種類または複数種類である。シリコーン系組成物は、シリコーン箔の出発原料である。塗布するとき、シリコーン系組成物は、完全に硬化していない状態、もしくは完全に架橋結合していない状態、またはその両方の状態にある。

本方法の少なくとも一実施形態によると、本方法は、金型の中でシリコーン系組成物をシリコーン箔の形状に成形するステップを含んでいる。この場合、シリコーン箔は、モールド箔とキャリア箔との間に形成される。この場合、シリコーン系組成物およびシリコーン箔は、モールド箔およびキャリア箔の両方に物理的に直接接触していることが好ましい。金型との直接的な接触は存在しないことが好ましい。さらに、シリコーン系組成物もしくはシリコーン箔またはその両方は、横方向においてキャリア箔に並んでいる重複領域において、基板箔に直接接触している。成形によってシリコーン箔を形成するステップは、金型を閉じることによって行う。成形は、圧縮成形であることが好ましい。

本方法の少なくとも一実施形態によると、本方法は、シリコーン箔からモールド箔を除去するステップを含んでいる。モールド箔は、金型を開いた後に除去する。モールド箔を除去するとき、シリコーン箔は不完全または完全に硬化している。モールド箔を除去した後、シリコーン箔は、依然としてキャリア箔に直接接触しており、さらに、横方向にキャリア箔と並んで基板箔に直接接触している。

本方法の少なくとも一実施形態によると、本方法は、重複領域を分離するステップを含んでいる。一例として、重複領域を切断またはスタンピングによって分離する。重複領域を分離した後、シリコーン箔はキャリア箔にのみ物理的に直接接触しており、基板箔およびモールド箔にはもはや接触していないことが好ましい。

本方法の少なくとも一実施形態によると、本方法は、オプトエレクトロニクス半導体部品において使用されるシリコーン箔を製造する。シリコーン箔は、成形、好ましくは圧縮成形によって、製造される。本方法は、少なくとも以下のステップを含んでいる。
− 金型にモールド箔を導入するステップと、
− 金型にキャリア箔を導入するステップであって、キャリア箔が基板箔の上に固定され、金型のキャビティ内で基板箔が少なくとも部分的に横方向にキャリア箔よりも突き出している、ステップと、
− シリコーン系組成物を準備して、モールド箔またはキャリア箔に塗布するステップと、
− 金型の中、モールド箔とキャリア箔との間で、シリコーン系組成物をシリコーン箔に成形するステップであって、シリコーン系組成物が、横方向においてキャリア箔に並んでいる少なくとも１つの重複領域において基板箔に接触する、ステップと、
− シリコーン箔からモールド箔を除去するステップと、
− 重複領域を分離するステップ
個々の方法ステップは、指定した順序で行うことが好ましい。変形形態として、個々の方法ステップを異なる順序で行うこともできる。

モールド箔には、特定の要件として、特に、伸展性、引裂強度、成形性、および表面構造が求められる。結果として、モールド箔の材料の選択は、大幅に制約される。特に、製造するシリコーン箔が、成形後にモールド箔との比較的強い接着性を有する場合には、選択が制約される。

基板箔がシリコーン箔に比較的強く接着し、横方向にキャリア箔よりも突き出していることによって、モールド箔を除去したとき、製造されたシリコーン箔が基板箔およびキャリア箔に接着したままであるようにすることが可能である。次いで、シリコーン箔および基板箔の重複領域を除去する結果として、平面視において、シリコーン箔はキャリア箔にのみ接着したままとなる。シリコーン箔はキャリア箔に対して比較的低い接着力を有することができ、したがって、シリコーン箔のさらなる工程（特に、以降の再結合ステップ）が単純になる。

本方法の少なくとも一実施形態によると、シリコーン系組成物もしくはシリコーン箔またはその両方は、モールド箔よりも基板箔に強く接着する。さらに、シリコーン系組成物もしくはシリコーン箔またはその両方は、キャリア箔よりもモールド箔に強く接着する。接着能力の測度は、特に、静止摩擦または単位面積あたりの接着力である。

本方法の少なくとも一実施形態によると、モールド箔の表面構造、もしくはキャリア箔の表面構造、またはその両方は、成形時にシリコーン箔に再現される。言い換えれば、シリコーン箔は、モールド箔の表面構造もしくはキャリア箔の表面構造またはその両方を、少なくとも一方の主面において受け継ぐ。特に、シリコーン箔の側のキャリア箔の面に存在する粗面化部または溝が、シリコーン箔の少なくとも一方の主面に転写される。

本方法の少なくとも一実施形態によると、金型が閉じているとき、シリコーン箔を予備硬化させる。シリコーン箔を完全に硬化させるのは、金型を開いた後である。シリコーン箔からモールド箔を除去するステップは、シリコーン箔が完全に硬化する前、または完全に硬化した後に行うことができる。重複領域を分離するステップについても同様である。

本方法の少なくとも一実施形態によると、シリコーン系組成物をキャリア箔またはモールド箔に塗布する前に、シリコーン系組成物に変換手段を混合する。変換手段は、変換手段粒子の形で存在することが好ましく、均一に分布するようにシリコーン系組成物に混合されることがさらに好ましい。変換手段は、第１の波長域の電磁放射の少なくとも一部分を吸収して、第１の波長域とは異なる第２の波長域の放射に変換するように設計されている。一例として、変換手段粒子は、４２０ｎｍ〜４９０ｎｍの範囲内（両端値を含む）の波長域の放射を吸収して、より長い波長の放射に変換するように設計されている。

本方法の少なくとも一実施形態によると、シリコーン系組成物をキャリア箔またはモールド箔に塗布するときのシリコーン系組成物の粘度は、比較的高い。「比較的高い」とは、シリコーン系組成物がモールド箔またはキャリア箔の上で本質的に流れないことを意味する。特に、塗布するときのシリコーン系組成物の粘度は、少なくとも０．１Ｐａ・ｓ、少なくとも１．０Ｐａ・ｓ、少なくとも１０Ｐａ・ｓ、または少なくとも２０Ｐａ・ｓである。

本方法の少なくとも一実施形態によると、シリコーン箔は、特に、金型から取り出して重複領域を分離した後、個片化され、多数のシリコーン薄膜（ディスクまたはプレートとも称される）が形成される。個片化してシリコーン薄膜を形成するステップは、例えば、切断によって、またはスタンピングによって行う。

本方法の少なくとも一実施形態によると、金型内のシリコーン箔の全体にわたる厚さの変動が、シリコーン箔の平均厚さに対して最大で１５％である。言い換えれば、シリコーン箔は均一な厚さを有する。特に、平均厚さに対する変動は、最大で１０％、または最大で５％である。これによって、例えば、シリコーン箔から製造されるシリコーン薄膜において、変換手段粒子による極めて均一な放射の変換を達成することが可能である。

さらには、シリコーン箔を開示する。本シリコーン箔は、上述した実施形態の少なくとも１つに説明した方法によって製造される。したがって、シリコーン箔の特徴は本方法にもあてはまり、逆も同様である。

本シリコーン箔の少なくとも一実施形態によると、本シリコーン箔は、シリコーンを含んだマトリックス材料、またはシリコーンからなるマトリックス材料を備えている。マトリックス材料には、変換手段粒子が、均一に分布した状態で埋め込まれている。「均一に分布」とは、特に、変換手段粒子の濃度変動が、純粋な統計的偏差を超えないことを意味する。さらに、シリコーン箔は、対向する２つの主面を有する。一方または両方の主面に粗面化部が形成されており、この粗面化部は、少なくとも一方の主面において溝状に形成されている。言い換えれば、粗面化部は、溝状構造を備えている、または溝状構造から実質的になる。さらに、シリコーン箔の平均厚さは、少なくとも２０μｍ、もしくは最大で２５０μｍ、またはその両方であり、特に、少なくとも４０μｍ、もしくは最大で１６０μｍ、またはその両方である。

本シリコーン箔の少なくとも一実施形態によると、粗面化部の平均粗さ深さは、０．０５μｍ〜１５μｍの範囲内（両端値を含む）、好ましくは０．１μｍ〜５μｍの範囲内（両端値を含む）、または０．１μｍ〜１μｍの範囲内（両端値を含む）である。

本シリコーン箔の少なくとも一実施形態によると、粗面化部の溝の平均長さは、少なくとも５０μｍまたは少なくとも１ｍｍ、特に、５０μｍ〜１５０ｍｍの範囲内（両端値を含む）、または１ｍｍ〜１００ｍｍの範囲内（両端値を含む）である。この場合、用語「溝」または「溝状」は、溝をネガとして形成される構造も包含することが好ましく、すなわち、シリコーン箔の主面における、例えば細長い壁状の隆起部も含まれる。溝もしくは隆起部またはその両方は、共通の主延在方向に沿って、または実質的に沿って、延びていることが好ましい。

さらに、オプトエレクトロニクス半導体部品を開示する。本半導体部品は、少なくとも１個のオプトエレクトロニクス半導体チップ、好ましくは発光ダイオード（略してＬＥＤ）を備えており、この発光ダイオードは、特に４２０ｎｍ〜４９０ｎｍの範囲内（両端値を含む）の波長域において最大強度で発光する。さらに、本半導体部品は、上記の実施形態の少なくとも１つに説明したシリコーン箔からなる少なくとも１つのシリコーン薄膜を備えている。したがって、本半導体部品の特徴は、本シリコーン箔と、本シリコーン箔の製造方法にもあてはまり、逆も同様である。半導体部品のシリコーン薄膜は、半導体チップの放射主面に少なくとも間接的に固定されており、放射主面を部分的または完全に覆っている。

以下では、本発明のシリコーン箔と、本発明のオプトエレクトロニクス半導体部品と、本発明の方法について、例示的な実施形態に基づき、図面を参照しながらさらに詳しく説明する。この場合、個々の図面において、同じ参照数字は同じ要素を示している。しかしながら、要素間の関係は、正しい縮尺では示していない。むしろ、深く理解できるようにする目的で、個々の要素を誇張した大きさで示してある。

本発明のシリコーン箔を製造するための本発明の方法の概略図を示している。 本発明のシリコーン箔を備えた本発明のオプトエレクトロニクス半導体部品の例示的な実施形態の概略側面図を示している。 本発明のシリコーン箔の例示的な実施形態の概略図を示している。 本発明のシリコーン箔の例示的な実施形態の概略図を示している。

図１Ａ〜図１Ｅは、シリコーン箔２の製造方法を概略断面図として示している。図１Ａによると、モールド箔１と、キャリア箔３（基板箔４の上に固定されている）を、金型５ａ，５ｂ，５ｃのキャビティ５０に導入する。キャリア箔３および基板箔４は、金型の部分５ａの平たい形状の主面の上に平面状に配置されている。モールド箔１は、金型の部分５ｂ，５ｃの上に、固定された状態で配置されている。キャビティ５０の中で、基板箔４は、全方向においてキャリア箔３よりも突き出している。キャビティ５０は、図１の図面の平面に垂直な方向の平面視において、例えば円形構造を有し、キャリア箔３は、特に、横方向においてキャビティ５０の中央に位置するように配置されている。

さらに、図１Ａによると、シリコーン箔２のためのシリコーン系組成物２０をキャビティ５０に導入する。一例として、シリコーン系組成物２０を、キャビティ５０内のモールド箔１に塗布する。シリコーン系組成物２０は、キャビティ５０に導入するとき比較的高い粘度を有し、流れない、または大幅には流れない。

モールド箔１およびキャリア箔３は、それぞれ、ポリフルオロオレフィン箔（polyfluorolefin foil）であることが好ましい。この場合、キャリア箔３のフッ素化の程度は、モールド箔１よりも高いことが好ましい。特に、キャリア箔３は、ポリテトラフルオロエチレン箔である。基板箔４には、一例として、ポリイミド箔を使用する。モールド箔１の厚さは、例えば、２５μｍ〜１００μｍの範囲内（両端値を含む）である。基板箔４の厚さは、例えば、２５μｍ〜１００μｍの範囲内（両端値を含む）である。キャリア箔３の厚さは、例えば、１００μｍ〜２００μｍの範囲内（両端値を含む）である。

シリコーン系組成物２０には、変換手段粒子の形での変換手段を、均一に分布した状態に混合することができる（図示していない）。変換手段粒子は、例えば、希土類をドープしたガーネット（例：ＹＡＧ：Ｃｅ）、希土類をドープしたオルトケイ酸塩（例：（Ｂａ，Ｓｒ）２ＳｉＯ４：Ｅｕ）、希土類をドープした酸窒化ケイ素または窒化ケイ素（例：（Ｂａ，Ｓｒ）２Ｓｉ５Ｎ８：Ｅｕ）を含んでいる。変換手段粒子の平均直径は、例えば、２μｍ〜２０μｍの範囲内（両端値を含む）、特に、３μｍ〜１５μｍの範囲内（両端値を含む）である。シリコーン系組成物２０から成形されるシリコーン箔２全体における変換手段粒子の重量比は、特に、５重量％〜８０重量％の範囲内（両端値を含む）、好ましくは１０重量％〜２５重量％の範囲内（両端値を含む）、または６０重量％〜８０重量％の範囲内（両端値を含む）である。

オプションとして、例えばシリコーン箔２の熱伝導率を高める目的で、または拡散粒子として、好ましくは粒子状のさらなる物質を、好ましくは０重量％〜５０重量％の範囲内（両端値を含む）の重量比で、シリコーン系組成物２０に混合することができる。このような粒子は、特に、酸化物または金属フッ化物（例えば、酸化アルミニウム、酸化ケイ素、またはフッ化カルシウム）を含んでいる、またはこれらの材料からなる。粒子の平均直径は、好ましくは２μｍ〜２０μｍの範囲内（両端値を含む）である。

一例として、シリコーン系組成物２０およびシリコーン箔２には、チキソトロープ剤が混合されていない。特に、シリコーン箔２もしくはシリコーン系組成物２０またはその両方には、１ｎｍ〜１００ｎｍの範囲内（両端値を含む）または１ｎｍ〜３００ｎｍの範囲内（両端値を含む）の平均直径を有する二酸化ケイ素ナノ粒子が含まれない、または実質的に含まれない。シリコーン箔２は、特に、いわゆるエーロシル（Aerosil）を含んでいない。特に、シリコーン系組成物２０は高い粘度を有し、したがって変換手段粒子が沈殿しない、または実質的に沈殿しないため、チキソトロープ剤を使用しないことが可能である。

これに代えて、シリコーン系組成物２０もしくはシリコーン箔２またはその両方に、特にナノ粒子の形の（例えば二酸化ケイ素系の）少なくとも１種類のチキソトロープ剤を混合することも可能である。

図１Ｂは、閉じた状態の金型５ａ，５ｂ，５ｃを示している。金型５ａ，５ｂ，５ｃを閉じると、部分５ａが部分５ｃに押し付けられ、その結果としてキャビティ５０が閉じる。金型５ａ，５ｂ，５ｃを閉じるステップは、真空下で行うことができる。金型５ａ，５ｂ，５ｃが空気出口を備えていることも可能である（図示していない）。

金型５ａ，５ｂ，５ｃを閉じると、モールド箔１と基板箔４とが互いに直接的に押し付けられ、これによりキャビティ５０が密閉される。シリコーン箔２を形成するシリコーン系組成物２０は、実質的にキャリア箔３とモールド箔１との間に位置し、キャリア箔３およびモールド箔１に直接接触している。横方向においてキャリア箔３に並んでいる環状の重複領域２４においては、シリコーン系組成物２０は基板箔４に直接接触している。重複領域２４の幅は、例えば、０．５ｍｍ〜１０ｍｍの範囲内（両端値を含む）、特に、１ｍｍ〜３ｍｍの範囲内（両端値を含む）（例えば約２ｍｍ）である。キャビティ５０の横方向範囲は、例えば５０ｍｍ〜５００ｍｍの範囲内（両端値を含む）、特に、６０ｍｍ〜２００ｍｍの範囲内（両端値を含む）（例えば約１００ｍｍ）である。

金型５ａ，５ｂ，５ｃが閉じている状態において、成形されたシリコーン箔２が、例えば熱的または光化学的に予備硬化する（precured）、または完全に硬化する。光化学的硬化の場合、例えば金型の部分５ａ、基板箔４、およびキャリア箔３を通じて、シリコーン箔２に紫外線を照射することができる。

図１Ｃは、金型５ａ，５ｂ，５ｃから取り出されたシリコーン箔２を示している。モールド箔１は、シリコーン箔２からすでに除去されている。これは、シリコーン箔２と基板箔４との間の接着性が、シリコーン箔２とモールド箔１との間の接着性よりも高いことによって可能である。分離工具８を使用して、キャリア箔３の上のシリコーン箔２の一部から、少なくとも重複領域２４を除去する。これにより、シリコーン箔２は、もはや横方向においてキャリア箔３よりも突き出していない（図１Ｄ）。図１Ｄの形態のバリエーションとして、キャリア箔３から基板箔４をさらに除去する、もしくは、シリコーン箔２にさらなるキャリア箔（図示していない）を形成する、またはその両方を行うことができ、後者の場合、シリコーン箔２は、シリコーン箔２に弱く接着している２枚のキャリア箔（同じ材料からなる）の間に位置する。

図１Ｅによるオプションのステップにおいては、例えば、スタンピング、切断、ウォータージェット切断、またはレーザの使用によって、シリコーン箔２を個片化して個々のシリコーン薄膜２６を形成する。図１Ｅの形態のバリエーションとして、キャリア箔３に対しても個片化を行うことが可能である。図１Ｅのに形態のさらなる代替形態として、個片化の前、個片化と同時に、または個片化の後に、シリコーン箔２をさらなる中間キャリア（図示していない）に貼り付けることができる。平面視で見たとき、シリコーン薄膜２６のサイズは、例えば、０．２５ｍｍ^２〜４ｍｍ^２の範囲内（両端値を含む）、特に、１ｍｍ^２〜２ｍｍ^２の範囲内（両端値を含む）である。

図２Ａは、オプトエレクトロニクス半導体部品１０の例示的な実施形態を示している。オプトエレクトロニクス半導体チップ６（例えば、青色スペクトル領域で発光する発光ダイオード）が、キャリア要素６０の上に貼り付けられている。半導体チップ６の放射主面７に、シリコーン箔２からなるシリコーン薄膜２６が、結合手段９の層によって固定されている。

図２Ｂによる、半導体部品１０のさらなる例示的な実施形態においては、シリコーン箔２からなるシリコーン薄膜２６が、半導体チップ６の放射主面７に直接配置されている。最初に、例えばキャリア箔３を利用してシリコーン薄膜２６を放射主面７に貼り付け、次いで、特に熱によって完全に硬化させる。シリコーン薄膜２６を、完全には硬化していない状態で放射主面７に貼り付けることによって、硬化後にシリコーン薄膜２６と半導体チップ６を良好に接着させることが可能である。

図３は、シリコーン箔２のさらなる例示的な実施形態を断面図として示している。他のすべての実施形態と同様に、シリコーン箔２は、対向する２つの主面２１，２３を有し、これらの主面２１，２３は、製造時にモールド箔１およびキャリア箔３に直接接触している。キャリア箔３の表面構造とモールド箔１の表面構造とが、シリコーン箔２の主面２１，２３に再現される。シリコーン箔２の平均厚さＴは、好ましくは２０μｍ〜２００μｍの範囲内（両端値を含む）または５０μｍ〜１５０μｍの範囲内（両端値を含む）である。完全に硬化したシリコーン箔２の硬さは、他のすべての実施形態においても同様であるが、特に、ショアＡ３０〜ショアＡ９０の範囲内（両端値を含む）である。

図４Ａは、シリコーン箔２の主面２３の概略平面図を示しており、図４Ｂは、シリコーン箔２の概略断面図を示している。粗面化部２５は、製造時にキャリア箔３によって少なくとも主面２３に形成されたものであり、溝状構造を有する。個々の溝は、互いに実質的に平行な向きにあり、共通の主延在方向に実質的に沿って延びている。「溝」とは、粗面化部２５に含まれる構造の長手方向範囲が、個々の構造の平均幅よりも大きいことを意味する。溝の平均長さＬは、特に、少なくとも５０μｍである。溝の少なくとも一部は、主面２３の２つの縁部の間で途切れなく延びていることができ、特に、シリコーン薄膜２６の場合、シリコーン薄膜２６の２つの縁部の間で連続的に延びている。その場合、図４Ａの形態とは異なり、溝の平均長さＬは、主面２３の平均横方向範囲よりも大きいかまたは等しくなり得る。個々の溝の平均粗さ深さＤまたは平均深さは、特に、０．０５μｍ〜１５μｍの範囲内（両端値を含む）である。粗面化部２５によって、シリコーン箔２からの放射の取り出しを改善することができる。さらに、半導体チップ６との接着性（直接的な接着または結合手段９を介しての接着）（図２Ａおよび図２Ｂを参照）を、粗面化部２５によって改善することが可能である。

本出願において、「溝状の粗面化部」という表現は、例えば溝が形成されているキャリア箔３の表面をネガとして粗面化部２５が形成されている状況を含むことが好ましい。言い換えれば、粗面化部２５の構造は、図４Ｃの断面図に概略的に示したように、細長い壁状の隆起部として形成されている。

ここまで、本発明について例示的な実施形態に基づいて説明してきたが、本発明はこれらの実施形態に限定されない。本発明は、任意の新規の特徴および特徴の任意の組合せを包含しており、特に、請求項における特徴の任意の組合せを含んでいる。これらの特徴または特徴の組合せは、それ自体が請求項あるいは例示的な実施形態に明示的に記載されていない場合であっても、本発明に含まれる。

本特許出願は、独国特許出願第１０２０１００４７４５４．１号の優先権を主張し、この文書の開示内容は参照によって本出願に組み込まれている。

Claims (14)

1. オプトエレクトロニクス半導体部品（１０）において使用されるシリコーン箔（２）を、成形によって製造する方法であって、
   − 金型（５）にモールド箔（１）を導入するステップと、
   − 前記金型（５）にキャリア箔（３）を導入するステップであって、前記キャリア箔（３）が基板箔（４）の上に固定され、前記基板箔（４）が、前記金型（５）のキャビティ（５０）内で少なくとも部分的に横方向に前記キャリア箔（３）よりも突き出しているステップと、
   − シリコーン系組成物（２０）を準備して、前記モールド箔（１）または前記キャリア箔（３）に塗布するステップと、
   − 前記金型（５）の中、前記モールド箔（１）と前記キャリア箔（３）との間で、前記シリコーン系組成物（２０）を前記シリコーン箔（２）に成形するステップであって、前記シリコーン系組成物（２０）が、横方向において前記キャリア箔（３）に並んでいる少なくとも１つの重複領域（２４）において前記基板箔（４）に接触するステップと、
   − 前記シリコーン箔（２）から前記モールド箔（１）を除去するステップと、
   − 前記重複領域（２４）を分離するステップと、
   を含んでいる、方法。
2. 前記シリコーン系組成物（２０）および前記シリコーン箔（２）の少なくとも一方が、前記モールド箔（１）よりも前記基板箔（４）に強く接着し、かつ、前記キャリア箔（３）よりも前記モールド箔（１）に強く接着する、
   請求項１に記載の方法。
3. 前記モールド箔（１）の表面構造および前記キャリア箔（３）の表面構造の少なくとも一方が、成形時に前記シリコーン箔（２）に再現される、
   請求項１または請求項２のいずれかに記載の方法。
4. 前記金型（５）が閉じているとき、前記シリコーン箔（２）を予備硬化させ、前記シリコーン箔（２）の完全な硬化が、前記金型（５）を開いた後にのみ行われる、
   請求項１から請求項３のいずれかに記載の方法。
5. 前記シリコーン系組成物（２０）を前記キャリア箔（３）または前記モールド箔（１）に塗布する前に、変換手段粒子が前記シリコーン系組成物（２０）に、均一に分布するように混合され、前記変換手段粒子が、第１の波長域の電磁放射の少なくとも一部分を吸収して、前記第１の波長域とは異なる第２の波長域の放射に変換するように設計されている、
   請求項１から請求項４のいずれかに記載の方法。
6. 前記キャリア箔（３）または前記モールド箔（１）に塗布するときの前記シリコーン系組成物（２０）の粘度が、少なくとも０．１Ｐａ・ｓである、
   請求項１から請求項５のいずれかに記載の方法。
7. 前記シリコーン系組成物（２０）に、チキソトロープ剤が含まれておらず、特に、１ｎｍ〜１００ｎｍの範囲内（両端値を含む）の平均直径を有する二酸化ケイ素ナノ粒子が含まれていない、
   請求項１から請求項６のいずれかに記載の方法。
8. 前記モールド箔（１）および前記キャリア箔（３）に、それぞれ、ポリフルオロオレフィン箔が使用され、前記キャリア箔（３）のフッ素化の程度が、前記モールド箔（１）の場合よりも高い、
   請求項１から請求項７のいずれかに記載の方法。
9. 前記金型（５）内の前記シリコーン箔（２）全体にわたる厚さ（Ｔ）の変動が、前記シリコーン箔（２）の平均厚さに対して最大で１５％である、
   請求項１から請求項８のいずれかに記載の方法。
10. 前記シリコーン箔（２）が個片化されて多数のシリコーン薄膜（２６）が形成される、
    請求項１から請求項９のいずれかに記載の方法。
11. シリコーン箔（２）であって、
    − シリコーンを含んでいるマトリックス材料と、
    − 前記マトリックス材料内に均一に分布している変換手段粒子と、
    − 対向する２つの主面（２１，２３）と、
    − 前記主面（２１，２３）の少なくとも一方に形成されている溝状の粗面化部（２５）と、
    を備えており、
    前記シリコーン箔（２）の平均厚さ（Ｔ）が２０μｍ〜２５０μｍの範囲内（両端値を含む）である、
    シリコーン箔（２）。
12. 前記粗面化部（２５）が、０．０５μｍ〜１５μｍの範囲内（両端値を含む）の平均粗さ深さ（Ｄ）と、少なくとも５０μｍの平均溝長さ（Ｌ）とを有する、
    請求項１１に記載のシリコーン箔（２）。
13. 請求項１から請求項１０のいずれかに記載の方法によって製造される、
    請求項１１または請求項１２のいずれかに記載のシリコーン箔（２）。
14. オプトエレクトロニクス半導体部品（１０）であって、
    − 少なくとも１個のオプトエレクトロニクス半導体チップ（６）と、
    − 請求項１１から請求項１３のいずれかに記載のシリコーン箔（２）からなる少なくとも１つのシリコーン薄膜（２６）と、
    を備えており、
    前記シリコーン薄膜（２６）が、前記半導体チップ（６）の放射主面（７）に少なくとも間接的に固定されており、かつ、前記放射主面（７）の少なくとも一部分を覆っている、
    オプトエレクトロニクス半導体部品（１０）。

Images