JP2013539906A - トレンチ垂直の二重拡散金属酸化物半導体トランジスター - Google Patents
トレンチ垂直の二重拡散金属酸化物半導体トランジスター Download PDFInfo
- Publication number
- JP2013539906A JP2013539906A JP2013527448A JP2013527448A JP2013539906A JP 2013539906 A JP2013539906 A JP 2013539906A JP 2013527448 A JP2013527448 A JP 2013527448A JP 2013527448 A JP2013527448 A JP 2013527448A JP 2013539906 A JP2013539906 A JP 2013539906A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- oxide semiconductor
- metal oxide
- double
- semiconductor transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 35
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 89
- 238000009792 diffusion process Methods 0.000 claims description 8
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 239000012790 adhesive layer Substances 0.000 claims description 5
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 238000000034 method Methods 0.000 claims 7
- 108091006146 Channels Proteins 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000008186 active pharmaceutical agent Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 238000012217 deletion Methods 0.000 description 1
- 230000037430 deletion Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
トレンチ垂直の二重拡散金属酸化物半導体トランジスターは、半導体基板と、半導体基板の上に形成されたエピタキシャル層と、エピタキシャル層に形成されたウェル領域と、ウェル領域に形成され、且つ各トレンチがその中に形成されたゲート酸化層と多結晶シリコンゲートを有した複数のトレンチと、ウェル領域に形成され、且つ各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第１金属を有した複数のコンタクトホールと、及びウェル領域に形成された複数のソース領域とを部分的に備える。各ソース領域がトレンチとコンタクトホールとの間に位置決められている。基板と、エピタキシャル層とソース領域とが第１導電型である。ウェル領域とボディーコンタクト領域とが、第１導電型と逆な第２の導電型である。
【選択図】 図２
【選択図】 図２
Description
本願は、トランジスター構造、特にトレンチ垂直の二重拡散金属酸化物半導体トランジスターに関する。
二重拡散金属酸化物半導体（Ｄｏｕｂｌｅ ｄｉｆｆｕｓｅｄ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＤＭＯＳ）トランジスターは従来のものである。ＤＭＯＳトランジスターは、バイポーラパワー素子と比べ、高い入力インピーダンス、低い駆動電流、速い開閉スピード、マイナスの電流温度係数、より良い電流自己調節能力、より良い熱安定性、より良い電圧の遮断特性などの利点を有する。ＤＭＯＳトランジスターは電子設備に幅広く応用されている。また、バイポーラパワー素子が伝統的に主導地位を占める高圧、大電流の応用においても、ＤＭＯＳトランジスターの応用も増えつつある。
ＤＭＯＳトランジスターの一つの類型は、普通、トレンチ型二重拡散金属酸化物半導体トランジスター（ＴＤＭＯＳ）を指し、ゲートを有した垂直のトレンチを含む。このトレンチはＴＤＭＯＳのソース領域とドレイン領域との間に延在し、ゲートがトレンチの中に形成される。垂直のトレンチ型トランジスターは従来のＤＭＯＳトランジスターよりも低いオン抵抗を有する。ＴＤＭＯＳトランジスターが基板に形成され、ＴＤＭＯＳトランジスターのソース領域とドレイン領域が基板の対向側に位置する。ＴＤＭＯＳのソース領域が普通、基板の頂面に位置する。複数のＴＤＭＯＳのソース領域が普通、繋がっている。ＴＤＭＯＳのドレイン領域が基板の底面に位置し、且つ基板の底面に形成された金属層に結合される。ＴＤＭＯＳトランジスターに関する更なる情報ついては、アメリカ特許番号がＮｏ．５，５４１，４２５とＮｏ．５，０７２，２６６である特許を参照のこと。
図１は、従来技術における一般的なＴＤＭＯＳトランジスター１００の断面図である。図１に示す通り、ＴＤＭＯＳトランジスター１００は、Ｎ＋半導体基板１０１と、Ｎ−エピタキシャル層１０２と、Ｐ型ウェル領域１０３と、エピタキシャル層１０２のトレンチまで延在された多結晶シリコンゲート１３０と、Ｎ＋ドーピングのソース領域１１１と、ゲート酸化層１３１とを備える。ＴＤＭＯＳトランジスター１００のドレインが、基板１０１の裏面に形成された金属層１２０に結合されている。ＴＤＭＯＳトランジスター１００のソースが、ソース領域１１１とＰ型ウェル領域１０３の表面に形成された金属層１１０に結合される。Ｐ型ウェル領域１０３に比べて少なくドーピングされたため、金属層１１０との接触によりトランジスター１００の性能に各悪影響を与える寄生効果を招いてしまう。
トレンチ垂直の二重拡散金属酸化物半導体トランジスター（本文では代わりにトランジスターと呼んでもいい）であって、発明の一つの実施の形態により、半導体基板と、半導体基板の上に形成されたエピタキシャル層と、エピタキシャル層の中に形成されたウェル領域と、ウェル領域の中に形成され、且つ各トレンチがその中に形成されたゲート酸化層と多結晶シリコンゲートを有した複数のトレンチと、ウェル領域の中に形成され、且つ各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第１金属を有した複数のコンタクトホールと、ウェル領域に形成された複数のソース領域とを部分的に備える。各ソース領域がトレンチとコンタクトホールとの間に位置決められている。基板と、エピタキシャル層と、ソース領域とが第１導電型である。ウェル領域とボディーコンタクト領域とが、第１導電型と逆な第２の導電型である。
一つの実施の形態において、各コンタクトホールは０．５μｍ〜１μｍの開口と０．３５μｍ〜１μｍの深さを有する。各コンタクトホールの深さが、ソース領域のイオン注入深さよりも大きく且つトレンチの深さよりも小さい。一つの実施の形態において、ボディーコンタクト領域のドーピング濃度がウェル領域のドーピング濃度より大きい。一つの実施の形態において、各トレンチに設置されたゲート酸化層が、隣接するトレンチのソース領域を覆うよう外へ延在される。
一つの実施の形態において、当該トランジスターは、トレンチの多結晶シリコンゲートに形成された酸化層を部分的に含む。一つの実施の形態において、当該トランジスターは、ソース領域の表面の酸化層を覆う誘電層を部分的に含む。当該誘電層も多結晶シリコンゲートの表面を覆う酸化層上に形成された。一つの実施の形態において、絶縁誘電層がほうりんけい酸ガラス（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）層である。
一つの実施の形態において、当該トランジスターは、絶縁誘電層の上と前記コンタクトホールの中に形成された第１金属層を部分的に含む。第１金属層もコンタクトホールを充填することに用いられる。一つの実施の形態において、第１金属層は、粘着層と第２金属層を部分的に含むものである。一つの実施の形態において、粘着層は、Ｔｉ／ＴｉＮの積層を含む。一つの実施の形態において、第２金属層はＡｌＳｉＣｕ合金である。一つの実施の形態において、第１導電型はＮ型であり、且つ第２導電型がＰ型である。もう一つの実施の形態において、第１導電型はＰ型であり、且つ第２導電型はＮ型である。
図２は、本願の一つの実施の形態に基づくトレンチ垂直の二重拡散金属酸化物半導体（ＴＤＭＯＳ）トランジスター２００の断面図である。示されたＴＤＭＯＳトランジスター２００は、第１導電型を有した半導体基板２０１と、第１導電型を有し且つ基板２０１の上に形成されたエピタキシャル層２０２と、エピタキシャル層２０２の中に形成された第２導電型のウェル領域２０３と、ウェル領域２０３の中に形成された複数のトレンチ２１０とを含む。示された通り、トレンチ２１０はエピタキシャル層２０２中まで延在している。各トレンチ２１０は、トレンチの内壁と底面に沿って形成されたゲート酸化層２１２及び多結晶シリコンゲート２１１を含む。示されたＴＤＭＯＳトランジスター２０もウェル領域２０３中まで延在された複数のコンタクトホール２２０を含む。各コンタクトホール２２０が、一対の隣接するトレンチ２１０の間に位置決められ、且つＴＤＭＯＳ２００のソース領域に接続された第１金属層２３０を含む。示されたＴＤＭＯＳトランジスター２００も複数の第２導電型のボディーコンタクト領域２０４を含む。各ボディーコンタクト領域２０４は、関係するコンタクトホール２２０の底部及び関係するコンタクトホール２２０の底部近傍のサイドに沿って位置決められている。示されたＴＤＭＯＳトランジスター２００は、第１導電型のウェル領域２０３に形成された複数のソース領域２３１を含む。各ソース領域２３１が、トレンチ２１０とコンタクトホール２２０との間に位置決められている。
本願の一つの実施の形態を例として説明すると、ＴＤＭＯＳトランジスターの基板２０１とソース領域２３１が割りに多くドーピングされたものである。ソース領域２３１のドーピング濃度が基板２０１のドーピング濃度よりも小さい。エピタキシャル層２０２は、相対的に割りに少なくドーピングされ、且つソース領域２３１のドーピング濃度よりも小さいドーピング濃度を有する。ボディーコンタクト領域２０４は相対的に割りに多くドーピングされたものである。ウェル領域２０３は、割りに少なくドーピングされ、且つボディーコンタクト領域２０４のドーピング濃度よりも小さいドーピング濃度を有する。
本願の一つの実施の形態を例として説明すると、ＴＤＭＯＳトランジスター２００のコンタクトホール２２０は０．５μｍ〜１μｍの開口と０．３５μｍ〜１μｍの深さを有する。コンタクトホール２２０の深さがソース領域２３１のイオン注入深さ（即ち、不純物がソースに注入し且つ拡散した後達した深さ）よりも大きく且つトレンチ２１０の深さよりも小さい。一つの実施の形態において、コンタクトホール２２０は０．７５μｍの開口と０．７μｍの深さを有する。コンタクトホール２２０がウェル領域２０３に形成され且つその深さがウェル領域２０３の深さよりも小さい。
本願一つの実施の形態を例として説明すると、図２に示す通り、ＴＤＭＯＳトランジスターのゲート酸化層２１２が、ソース領域２３１の表面を覆うよう外へ延在している。この実施の形態において、多結晶シリコンゲート２１１の上面が酸化層２１４により覆われる。この実施の形態において、示された通り、絶縁誘電層２１３が、ゲート酸化層２１２と酸化層２１４の上に形成された。幾つかの実施の形態において、誘電層２１３がほうりんけい酸ガラス（ＢＰＳＧ）である。
本願のもう一つの実施の形態を例として説明すると、ソース領域２３１の表面を覆う酸化層及びＴＤＭＯＳトランジスターの多結晶シリコン２１１が、相対的に薄い酸化層２１４により覆われる。相応的に、この実施の形態において、酸化層２１４がゲート酸化層２１２（ソース領域２３１の表面を覆う）及び多結晶シリコンゲート２１１を覆う。
図２に示す通り、第１金属層２３０が誘電層２１３の上とコンタクトホール２２０の中に形成される。幾つかの実施の形態において、第１金属層２３０は、積層構造であり、且つ粘着層２３２と第２金属層２３３を含む。幾つかの実施の形態において、粘着層２３２がＴｉ／ＴｉＮの積層構造であり、ソース領域２３１とボディーコンタクト領域２０４とを互いに接続する。示された通り、粘着層２３２が絶縁層２１３も覆う。Ｔｉ／ＴｉＮは優れた充填能力を有し且つシリコンボディーと強い粘着を形成できる。Ｔｉ／ＴｉＮと絶縁誘電層２１３との粘着が強いため、金属構造の安定性を大幅に向上できる。幾つかの実施の形態において、第２金属層２３３はＡｌＳｉＣｕ合金であり、ソース領域を外部のソースに接続するように用いられている。
本願の一つの実施の形態により、第１導電型がＮ型であり、且つ第２導電型がＰ型である。相応的に、この実施の形態において、ＴＤＭＯＳトランジスター２００のドレイン領域を形成する基板２０１がＮ型導電である。基板２０１よりもドーピング濃度が低いエピタキシャル層２０２もＮ型導電である。ソース領域２３１は割りに多くドーピングされたＮ型領域である。相応的に、この実施の形態において、ＴＤＭＯＳトランジスター２００がＰチャンネル垂直のトレンチ型ＭＯＳトランジスターである。このトランジスターのチャンネルは割りに少なくドーピングされたＰ型領域であり、Ｎ＋型ソース領域２３１からトレンチ２１０の側壁に沿ってＮ型エピタキシャル層２０２まで延在している。この実施の形態のチャンネルを形成するために、ゲート領域２１１とソース領域２３１との間には閾値電圧Ｖｔより大きいプラス電圧ＶＧＳが印加される。この電圧の印加のため、Ｐ型チャンネルをＮ型に反転し、ソース領域２３１とドレイン領域２０１との間の導電通路を形成する。ドレインの電圧がソースの電圧より大きい時（即ち、ＶＤＳ＞０がソース領域とドレイン領域との間に印加される）、Ｎ型ソース領域の電子が導電チャンネル領域を経由しドレイン領域に到達することにより、ドレインからソースまでのドレイン−ソース電流を生じさせる。ＶＧＳが大きければ大きいほど、相応のチャンネル抵抗も小さく、且つ同じＶＤＳが印加される場合、ドレイン−ソース電流も大きい。チャンネルを流れた後、電流が半導体基板２０１（ＴＤＭＯＳトランジスター２００のドレイン）に到達し且つドレイン金属層１２０に受け取られる。
本願のもう一つの実施の形態により、第１導電型がＰ型であり、且つ第２導電型がＮ型である。相応的に、この実施の形態において、ＴＤＭＯＳトランジスター２００のドレインを形成する基板２０１はＰ型導電である。基板２０１よりもドーピング濃度が低いエピタキシャル層２０２もＰ型導電である。ソース領域２３１は割りに多くドーピングされたＰ型領域である。相応的に、この実施の形態において、ＴＤＭＯＳトランジスター２００がＮチャンネル垂直のトレンチ型ＭＯＳトランジスターである。このトランジスターのチャンネルは割りに少なくドーピングされたＮ型領域であり、Ｐ＋型ソース領域２３１からトレンチ２１０の側壁に沿ってＰ型エピタキシャル層２０２まで延在している。この実施の形態におけるチャンネルを形成するために、ゲート領域２１１とソース領域２３１との間には閾値電圧Ｖｔより大きいマイナス電圧ＶＧＳが印加される。この電圧の印加のため、Ｎ型チャンネルをＰ型に反転し、ソース領域２３１とドレイン領域２０１との間の導電通路を形成する。ドレインの電圧がソースの電圧より大きい時（即ち、ＶＤＳ＜０がソース領域とドレイン領域との間に印加される）、Ｐ型ソース領域のホールが導電チャンネル領域を経由しドレイン領域に到達することにより、ソースからドレインまでのソース―ドレイン電流を生じさせる。ＶＧＳのマイナス向きの値が大きければ大きいほど、相応のチャンネル抵抗も小さく、且つ同じＶＤＳが印加される場合、ドレインーソース電流も大きい。チャンネルを流れた後、電流が半導体基板２０１（ＴＤＭＯＳトランジスター２００のドレイン）に到達し且つドレイン金属層１２０に受け取られる。
本願の一つの実施の形態により、上述した通り、金属層２３０がコンタクトホール２２０を充填する。各コンタクトホール２２０が、一対のソース領域２３１の間に位置決められると示している。多くドーピングされたボディーコンタクト領域２０４が、関係するコンタクトホール２２０の底部、および、関係するコンタクトホール２２０の底部の近傍のサイドに沿って形成される。相応的に、金属層２３０とシリコンとの間のコンタクト及び金属層２３０とソース領域との間のコンタクトがコンタクトホール２２０によるものである。コンタクトホール２２０の側壁を経由し、ソース領域２３１が金属層２３０とコンタクトしている。コンタクトホール２３０の底部と側面を経由し、シリコンボディーと金属層２３０とのコンタクトを形成する。よって、ソース領域とシリコンボディーとの間のコンタクトが、金属層２３０を経由して形成する。言い換えれば、本願のＴＤＭＯＳトランジスターの異なる実施の形態において、金属層２３０とコンタクトするシリコンボディー領域は何れも多くドーピングされたものであるため、様々な寄生効果を有効に最小限にすることができる。
本願の上記の実施の形態は例を挙げただけである。本願は上記の実施の形態にのみ限定されるものではない。異なる入れ替わりも可能である。本願は、他の追加、削除又は変更も含み、且つそれらも権利請求の範囲内に入る。
Claims (20)
- トレンチ垂直の二重拡散金属酸化物半導体トランジスターであって、
第１導電型の半導体基板と、
前記半導体基板の上に形成され且つ第１導電型を有したエピタキシャル層と、
前記エピタキシャル層内に形成され且つ第２導電型を有したウェル領域と、
前記ウェル領域中に形成され、且つ各トレンチがゲート酸化層と多結晶シリコンゲートを有した複数のトレンチと、
前記ウェル領域中に形成され、且つ各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第１金属を有する複数のコンタクトホールと、
複数のコンタクトホールの下方に位置決められ且つ第２導電型を有した複数のボディーコンタクト領域と、
前記ウェル領域の中に形成され且つ第１導電型を有し、各ソース領域が前記複数のトレンチの一つのトレンチと前記複数のコンタクトホールの一つのコンタクトホールとの間に位置決められた複数のソース領域と、
を含むトレンチ垂直の二重拡散金属酸化物半導体トランジスターである。 - 各コンタクトホールが０．５μｍ〜１μｍの開口と０．３５μｍ〜１μｍの深さを有し、そのうち、各コンタクトホールの深さが前記ソース領域のイオン注入深さより大きく且つ前記トレンチの深さより小さいことを特徴とする請求項１に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記ボディーコンタクト領域のドーピング濃度が前記ウェル領域のドーピング濃度よりも大きいことを特徴とする請求項１に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 各トレンチに設置された前記ゲート酸化層が、前記トレンチに隣接するソース領域を覆うよう外へ延在することを特徴とする請求項１に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記複数のトレンチの多結晶シリコンゲートの上に形成された酸化層を更に含むことを特徴とする請求項４に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記ソース領域の表面を覆う酸化層の上に形成された誘電層を更に含み、前記誘電層も前記多結晶シリコンゲートの表面を覆う酸化層の上に形成されたことを特徴とする請求項５に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記絶縁誘電層が、ほうりんけい酸ガラス層であることを特徴とする請求項６に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- トレンチ垂直の二重拡散金属酸化物半導体トランジスターが、前記絶縁誘電層の上および前記コンタクトホールの中に形成された第１金属層を更に含むことを特徴とする請求項６に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記第１金属層が粘着層と第２金属層を含む積層であることを特徴とする請求項８に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記粘着層がＴｉ／ＴｉＮの積層を含むことを特徴とする請求項９に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 第２金属層がＡｌＳｉＣｕ合金であることを特徴とする請求項９に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記第１導電型がＮ型であり、且つ前記第２導電型がＰ型であることを特徴とする請求項１に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- 前記第１導電型がＰ型であり、且つ前記第２導電型がＮ型であることを特徴とする請求項１に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスター。
- トレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法であって、
第１導電型の半導体基板を提供する工程と、
前記半導体基板の上に第１導電型のエピタキシャル層を形成する工程と、
前記エピタキシャル層の中に第１導電型のウェル領域を形成する工程と、
前記ウェル領域には、各トレンチがゲート酸化層と多結晶シリコンゲートを含む複数のトレンチを形成する工程と、
ウェル領域には、各コンタクトホールが一対の隣接するトレンチの間に位置決められ且つその中に設置された第１金属を有する複数のコンタクトホールを形成する工程と、
前記複数のコンタクトホールの底部の周囲には、第２導電型である複数のボディーコンタクト領域を形成する工程と、
前記ウェル領域には、各ソース領域が前記複数のトレンチの一つのトレンチと前記複数のコンタクトホールの一つのコンタクトホールとの間に位置決めれた複数の第１導電型のソース領域を形成する工程と、
を含むトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法である。 - 各コンタクトホールが０．５μｍ〜１μｍの開口と０．３５μｍ〜１μｍの深さを有し、そのうち、各コンタクトホールの深さが前記ソース領域のイオン注入深さより大きく且つ前記トレンチの深さより小さいことを特徴とする請求項１４に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
- 前記ボディーコンタクト領域のドーピング濃度が前記ウェル領域のドーピング濃度よりも大きいことを特徴とする請求項１４に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
- 各トレンチに設置された前記ゲート酸化層が、前記トレンチに隣接するソース領域を覆うよう外へ延在することを特徴とする請求項１４に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
- 前記複数のトレンチの多結晶シリコンゲートの上に酸化層を形成することを更に含むことを特徴とする請求項１７に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
- 前記ソース領域の表面を覆う酸化層に誘電層を形成することを更に含むことを特徴とする請求項１８に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
- 絶縁誘電層の上および前記コンタクトホールの中に第１金属層を形成することを更に含むことを特徴とする請求項１８に記載のトレンチ垂直の二重拡散金属酸化物半導体トランジスターを形成する方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102800573A CN102403351A (zh) | 2010-09-14 | 2010-09-14 | 沟槽型垂直双扩散晶体管 |
| CN201010280057.3 | 2010-09-14 | ||
| PCT/CN2011/070950 WO2012034372A1 (en) | 2010-09-14 | 2011-02-12 | Trench vertical double diffused metal oxide semiconductor transistor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013539906A true JP2013539906A (ja) | 2013-10-28 |
Family
ID=45830961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013527448A Pending JP2013539906A (ja) | 2010-09-14 | 2011-02-12 | トレンチ垂直の二重拡散金属酸化物半導体トランジスター |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2013539906A (ja) |
| CN (1) | CN102403351A (ja) |
| WO (1) | WO2012034372A1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6577558B2 (ja) * | 2012-08-21 | 2019-09-18 | ローム株式会社 | 半導体装置 |
| CN111933690B (zh) * | 2020-09-24 | 2021-01-05 | 江苏宏微科技股份有限公司 | 一种功率器件及其制作方法 |
| CN113224164B (zh) * | 2021-04-21 | 2022-03-29 | 电子科技大学 | 一种超结mos器件 |
| CN113990932A (zh) * | 2021-10-28 | 2022-01-28 | 电子科技大学 | 一种半导体纵向器件及制备方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250731A (ja) * | 1994-12-30 | 1996-09-27 | Siliconix Inc | 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| JP2006203028A (ja) * | 2005-01-21 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| WO2007060716A1 (ja) * | 2005-11-22 | 2007-05-31 | Shindengen Electric Manufacturing Co., Ltd. | トレンチゲートパワー半導体装置 |
| US20100163975A1 (en) * | 2008-12-31 | 2010-07-01 | Force-Mos Technology Corporation | Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures |
| JP2010186760A (ja) * | 2009-02-10 | 2010-08-26 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| JP2011258773A (ja) * | 2010-06-09 | 2011-12-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3748337B2 (ja) * | 1999-02-04 | 2006-02-22 | 株式会社東芝 | 半導体装置 |
| JP2004055812A (ja) * | 2002-07-19 | 2004-02-19 | Renesas Technology Corp | 半導体装置 |
| US20090315104A1 (en) * | 2008-06-20 | 2009-12-24 | Force Mos Technology Co. Ltd. | Trench MOSFET with shallow trench structures |
| US8193579B2 (en) * | 2008-07-29 | 2012-06-05 | Rohm Co., Ltd. | Trench type semiconductor device and fabrication method for the same |
| US20100200912A1 (en) * | 2009-02-11 | 2010-08-12 | Force Mos Technology Co. Ltd. | Mosfets with terrace irench gate and improved source-body contact |
-
2010
- 2010-09-14 CN CN2010102800573A patent/CN102403351A/zh active Pending
-
2011
- 2011-02-12 JP JP2013527448A patent/JP2013539906A/ja active Pending
- 2011-02-12 WO PCT/CN2011/070950 patent/WO2012034372A1/en active Application Filing
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250731A (ja) * | 1994-12-30 | 1996-09-27 | Siliconix Inc | 高いブレークダウン電圧と低いオン抵抗を兼ね備えたトレンチ型ｍｏｓｆｅｔ |
| JP2003318395A (ja) * | 2002-04-19 | 2003-11-07 | Hitachi Ltd | 半導体装置の製造方法 |
| JP2003318396A (ja) * | 2002-04-24 | 2003-11-07 | Nec Electronics Corp | 縦型ｍｏｓｆｅｔとその製造方法 |
| JP2006203028A (ja) * | 2005-01-21 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | 半導体装置、半導体装置の製造方法 |
| WO2007060716A1 (ja) * | 2005-11-22 | 2007-05-31 | Shindengen Electric Manufacturing Co., Ltd. | トレンチゲートパワー半導体装置 |
| US20100163975A1 (en) * | 2008-12-31 | 2010-07-01 | Force-Mos Technology Corporation | Trench metal oxide semiconductor field effect transistor (MOSFET) with low gate to drain coupled charges (Qgd) structures |
| JP2010186760A (ja) * | 2009-02-10 | 2010-08-26 | Panasonic Corp | 半導体装置および半導体装置の製造方法 |
| JP2011258773A (ja) * | 2010-06-09 | 2011-12-22 | Rohm Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012034372A1 (en) | 2012-03-22 |
| WO2012034372A8 (en) | 2012-07-19 |
| CN102403351A (zh) | 2012-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10727334B2 (en) | Lateral DMOS device with dummy gate | |
| US8252645B2 (en) | Method of manufacturing trenched MOSFETs with embedded Schottky in the same cell | |
| US9443959B2 (en) | Transistor structure with feed-through source-to-substrate contact | |
| TWI441334B (zh) | 用於使用多晶矽的溝槽dmos器件的源極和本體連接結構 | |
| JP4024503B2 (ja) | 半導体装置及びその製造方法 | |
| US9722071B1 (en) | Trench power transistor | |
| JP2004500716A (ja) | トレンチゲート電極を有する二重拡散金属酸化膜半導体トランジスタ及びその製造方法 | |
| JP2007005723A (ja) | 半導体装置 | |
| TWI567830B (zh) | 溝槽式功率電晶體結構及其製造方法 | |
| JP2007087985A (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
| US20200006489A1 (en) | MOSFET Having Drain Region Formed Between Two Gate Electrodes with Body Contact Region and Source Region Formed in a Double Well Region | |
| JP2008028263A (ja) | 半導体装置 | |
| JP2013539906A (ja) | トレンチ垂直の二重拡散金属酸化物半導体トランジスター | |
| US10720500B2 (en) | Transistor device with a field electrode that includes two layers | |
| WO2022127165A1 (zh) | P型栅hemt器件 | |
| WO2012034371A1 (en) | Mos transistor | |
| JP2007294759A (ja) | 半導体装置およびその製造方法 | |
| CN109755310B (zh) | 一种分栅结构的功率晶体管 | |
| US11444167B2 (en) | Method of manufacturing trench type semiconductor device | |
| TW201419528A (zh) | 金氧半場效電晶體元件 | |
| US20040155286A1 (en) | Semiconductor device with enhanced drain and gate | |
| JP5427003B2 (ja) | トレンチ型パワーｍｏｓトランジスタおよびその製造方法 | |
| JP2006501644A (ja) | 横型絶縁ゲートバイポーラｐｍｏｓ装置 | |
| JP2011171420A (ja) | 半導体装置及びその製造方法 | |
| KR100526852B1 (ko) | 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20130815 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130815 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150210 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |