JP2013539341A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

スイッチングＤＣ−ＤＣコンバータ（１１０）の出力段が、トランジスタ対（２２０、２４０）、及びトランジスタ（２２０、２４０）間に接続されるバイアストランジスタ（２３０）を含む。電圧レギュレータ（２１０）が、バイアストランジスタ（２３０）の制御端子を固定バイアス電圧でバイアスするようにバイアス電圧を生成する。電圧レギュレータ（２１０）は、フルパワーモード及び低電力モードで動作可能である。電圧レギュレータ（２１０）は、フルパワーモードにおいて、低電力モードにおける場合より大きい電流を消費する。低負荷電流において、電圧レギュレータ（２１０）は、トランジスタ対（２２０、２３０）内の両方のトランジスタがオフであるとき低電力モードで、そうでない場合フルパワーモードで、動作される。

Description

本願は、電源回路に関連し、更に具体的には、ＤＣ−ＤＣコンバータ及びＤＣ−ＤＣ変換の方法に関連する。

ＤＣ−ＤＣコンバータは、例えば、整流されていない直流（ＤＣ）入力電圧などの電源から整流されたＤＣ出力電圧を生成する回路である。整流された出力電圧とは、概して、コンバータから（或る範囲内で）引き出される電流の値における変化に関わらず一定値の出力電圧を指す。ＤＣ−ＤＣコンバータの整流されたＤＣ出力電圧は、電子回路に電力供給するための電源として用いることができ、そのため電子回路は、負荷を構成し、ＤＣ−ＤＣコンバータから負荷電流を引き出す。ＤＣ−ＤＣコンバータは、線形コンバータだけでなくスイッチングコンバータを含み得る。スイッチング（又はスイッチモード）ＤＣ−ＤＣコンバータとは、概して、入力ＤＣ電圧から所望の出力ＤＣ電圧を生成するようにＯＮ及びＯＦＦに切り替えられるように動作されるトランジスタを用いるコンバータを指す。スイッチングＤＣ−ＤＣコンバータは、トランジスタのスイッチングオペレーションにより生成されるパルスされた／スイッチング出力電圧から一定値のＤＣ電圧を得るために平滑回路（例えば、インダクタ及びキャパシタを用いるフィルタ）を用い得る。線形コンバータとは、線形領域において動作されるトランジスタの抵抗が、入力ＤＣ電圧から所望の出力ＤＣ電圧を生成するように制御される、ＤＣ−ＤＣコンバータを指す。

ＤＣ−ＤＣコンバータの効率は、概して、ＤＣ−ＤＣコンバータの出力により電力供給される負荷（又は複数の負荷）に搬送される総出力電力と、出力電力を搬送する際にＤＣ−ＤＣコンバータによって消費される総電力との比であり、例えば、パーセントとして特定され得る。ＤＣ−ＤＣコンバータの効率は、比較的高い負荷電流における場合より、低負荷電流において一層劣っている（一層小さい）場合がある。例えば、携帯電話が音声コールを処理するように用いられていないとき及び／又は携帯電話によって提供される他のユーティリティ及びアプリケーションが用いられていないとき、その携帯電話の１つ又は複数の回路部分又は機能ブロックがパワーダウンされ得る。このようなシナリオにおいて、携帯電話に電力を供給するために用いられるＤＣ−ＤＣコンバータから携帯電話により引き出される負荷電流は、例えば、携帯電話が音声コールをするために用いられるときに比べて、「低い」と称することができる。

ＤＣ−ＤＣコンバータの出力段が、第１のトランジスタ及び第２のトランジスタを含む。第１のトランジスタ及び第２のトランジスタの各々のＯＮ及びＯＦＦ期間は、ＤＣ−ＤＣコンバータの出力ノードでの整流されたＤＣ電圧の生成を引き起こすように制御される。整流されたＤＣ電圧は、上限及び下限の間の許容範囲内で生成される。この出力段は、第１のトランジスタ及び第２のトランジスタ間に結合されるバイアストランジスタを更に含み、そのバイアストランジスタは、出力ノードに結合された電流端子を備える。電圧レギュレータが、バイアストランジスタを固定バイアス電圧でバイアスする。電圧レギュレータは、第１のモード及び第２のモードの一方で動作可能である。電圧レギュレータは、第２のモードにおける場合より大きい電流を第１のモードで消費する。出力ノードから引き出される電流が低電流閾値を下回り、かつ、整流されたＤＣ電圧が上限と下限との間の値を有する場合、電圧レギュレータは第２のモードで動作され、そうでない場合、電圧レギュレータは第１のモードで動作される。

例示の実施例を添付の図面を参照して説明する。

図１は、本発明の実施例が実装され得る例示のデバイスのブロック図である。

図２は、ＤＣ−ＤＣコンバータ実施例の出力段の詳細を示す。

図３は、ＤＣ−ＤＣコンバータの出力段において用いられるトランジスタをバイアスするように供給されるバイアス電圧における変動を示す。

図４は、ＤＣ−ＤＣコンバータの出力段のノードにおける構成要素の動作状態及び電流及び電圧波形を示す。

図１は、スイッチングＤＣ−ＤＣコンバータ１１０及び通信ブロック１２０を含む携帯電話１００を示す。通信ブロック１２０は、ＧＳＭ（global
system for mobile communication）ブロック１３０、アプリケーションブロック１６０、メモリ１７０、ディスプレイ１８０、及び入力／出力（Ｉ／Ｏ）ブロック１５０を含む。図１の携帯電話１００の構成要素／ブロックは単に例示の目的で示されている。携帯電話１００は、より多くの又はより少ない構成要素／ブロックを含んでいてもよく、他の技術に従って実装されてもよい。例えば、携帯電話１００は、ＧＳＭ技術ではなく符号分割多元接続（ＣＤＭＡ）技術に従って実装されてもよい。更に、後述するＤＣ−ＤＣコンバータにおいて電力消費を低減するための手法を、他のデバイスにおいて及び他の環境において適用することもできる。

図１のブロックは、個別の集積回路（ＩＣ）として実装されてもよく、又は同一のＩＣ内に全て実装されてもよい。典型的に、図１のアンテナ１９９（及び、ブロック１３０内に含まれると仮定される、フィルタなど１つ又は複数の構成要素）は、経路１４９で表す電気的接続を提供する対応するＰＣＢトレースと共に印刷回路基板（ＰＣＢ）上に搭載され得る。更に、後述する手法はスイッチングコンバータの文脈で記載されているが、これらの手法はリニアレギュレータにも拡張され得る。

コンバータ１１０は、スイッチングコンバータを表し、経路１０１でバッテリーなどの電源から受け取った整流されていないＤＣ電圧から、整流されたＤＣ電圧を経路１１２に生成するよう動作する。経路１１２の整流されたＤＣ電圧は、通信ブロック１２０の構成要素及びブロックのオペレーションのための電力を供給する。経路１０１のＤＣ電圧レベルは、概して、経路１１２のＤＣ電圧レベルとは異なる。一実施例において、経路１１２の電圧は電源電圧１０１より低く、コンバータ１１０がバックレギュレータである。しかし、他の実施例において、コンバータ１１０は、出力電圧１１２が電源電圧１０１より大きい、ブーストレギュレータとしても実装され得る。コンバータ１１０は、通信ブロック１２０から経路１２１で信号を受信し得、この信号が通信ブロック１２０がスタンバイ（低電力モード）にあるか否かを特定する。

通信ブロック１２０は、整流されたＤＣ電圧を経路１１２で受け取る。整流されたＤＣ電圧は、通信ブロック１２０の内部ブロック及び構成要素のオペレーションのための電源として用いられる。

ＧＳＭブロック１３０は、ＧＳＭトランシーバ１４０及び送信アンテナ１９９を含んで示されている。ＧＳＭブロック１３０は、受信アンテナ及びフィルタも含み得るが、図１には示していない。ＧＳＭブロック１３０は、ワイヤレス電話オペレーションを提供するよう動作し、ＧＳＭトランシーバ１４０は、対応する受信及び送信機能を実行するためのレシーバ及びトランスミッタ部を含む。

入力／出力（Ｉ／Ｏ）ブロック１５０は、ユーザーに、経路１５５を介して例えば、番号をダイヤルする等の、入力を提供するための機能を提供する。また、Ｉ／Ｏブロック１５０は、アプリケーションブロック１６０から受信した出力も経路１５５で供給し得る。このような出力は、データ、音声、画像などを含み得る。Ｉ／Ｏブロック１５０は、経路１５６を介してアプリケーションブロック１６０と通信する。

アプリケーションブロック１６０は、対応するハードウェア回路要素（例えば、プロセッサ）を含み得、携帯電話１００によって提供される種々のユーザーアプリケーションを提供するよう動作する。これらのユーザーアプリケーションは、音声コールオペレーション、データ転送、位置決め情報提供などを含み得る。アプリケーションブロック１６０は、このような特性を提供するようにＩ／Ｏブロック１５０に関連して動作し得る。アプリケーションブロック１６０は、ＧＳＭブロック１３０及び／又は通信ブロック１２０内の他のブロック（アプリケーションブロック１６０の幾つか又は全ての部分を含む）が低電力モード（例えば、スタンバイモード）にあるか否かの判定に基づいて、信号１２１を生成する。アプリケーションブロック１６０は、既知の方式でこのような判定をし得る。例えば、ＧＳＭトランシーバ１３０は、ＧＳＭトランシーバ１３０がパワーダウンモードにあるかどうかを特定する（経路１６４を介して読出し可能な）レジスタにおいてビットを設定し得る。

ディスプレイ１８０は、経路１６８でアプリケーションブロック１６０から受信した対応するディスプレイ信号に応答して、画像フレーム及びユーザー提供の入力を表示する。画像フレームは、携帯電話１００に提供されるカメラにより生成され得るが、図１には示していない。ディスプレイ１８０は、画像リフレッシュの目的のための画素値の一次的蓄積のためメモリ（フレームバッファ）を内部に含み得、例えば、関連する制御回路を備えた液晶ディスプレイスクリーンとして実装され得る。

メモリ１７０は、アプリケーションブロック１６０により用いられるプログラム（命令）及び／又はデータ（経路１６７を介して提供される）をストアし、ＲＡＭ、ＲＯＭ、フラッシュ等として実装され得、そのため、揮発性記憶要素だけでなく不揮発性記憶要素を含み、コンピュータ（又はマシン）読出し可能な媒体を表す。

携帯電話１００の１つ又は複数のブロック（具体的には、通信ブロック１２０内に含まれるもの）は、対応する特性が用いられていないときパワーダウンされ得る。例えば、ＧＳＭトランシーバ１４０の一部は、音声コールが送信及び受信されていないとき、低電力又はパワーダウンモードに設定され得る。このようなシナリオにおいて、ＤＣ−ＤＣコンバータから通信ブロック１２０により引き出される負荷電流は、そうでない場合より低い。

図２は、コンバータ１１０の例示の出力段の詳細を図示する。この出力段は、Ｐ型ＭＯＳ（ＰＭＯＳ）トランジスタ２２０、Ｎ型ＭＯＳ（ＮＭＯＳ）トランジスタ２４０、バイアストランジスタ２３０、増幅器２１０、及び制御ブロック２８０を含んで示されている。インダクタ２６０及びキャパシタ２７０がＬＣフィルタを形成し、ノード２３４における波形を平滑化して、出力ノード１１２（Ｖｏｕｔ）にＤＣ電圧を生成し、このＤＣ電圧は、コンバータ１１０により生成される整流されたＤＣ電源電圧である。Ｖｏｕｔ１１２は、上限（Ｖｕ）及び下限（Ｖｌ）により特定される許容範囲内の値を有するように生成され得る。トランジスタ２２０、２３０及び２４０の各々は、ドレインエンハンストＭＯＳトランジスタとして実装され得る。

一実施例において、コンバータ１１０は集積回路（ＩＣ）形式に実装され、インダクタ２６０及びキャパシタ２７０は、コンバータ１１０の外部の個別の構成要素として実装される。しかし、代替の実施例において、インダクタ２６０及びキャパシタ２７０もオンチップに、即ち、ＩＣ１１０内に、集積されてもよい。コンバータ１１０は、簡潔にするため図２は示していないが、そのオペレーションに必要とされる種々のその他の構成要素及びブロックを含み得る。端子２０１及び２９９はそれぞれ電源端子及び接地端子を表す。端子２０１で受け取った電源は、図１の端子１０１で受け取った電源と同じであってもよく、又はそれから導出されてもよい。

トランジスタ２２０（第１のトランジスタ）及び２４０（第２のトランジスタ）の各々は、スイッチとして動作され、図２には示していないパルス生成ブロックから対応するスイッチング波形を受け取る。経路２２１及び２４１に提供されるスイッチング波形は実質的に同じであるが、トランジスタ２２０及び２４０のＯＮインタバルが重ならないことを確実にするように生成される。経路２２１及び２４１で供給されるスイッチング波形のパルスの期間（パルス幅）及び／又は周波数は、ノード（出力ノード）１１２（Ｖｏｕｔ）における電圧の所望の値の生成を可能にするために用いられる特定の手法（パルス幅変調又はパルス周波数変調）に従って、パルス生成ブロックにより変調され得る。パルス生成ブロックは、（出力ノード１１２での）出力電圧を示す電圧を受信し得、ノード２２１及び２４１で供給される信号のパルス幅又はパルス周波数を調節し、所望の電圧レベルで出力１１２（Ｖｏｕｔ）を提供する（及び維持する）。パルス生成ブロックはまた、出力ノード１１２から（図示しないが負荷により）引き出される電流を制限するように機能し得、それにより、出力電流制限を提供する。

トランジスタ２２０、２４０及び２３０は、ドレインエンハンスト電力ＭＯＳＦＥＴとして、ウルトラ・ディープ・サブミクロン（ＵＤＳＭ）ＣＭＯＳプロセスにおいて低電圧技術を用いて、実装され得る。経路２０１で受け取った電源電圧（電源）は、バイアストランジスタ２３０が用いられていない場合、トランジスタ２２０が安全限界（safe
limit）を超える電圧応力を受けることになり得る（安全閾値より大きい）値であり得る。バイアストランジスタ２３０がない場合、トランジスタ２２０は、ＣＭＯＳインバータ構成においてトランジスタ２４０に直列に直接接続され得る。安全閾値を超える電源電圧２０１の利用は、端子対（ゲート・ソース、ドレイン・ソースなど）が安全限界を超える電圧を受けるようにさせ得る。一例と共に更に説明するため、バイアストランジスタ２３０が存在せず図２に示すように接続されず、かつ、電源電圧２０１が３．６ボルトの値を有すると仮定すると、トランジスタ２２０のゲート及びソース端子の電圧は１．８の値を有し得る。トランジスタ２２０のゲート及びドレイン端子の電圧は、トランジスタ２２０がＯＦＦであり、かつ、トランジスタ２４０がＯＮであるとき、３．６Ｖとなる。このような信頼性の問題は、電圧２０１が例えば、４.８Ｖなど、より高い場合に更に大きな懸念となり得る。

バイアストランジスタ２３０は、トランジスタ２２０及び２４０間に直列に接続され、トランジスタ２２０が安全限界を超える電圧を受けないようにする。バイアストランジスタ２３０のゲート端子２３１は、コンバータ１１０のオペレーションの間、一定のバイアス電圧（Ｖｐｂ）に（理想的には）維持される。ユニティゲインフィードバック増幅器として実装されて示される増幅器２１０が、その非反転入力端子で一定のリファレンス電圧２０２（ＶＲＥＦ１）を受け取り、一定のバイアス電圧Ｖｐｂを経路２３１に生成する。ユニティゲインフィードバック増幅器として示しているが、構成要素２１０は、他のアプローチを用いて実装され得、概して、経路２３１のバイアス電圧を一定のレベルに維持するように動作する電圧レギュレータとして見られ得る。一実施例において、増幅器２１０の代わりに低ドロップアウト電圧レギュレータ（ＬＤＯ）が実装される。電圧レギュレータ（ＬＤＯ）２１０は、端子２０１からオペレーションのための電源を受け取る。

ゲート及びソース端子間に存在し得る寄生容量２３２及び２３３、及びバイアストランジスタ２３０のゲート及びドレイン端子それぞれは、図３に示すように時間に関連してバイアス電圧Ｖ２３１を変化させ得る。図３において、ｔ３１はトランジスタ２２０がＯＮに切り替えられる時点を表し、トランジスタ２２０がＯＮに切り替えられる少し前にトランジスタ２４０がＯＦＦに切り替えられる。寄生容量２３２の存在は、バイアストランジスタ２３０のゲート端子における電圧（図３においてＶ２３１として示す）を、経路２０１で供給される電源電圧Ｖ２０１まで上昇させる。電圧レギュレータ２１０は、Ｖ２３１をＶｐｂまで低減させるよう動作し、Ｖ２３１はｔ３２でＶｐｂまで戻る。そのため、インタバルｔ３１〜ｔ３２は、その間Ｖ２３１が一定のレベルＶｐｂにない、ゲート端子２３１の遷移を表す。同様に、ｔ３３はトランジスタ２４０がＯＮに切り替えられる時点を表し、トランジスタ２４０をＯＮにする少し前にトランジスタ２２０がＯＦＦに切り替えられる。寄生容量２３３は、Ｖ２３１を接地電位（Ｖ２９９）まで低減させる。電圧レギュレータは、Ｖ２３１をＶｐｂまで増大させるよう動作し、Ｖ２３１はｔ３４でＶｐｂまで戻る。インタバルｔ３３〜ｔ３４も、その間Ｖ２３１が理想的な一定のレベルＶｐｂにない、ゲート端子２３１の遷移を表す。

ノード２３１におけるＶｐｂからの逸脱は、バイアストランジスタ２３０のＯＮ抵抗を増大させ得、トランジスタ２３０における増大した電力放散となり得、それにより、コンバータ１１０の効率を低減させる。こういった逸脱は、これらの遷移の間バイアストランジスタ２３０の変更されたバイアス条件に起因して、トランジスタ２２０及び２３０（トランジスタ２３０の信頼性はＶ２３１の値が非常に低くなる場合に影響を受ける）の信頼性にも悪影響を与え得る。そのため、概して、Ｖ２３１をＶｐｂで一定に維持すること、或いは少なくともＶｐｂからの逸脱から早期に回復させること（即ち、インタバルｔ３１〜ｔ３２及びｔ３３〜ｔ３４の期間を低減すること）が望ましい。従って、電圧レギュレータ２１０は、このような早期回復を可能とするよう、又はＶ２３１をＶｐｂ（固定バイアス電圧）で一定に保つよう高帯域幅（広帯域）レギュレータとして実装される。

高帯域幅構成要素としての電圧レギュレータ２１０の実装の１つのあり得る結果は、電源２０１から引き出される電流が比較的高くなり得ることである。特に、電源２０１から引き出される電流、及びそのためコンバータ１１０により消費される付加的な電力は、コンバータ１１０の効率を、低負荷電流で許容できないレベルまで低減させ得る。一例として、電圧１１２が１．８Ｖであり、Ｖ２０１が３．６Ｖであり、電圧レギュレータ２１０により引き出される電流（Ｉｐｂ）が２００マイクロアンペア（μＡ）であり、出力１１２（Ｖｏｕｔ）から負荷により引き出される負荷電流（Ｉｌｏａｄ）が１００μＡであり、他の効果に起因するコンバータ１１０における損失を無視すると仮定すると、コンバータ１１０の効率は２５％に等しい。

負荷電流Ｉｌｏａｄが「低電流」閾値より小さいとき、スイッチ２２０及び２４０は、断続的にのみ動作される（上述のように、対応するスイッチング波形によりＯＮ及びＯＦＦされる）必要があり得る。低電流閾値の特定の値は、配置環境及び他の考慮すべき要素に基づいて変化し得る。図１を参照すると、ブロック１３０、１５０、１６０、１７０、及び１８０の１つ又は複数がパワーダウンされるとき、「低電流」閾値は、（経路１１２を介して）コンバータ１１０からブロック１２０によって引き出される電流に対応し得る。例えば、携帯電話１００が音声コールを処理するよう用いられていないとき、ブロック１３０はパワーダウンされ得、コンバータ１１０から引き出される電流は、対応する低電流閾値より小さくなり得る。

スイッチ２２０及び２４０がＯＦＦである（ノンスイッチングインタバルと呼ばれる）期間（例えば、図４の４５０（ｔ４２〜ｔ４３））において、電圧レギュレータ２１０は、図４の波形に関連して図示したように低電流（及びそのため低電力）モードに設定される。図４は、Ｉｌｏａｄが低電流閾値を下回るときの、構成要素の幾つかの動作状態、並びにコンバータ１１０の幾つかのノードにおける電流及び電圧波形を示す。波形４１０はＩｌｏａｄが低電流閾値を下回るときのスイッチ２２０及び２４０の動作状態を表す。電圧レベル４２０（Ｖｕ）及び４３０（Ｖｌ）はそれぞれ、電圧１１２（Ｖｏｕｔ）が変化し得る範囲内の上限及び下限を表す。そのため、範囲Ｖｈ−Ｖｌは、電圧１１２（Ｖｏｕｔ）が供給される許容範囲を表す。波形４４０は電圧レギュレータ２１０により引き出される電流（Ｉｐｂ）の大きさを表す。

インタバルｔ４１〜ｔ４２、ｔ４３〜ｔ４４及びｔ４５〜ｔ４６において、スイッチ２２０及び２４０は、通常動作され得る方式に類似して、ＯＮ及びＯＦＦとなるように動作される。しかし、スイッチ２２０及び２４０はいずれも、ノンスイッチングインタバル４５０（ｔ４２〜ｔ４３）及び４６０（ｔ４４〜ｔ４５）においてオフ状態（即ち、全期間の間ＯＦＦに切り替えられる）に維持される。電圧１１２（Ｖｏｕｔ）は、図２に示すインタバル４５０及び４６０の各々において上限（Ｖｈ）から下限（Ｖｌ）まで低減するように示されている。インタバルｔ４１〜ｔ４２、ｔ４３〜ｔ４４、及びｔ４５〜ｔ４６（スイッチングインタバル）において、電圧１１２（Ｖｏｕｔ）はＶｈまで上昇する。

電圧レギュレータ２１０は、電流をソース及びシンクする、及びフルパワーモード及び低電力モードの一方で動作する能力を備えて実装される。フルパワーモードにおいて、電圧レギュレータ２１０は、広帯域構成要素としてのオペレーションを可能にするよう、電源２０１から高電流を引き出す。低電力モードにおいて、電圧レギュレータ２１０は、電源２０１からフルパワーモードにおける場合より比較的小さい電流を引き出す。フルパワーモード及び低電力モードの各々において、電圧レギュレータが経路２３１でイアス電圧Ｖｐｂを生成する。

ノンスイッチングインタバル４５０及び４６０では、電圧レギュレータ２１０は低電力モードで動作し、従って電流４４０（Ｉｐｂ）は低い（４６０（Ｉｑｌ））。スイッチングインタバル（ｔ４１〜ｔ４２、ｔ４３〜ｔ４４及びｔ４５〜ｔ４６）では、電圧レギュレータ２１０はフルパワーモードで動作し、電流４４０（Ｉｐｂ）は、図４において波形４４０で図示するように、低電力モード（４６０（Ｉｑｌ）により示される値）においける場合より比較的大きい（４５０（Ｉｑｈ）により示される値）。

一実施例において、制御ブロック２８０は、出力電圧１１２（Ｖｏｕｔ）が高閾値Ｖｕに達したかどうかを感知するコンパレータを含む。Ｖｕに等しい出力電圧１１２レベルは、スイッチ２２０及び２４０がいずれもＯＦＦに切り替えられることを示している。コンパレータの出力は、レギュレータ２１０を低電力モードに設定するために用いられる。制御ブロック２８０は、経路２８２で上限（Ｖｕ）及び経路２８３で下限（Ｖｌ）を表す電圧値を受け取る。経路２８２及び２８３の値は、例えば、電圧リファレンス（図示せず）により、又は分圧器ネットワークを用いて、生成され得る。制御ブロック２８０は更に電圧１１２（Ｖｏｕｔ）を受け取る。経路１２１で、制御ブロック２８０は、Ｉｌｏａｄが低電流閾値より低いか否かを示す信号をアプリケーションブロック１６０（図１）から受け取る。信号１２１は、図１に関連して上述したように生成され得る。制御ブロック２８０は、経路２８１で信号（制御出力）を生成し、これが入力として電圧レギュレータ２１０に供給される。信号２８１の１つの論理値が電圧レギュレータ２１０を低電力（低電流消費）モードに、及び他方の論理値が電圧レギュレータ２１０を（ノーマル）フル電力モードに設定する。

信号１２１（第１の信号）が、Ｉｌｏａｄが低電流閾値より小さいことを示す場合、制御ブロック２８０は、電圧１１２（Ｖｏｕｔ）の値を上限（Ｖｕ）及び下限（Ｖｌ）と比較する。電圧１１２が下限（Ｖｌ）より小さい場合、制御ブロック２８０は信号２８１を、電圧レギュレータ２１０をフルパワーモードに設定する論理レベル（便宜上、フルパワー論理レベルと称する）に設定する。制御ブロック２１０は、電圧１１２（Ｖｏｕｔ）が上限（Ｖｕ）に等しくなるまで、信号２８１をフルパワー論理レベルに維持する。電圧１１２（Ｖｏｕｔ）がＶｕに等しくなると、制御ブロックは信号２８１を、電圧レギュレータ２１０を低電力モードに設定する論理レベル（便宜上、低電力論理レベルと称する）に設定する。制御ブロック２１０は、Ｉｌｏａｄに起因して電圧１１２（Ｖｏｕｔ）が下限（Ｖｌ）に等しくなる（又はそれを下回る）まで、信号２８１を低電力論理レベルに維持し、制御ブロック２１０は、Ｉｌｏａｄが低電流閾値に等しいか又はそれより大きい値まで増加するまで、信号２８１を適切なレベルに設定し続ける。キャパシタ２７０は、ノンスイッチングインタバルにおけるＩｌｏａｄを提供する。

図４において、信号２８１の低電力論理レベルは論理高として示され、フルパワー論理レベルは論理低として示される。ｔ４１において、１１２（Ｖｏｕｔ）はＶｌに等しく、制御ブロック２８０は信号２８１を論理低に設定し、それにより、電圧レギュレータ２１０がフル電力で動作できるようにする。ｔ４２において、１１２（Ｖｏｕｔ）はＶｕに等しく、制御ブロック２８０は信号２８１を論理高に設定し、それにより、電圧レギュレータ２１０が低電力モードで動作できるようにする。同様に、信号２８１は、インタバルｔ４３〜ｔ４４及びｔ４５〜ｔ４６において論理低として、インタバルｔ４２〜ｔ４３及びｔ４４〜ｔ４５において論理高として示されている。波形４４０は、対応する時間インタバルの各々におけるＩｐｂの値を示す。電流レベル４５０（Ｉｑｈ）はフルパワーモードにおいて引き出される電流（Ｉｐｂ）を表し、一方、電流レベル４６０（Ｉｑｌ）は低電力モードにおいて引き出される電流（Ｉｐｂ）を表す。Ｉｐｂの平均値は下記数式（１）により特定される。
Iavg＝［（Iqh×Tsw）＋（Iql×Tnsw）］／［（Tsw＋Tnsw）］ （１）
ここで、Ｉａｖｇは平均電流を表し、Ｔｓｗはスイッチングインタバルの期間を表し、Ｔｎｓｗはノンスイッチングインタバルの期間を表す。

ノンスイッチングインタバルがスイッチングインタバルよりずっと長いと仮定すると、ＩａｖｇはＩｑｌにほぼ等しい。Ｉｐｂの平均値の低減は、電圧レギュレータ２１０における低減された電力消費となり、それにより、Ｉｌｏａｄが低電流閾値より低いときコンバータ１１０の効率を改善する。

Ｉｌｏａｄが低電流閾値より大きい（又は等しい）又は低電流閾値より小さいかどうかは、幾つかの他の周知の方式のいずれかにおいて判定されてもよい。上述したように、１つの手法は、コンバータ１１０によって電力供給される回路（例えば、図１のアプリケーションブロック１６０）により生成される出力信号（例えば、図１の信号１２１）に基づき得、出力信号はＩｌｏａｄが低電流閾値より低いか否かを示す。別の手法に従って、電源端子２０１とトランジスタ２２０のソース端子との間に低い値にされたレジスタ（例えば、金属レジスタとして実装される）が接続され得、このレジスタの電圧降下が、入力として制御ブロック２８０に供給され得、低い値にされたレジスタの電圧降下は負荷電流Ｉｌｏａｄを表している。

更に別の手法に従って、電流ミラー回路が、トランジスタ２２０を介して流れる電流をミラーするように実装され得、電流ミラー回路により生成されるミラーされた電流は負荷電流Ｉｌｏａｄを示す。このような電流ミラーは、そのゲート及びソース端子が、それぞれトランジスタ２２０のゲート及びソース端子に接続されて実装され得、また、既知の方式で実装することができる。

上述のように実装されたコンバータ１１０があれば、携帯電話１００のバッテリー電力（図１の電源１０１がバッテリーにより供給されると仮定する）は温存され得、バッテリーを頻繁に再充電する必要性が低減され得る。

図１及び図２の図示において、端子／ノードは種々のその他の端子に直接接続されて示されているが、付加的な構成要素が（特定の環境に適するように）経路内に存在してもよく、従って、接続は、同じく接続される端子に電気的に結合されているとみられ得ることを理解されたい。

上述した特定の種類のトランジスタ（例えば、ＮＭＯＳ、ＰＭＯＳなど）は、単に例示の目的であることを理解されたい。しかし、本明細書に提供される開示を読めば、異なる構成及びトランジスタを用いる代替の実施例が当業者には明らかとなろう。例えば、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタは交換することができ、電力及び接地端子への接続も相互交換可能である。従って、本願において、電力及び接地端子は一定のリファレンス電位と呼ばれ、トランジスタのソース（エミッタ）及びドレイン（コレクタ）端子（ＯＮにされるときそれを介して電流経路が提供され、ＯＦＦにされるときそれを介して開経路が提供される）は電流端子と称され、ゲート（ベース）端子は制御端子と称される。

本発明に関連する技術に習熟した者であれば、説明した例示の実施例に変形が成され得ること、及び本発明の特許請求の範囲内で他の実施例を実装し得ることが分かるであろう。

Claims (11)

1. ＤＣ−ＤＣコンバータの出力段であって、前記出力段が、
   第１のトランジスタ及び第２のトランジスタであって、前記第１のトランジスタ及び前記第２のトランジスタの各々のＯＮ及びＯＦＦ期間が、電源から、前記ＤＣ−ＤＣコンバータの出力ノードで整流されたＤＣ電圧を生成するように制御され、前記整流されたＤＣ電圧が、上限及び下限の間の許容範囲の値を有するように生成される、前記第１のトランジスタ及び第２のトランジスタ、
   前記第１のトランジスタ及び前記第２のトランジスタ間に結合されるバイアストランジスタであって、前記バイアストランジスタの制御端子が前記出力ノードに結合される、前記バイアストランジスタ、及び
   前記バイアストランジスタの制御端子をバイアスする電圧レギュレータであって、フルパワーモード及び低電力モードの一方で動作し得るように設計され、前記フルパワーモードにおいて、前記低電力モードにおける場合より多くの電流を消費する、前記電圧レギュレータ、
   を含み、
   前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたＤＣ電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記低電力モードモードで動作され、そうでない場合、前記電圧レギュレータが前記フルパワーモードで動作される、
   出力段。
2. 請求項１に記載の出力段であって、前記電圧レギュレータが、前記フルパワーモードにおいて、前記低電力モードにおけるオペレーションに比べて一層高い帯域幅構成要素として動作する、出力段。
3. 請求項２に記載の出力段であって、
   前記ＤＣ−ＤＣコンバータがスイッチングコンバータであり、
   前記出力段が、
   前記電圧レギュレータに結合される制御出力を生成する制御ブロックであって、前記制御出力の第１の値が前記電圧レギュレータを前記フルパワーモードに設定し、前記制御出力の第２の値が前記電圧レギュレータを前記低電力モードに設定する、前記制御ブロック、
   を更に含み、
   前記制御ブロックが、前記出力ノードから引き出される前記電流が低電流閾値を下回るか否かを示す第１の信号を受け取り、前記制御ブロックが更に、前記整流されたＤＣ電圧、前記上限、及び前記下限を表す値を受け取り、更に
   前記第１の信号が、前記出力ノードから引き出される前記電流が前記低電流閾値を下回ることを示す場合、前記制御ブロックが、前記整流されたＤＣ電圧が前記上限及び前記下限間の値を有すると判定する場合は、前記制御ブロックが前記第２の値を有する前記制御出力を生成し、そうでない場合、前記制御ブロックが前記第１の値を有する前記制御出力を生成する、
   出力段。
4. 請求項３に記載の出力段であって、前記第１のトランジスタ及び前記第２のトランジスタの各々が、ドレイン・エンハンスト・パワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であり、ウルトラ・ディープ・サブミクロン（ＵＤＳＭ）ＣＭＯＳプロセスにおける低電圧技術を用いて実装される、出力段。
5. 請求項３に記載の出力段であって、前記第１の信号が、前記電源と前記第１のトランジスタの電流端子との間に結合されるレジスタを通る電圧である、出力段。
6. 請求項３に記載の出力段であって、前記第１の信号が、前記第１のトランジスタを介して流れる電流をミラーするように実装される電流ミラー回路によって生成される、出力段。
7. 請求項３に記載の出力段であって、前記第１の信号が、前記整流されたＤＣ電圧によって電力供給される回路により生成される、出力段。
8. デバイスであって、
   １つ又は複数のユーザーアプリケーションを提供するためのアプリケーションブロック、
   対応する信号を送信及び受信するトランシーバであって、前記対応する信号が前記１つ又は複数のユーザーアプリケーションに関連している、前記トランシーバ、及び
   電源から電力を受け取り、整流されたＤＣ電圧を出力ノードに生成するスイッチングＤＣ−ＤＣコンバータであって、前記出力ノードの前記整流されたＤＣ電圧が、前記アプリケーションブロック及び前記トランシーバのオペレーションのための電源として供給される、前記スイッチングＤＣ−ＤＣコンバータ、
   を含み、
   前記スイッチングＤＣ−ＤＣコンバータの出力段が、
   第１の一定のリファレンス電位及び第２の一定のリファレンス電位間に結合されるトランジスタ対であって、前記トランジスタ対が、前記出力ノードで前記整流されたＤＣ電圧を生成するように、対応する時間インタバルにおいてＯＮ及びＯＦＦとなるように各々動作される第１のトランジスタ及び第２のトランジスタを含み、前記整流されたＤＣ電圧が、上限及び下限の間の許容範囲の値を有するように生成される、前記トランジスタ対と、
   安全閾値より大きい前記第１の一定のリファレンス電位の値から前記第１のトランジスタ及び前記第２のトランジスタのオペレーションを可能にするように前記第１のトランジスタ及び前記第２のトランジスタ間に結合されるバイアストランジスタと、
   前記バイアストランジスタの制御端子をバイアスする電圧レギュレータであって、フルパワーモード及び低電力モードの一方で動作し得るように設計され、前記フルパワーモードにおいて、前記低電力モードにおける場合より多くの電流を消費する、前記電圧レギュレータと、
   を含み、
   前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたＤＣ電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記低電力モードで動作され、そうでない場合、前記電圧レギュレータが前記フルパワーモードで動作される、
   デバイス。
9. 請求項８に記載のデバイスであって、前記電圧レギュレータが、前記フルパワーモードにおいて、前記低電力モードにおけるオペレーションに比べて一層高い帯域幅構成要素として動作する、デバイス。
10. 請求項９に記載のデバイスであって、
    前記電圧レギュレータに結合される制御出力を生成する制御ブロックを更に含み、前記制御出力の第１の値が前記電圧レギュレータを前記フルパワーモードに設定し、前記制御出力の第２の値が前記電圧レギュレータを前記低電力モードに設定し、
    前記制御ブロックが、前記出力ノードから引き出される前記電流が低電流閾値を下回る否かを示す第１の信号を受け取り、前記制御ブロックが更に、前記整流されたＤＣ電圧、前記上限、及び前記下限を表す値を受け取り、更に、
    前記第１の信号が、前記出力ノードから引き出される前記電流が前記低電流閾値を下回ることを示す場合、前記制御ブロックが、前記整流されたＤＣ電圧が前記上限及び前記下限間の値を有すると判定する場合は、前記制御ブロックが前記第２の値を有する前記制御出力を生成し、そうでない場合、前記制御ブロックが前記第１の値を有する前記制御出力を生成する、
    デバイス。
11. スイッチングＤＣ−ＤＣコンバータの出力段であって、前記出力段が、
    第１の一定のリファレンス電位に結合される第１の電流端子、及び第１のスイッチング波形を受け取るよう結合される制御端子を備えた第１のトランジスタ、
    第２の一定のリファレンス電位に結合される第１の電流端子、及び第２のスイッチング波形を受け取るよう結合される制御端子を備えた第２のトランジスタであって、前記第２のスイッチング波形が、前記第１のスイッチング波形の論理反転であり、前記第１のスイッチング波形及び前記第２のスイッチング波形の各々のパルス幅又はパルス周波数が、前記スイッチングＤＣ−ＤＣコンバータの出力ノードでＤＣ電圧を生成するように調節可能である、前記第２のトランジスタ、
    前記第１のトランジスタの第２の電流端子に結合される第１の電流端子、前記第２のトランジスタの第２の電流端子に結合される第２の電流端子、及び固定バイアス電圧を受け取るよう結合される制御端子を備えたバイアストランジスタであって、前記バイアストランジスタの前記第２の端子が、前記スイッチングＤＣ−ＤＣコンバータの前記出力ノードに結合される、前記バイアストランジスタ、及び
    前記固定バイアス電圧を提供するように前記バイアストランジスタの前記制御端子に結合される電圧レギュレータであって、第１のモード及び第２のモードの一方で動作可能であるように設計され、前記第１のモードにおいて、前記第２のモードにおける場合より多くの電流を消費する、前記電圧レギュレータ、
    を含み、
    前記出力ノードから引き出される電流が低電流閾値を下回り、かつ、前記整流されたＤＣ電圧が前記上限及び前記下限間の値を有する場合、前記電圧レギュレータが前記第２のモードで動作され、そうでない場合、前記電圧レギュレータが前記第１のモードで動作される、
    出力段。