JPWO2017065220A1 - Dc/dcコンバータおよびその制御回路、システム電源 - Google Patents
Dc/dcコンバータおよびその制御回路、システム電源 Download PDFInfo
- Publication number
- JPWO2017065220A1 JPWO2017065220A1 JP2017545459A JP2017545459A JPWO2017065220A1 JP WO2017065220 A1 JPWO2017065220 A1 JP WO2017065220A1 JP 2017545459 A JP2017545459 A JP 2017545459A JP 2017545459 A JP2017545459 A JP 2017545459A JP WO2017065220 A1 JPWO2017065220 A1 JP WO2017065220A1
- Authority
- JP
- Japan
- Prior art keywords
- channel transistor
- transistor
- driver
- converter
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013459 approach Methods 0.000 claims abstract description 8
- 230000001360 synchronised effect Effects 0.000 claims description 41
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 238000009499 grossing Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 239000000470 constituent Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 2
- 101100232428 Arabidopsis thaliana ENY gene Proteins 0.000 description 1
- 101100228137 Arabidopsis thaliana GAF1 gene Proteins 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
同様に、「部材Cが、部材Aと部材Bの間に設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
図2は、第1の実施の形態に係るDC/DCコンバータ100の回路図である。DC/DCコンバータ100は、同期整流型の降圧(Buck)コンバータであり、入力端子102に直流入力電圧VINを受け、出力端子104に降圧された出力電圧VOUTを発生する。DC/DCコンバータ100は、出力回路110および制御回路200を備える。本実施の形態では、一例として定電圧出力のDC/DCコンバータを説明する。
VDD−VCOM>VTHP
VCOM−VSS>VTHN
VCOMは、VDDとVSSの中点電圧としてもよいし、別の電圧に定めてもよい。
図3は、図2の制御回路200の動作波形図である。図3には、スイッチングトランジスタM1、同期整流トランジスタM2それぞれのオン、オフ状態、スイッチングトランジスタM1、同期整流トランジスタM2それぞれのゲート電圧VG1,VG2、第1ドライバ206の電流IDD1、第2ドライバ208の電流IDD2が示される。
I1=f×CG1×(VDD−VSS) …(1A)
I2=f×CG2×(VDD−VSS) …(1B)
となり、DC/DCコンバータ900全体としては、I1+I2がスイッチング損失となる。
I1=f×CG1×(VDD−VCOM) …(2A)
となる。これを式(1A)と比較すると、VCOM>VSSであるため、式(2A)の電流I1の方が小さくなり、Pチャンネルトランジスタのスイッチング損失が低減される。
I2=f×CG2×(VCOM−VSS) …(2B)
となる。これを式(1B)と比較すると、VCOM<VDDであるため、式(2B)の電流I1の方が小さくなり、Nチャンネルトランジスタのスイッチング損失が低減される。
IDD1−IDD2<IDD3
である負荷が接続される場合、レギュレータ216には電流ソース能力が要求される。
図4は、第2の実施の形態に係るDC/DCコンバータ100aの回路図である。このDC/DCコンバータ100aは、同期整流型の昇圧(Boost)コンバータであり、入力端子102に直流入力電圧VINを受け、出力端子104に昇圧された出力電圧VOUTを発生する。DC/DCコンバータ100aは、出力回路110aおよび制御回路200aを備える。
図2において、Pチャンネルトランジスタ202、Nチャンネルトランジスタ204は制御回路200に外付けされてもよい。同様に図4においてPチャンネルトランジスタ202、Nチャンネルトランジスタ204は制御回路200aに外付けされてもよい。
実施の形態ではPチャンネルトランジスタ202、Nチャンネルトランジスタ204がMOSFETである場合を説明したが、本発明はそれには限定されず、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
本発明は、PチャンネルトランジスタとNチャンネルトランジスタを2対含むような昇降圧コンバータにも適用可能である。
Claims (12)
- PチャンネルトランジスタとNチャンネルトランジスタを有するDC/DCコンバータの制御回路であって、
前記DC/DCコンバータもしくは負荷の状態が目標値に近づくように、前記Pチャンネルトランジスタのオンオフを指示する第1パルス信号および前記Nチャンネルトランジスタのオンオフを指示する第2パルス信号を生成するパルス発生器と、
前記第1パルス信号にもとづき前記Pチャンネルトランジスタを駆動する第1ドライバと、
前記第2パルス信号にもとづき前記Nチャンネルトランジスタを駆動する第2ドライバと、
前記第1ドライバの下側電源端子と前記第2ドライバの上側電源端子に接続されるコモンラインと、
を備え、前記コモンラインの電圧が、前記第1ドライバの上側電源端子と接続される第1ラインの電圧と、前記第2ドライバの下側電源端子と接続される第2ラインの電圧の間の所定電圧値に安定化されることを特徴とする制御回路。 - 前記コモンラインの電圧を前記所定電圧値に安定化するレギュレータをさらに備えることを特徴とする請求項1に記載の制御回路。
- 前記第1ドライバに流れる電流は前記第2ドライバに流れる電流より大きく、
前記レギュレータは、電流シンク能力を有することを特徴とする請求項2に記載の制御回路。 - 前記第2ドライバに流れる電流は前記第1ドライバに流れる電流より大きく、
前記レギュレータは、電流ソース能力を有することを特徴とする請求項2に記載の制御回路。 - 前記コモンラインには、平滑キャパシタが接続されることを特徴とする請求項1から4のいずれかに記載の制御回路。
- 前記DC/DCコンバータは降圧型であり、前記Pチャンネルトランジスタはスイッチングトランジスタであり、前記Nチャンネルトランジスタは同期整流トランジスタであることを特徴とする請求項1から5のいずれかに記載の制御回路。
- 前記DC/DCコンバータは昇圧型であり、前記Nチャンネルトランジスタはスイッチングトランジスタであり、前記Pチャンネルトランジスタは同期整流トランジスタであることを特徴とする請求項1から5のいずれかに記載の制御回路。
- ひとつの半導体基板に一体集積化されることを特徴とする請求項1から7のいずれかに記載の制御回路。
- 前記Pチャンネルトランジスタおよび前記Nチャンネルトランジスタは前記制御回路に集積化されていることを特徴とする請求項1から8のいずれかに記載の制御回路。
- 入力電圧を受ける入力端子と、
Pチャンネルトランジスタであり、第1端子が前記入力端子と接続されるスイッチングトランジスタと、
一端が前記スイッチングトランジスタの第2端子と接続されているインダクタと、
前記インダクタの他端と接続される出力キャパシタと、
Nチャンネルトランジスタであり、第1端子が前記インダクタの前記一端と接続され、第2端子が接地される同期整流トランジスタと、
前記Pチャンネルトランジスタおよび前記Nチャンネルトランジスタを駆動する請求項1から6のいずれかに記載の制御回路と、
を備えることを特徴とするDC/DCコンバータ。 - 入力電圧を受ける入力端子と、
一端が前記入力端子と接続されるインダクタと、
Nチャンネルトランジスタであり、第1端子が前記インダクタの前記一端と接続され、第2端子が接地されるスイッチングトランジスタと、
Pチャンネルトランジスタであり、第1端子が前記インダクタの前記一端と接続される同期整流トランジスタと、
前記Pチャンネルトランジスタの第2端子と接続される出力キャパシタと、
前記Pチャンネルトランジスタおよび前記Nチャンネルトランジスタを駆動する請求項1から6のいずれかに記載の制御回路と、
を備えることを特徴とするDC/DCコンバータ。 - 請求項10または11に記載のDC/DCコンバータを備えることを特徴とするシステム電源。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015204984 | 2015-10-16 | ||
JP2015204984 | 2015-10-16 | ||
PCT/JP2016/080393 WO2017065220A1 (ja) | 2015-10-16 | 2016-10-13 | Dc/dcコンバータおよびその制御回路、システム電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017065220A1 true JPWO2017065220A1 (ja) | 2018-06-07 |
JP6465992B2 JP6465992B2 (ja) | 2019-02-06 |
Family
ID=58517227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017545459A Active JP6465992B2 (ja) | 2015-10-16 | 2016-10-13 | Dc/dcコンバータおよびその制御回路、システム電源 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6465992B2 (ja) |
WO (1) | WO2017065220A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6886343B2 (ja) * | 2017-05-15 | 2021-06-16 | ローム株式会社 | Dc/dcコンバータ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002262551A (ja) * | 2000-02-07 | 2002-09-13 | Fiderikkusu:Kk | ボルテージステップダウンdc−dcコンバータ |
JP2004096866A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 同期整流コンバータ |
JP2008228462A (ja) * | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | 同期整流方式dc−dcコンバータの制御回路 |
JP2013539341A (ja) * | 2010-08-30 | 2013-10-17 | 日本テキサス・インスツルメンツ株式会社 | Dc−dcコンバータ |
JP2015091209A (ja) * | 2013-11-07 | 2015-05-11 | 富士通株式会社 | 充放電信号回路およびdcdcコンバータ |
-
2016
- 2016-10-13 WO PCT/JP2016/080393 patent/WO2017065220A1/ja active Application Filing
- 2016-10-13 JP JP2017545459A patent/JP6465992B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002262551A (ja) * | 2000-02-07 | 2002-09-13 | Fiderikkusu:Kk | ボルテージステップダウンdc−dcコンバータ |
JP2004096866A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 同期整流コンバータ |
JP2008228462A (ja) * | 2007-03-13 | 2008-09-25 | Fujitsu Ltd | 同期整流方式dc−dcコンバータの制御回路 |
JP2013539341A (ja) * | 2010-08-30 | 2013-10-17 | 日本テキサス・インスツルメンツ株式会社 | Dc−dcコンバータ |
JP2015091209A (ja) * | 2013-11-07 | 2015-05-11 | 富士通株式会社 | 充放電信号回路およびdcdcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
WO2017065220A1 (ja) | 2017-04-20 |
JP6465992B2 (ja) | 2019-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9548654B2 (en) | DC-DC converter with temperature, process and voltage compensated dead time delay | |
US8248046B2 (en) | DC-DC converter for pulse frequency modulation control and power supply system | |
JP5877074B2 (ja) | コンパレータ、それを用いたオシレータ、dc/dcコンバータの制御回路、dc/dcコンバータ、電子機器 | |
KR101223799B1 (ko) | Dc 공급 전압을 발생시키기 위한 모놀리식 ac/dc 변환기 | |
US9054583B2 (en) | Power-supply apparatus | |
JP2017085725A (ja) | 降圧dc/dcコンバータおよびその制御回路、車載用電源装置 | |
US9647552B2 (en) | Constant on time switching converter with DC calibration | |
US9584115B2 (en) | Duty cycle-controlled load switch | |
TWI479780B (zh) | 降壓轉換器 | |
JP2007124748A (ja) | Dc−dcコンバータ、dc−dcコンバータの制御回路及びdc−dcコンバータの制御方法 | |
US9543933B2 (en) | Control circuit, DCDC converter, and driving method | |
US20100045110A1 (en) | Power converters and associated methods of control | |
CN107431427B (zh) | 在组合开关与线性调节器中使用pmos电源开关 | |
US20130099834A1 (en) | Ramp signal generation circuit and ramp signal adjustment circuit | |
JP6637717B2 (ja) | Dc/dcコンバータおよびその制御回路、システム電源 | |
US20180248473A1 (en) | Over-Current Protection Circuit | |
JP6458659B2 (ja) | スイッチング素子の駆動装置 | |
JP2018129907A (ja) | Dc/dcコンバータおよびその制御回路、制御方法、車載電装機器 | |
JP6886343B2 (ja) | Dc/dcコンバータ | |
JP6465992B2 (ja) | Dc/dcコンバータおよびその制御回路、システム電源 | |
US8570777B2 (en) | Power supply circuit with spike suppression circuit | |
US8018207B2 (en) | Switching regulator | |
US11223272B2 (en) | Uninterrupted current sense | |
CN113454468A (zh) | 多电平电压检测器 | |
JP5322269B2 (ja) | 半導体スイッチング装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190108 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6465992 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |