JP2013513953A - 太陽光発電における使用のための高電力効率多結晶ＣｄＴｅ薄膜半導体光起電力電池構造 - Google Patents

太陽光発電における使用のための高電力効率多結晶ＣｄＴｅ薄膜半導体光起電力電池構造 Download PDF

Info

Publication number
JP2013513953A
JP2013513953A JP2012543323A JP2012543323A JP2013513953A JP 2013513953 A JP2013513953 A JP 2013513953A JP 2012543323 A JP2012543323 A JP 2012543323A JP 2012543323 A JP2012543323 A JP 2012543323A JP 2013513953 A JP2013513953 A JP 2013513953A
Authority
JP
Japan
Prior art keywords
layer
type
cdte
deposition
superstrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012543323A
Other languages
English (en)
Other versions
JP5813654B2 (ja
Inventor
ジェイムズ デイビッド ガーネット
ペーター ディンガス
シューミン ワン
Original Assignee
ウリエル ソーラー インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ウリエル ソーラー インコーポレイテッド filed Critical ウリエル ソーラー インコーポレイテッド
Publication of JP2013513953A publication Critical patent/JP2013513953A/ja
Application granted granted Critical
Publication of JP5813654B2 publication Critical patent/JP5813654B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/0248—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0392—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate
    • H01L31/03925—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including thin films deposited on metallic or insulating substrates ; characterised by specific substrate materials or substrate features or by the presence of intermediate layers, e.g. barrier layers, on the substrate including AIIBVI compound materials, e.g. CdTe, CdS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/065—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the graded gap type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/073—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising only AIIBVI compound semiconductors, e.g. CdS/CdTe solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/075—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PIN type, e.g. amorphous silicon PIN solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1832—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising ternary compounds, e.g. Hg Cd Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1828—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • H01L31/1836—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe comprising a growth substrate not being an AIIBVI compound
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/543—Solar cells from Group II-VI materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Photovoltaic Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

先行技術の薄膜太陽電池構造に関して改良された電力効率を実現することのできる、分子ビームエピタキシー（MBE）を用いて形成された太陽電池構造が提供される。逆p-n接合太陽電池装置、およびMBEを用いて逆p-n接合太陽電池装置を形成するための方法が記載される。多様なn-p接合および逆p-n接合太陽電池装置、および関連する製造方法が提供される。n-真性-p接合および逆p-真性-n接合太陽電池装置も記載される。

Description

相互参照
本出願は、参照により全体に本明細書に組み入れられる2009年12月10日出願の米国特許仮出願第61/285,531号の恩典を主張する。
発明の分野
本発明は、テルル化カドミウム（CdTe）薄膜半導体太陽電池構造、より特に、分子ビームエピタキシー（MBE）により成長した、高効率多結晶CdTe薄膜半導体太陽電池構造に関する。
発明の背景
光起電力電池は、放射光エネルギーを吸収し、それを直接電気エネルギーに変換する能力がある。光起電力（「PV」）電池のなかには、非結像用途において周辺光の尺度として、または、（アレイ形式で）画像の各々の部分の電気信号を得るためのカメラの画像センサとして使用されるものもある。その他の光起電力電池は、電力を発生させるために使用される。光起電力電池は、連続的な電気エネルギーの供給源を提供するのが困難または不便であることが分かっている電気装置に電力を供給するために使用することができる。
個々の光起電力電池は、その応答する光のスペクトルが異なる。光起電力電池が感受性をもつ特定の光のスペクトルは、主として電池を形成する材料の働きである。太陽により放射される光エネルギーに感受性があり、太陽光を電気エネルギーに変換するために使用される光起電力電池は、太陽電池と称され得る。
個々には、任意の所与の光起電力電池は、比較的少量の電力しか発生する能力がない。このため、大抵の発電用途には、複数の光起電力電池をともに直列に連結させて、アレイと称され得る単一ユニットとする。光起電力電池アレイ、例えば太陽電池アレイなどが、電気を生じる場合、その電気は様々な場所、例えば家庭または事業、あるいは分配のための電力網に向けることができる。
PV電池は、当技術分野において利用可能であるが、これらは製造するのに費用がかかる可能性がある。その上、当技術分野において利用可能なPV電池は、所与光量に対して、光から電気への高い電力変換効率を提供できない可能性がある。したがって、当技術分野において、改良されたPV電池および装置、ならびにより低い製造コストおよびより高い電力変換効率でそれを製造するための方法が必要である。
本発明の一局面は、分子ビームエピタキシー（「MBE」）を用いる高堆積速度の多結晶成長を含む、高性能の単一接合光起電力素子を形成するための方法を提供する。一態様では、この方法はさらに、以下のことを行う可能性を提供する:インサイチューでのスーパーストレート（または基板）温度制御;p-n接合のインサイチューでのドーピング;インサイチューでの高ドーピング;インサイチューでの熱アニール;適したビーム成分（beam constituent）の過圧によるインサイチューでの粒界不動態化;適したビーム成分のフラックスレベル制御による成長の間の組成傾斜;層厚さの高精密制御;および、堆積成長速度の高精密制御。一態様では、この方法には、約150℃〜425℃、または約200℃〜400℃、または約250℃〜350℃の温度範囲を適応させることができる。
一態様では、p-n接合のドーピングは、p型とn型の両方のドーパントに関して1x1014cm-3〜1x1017cm-3の範囲であり得る。もう一つの態様では、高ドーピングは、p型とn型の両方のドーパントに関して、1x1018cm-3〜5x1019cm-3の範囲であり得る。
一態様では、本方法に関して、スーパーストレート堆積温度よりも高い50℃〜200℃の熱アニール範囲を適応させることができる。公称圧力よりも約5％〜50％高い適したビーム成分の過圧を適応させることができる。その上、ビーム成分のフラックスレベルは、必要な成長速度をもたらすように、フラックスのない状態から実質的に高いフラックスまで、段階的にまたはさらに細かい様式で変動し得る。一態様では、本方法に関して、層厚さは、10Åレベルの成長で、またはそれより良好に制御することができる。
一態様では、成長速度は、約0.3μm/時〜3μm/時で段階的にまたはさらに細かく変動し得る。もう一つの態様では、成長速度は、約6μm/時〜12μm/時で段階的にまたはさらに細かく変動し得る。もう一つの態様では、成長速度は、約18μm/時〜25μm/時またはそれよりも速く、段階的にまたはさらに細かく変動し得る。
本発明の別の局面は、ZnTe、MgTe、傾斜されているかまたは傾斜のないCdxZn（1-X）Te、傾斜されているかまたは傾斜のないCdxMg（1-X）Te、およびCdTeを含む、少なくとも2つの層の化合物半導体材料を有する、多結晶p-n接合光起電力電池（同様に、本明細書中の「光起電力電池」）構造を提供する。この構造は、透明導電性酸化物（「TCO」）を含むまたは含まないスーパーストレートの上で成長させることができ、連続する半導体層を堆積させて、次々と、窓層、薄い緩衝層、n-p接合、および、最後の半導体層として低オームの超高濃度ドープされた後側コンタクト層の役割も果たすことのできる、薄く低オームの超高濃度ドープされた前側コンタクト層（frontside contact layer）を得、その後に任意のインサイチューでの金属化が続く。好ましい態様では、高濃度ドープされた前側コンタクト層、窓層、および緩衝層は同一の層であり得る。
一態様では、ヘリテージ分子ビームエピタキシー技法、または同様の高真空の、自由に流動する要素または反応分子のフラックスを、6〜10μm/時の高堆積速度のモードで運転して、光学的に透明なスーパーストレート、例えば、一片のガラス（「スーパーストレート」）の上に、約200℃〜400℃の間の堆積温度で150mm×150mm〜1200mm×1200mmの間のスーパーストレート面積で堆積させた、総厚さが約1マイクロメーター（「μm」）〜4μmの間の多結晶材料構造を製造することができる。もう一つの態様では、有機金属化学気相成長法（MOCVD）または同様の技法を用いて必要な工程能力を得ることができる。
素子構造の一態様では、厚さ約200Å未満のZnTeの高濃度ドープ層を、約200℃〜350℃の間の堆積温度でスーパーストレートの上に堆積させることができる。ZnTeの高濃度ドープ層は、インサイチューで1x1019cm-3を上回る窒素でドープされて、p＋型材料を製造することができる。一態様では、厚さ約50Å未満の任意のZnTe緩衝層を、高濃度ドープ層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。結晶化アニールは、アニールの時間の間、ZnまたはTeの過圧下、堆積温度よりも高い約50℃〜200℃の間の高温で層に適用することができる。好ましい態様では、堆積は、透明導電性酸化物（TCO）を含まないベアガラスのスーパーストレートの上である。
一態様では、総厚さが約1マイクロメーター（「μm」）〜3μmの間の、1番目のCdZnTeと2番目のCdTeのn-pドープヘテロ接合を、約200℃〜350℃の間の堆積温度でZnTe層の上に堆積させることができる。CdZnTeが、最初にインサイチューで約1x1016〜1x1018cm-3の間の濃度範囲のヒ素または窒素でドープされて、約0.2μm〜0.8μmの間の厚さでp型材料を製造することができる。次に、CdTeがインサイチューで約1x1014〜1x1017cm-3の間の範囲のインジウムまたは塩素またはヨウ素でドープされ、約0.8μm〜2.0μmの間の厚さでn型材料を生成し、次に、1x1018cm-3を上回って高濃度ドープされて、約0.1μm〜0.3μmの間の厚さでn型材料を製造することができる。CdxZn（1-x）Teは、出発値x＝0（ZnTe）から、xが約0.8〜0.95の間の最終値まで組成傾斜される可能性がある。不動態化アニールは、CdTe/CdZnTe層に、アニールの時間の間、Cd、Zn、またはTeの一つまたは複数の過圧下、堆積温度よりも高い約50℃〜200℃の間の高温で適用することができる。アニールは、層の堆積の間、約0.2μm〜0.5μmの間の厚さの段階で複数回実施することができ、その後に堆積温度まで戻して堆積を継続することができる。
一態様では、金属コンタクト（metal contact）を、インサイチューで光起電力電池の上に厚さ約10,000Åで堆積させる。スーパーストレートの上に堆積した（または形成された）光起電力電池は、真空中で、第1の半導体堆積チャンバから、真空下での金属堆積のための第2のチャンバへ移すことができる。
素子構造のもう一つの態様では、厚さ約200Å未満のZnTeの高濃度ドープ層を、スーパーストレートの上に約200℃〜350℃の間の堆積温度で堆積させることができる。ZnTeの高濃度ドープ層は、インサイチューで1x1019cm-3を上回る窒素でドープされて、p＋型材料を製造することができる。一態様では、厚さ約50Å未満の任意のZnTe緩衝層を、高濃度ドープ層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。結晶化アニールは、堆積温度よりも高い約50℃〜200℃の間の高温で、アニールの時間の間、ZnまたはTeの過圧下、層に適用することができる。好ましい態様では、堆積は、透明導電性酸化物（TCO）を含まないベアガラスのスーパーストレートの上である。
一態様では、約1.0マイクロメーター（「μm」）〜2.0μmの間の厚さの、真性（ドープされていないか、または非常に低濃度でドープされた）CdTe（i-CdTe）層を、ZnTe層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。不動態化アニールは、堆積温度よりも高い約50℃〜200℃の間の高温で、アニールの時間の間、Cd、Zn、またはTeの一つまたは複数の過圧下、i-CdTe層に適用することができる。アニールは、層の堆積の間、約0.2μm〜0.5μmの間の厚さの段階で複数回実施することができ、その後に堆積温度まで戻して堆積を継続することができる。
一態様では、高濃度ドープされたCdTe層は、約0.1μm〜0.3μmの間の厚さのi-CdTe層の上に約200℃〜350℃の間の堆積温度で堆積させる。CdTe層を、約1x1018〜5x1018cm-3の間のインジウムまたは塩素またはヨウ素でドープして、金属コンタクトのためのn＋型のオーム性材料を製造することができる。
一態様では、金属コンタクトを、光起電力電池の上にインサイチューで厚さ約10,000Åで堆積させる。スーパーストレートの上に堆積した（または形成された）光起電力電池は、真空中で、第1の半導体堆積チャンバから、真空下での金属堆積のための第2のチャンバへ移すことができる。
素子構造のさらに別の態様では、厚さ約200Å未満のCdTeの高濃度ドープ層を、スーパーストレートの上に約200℃〜350℃の間の堆積温度で堆積させることができる。CdTeの高濃度ドープ層は、インサイチューで1x1018cm-3を上回るインジウムまたは塩素またはヨウ素でドープされて、n＋型材料を製造することができる。一態様では、厚さ約50Å以下のCdTe緩衝層は、高濃度ドープ層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。結晶化アニールを、堆積温度よりも高い約50℃〜200℃の間の高温で、アニールの時間の間、CdまたはTeの過圧下、層に適用することができる。
一態様では、総厚さが約1マイクロメーター（「μm」）〜3μmの間の、1番目のCdTeと2番目のCdZnTeのn-pドープヘテロ接合を、約200℃〜350℃の間の堆積温度でCdTe層の上に堆積させることができる。CdTe層は、インサイチューで、約1x1016〜1x1018cm-3の間の範囲のインジウムまたは塩素またはヨウ素でドープして、約0.2μm〜0.8μmの間の厚さでn型材料を製造することができる。次に、CdZnTe層をインサイチューで約1x1014〜1x1017cm-3の間の範囲のヒ素または窒素でドープして、約0.8μm〜2.0μmの間の厚さでp型材料を製造することができる。CdxZn（1-x）Teは、x＝1（CdTe）から、xが約0.8〜0.95の間のx値まで組成傾斜されている。不動態化アニールは、CdTe/CdZnTe層に、アニールの時間の間、Cd、Zn、またはTeの一つまたは複数の過圧下、堆積温度よりも高い約50℃〜200℃の間の高温で適用することができる。アニールは、層の堆積の間、約0.2μm〜0.5μmの間の厚さの段階で複数回実施することができ、その後に堆積温度まで戻して堆積を継続することができる。
一態様では、第2の高濃度ドープされたCdxZn（1-x）Te層を、第1のCdZnTe層の上に約0.1μm〜0.3μmの間の厚さで約200℃〜350℃の間の堆積温度で堆積させる。第2のCdZnTe層は、それぞれ、約1x1018〜5x1018cm-3または1x1019〜5x1019cm-3の間のヒ素または窒素でドープして、金属コンタクトのためのp＋型のオーム性材料を製造することができる。好ましい代替態様では、金属コンタクトのためのp＋型のオーム性材料を製造するためのx＝0（ZnTe）およびドーパントは、約1x1019〜5x1019cm-3の間の窒素であり得る。
一態様では、金属コンタクトを、インサイチューで光起電力電池の上に厚さ約10,000Åで堆積させる。スーパーストレートの上に堆積した（または形成された）光起電力電池は、真空中で、第1の半導体堆積チャンバから、真空下での金属堆積のための第2のチャンバへ移すことができる。
素子構造のもう一つの態様では、厚さ約200Å未満のCdTeの高濃度ドープ層を、スーパーストレートの上に約200℃〜350℃の間の堆積温度で堆積させることができる。CdTeの高濃度ドープ層は、インサイチューで1x1018cm-3を上回るインジウムまたは塩素またはヨウ素でドープされて、n＋型材料を製造することができる。一態様では、厚さ約50Å以下のCdTe緩衝層を、高濃度ドープ層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。結晶化アニールは、堆積温度よりも高い約50℃〜200℃の間の高温で、アニールの時間の間、CdまたはTeの過圧下、層に適用することができる。
一態様では、約1.0マイクロメーター（「μm」）〜2.0μmの間の厚さの、真性（ドープされていないか、または非常に低濃度でドープされた）CdTe（i-CdTe）層を、CdTe層の上に約200℃〜350℃の間の堆積温度で堆積させることができる。不動態化アニールは、堆積温度よりも高い約50℃〜200℃の間の高温で、アニールの時間の間、Cd、Zn、またはTeの一つまたは複数の過圧下、i-CdTe層に適用することができる。アニールは、層の堆積の間、約0.2μm〜0.5μmの間の厚さの段階で複数回実施することができ、その後に堆積温度まで戻して堆積を継続することができる。
一態様では、高濃度ドープされたCdxZn（1-x）Te層を、i-CdTe層の上に約0.1μm〜0.3μmの間の厚さで約200℃〜350℃の間の堆積温度で堆積させる。CdZnTe層は、それぞれ、約1x1018〜5x1018cm-3または1x1019〜5x1019cm-3の間のヒ素または窒素でドープして、金属コンタクトのためのp＋型のオーム性材料を製造することができる。好ましい代替態様では、金属コンタクトのためのp＋型のオーム性材料を製造するためのx＝0（ZnTe）およびドーパントは、約1x1019〜5x1019cm-3の間の窒素であり得る。
一態様では、金属コンタクトを、インサイチューで光起電力電池の上に厚さ約10,000Åで堆積させる。スーパーストレートの上に堆積した（または形成された）光起電力電池は、真空中で、第1の半導体堆積チャンバから、真空下での金属堆積のための第2のチャンバへ移すことができる。
本発明の一局面では、光起電力素子が提供され、PV装置は、3つの材料層:テルル（Te）およびカドミウム（Cd）を含む第1の層;Te、CdおよびZnを含む、第1の層の上の第2の層;ならびにTeおよびZnを含む、第2の層の上の第3の層を含む。一態様では、PV装置は、スーパーストレートを第1の層の下にさらに含む。代替態様では、PV装置は、第3の層の上にスーパーストレートを含む。
本発明の別の局面では、PV装置が提供され、PV装置は、p型ZnTe層をスーパーストレートの上に;p型CdZnTe層をp型ZnTe層の上に;第1のn型CdTe層をp型CdZnTeの上に;かつ、第2のn型CdTe層を第1のn型CdTe層の上に含む。
本発明のさらにもう一つの局面では、PV装置が提供され、PV装置は、TeおよびCdを含むn型層;n型層の上の真性CdTe層;ならびに、Teと、CdおよびZnの一つまたは複数を含む、真性CdTe層の上のp型層を含む。一態様では、PV装置は、n型層の下にスーパーストレートをさらに含む。代替態様では、PV装置は、p型層の上にスーパーストレートをさらに含む。
本発明のさらに別の局面では、PV装置が提供され、PV装置は、第1のn型CdTe層をスーパーストレートの上に;第2のn型CdTe層を第1のn型CdTe層の上に;第1のp型CdxZn（1-X）Te層を第2のn型CdTe層の上に;かつ、第2のp型CdxZn（1-X）Te層を第1のp型CdxZn（1-X）Te層の上に含む。
本発明のさらに別の局面では、光起電力素子が提供され、PV装置は、真性CdTe層を、CdおよびTeを有するn型層と、ZnおよびTeを有するp型層との間に含み、n型層は、真性CdTe層の下に配置されている。一態様では、PV装置は、基板またはスーパーストレートをn型層の下に含む。代替態様では、PV装置は、基板またはスーパーストレートをp型層の上に含む。
本発明の新規な特徴は、添付される特許請求の範囲において詳細に示される。本発明の特徴および利点は、本発明の原理が利用されている、説明となる態様を示す以下の詳細な説明、および添付される図面を参照することによってよりよく理解されるであろう。
本発明の態様に基づく、「逆」p-n接合太陽電池構造を示す図である。 本発明の態様に基づく、「逆」p-真性-n太陽電池構造を示す図である。 本発明の態様に基づく、n-p接合太陽電池構造を示す図である。 本発明の態様に基づく、n-真性-p接合太陽電池構造を示す図である。
発明の詳細な説明
本発明の様々な態様が本明細書において示され、記載されているが、かかる態様が単なる例として提供されていることは当業者には明白であろう。多数の変形、変更、および代用が、本発明から逸脱することなく直ちに当業者に思い当たるであろう。本発明の実践に際して、本明細書において記載される本発明の態様の様々な代替案を用いてもよいことが当然理解されるべきである。
現行の薄膜光起電力電池、例えばCdTeまたはCIGSなどにおいては、CdS「窓」層が、それが真性のn型の材料であるという理由で使用されている。製造に使用される現行の加工技術は、インサイチュー（すなわち、堆積チャンバ中でリアルタイム）で光起電構造をドープする能力を提供しないため、当業者は、高度の真性n型ドーピングを含む材料、例えばCdSなどを用いてp-n接合のn型層を形成する。しかし、CdSを使用することに関連して、制限がある。例えば、CdSは（CdS/CdTeの界面で）、入射する光子を吸収することによって使用可能な電流を減少させる可能性があり、それは次に、たとえあったとしてもほんの少ししかダイオードの電流に貢献しない電荷担体を作り出す。一部の例では、この問題は、低質のCdS/CdTe界面層でのCdS/CdTe層間のバンドギャップ障壁と大きい再結合速度の組合せに起因する。これらの制限を克服する際の、一つのアプローチは、この「デッド層」に吸収される、入射光の量を制限するためにCdS光吸収層の厚さを可能な限り減少させることである。しかし約100ナノメートルよりも下で、CdS層は、装置性能を低下させるピンホールおよび不均一性を有する。
様々な態様において、テルル化カドミウム（CdTe）薄膜太陽電池構造を形成するための方法が提供される。態様の方法は、高い堆積速度で高品質のCdTe薄膜を形成することを提供する。好ましい態様のCdTe薄膜構造は、太陽電池（同様に、本明細書中の「光起電力電池」または「光起電」）装置において高電力効率変換を提供することができる。
好ましい態様の方法は、分子ビームエピタキシー（「MBE」）を高堆積速度および多結晶堆積モードで用いるソーラーパネルを形成することに適しているが、その上に、ドーピング、組成および均一性制御のMBEの利点をさらに提供する。様々な態様の方法により、装置性能の向上をもたらす、均一な組成、長い耐用年数、および大きい粒度を有する、単一接合太陽電池構造の形成が可能になる。
好ましい態様では、浅いドナーおよびアクセプターをもつ太陽電池装置の構造層のドーピングは、インサイチューで（すなわち堆積中に）太陽電池装置構造層のエピタキシャル成長の間に実施される。従来の化学気相成長法（MBE以外）は、浅いレベルのドナー/アクセプターの低溶解性の問題、またはより深いレベルのドナー/アクセプターを完全にイオン化する困難さに悩まされている。構造をインサイチューでドープすることにより、溶解性の問題は低減され、それによってこの技法は、改良された性能の太陽電池を構築するために必要な高いドーピングレベルをもたらすための、浅いドナー/アクセプターの使用を可能にする。このことは、置換型ドーパントを提供することにより、格子間または固有（欠陥）ドーパントを、排除しないとしても、有利に減少させる。置換型ドーパントは、格子間ドーパントと比較してはるかに少ない拡散のために、より安定した太陽電池装置を提供することができる。好ましい態様のMBE法は、先行技術の薄膜太陽電池装置に関してより高い電力効率をもつ高品質の薄膜太陽電池装置を形成することを有利に提供することができる。
本発明の態様の方法および構造は、先行技術の薄膜光起電力素子に関して改良された短絡電流（Jsc）、開回路電圧（Voc）、および曲線因子（FF）をもつ光起電力素子を提供することができる。一態様では、約18％〜22％の間の電力効率を有する「逆」p-n接合（接合のn型部分をスーパーストレートの上に堆積させ、次に接合のp型部分を堆積させる現行の技術の観点から「逆」;この態様では、その順序は、p型部分がスーパーストレートの上に最初に堆積し、それに裏面金属化に接触する接合のn型部分が続いて、逆になる）光起電力素子が達成可能である。もう一つの態様では、約18％〜22％の間の電力効率を有する「逆」n-真性-p接合光起電力素子が達成可能である。もう一つの態様では、約18％〜22％の間の電力効率を有するn-p接合光起電力素子が達成可能である。もう一つの態様では、約18％〜22％の間の電力効率を有するn-真性-p接合光起電力素子が達成可能である。
好ましい態様の薄膜太陽電池構造は、分子ビームエピタキシー（「MBE」）型の堆積用に構成されている一つまたは複数のインライン真空チャンバで形成され得る。この一つまたは複数の真空チャンバには、第1分子ビーム（「MB」）チャンバおよび一つまたは複数のインライン補助（または第2）チャンバが含まれ得る。真空チャンバは、動作中にイオンポンプ、ターボ分子（「ターボ」）ポンプ、クライオポンプおよび拡散ポンプの一つまたは複数を含むポンプ装置を用いて中真空（1x10-6〜1x10-5トル、または1x10-7〜1x10-6トル）または高真空（1x10-8〜1x10-7トル）下で維持され得る。また、ポンプ装置には、一つまたは複数の「バッキング」ポンプ、例えば、機械ポンプまたはドライスクロールポンプなどが含まれ得る。好ましい態様の真空チャンバには、様々な装置構造を形成するためのメイン堆積チャンバが、追加の装置構造、例えば、裏面金属コンタクト（「金属化」）およびソーラーパネルレーザー電池スクライビング（solar panel laser cell scribing）などを形成するための補助チャンバに加えて含まれ得る。代替態様では、複数のインライン真空チャンバを、全体的な装置構造の特定の層の堆積をもたらすように配置して、全体的な処理能力を増加させることができる。好ましい態様の分子ビームシステムは、一つまたは複数の真空チャンバ、ポンプ装置、ならびに、真空チャンバ圧、基材温度、材料源温度、および太陽電池装置構造の堆積に関連する様々なパラメータ（例えば、ソース分圧、ソースフラックス（source flux）、堆積時間、曝露時間）を制御するよう構成されているコンピュータシステムを含み得る。
この堆積方法は、（i）材料が成長するときに（インサイチューで）ドーピングを制御すること、（ii）異なる組成の層の厚さを制御すること、（iii）成長の間の堆積速度を制御すること、および（iv）組成中の元素の比を変えることにより、一つの層から別の層への組成の変化を制御することのできる、どの真空蒸着技法にもあてはまる。これには、限定されることなく、従来の（固相）MBE、気相MBE（GPMBE）、および金属有機化学気相成長法（MOCVD）、および、上記の要件、特に要件（i）〜（iii）に適う任意のその他の蒸着が含まれる。好ましい態様では、MBEアプローチが用いられる。
本発明の態様において、方法、器具および/または構造は、以下のものを提供する:（i）高い堆積速度での多結晶成長;（ii）問題の多いCdS「窓」層を除去する電池構造;（iii）ドーピング濃度に関して電池構造を最適化するための、インサイチューでの完全なドーピング制御による堆積;（iv）界面再結合部位の大幅な減少により電池構造を最適化するための、ヘテロ接合層の組成傾斜;（v）一つまたは複数の低オームのコンタクトを作成するために、前面および裏面コンタクトの近くに、インサイチューでスーパーストレート（または基板）の上に成長した材料に高濃度にドープする能力;（vi）インサイチューで、粒界を高濃度ドープして境界再結合部位から少数キャリアを斥けることにより粒界の不動態化をもたらすこと;および（vii）インサイチューで、結晶化アニールのための堆積の中断を可能にし、粒度を最適化するために、初期のシード層に関して高度に低下した成長速度を可能にする、完全な堆積速度制御をもたらすこと。態様では、上記の能力（iii）および（iv）は、組み合わせた場合、最適化された性能のためのへテロ構造の接合の位置の完全な制御を可能にし、それは、より狭いバンドギャップ材料の実質的に近くに接合を置くことにより実現される。
本明細書において、「n型層」とは、n型化学ドーパントを有する層をさし、「p型層」とは、p型化学ドーパントを有する層をさす。n型層およびp型層は、n型およびp型のドーパントに加えて、その他の材料を有し得る。例えば、n型CdTe層は、CdおよびTeで形成された、化学的にドープしたn型でもある層である。別の例として、p型ZnTe層は、ZnおよびTeを有する、化学的にドープしたp型でもある層である。
逆p-nおよびp ＋ -真性-n ＋ 接合太陽電池構造
本発明の一局面では、「逆」p-n接合太陽電池（または光起電）装置は、透明導電性酸化物（TCO）を含むかまたは含まないスーパーストレートの上で、MBE型技法により成長させたものである。好ましい態様では、高濃度ドープされた素子構造の前面層は、前側の低オームコンタクトとしての役割を果たし、堆積がベアガラススーパーストレートの上に直接起こるので、TCOコーティングは不要である。連続する成長した半導体層は、順に:薄い高濃度ドープされたp型の低オームコンタクト層;任意の薄い緩衝層;p-n接合;薄い高濃度ドープされたn型の低オーム層;および、最後の半導体層として、任意の低オームの「半金属」コンタクトをもたらす。金属コンタクトは、構造の裏面に施される。金属コンタクトは、付随するレーザー電池スクライビングとともに、インサイチューでの金属化およびスクライビングによって形成することができる。
一部の態様では、太陽電池構造は、少なくとも3層の異なる化合物半導体材料を有し得る。一部の例では、それらの半導体材料は、ZnTe、MgTe、xが傾斜している（x-graded）CdxZn1-xTe、xが傾斜しているCdxMg1-xTe、およびCdTeを含み得る。太陽電池構造には、任意で、p-n接合太陽電池構造（同様に、本明細書中の「構造」）の裏面で金属コンタクトとの接触の強化をもたらすための、ホウ素でイオンミリングしたSbTe（Sb2Te3）層またはCdTe層が含まれてもよい。
図1を参照すると、逆p-n接合光起電（「PV」）電池（同様に、本明細書中の「太陽電池」）構造は、スーパーストレートに隣接するかまたはその上のp型（すなわち、ドープされたp型）ZnTe層、およびp型ZnTe層に隣接するかまたはその上のp型（すなわち、ドープされたp型）CdZnTe層、およびp型CdZnTe層に隣接するかまたはその上のn型（すなわち、ドープされたn型）CdTe層を含む。一態様では、CdZnTe層は、CdxZn1-xTeである。n型CdTe層およびp型CdxZn1-xTe（またはCdZnTe）層は、「逆」p-n接合PV電池のp-nヘテロ接合（または構造）を形成する。一態様では、p-n層は、多結晶CdTeホモ接合（「x」は1に等しい）、またはCdTe/CdxZn1-xTeヘテロ接合（「x」は約0.8〜0.95の間）から形成される。n型CdTe層およびp型CdxZn1-xTe層は、PV電池の光吸収層を形成し、n型CdTe層の厚さは、入射光の大部分を吸収するために十分である。
逆p-n接合PV電池には、薄い高濃度ドープされたp型ZnTe（すなわちp＋ ZnTe）層が、TCOを含むかまたは含まないベアガラススーパーストレートとp型CdxZn1-xTe層の間に含まれ得る。任意の薄い真性（すなわち、ドープされていないか、または非常に低濃度でドープされた）抵抗ZnTe層を、高濃度ドープされたZnTe層に隣接するかまたはその上に施してもよい。
逆p-n接合PV電池には、n型CdTe層に隣接するかまたはその上の金属接触層がさらに含まれ得る。金属コンタクトとn型CdTe層の間の電気コンタクトを改善するために、薄い高濃度ドープされたn型CdTe（すなわちn＋ CdTe）層をn型CdTe層と金属コンタクトの間に施すことができる。金属コンタクトとn型CdTe層の間の電気コンタクトをさらに改善するために、任意の薄いホウ素でイオンミリングしたCdTe層を、n型の薄い高濃度ドープされたCdTe層（n＋ CdTe）と金属コンタクトの間、または、代わりに、n型CdTe層と金属コンタクトの間に施してもよい。
引き続き図1を参照すると、逆p-n接合太陽電池には、スーパーストレートの前側（光が逆p-n接合太陽電池に入る場所）に反射防止（「AR」）コーティング層がさらに含まれ得る。AR層は、逆p-n接合太陽電池に入射する光の反射を最小化するのに役立ち得る。逆p-n接合太陽電池には、ソーラーパネルの可視表面に魅力的な美観のカスタムカラー（すなわち、ソーラーパネルアートまたは建築上の魅力）を与えるように、特定の光の波長を反射し、特定の光の波長を吸収するように構成されている反射防止（「AR」）コーティング層がさらに含まれてよい。
引き続き図1を参照すると、一つまたは複数の電気コンタクトが前側（スーパーストレート）に提供される。一態様では、腐食作用を用いて、前側（スーパーストレート）の透明導電性酸化物（存在する場合）、または高濃度ドープされたコンタクト層（存在しない場合）にアクセスして、電気コンタクトを前側に形成する。もう一つの態様では、堆積の前に、金属「フィンガー」をベアスーパーストレートの上に堆積させて、前側（スーパーストレート）導電層に電気的にアクセスする。
図2を参照すると、代替態様において、真性（または非常に低濃度でドープされた）CdTe（すなわち、i-CdTe）層は、高濃度ドープされたp＋ ZnTe層の上に施され、高濃度ドープされたn＋ CdTe層は、i-CdTe層に隣接するかまたはその上に形成されている。そのような場合、i-CdTeは、p-真性-n接合太陽電池装置のp-真性-n CdTe構造を部分的に形成する。i-CdTe層は、多結晶CdTeから形成され得る。一態様では、i-CdTe層の厚さは、約0.5マイクロメーター（「μm」）〜4μmの間、または約1μm〜2μmの間である。i-CdTe層は、約200℃〜350℃の間の堆積温度で堆積させることができる。i-CdTe（光吸収）層の形成に続いて、任意の粒界不動態化アニールを、i-CdTe堆積温度よりも高い50℃〜200℃の間の温度差で実施することができる。
一態様では、粒界不動態化アニールは、一つまたは複数のCdまたはZnの過圧下で実施され得る。そのような場合、材料フラックスの他のすべての源は、不動態化アニールの間、封鎖される。そのような場合、材料フラックスの他のすべての源は、このアニールの間、封鎖される。一態様では、結晶化または粒界不動態化アニールは、複数回、所定の間隔で、i-CdTe光吸収層の形成の間、実施され得る。粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のi-CdTe光吸収層の厚さの段階で実施することができ、その後に（スーパーストレートを）堆積温度に戻し、i-CdTe光吸収層の堆積を継続する。
本明細書において考察される一つまたは複数の層は、本発明の様々な態様に関して、任意であり得る。一部の態様では、層は、記載される通り提供される可能性があるが、一方その他の態様ではいくつかの変形が順に提供される可能性がある（例えば、p-nヘテロ接合に関して層CdTe/CdZnTeの順序を交換する）。元素の添加（および/または除去）により組成構造の異なる隣接層（例えば、ZnTe層に隣接するCdTe、またはCdxZn1-xTe層に隣接するCdTe層）は、2つの異なるバンドギャップ材料を相互に隣接して直接堆積させることから生じるバンドギャップ障壁を改良するためにモル分率「x」を変えることにより、2つの組成間で傾斜される可能性がある。この傾斜は、約0.1μm〜0.5μmの間の厚さで起こるであろう。
図1を参照すると、一態様において、逆p-n接合太陽電池構造が示される。逆p-n接合太陽電池構造は、スーパーストレート（図示されるように、「強化ガラススーパーストレート」）に隣接するかまたはその上の薄い高濃度ドープされたp型ZnTe層および、高濃度ドープされたZnTe層に隣接するかまたはその上の高度に抵抗性の極薄のZnTe層を含むことができる。スーパーストレートは、半導体材料または無定形物質、例えば、標準的なソーダ石灰ガラスなどで形成することができる。任意の透明導電性酸化物（TCO）層をスーパーストレートに隣接するかまたはその上に施して、前面電気コンタクト（electrical front contact）を設けることができる。あるいは、薄い金属箔基板を、逆順に成長した電池構造の態様とともに使用して、入射光がスーパーストレートのように同じ層順序を見続けるようにすることができる;この順序の最後の堆積層は、第1堆積チャンバの隣のインラインチャンバに堆積した透明導電性酸化物、または素子構造自体の高濃度ドープされたコンタクト層であるはずである。高濃度ドープされたp型ZnTe層は、約300Å以下、または約200Å以下、または約100Å以下の厚さを有することができる。高度に抵抗性の緩衝層は、約50Å以下、または約30Å以下、または約10Å以下の厚さを有することができる。ZnTeおよび緩衝層は、約200℃〜400℃の間、または約250℃〜350℃の間の堆積温度でスーパーストレートの上に堆積させることができる。一態様では、これら2つの層は、分子ビームエピタキシー（「MBE」）により約1Å/秒（0.36μm/時）の成長速度で形成される。
好ましい態様では、高濃度ドープされたZnTe層は、インサイチューで窒素でドープされて、約1x1019cm-3〜約1x1020cm-3の間の窒素ドーパント濃度を有するp＋材料層を製造する。
これらの層の各々の形成の間または後に、任意の結晶化アニールは、層の堆積温度よりも高い50℃〜200℃の間の温度差で実施することができる。結晶化アニールは、ZnまたはTeの過圧下で実施され得る。アニールの間、すべての堆積源は、閉じられてもよい。アニールの後、堆積温度への戻りおよび堆積の継続が始まり得る。
高濃度ドープされた任意の緩衝層を形成した後、CdTe/CdxZn1-xTe光吸収層（同様に、本明細書中の「吸収層」）は、n型およびp型ヘテロ接合（またはxが1と等しい場合にはホモ接合）として成長し得る。p型ドーピングは、ヒ素または窒素を用いて実現することができる;n型ドーピングは、インジウムまたは塩素またはヨウ素を用いて実現することができる。n型CdTe光吸収層は、約1.0μm〜約2.0μmの間の厚さを有し得る。n型CdTe光吸収層は、約200℃〜約350℃の間、または約250℃〜約350℃の間の堆積温度で形成され得る。好ましい態様では、CdTe層は、インサイチューで、インジウム、塩素、またはヨウ素でドープされて、約1x1014 cm-3〜1x1017cm-3の間の活性化されたドーピング濃度を有するn型材料層を製造する。p型CdxZn1-xTe光吸収層は、約0.1μm〜1μmの間、または約0.2μm〜約0.8μmの間の厚さを有し得る。p型CdxZn1-xTe層は、約200℃〜約350℃の間、または約250℃〜約350℃の間の堆積温度で形成され得る。好ましい態様では、CdxZn1-xTe層は、インサイチューで、ヒ素または窒素でドープされて、約1x1016cm-3〜1x1018cm-3の間の活性化されたドーピング濃度を有するp型材料層を製造する。一態様では、p型CdZnTe層は、n型CdTe層の形成の直前に形成される。例として、太陽電池構造をCdTe、ZnTe、および窒素ドーパント源に曝露することによりp型CdZnTe層を形成している間、窒素源およびZnTe源を封鎖することができ、In源を直ちに導入することができる。
CdxZn1-xTe p型光吸収層形成の後、任意の粒界不動態化アニールを、CdZnTe堆積温度よりも高い50℃〜200℃の間の温度差で実施することができる。一態様では、粒界不動態化アニールは、一つまたは複数のCd、Zn、N、またはAsの過圧下で実施され得る。一態様では、材料フラックスの他のすべての源は、このアニールの間封鎖される。一態様では、粒界不動態化アニールは、複数回、所定の間隔で、CdxZn1-xTe層の形成の間に実施することができる。そのような場合、粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のCdxZn1-xTe層の厚さ段階で実施することができ、その後に堆積温度への戻りおよびCdxZn1-xTe光吸収層の堆積の継続が続く。
CdTe n型光吸収層の形成の後、任意の粒界不動態化アニールを、CdTe堆積温度よりも高い50℃〜200℃の間の温度差で実施することができる。一態様では、粒界不動態化アニールは、一つまたは複数のCd、Zn、In、Cl、またはIの過圧下で実施され得る。一態様では、材料フラックスの他のすべての源は、このアニールの間封鎖される。一態様では、粒界不動態化アニールは、複数回、所定の間隔で、CdTe層の形成の間に実施することができる。そのような場合、粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のCdTe層の厚さ段階で実施することができ、その後に堆積温度への戻りおよびCdTe光吸収層の堆積の継続が続く。
CdTe n型光吸収層の形成の後、薄い高濃度ドープされたn型CdTe（n＋ CdTe）層をn型CdTe層と最後の金属コンタクトの間に成長させて、低オームのコンタクトをCdTe n型光吸収層と金属コンタクトの間にもたらすことができる。n＋ CdTe層のn型ドーピングは、インジウムまたは塩素またはヨウ素をn-ドーパントとしてを用いて実現することができる。n＋ CdTe層は、約0.3μm以下、または約0.2μm以下、または約0.1μm以下の厚さを有し得る。n＋ CdTe層は、約200℃〜約350℃の間の堆積温度で形成され得る。n型ドーパント（例えば、インジウム）のn＋ CdTe層中の濃度は、約1x1018〜5x1019cm-3の間であり得る。一態様では、n＋ CdTe層の堆積温度は、CdTe n型光吸収層の堆積温度と同じである。
任意の金属コンタクト層は、CdTe層（光吸収層と高濃度n型ドープ層）間の最後のコンタクトおよび構造の裏面の金属化をもたらし得る。最後の金属コンタクト層は、CdTeの薄層をホウ素で約300Å以下、または約200Å以下、または約100Å以下の厚さにイオンミリングすることにより形成される。最後の金属コンタクトおよび電池のレーザースクライビングは、インサイチューで、補助チャンバ（または第2チャンバ）において形成され得る。補助チャンバは、第1のMBE真空チャンバとインラインである。第1のMBE真空チャンバは、第1の半導体堆積チャンバであってもよい。金属コンタクトおよび付随する電池スクライビングは、真空下、図1の光起電力素子を第1のMBE真空チャンバから補助インラインチャンバに移動させることにより、インサイチューで形成することができる。金属コンタクト層は、約10,000Å〜20,000Åの間の厚さを有し得る。
図1の構造には、近紫外（「UV」）から約850nmまでの波長の（太陽光または日射などの）光を吸収し、p-n接合が光に曝露されたときに生成される電荷の流れにより電気を作り出す能力のあるp-n接合が含まれる。態様は、p-n接合太陽電池の吸収層が光に曝露された場合に光生成電流の抽出および開回路電圧を最適化するために、p-n接合太陽電池の前面および裏面との低オーム金属コンタクトを形成するためのインサイチューでの方法、インサイチューでの吸収層のドーピング、インサイチューでの粒界の不動態化、インサイチューで組成傾斜されたヘテロ構造、ならびに層厚さおよび接合位置の高精度制御を提供する。
図1または別に記載されるような逆p-n接合構造は、分子ビームエピタキシー（「MBE」）型（またはMBE型）堆積用に構成されている真空チャンバで形成することができる。MBEチャンバは、p-n接合構造の一つまたは複数の層を形成するための一つまたは複数のその他の真空チャンバに取り付けることができる。例として、MBEチャンバは、スパッタリングまたは電子ビーム蒸着（e-beam evaporation）によって金属コンタクトを形成するために構成されている真空チャンバ、および電池のレーザースクライビングを実施するために構成されている真空チャンバに取り付けることができる。あるいは、複数のインライン真空チャンバを、全体的な装置構造の特定の層の堆積をもたらすように配置して、全体的な処理能力を潜在的に増加させることができる。
逆p-n接合構造の一つまたは複数の層の形成は、当技術分野において公知の任意のMBE技法または元素もしくは反応分子の自由流動フラックスをもたらす同様の高真空技法によって実現することができる。一態様では、態様の逆p-n接合構造の一つまたは複数の層は、従来のMBEの制御の利点を維持すると同時に高処理量多結晶堆積をもたらすヘリテージMBEにより形成される。元素のフラックスは、堆積させる層に応じて、約20μm/時以下、または約10μm/時以下、約1μm/時以下の堆積速度をもたらすよう調節することができる。好ましい態様では、元素のフラックスは、バルクp-n接合および裏面コンタクト層成長には約6〜10μm/時の間の堆積速度、高濃度ドープされたp型出発層および任意の薄い緩衝層には約1μm/時以下の堆積速度をもたらすよう調節することができる。MBEは、総厚さが約1マイクロメーター（「μm」）〜約3μmの間の多結晶材料構造を、光学的に透明なスーパーストレート、例えば、ガラススーパーストレートの上に、約200℃〜約350℃の間、または約250℃〜約300℃の間の堆積温度で、約0.72m2以上のスーパーストレート面積（すなわち、約600mm×1200mm以上の寸法を有するスーパーストレート）の上に製造するために用いられる。一態様では、層は、同じ温度で、または相互に25℃以内で成長する。一態様では、全体の構造の厚さは、約1.25μmである。好ましい態様では、スーパーストレート面積は、約1m2以上である。
n-pおよびn ＋ -真性-p ＋ 接合太陽電池構造
本発明の別の局面では、n-p接合太陽電池（または光起電）装置は、MBEにより、透明導電性酸化物（TCO）を含むかまたは含まないスーパーストレートの上に成長する。好ましい態様では、高濃度ドープされた素子構造の前面層は、前側の低オームコンタクトとしての役割を果たし、堆積がベアガラススーパーストレートの上に直接起こるので、TCOコーティングは不要である。スーパーストレートの上に順に成長した半導体層には、薄い高濃度ドープされたn型の低オームコンタクト層;任意の薄い緩衝層;n-p接合;薄い高濃度ドープされたp型の低オームコンタクト層;最後の半導体層として、任意の超低オームの「半金属」コンタクト、例えば、SbTe、が含まれる。金属コンタクトは、完成した構造の裏面に施される。金属コンタクトは、付随する電池のレーザースクライビングとともに、インサイチューでの金属化およびスクライビングによって形成することができる。
一部の態様では、太陽電池構造は、異なる半導体材料からなる少なくとも3つの層を有し得る。一部の態様では、半導体材料は、ZnTe、MgTe、xが傾斜されているCdxZn1-xTe、xが傾斜されているCdxMg1-xTe（この際、「x」は、0〜1の間の数である）およびCdTeからなる群から選択される材料を含み得る。n-p接合太陽電池構造には、任意で、p-n接合太陽電池構造（同様に、本明細書中の「構造」）の裏面で金属コンタクトとのコンタクトをもたらすための、SbTe（Sb2Te3）層が含まれてもよい。
図3を参照すると、n-p接合光起電（「PV」）電池（同様に、本明細書中の「太陽電池」）構造は、本発明の態様に基づく、スーパーストレートに隣接するかまたはその上のn型（すなわち、ドープされたn型）CdTe層およびn型CdTe層に隣接するかまたはその上のp型（すなわち、ドープされたp型）CdxZn1-xTe吸収層を含む。n型CdTe層およびp型CdxZn1-xTe層は、n-pヘテロ接合（または構造）を形成する。このヘテロ接合は、従来の薄膜装置のCdS n型層の必要性を有利に排除する。一態様では、「x」が1に等しいと、n-p層は多結晶CdTeホモ接合で形成される。もう一つの態様では、「x」が0より大きく1未満であると、n-p層は、CdTe/CdxZn1-xTeヘテロ接合で形成される。一態様では、「x」は約0.95、または約0.90、または約0.80に等しい。
引き続き図3を参照すると、p型CdxZn1-xTe層は、PV電池の主な光吸収層を形成する。薄い高濃度ドープされたn型CdTe層（すなわち、n＋ CdTe）を、スーパーストレートとn型CdTe層の間にもたらすことができる。n-p接合PV電池には、任意の超薄真性（すなわち、ドープされていないか、または非常に低濃度でドープされた）抵抗CdTe層（同様に、本明細書中の「緩衝層」）が高濃度ドープされたCdTe層とn型CdTe層の間に含まれ得る。
n-p接合PV電池には、p型CdxZn1-xTe層に隣接するかまたはその上の金属接触層がさらに含まれ得る。金属コンタクトとp型CdxZn1-xTe層の間の電気コンタクトを改善するため、薄い高濃度ドープされたp型CdxZn1-xTe（すなわち、p＋ CdxZn1-xTe）または高濃度ドープされたp型ZnTe層（すなわち、p＋ ZnTe）をp型CdxZn1-xTe層と金属コンタクトの間にもたらすことができる。もう一つの態様では、「x」は0に等しく、薄いp＋ ZnTe層は、裏面金属コンタクトに接触する。ZnTeまたはCdxZn1-xTe層はまた、金属バックコンタクト（metal back contact）の少数のキャリア入射（minority carries incident）に対する障壁としても働く。
金属コンタクトとp型CdxZn1-xTe層の間の電気コンタクトをさらに改善するため、薄い高濃度ドープされたp型CdxZn1-xTe層（p＋ CdxZn1-xTe）かまたはp＋ ZnTe層のいずれかと金属コンタクトの間、またあるいは、p型CdxZn1-xTe層と金属コンタクトの間に薄いSbTe層をもたらすことができる。
n-p接合太陽電池には、スーパーストレートの前側（光が入ってくる側）に反射防止（「AR」）コーティング層がさらに含まれ得る。AR層は、n-p接合太陽電池に入射する光の反射を最小化するのに役立ち得る。n-p接合太陽電池には、ソーラーパネルの可視表面に魅力的な美観のカスタムカラーを（すなわち、ソーラーパネルアートまたは建築上の魅力のために）作り出すために、太陽のスペクトルの特定の色を有利に反射/吸収するように設計されている反射防止（「AR」）コーティング層がさらに含まれてよい。
図4を参照すると、代替態様において、真性のまたは実質的に低濃度ドープされたCdTe（すなわち、i-CdTe）層が高濃度ドープされたn＋ CdTe層の上にもたらされ、高濃度ドープされたp＋ CdxZn1-xTe層がi-CdTe層に隣接するかまたはその上に形成される。別の態様では、p＋ ZnTe層は、i-CdTe層に隣接するかまたはその上に形成される。そのような場合、i-CdTeはn-真性-p接合太陽電池装置のn-真性-p CdTe構造を部分的に形成する。i-CdTe層は、多結晶CdTeから形成され得る。好ましい態様では、i-CdTe層の厚さは、約1μm〜2μmの間である。i-CdTe層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で堆積され得る。i-CdTe（光吸収）層の形成に続いて、任意の粒界不動態化アニールを、i-CdTe堆積温度よりも高い約50℃〜200℃の間の温度差で実施することができる。好ましい態様では、粒界不動態化アニールは、一つまたは複数のCdまたはZnの過圧下で実施され得る。材料フラックスの他のすべての源は、このアニールの間封鎖される。一態様では、粒界不動態化アニールは、複数回、所定の間隔で、i-CdTe光吸収層の形成の間、実施され得る。そのような場合、粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のi-CdTe光吸収層の厚さ段階で実施することができ、その後に堆積温度への戻りおよびi-CdTe光吸収層の堆積の継続が続く。
本明細書において考察される一部の層は、本発明の様々な態様または局面に関して、任意であり得る。一部の態様では、層は、記載される順の通り提供される可能性があるが、一方その他の態様ではいくつかの変形が順に提供される可能性がある（例えば、p-nヘテロ接合に関してCdTeおよびCdZnTeの順序を交換する）。別の元素の添加（および/または除去）により組成構造の異なる任意の隣接層（例えば、ZnTe層に隣接するCdTe、またはCdxZn1-xTe層に隣接するCdTe層）は、2つの異なるバンドギャップ材料を相互に隣接して直接堆積させることから生じるバンドギャップ障壁を改良するためにモル分率「x」を変えることにより、2つの組成間で傾斜される可能性がある。この傾斜は、約0.1μm〜0.5μmの間の厚さで起こるであろう。
図3を参照すると、一態様では、n-p接合太陽電池構造は、スーパーストレートの上に、薄い高濃度にnドープされたCdTe層（すなわち、n＋ CdTe）、および高濃度ドープ層の上に、任意の高度に抵抗性の超薄膜CdTe緩衝層を含む。スーパーストレートは、半導体材料または無定形物質、例えば、標準的なソーダ石灰ガラスなどで形成することができる。スーパーストレートは、前面電気コンタクトを設けるために任意の透明導電性酸化物（TCO）を必要とし得る。あるいは、薄い金属箔基板を、逆順に成長された電池構造の態様とともに使用して、入射光がスーパーストレートのように同じ層順序に入り続けるようにすることができる;この順序の最後の堆積層は、第1堆積チャンバの隣のインラインチャンバに堆積した透明導電性酸化物、または素子構造自体の高濃度ドープされたコンタクト層であるはずである。n＋ CdTe層は、約300Å以下、または約200Å以下、または約100Å以下の厚さを有することができる。n＋ CdTe層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で堆積させることができる。好ましい態様では、CdTe層は、分子ビームエピタキシー（「MBE」）またはMBE型技法によって、約1Å/秒のCdTe成長速度で形成され得る。緩衝層は、約50Å以下、または約30Å以下、または約10Å以下の厚さを有することができる。緩衝層は、高濃度ドープされたCdTe層の上に約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で堆積させることができる。好ましい態様では、緩衝層は、分子ビームエピタキシー（「MBE」）によって、約1Å/秒の成長速度で、高濃度ドープ層と同じ堆積温度で形成される。
好ましい態様では、高濃度ドープされたn＋ CdTe層を、インサイチューでインジウムまたは塩素またはヨウ素でドープして、約1x1018cm-3〜約5x1019cm-3の間のn-ドーピング濃度を有するn＋材料層を製造する。
n＋ CdTe層および緩衝CdTe層の形成の後または間に、任意の結晶化アニールを、堆積温度よりも高い約50℃〜200℃の間の温度差で実施することができる。結晶化アニールは、一つまたは複数のCdまたはTeの過圧下で実施され得る。アニールの間、すべての堆積源は閉じるべきである。アニールの後、堆積温度への戻りおよび堆積の継続が開始する。
n＋ CdTe層および緩衝CdTe層の形成後、CdTe/CdxZn1-xTe光吸収層（同様に、本明細書中の「吸収層」）を、n型およびp型ヘテロ接合、または「x」が1に等しい場合にはホモ接合として成長させることができる。n型ドーピングは、インジウムまたは塩素またはヨウ素を用いて実現することができる;p型ドーピングは、ヒ素または窒素を用いて実現することができる。n型CdTe光吸収層は、約0.2μm〜約0.8μmの間の厚さを有し得る。n型CdTe層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で形成され得る。好ましい態様では、CdTe層は、インサイチューで、インジウムまたは塩素またはヨウ素でドープされて、約1x1016cm-3〜約1x1018cm-3の間の活性化されたドーピング濃度を有するn型材料層を製造する。p型CdxZn1-xTe光吸収層は、約0.8μm〜約2μmの間の厚さを有し得る。p型CdxZn1-xTe光吸収層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で形成され得る。好ましい態様では、CdxZn1-xTe層は、インサイチューで（すなわち、MBEチャンバにおいて）ヒ素または窒素でドープされて、約1x1014cm-3〜約1x1017cm-3の間の活性化されたドーピング濃度を有するp型材料層を製造する。好ましい態様では、p型CdxZn1-xTe層は、n型CdTe層の形成の直後にCdTe堆積と同じスーパーストレート温度で形成される。例として、太陽電池構造をCdTeおよびIn源に曝露することによりn型CdTe層を形成している間、In源を封鎖する（または終了させる）ことができ、As源およびZnTe源を直ちに導入することができる。
CdTe n型層の形成の後、任意の粒界不動態化アニールを、CdTe堆積温度よりも高い約50℃〜200℃の間の温度差で実施することができる。好ましい態様では、粒界不動態化アニールは、一つまたは複数のCd、Zn、In、Cl、またはIの過圧下で実施される。材料フラックスの他のすべての源は、このアニールの間封鎖される。一態様では、粒界不動態化アニールは、複数回、所定の間隔で、CdTe層の形成の間に実施される。そのような場合、粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のCdTe層の厚さ段階で実施することができ、その後に堆積温度への戻りおよびCdTe光吸収層の堆積の継続が続く。
CdxZn1-xTe p型層の形成の後、任意の粒界不動態化アニールを、CdxZn1-xTe堆積温度よりも高い約50℃〜200℃の間の温度差で実施することができる。好ましい態様では、粒界不動態化アニールは、一つまたは複数のCd、Zn、NまたはAsの過圧下で実施される。材料フラックスの他のすべての源は、このアニールの間封鎖される。一態様では、粒界不動態化アニールは、複数回、所定の間隔で、CdxZn1-xTe層の形成の間に実施される。そのような場合、粒界不動態化アニールは、アニールの時間の間、約0.2μm〜約0.8μmの間、または約0.4μm〜約0.6μmの間のCdxZn1-xTe層の厚さ段階で実施することができ、その後に堆積温度への戻りおよびCdxZn1-xTe光吸収層の堆積の継続が続く。
CdxZn1-xTe p型光吸収層の形成の後、薄い高濃度ドープされたp型CdxZn1-xTe（p＋ CdxZn1-xTe）層またはp＋ ZnTe層をp型CdxZn1-xTe層と最後の金属コンタクトの間に成長させて、CdxZn1-xTe p型光吸収層と金属コンタクトの間に低オームコンタクトをもたらすことができる。p＋ CdxZn1-xTe層またはp＋ ZnTe層のp型ドーピングは、ヒ素または窒素を用いて実現することができる。p＋ CdxZn1-xTeまたはp＋ ZnTe層は、約0.3μm以下、または約0.2μm以下、または約0.1μm以下の厚さを有し得る。p＋ CdxZn1-xTe層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で形成され得る。p型ドーパント（例えば、ヒ素）のp＋ CdxZn1-xTe層中の濃度は、約1x1018〜約5x1018cm-3の間であってもよい。代替態様では、x＝0（ZnTe）であり、金属コンタクトのためのp＋型のオーム性材料を製造するためのドーパントは、約1x1019〜5x1019cm-3の間の濃度の窒素である。好ましい態様では、p＋ CdxZn1-xTe層の（スーパーストレート）堆積温度は、CdTe n型層の堆積温度と同じである。
任意の金属コンタクト層は、CdxZn1-xTe層（光吸収層および高濃度p型ドープ層）間の最後のコンタクトおよび構造の裏面の金属化をもたらし得る。最後の金属コンタクト層は、材料フラックスの他のすべての源を封鎖して、PV電池をSbおよびTe源のフラックスに曝露することにより形成することができる。形成されたSbTe層は、約300Å以下、または約200Å以下、または約100Å以下の厚さを有し得る。SbTe層は、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で堆積させることができる。一態様では、SbTe層の堆積温度は、CdxZn1-xTe層の堆積温度と同じである。
最後の金属コンタクトおよび電池のレーザースクライビングは、インサイチューで、補助チャンバ（または第2チャンバ）において形成され得る。補助チャンバは、第1のMBE真空チャンバとインラインであり得る。第1のMBE真空チャンバは、第1の半導体堆積チャンバであってもよい。金属コンタクトおよび付随する電池スクライビングは、真空下、図3の光起電力素子を第1のMBE真空チャンバから補助インラインチャンバに移動させることにより、インサイチューで形成することができる。金属コンタクト層は、約10,000Å〜20,000Åの間の厚さを有し得る。
図3の構造には、近紫外（「UV」）から約850nmまでの波長の太陽光を吸収し、n-p接合が光に曝露されたときに生成される電荷の流れにより電気を作り出す能力のあるn-p接合が含まれる。本発明の態様は、n-p接合太陽電池の吸収層が光に曝露された場合に光生成電流の抽出および開回路電圧を最適化するために、n-p接合太陽電池の前面および裏面との低オーム金属コンタクトを形成するためのインサイチューでの方法、吸収層の高ドーピング、粒界の不動態化、組成傾斜されたヘテロ構造、ならびに層厚さおよび接合位置の高精度制御を提供する。
図3および4のn-pおよびn-真性-p接合構造は、分子ビームエピタキシー（「MBE」）用に構成されている真空チャンバ中で形成することができる。MBEチャンバは、n-p接合構造の一つまたは複数の層を形成するための一つまたは複数のその他の真空チャンバに取り付けることができる。例として、MBEチャンバは、スパッタリングまたは電子ビーム蒸着によって金属コンタクトを形成するために構成されている真空チャンバ、および電池のレーザースクライビングを実施するために構成されている真空チャンバに取り付けることができる。代替態様では、複数のインライン真空チャンバを、全体的な装置構造の特定の層の堆積をもたらすように配置して、全体的な処理能力を増加させることができる。
n-p接合構造およびn-真性-p接合構造の一つまたは複数の層の形成は、任意のMBE技法または元素もしくは反応分子の自由流動フラックスをもたらす同様の高真空技法によって実現することができる。元素のフラックスは、堆積させる層に応じて、約20μm/時以下、または約10μm/時以下、約1μm/時以下の堆積速度をもたらすよう調節することができる。好ましい態様では、元素のフラックスは、バルクn-p接合および裏面コンタクト層成長には約6〜約10μm/時の間の堆積速度、高濃度ドープされたn型層および任意の薄い緩衝層には約1μm/時以下の堆積速度をもたらすよう調節することができる。MBEは、総厚さが約1マイクロメーター（「μm」）〜約3μmの間の多結晶材料構造を、光学的に透明なスーパーストレート、例えば、ガラススーパーストレートの上に、約200℃〜約400℃の間、または約250℃〜約350℃の間の堆積温度で、約0.72m2以上のスーパーストレート面積（すなわち、約600mm×1200mm以上の寸法を有するスーパーストレート）の上に製造するために用いられ得る。一態様では、層は、同じ温度で成長する。もう一つの態様では、層は相互に約25℃以内の温度で成長する。一態様では、全体の構造の厚さは、約1.25μmである。一態様では、スーパーストレート面積は、約1m2以上である。
過圧
本発明の態様において、本明細書において記載される光起電力素子の一つまたは複数の層または薄膜は、層または薄膜を形成するために使用される一つまたは複数の原子種またはガスの過圧下で形成され得る。様々な態様において、一つまたは複数の層または薄膜は、Cd、Zn、Te、N、As、In、Cl、I、またはSbの一つまたは複数の過圧下で形成され得る。
本発明の様々な態様において、薄膜の結晶化または粒界不動態化アニールは、薄膜を形成するために使用される一つまたは複数の種の過圧下、堆積温度と比較して高いスーパーストレート（または基板）温度で実施され得る。結晶化または粒界不動態化アニールは、有利に、より大きい粒度により結晶様性質（crystalline-like quality）を改善するか、または薄膜の境界欠陥を改良することができ、改良された光起電力素子性能を提供する。一部の態様では、結晶化または粒界不動態化アニールは、他のすべての材料フラックスを遮断（または閉鎖）する間に、特定の材料フラックスで実施され得る。
用語「過圧」とは、本明細書において、定常状態または偽定常状態条件下で（堆積源が作動中の場合に）バックグラウンドにあるものを超過する特定種のバックグラウンド圧力をさし得る。一部の例では、用語「過圧」は、用語「バックグラウンド曝露」と交換可能である。典型的な過圧フラックスは、主要な種、例えばCd、Te、およびZnなどに関して、主要な堆積フラックスの約5％から約50％に及ぶ。ドーパント種の典型的なフラックスは、ドーパント堆積フラックス、例えばN、As、Cl、I、およびInなどに相当する。
ある種の態様では、図1の光起電力素子（または構造）を形成するための方法は、p型CdZnTe層をp型ZnTe層の上に形成することを含む。次に、n型CdTe層をp型CdZnTe層の上に形成する。一態様では、CdZnTe層は、CdおよびZnについて傾斜され得る、すなわち、CdxZn1-xTe（ここで、「x」は0〜1の間の数である）であり得る。態様では、結晶化アニールは、最初のp型ZnTe層および任意のZnTe超薄緩衝層を形成した後に実施され得る。一態様では、結晶化アニールは、ZnまたはTeの過圧下で実施され得る。もう一つの態様では、粒界不動態化アニールは、Cd、Zn、N、As、In、Cl、またはIの一つまたは複数の過圧下で、p型CdZnTe層およびn型CdTe層を形成した後に実施され得る。一態様では、材料フラックスの他のすべての源は、これらのアニールの間封鎖される。好ましい態様では、すべてのアニールは、成長堆積温度よりも高い約50℃〜200℃の間の温度差で実施される。
ある種の態様では、図2の光起電力素子を形成するための方法は、真性CdTe（i-CdTe）層を、任意の超薄ZnTe緩衝層を含むp＋ ZnTe層の上に形成することを含む。態様では、結晶化アニールは、最初のp型ZnTe層および任意のZnTe超薄緩衝層を形成した後に実施され得る。一態様では、結晶化アニールは、ZnまたはTeの過圧下で実施され得る。次に、i-CdTe層は、一つまたは複数のCdまたはZnの過圧下でアニールされる。一態様では、材料フラックスの他のすべての源は、これらのアニールの間封鎖される。好ましい態様では、すべてのアニールは、成長堆積温度よりも高い約50℃〜200℃の間の温度差で実施される。
様々な態様において、スーパーストレートが言及されたが、任意の適した基板材料が使用されてもよい。一部の態様では、図1〜4の様々なスーパーストレート層は、基板層であり得る。他の態様において、図1〜4の様々なスーパーストレート層は、堆積順序を逆にした基板層であり得る。
前述の内容から、特定の実装が例示および説明されているが、それに対する様々な変更を加えることができ、それらも本明細書において企図されることは当然理解される。本発明が明細書の中に提供される具体的な例に制限されないことも意図される。本発明は、上述の明細書に関して記載されているが、本明細書における好ましい態様の説明および例証は、制限する意味に解釈されることを意味するものではない。さらに、本発明のすべての局面は、多様な条件および変数によって決まる本明細書中に示される具体的な描写、配置または相対比に制限されないことは当然理解される。本発明の態様の形態および詳細の様々な変更は、当業者には明白であろう。したがって、本発明がいずれのかかる変更、変化および同等物も当然網羅することが企図される。

Claims (22)

  1. テルル（Te）およびカドミウム（Cd）を含む第1の層と;
    CdおよびTeを含む、前記第1の層の上の第2の層と;
    Cd、ZnおよびTeを含む、前記第2の層の上の第3の層と;
    ZnおよびTeを含む、前記第3の層の上の第4の層と;
    前記第1の層の下または前記第4の層の上のスーパーストレートと
    を含む、光起電力素子。
  2. 第3の層が、CdおよびZnについて組成傾斜されている、請求項1記載の光起電力素子。
  3. 第1の層が、化学的にドープされたn型であり、第2の層が、化学的にドープされたn型であり、第3の層が、化学的にドープされたp型であり、第4の層が、化学的にドープされたp型である、請求項1記載の光起電力素子。
  4. スーパーストレートが、基板である、請求項1記載の光起電力素子。
  5. 第4の層が、Cdをさらに含む、請求項1記載の光起電力素子。
  6. 第1のn型CdTe層と;
    前記第1のn型CdTe層の上の第2のn型CdTe層と;
    前記第2のn型CdTeの上の第1のp型CdZnTe層と;
    前記第1のp型CdZnTe層の上の第2のp型ZnTeまたはCdZnTe層と;
    前記第1のn型CdTe層に隣接するかもしくはその下の、または前記第2のp型ZnTeもしくはCdZnTe層に隣接するかもしくはその上の、スーパーストレートと
    を含む、光起電力素子。
  7. 第1のn型CdTe層中のn型化学ドーパントの濃度が、第2のn型CdTe層中のn型化学ドーパントの濃度よりも高い、請求項6記載の光起電力素子。
  8. 第1のp型CdZnTe層中のp型化学ドーパントの濃度が、第2のp型ZnTeまたはCdZnTe層中のp型化学ドーパントの濃度よりも低い、請求項6記載の光起電力素子。
  9. 第1のp型CdZnTe層が、CdおよびZnについて組成傾斜されている、請求項6記載の光起電力素子。
  10. 第2のp型ZnTeまたはCdZnTe層が、窒素（N）またはヒ素（As）を含む、請求項6記載の光起電力素子。
  11. 第1のn型CdTe層が、インジウム（In）、ヨウ素（I）または塩素（Cl）を含む、請求項6記載の光起電力素子。
  12. 第2のn型CdTe層が、インジウム（In）、ヨウ素（I）または塩素（Cl）を含む、請求項6記載の光起電力素子。
  13. 第1のp型CdZnTe層が、窒素（N）またはヒ素（As）を含む、請求項6記載の光起電力素子。
  14. スーパーストレートが、基板である、請求項6記載の光起電力素子。
  15. TeおよびCdを含むn型層と;
    前記n型層に隣接するかまたはその上の真性CdTe層と;
    前記真性CdTe層に隣接するかまたはその上の、TeおよびZnを含むp型層と
    を含む、光起電力素子。
  16. p型層が、Cdをさらに含む、請求項15記載の光起電力素子。
  17. n型層に隣接するかまたはその下のスーパーストレートをさらに含む、請求項15記載の光起電力素子。
  18. p型層に隣接するかまたはその上のスーパーストレートをさらに含む、請求項15記載の光起電力素子。
  19. n型層に隣接するかもしくはその下の、または、p型層に隣接するかもしくはその上の、基板をさらに含む、請求項15記載の光起電力素子。
  20. p＋ ZnTe層を形成する段階;
    真性CdTe（i-CdTe）層を形成する段階;
    前記i-CdTe層を、Te、またはCd、またはCdおよびZn、またはCdおよびClの過圧下でアニーリングする段階;および
    n＋ CdTe層を形成する段階
    を含む、光起電力素子を形成するための方法。
  21. p＋ ZnTe層を形成する段階;
    p型CdZnTe層を形成し、かつCd、Zn、NまたはAsの一つまたは複数の過圧下でアニーリングする段階;
    n型CdTe層を形成し、かつCd、Zn、In、Cl、またはIの一つまたは複数の過圧下でアニーリングする段階;および
    n＋ CdTe層を形成する段階
    を含む、光起電力素子を形成するための方法。
  22. p型CdZnTe層を形成する段階に、CdZnTe層のCdおよびZnを傾斜させること（grading）が含まれる、請求項21記載の方法。
JP2012543323A 2009-12-10 2010-12-10 太陽光発電における使用のための高電力効率多結晶ＣｄＴｅ薄膜半導体光起電力電池構造 Expired - Fee Related JP5813654B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US28553109P 2009-12-10 2009-12-10
US61/285,531 2009-12-10
PCT/US2010/059969 WO2011072269A2 (en) 2009-12-10 2010-12-10 HIGH POWER EFFICIENCY POLYCRYSTALLINE CdTe THIN FILM SEMICONDUCTOR PHOTOVOLTAIC CELL STRUCTURES FOR USE IN SOLAR ELECTRICITY GENERATION

Publications (2)

Publication Number Publication Date
JP2013513953A true JP2013513953A (ja) 2013-04-22
JP5813654B2 JP5813654B2 (ja) 2015-11-17

Family

ID=44141563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012543323A Expired - Fee Related JP5813654B2 (ja) 2009-12-10 2010-12-10 太陽光発電における使用のための高電力効率多結晶ＣｄＴｅ薄膜半導体光起電力電池構造

Country Status (8)

Country Link
US (1) US20110139249A1 (ja)
EP (1) EP2481094A4 (ja)
JP (1) JP5813654B2 (ja)
CN (1) CN102714252A (ja)
BR (1) BR112012012383A2 (ja)
CA (1) CA2780175A1 (ja)
IN (1) IN2012DN03272A (ja)
WO (1) WO2011072269A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020508584A (ja) * 2017-02-27 2020-03-19 ファースト・ソーラー・インコーポレーテッド 第ｖ族ドープのための薄膜積層体、それを含む光起電力素子、および薄膜積層体を有する光起電力素子を形成する方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664524B2 (en) * 2008-07-17 2014-03-04 Uriel Solar, Inc. High power efficiency, large substrate, polycrystalline CdTe thin film semiconductor photovoltaic cell structures grown by molecular beam epitaxy at high deposition rate for use in solar electricity generation
US20120192923A1 (en) * 2011-02-01 2012-08-02 General Electric Company Photovoltaic device
WO2012177804A2 (en) * 2011-06-20 2012-12-27 Alliance For Sustainable Energy, Llc IMPROVED CdTe DEVICES AND METHOD OF MANUFACTURING SAME
EP2805356A2 (en) * 2012-01-17 2014-11-26 First Solar, Inc Photovoltaic device having an absorber multilayer and method of manufacturing the same
US9324898B2 (en) 2012-09-25 2016-04-26 Alliance For Sustainable Energy, Llc Varying cadmium telluride growth temperature during deposition to increase solar cell reliability
EP2939264A1 (en) * 2012-12-28 2015-11-04 First Solar, Inc Method and apparatus for forming a cadmium zinc telluride layer in a photovoltaic device
US20150207011A1 (en) * 2013-12-20 2015-07-23 Uriel Solar, Inc. Multi-junction photovoltaic cells and methods for forming the same
CN104064618A (zh) * 2014-05-16 2014-09-24 中国科学院电工研究所 一种p-i-n结构CdTe电池及其制备方法
CN104746143A (zh) * 2015-03-05 2015-07-01 中国电子科技集团公司第十一研究所 一种硅基碲化锌缓冲层分子束外延工艺方法
US9287439B1 (en) * 2015-04-16 2016-03-15 China Triumph International Engineering Co., Ltd. Method of conditioning the CdTe layer of CdTe thin-film solar cells
CN106206244A (zh) * 2015-04-29 2016-12-07 中国建材国际工程集团有限公司 对CdTe薄层太阳能电池的CdTe层进行调理的方法
CN106057931B (zh) * 2016-07-05 2023-07-07 安阳师范学院 一种大开路电压纳米异质结太阳能电池及制备方法
JP6689456B2 (ja) * 2016-10-12 2020-04-28 ファースト・ソーラー・インコーポレーテッド 透明トンネル接合を有する光起電力デバイス
CN108963003B (zh) * 2017-05-24 2020-06-09 清华大学 太阳能电池
CN108933172B (zh) * 2017-05-24 2020-05-15 清华大学 半导体元件
EP3903352B1 (en) 2018-12-27 2022-03-30 First Solar, Inc. Photovoltaic devices and methods of forming the same
CN114388656B (zh) * 2021-12-29 2024-04-26 中国建材国际工程集团有限公司 一种CdTe发电玻璃及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237907A (ja) * 1996-02-28 1997-09-09 Nippon Telegr & Teleph Corp <Ntt> 太陽光発電装置
WO2009117072A1 (en) * 2008-03-18 2009-09-24 Solexant Corp. Improved back contact in thin solar cells

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2929859A (en) * 1957-03-12 1960-03-22 Rca Corp Semiconductor devices
US4260427A (en) * 1979-06-18 1981-04-07 Ametek, Inc. CdTe Schottky barrier photovoltaic cell
EP0193830A3 (en) * 1980-04-10 1986-10-01 Massachusetts Institute Of Technology Solar cell device incorporating plural constituent solar cells
US4292092A (en) * 1980-06-02 1981-09-29 Rca Corporation Laser processing technique for fabricating series-connected and tandem junction series-connected solar cells into a solar battery
US4536607A (en) * 1984-03-01 1985-08-20 Wiesmann Harold J Photovoltaic tandem cell
US4680422A (en) * 1985-10-30 1987-07-14 The Boeing Company Two-terminal, thin film, tandem solar cells
US4706604A (en) * 1986-06-09 1987-11-17 Honeywell Inc. Wipe-off apparatus of liquid phase epitaxy of mercury cadmium telluride
US4977097A (en) * 1986-10-21 1990-12-11 Ametek, Inc. Method of making heterojunction P-I-N photovoltaic cell
US4710589A (en) * 1986-10-21 1987-12-01 Ametek, Inc. Heterojunction p-i-n photovoltaic cell
US4753684A (en) * 1986-10-31 1988-06-28 The Standard Oil Company Photovoltaic heterojunction structures
EP0369666B1 (en) * 1988-11-16 1995-06-14 Mitsubishi Denki Kabushiki Kaisha Solar cell
US5028561A (en) * 1989-06-15 1991-07-02 Hughes Aircraft Company Method of growing p-type group II-VI material
US4999694A (en) * 1989-08-18 1991-03-12 At&T Bell Laboratories Photodiode
US5248631A (en) * 1990-08-24 1993-09-28 Minnesota Mining And Manufacturing Company Doping of iib-via semiconductors during molecular beam epitaxy using neutral free radicals
US5393675A (en) * 1993-05-10 1995-02-28 The University Of Toledo Process for RF sputtering of cadmium telluride photovoltaic cell
US5477809A (en) * 1993-06-23 1995-12-26 Nec Corporation Method of growth of CdTe on silicon by molecular beam epitaxy
US5738731A (en) * 1993-11-19 1998-04-14 Mega Chips Corporation Photovoltaic device
JPH07147422A (ja) * 1993-11-26 1995-06-06 Sumitomo Metal Mining Co Ltd テルル化カドミウム太陽電池
JP3271225B2 (ja) * 1994-05-31 2002-04-02 ソニー株式会社 Ｉｉ−ｖｉ族化合物半導体の成長方法
JPH08107068A (ja) * 1994-10-03 1996-04-23 Nec Corp ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法
JPH0997803A (ja) * 1995-09-29 1997-04-08 Sony Corp カドミウムを含むｉｉ−ｖｉ族化合物半導体層およびその成長方法
JPH10303445A (ja) * 1997-04-28 1998-11-13 Matsushita Denchi Kogyo Kk ＣｄＴｅ膜の製造方法とそれを用いた太陽電池
US5898662A (en) * 1996-11-11 1999-04-27 Sony Corporation Semiconductor light emitting device, its manufacturing method and optical recording and/or reproducing apparatus
US5909632A (en) * 1997-09-25 1999-06-01 Midwest Research Institute Use of separate ZnTe interface layers to form OHMIC contacts to p-CdTe films
US6255708B1 (en) * 1997-10-10 2001-07-03 Rengarajan Sudharsanan Semiconductor P-I-N detector
JPH11204834A (ja) * 1997-11-14 1999-07-30 Sony Corp 半導体発光素子の製造方法
US6380480B1 (en) * 1999-05-18 2002-04-30 Nippon Sheet Glass Co., Ltd Photoelectric conversion device and substrate for photoelectric conversion device
US7442953B2 (en) * 1999-06-14 2008-10-28 Quantum Semiconductor Llc Wavelength selective photonics device
WO2000077861A1 (en) * 1999-06-14 2000-12-21 Augusto Carlos J R P Stacked wavelength-selective opto-electronic device
US6274804B1 (en) * 1999-07-28 2001-08-14 Angewandte Solarenergie - Ase Gmbh Thin-film solar module
US6852614B1 (en) * 2000-03-24 2005-02-08 University Of Maine Method of manufacturing semiconductor having group II-group VI compounds doped with nitrogen
JP3717372B2 (ja) * 2000-05-15 2005-11-16 シャープ株式会社 太陽電池モジュール
US6548751B2 (en) * 2000-12-12 2003-04-15 Solarflex Technologies, Inc. Thin film flexible solar cell
US6657194B2 (en) * 2001-04-13 2003-12-02 Epir Technologies, Inc. Multispectral monolithic infrared focal plane array detectors
JP4162447B2 (ja) * 2001-09-28 2008-10-08 三洋電機株式会社 光起電力素子及び光起電力装置
US6759312B2 (en) * 2001-10-16 2004-07-06 The Regents Of The University Of California Co-implantation of group VI elements and N for formation of non-alloyed ohmic contacts for n-type semiconductors
JP4074763B2 (ja) * 2002-01-22 2008-04-09 シャープ株式会社 太陽電池の製造方法
US7141863B1 (en) * 2002-11-27 2006-11-28 University Of Toledo Method of making diode structures
US6951819B2 (en) * 2002-12-05 2005-10-04 Blue Photonics, Inc. High efficiency, monolithic multijunction solar cells containing lattice-mismatched materials and methods of forming same
US20050072461A1 (en) * 2003-05-27 2005-04-07 Frank Kuchinski Pinhole porosity free insulating films on flexible metallic substrates for thin film applications
DE10326547A1 (de) * 2003-06-12 2005-01-05 Siemens Ag Tandemsolarzelle mit einer gemeinsamen organischen Elektrode
WO2005083799A1 (en) * 2004-02-24 2005-09-09 Bp Corporation North America Inc Process for manufacturing photovoltaic cells
US7518207B1 (en) * 2004-03-19 2009-04-14 The United States Of America As Represented By The Secretary Of The Navy Molecular beam epitaxy growth of ternary and quaternary metal chalcogenide films
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
US8115093B2 (en) * 2005-02-15 2012-02-14 General Electric Company Layer-to-layer interconnects for photoelectric devices and methods of fabricating the same
US20070277875A1 (en) * 2006-05-31 2007-12-06 Kishor Purushottam Gadkaree Thin film photovoltaic structure
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
US20080023059A1 (en) * 2006-07-25 2008-01-31 Basol Bulent M Tandem solar cell structures and methods of manufacturing same
MY165986A (en) * 2007-09-25 2018-05-21 First Solar Inc Photovoltaic devices including heterojunctions
US20090173373A1 (en) * 2008-01-07 2009-07-09 Wladyslaw Walukiewicz Group III-Nitride Solar Cell with Graded Compositions
CN101276854B (zh) * 2008-05-09 2010-06-09 上海太阳能电池研究与发展中心 碲锌镉薄膜太阳能电池
US8093094B2 (en) * 2008-06-12 2012-01-10 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Blocking contacts for N-type cadmium zinc telluride
US8664524B2 (en) * 2008-07-17 2014-03-04 Uriel Solar, Inc. High power efficiency, large substrate, polycrystalline CdTe thin film semiconductor photovoltaic cell structures grown by molecular beam epitaxy at high deposition rate for use in solar electricity generation
US8912428B2 (en) * 2008-10-22 2014-12-16 Epir Technologies, Inc. High efficiency multijunction II-VI photovoltaic solar cells

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09237907A (ja) * 1996-02-28 1997-09-09 Nippon Telegr & Teleph Corp <Ntt> 太陽光発電装置
WO2009117072A1 (en) * 2008-03-18 2009-09-24 Solexant Corp. Improved back contact in thin solar cells

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JPN6014017298; Ｄ．　Ｇｏｒｅｎ，　ｅｔ　ａｌ．: 'Ｓｉｎｇｌｅ　ｃｒｙｓｔａｌｌｉｎｅ　ＣｄＴｅ　ｓｏｌａｒ　ｃｅｌｌｓ　ｇｒｏｗｎ　ｂｙ　ＭＯＣＶＤ' Ｓｏｌａｒ　Ｅｎｅｒｇｙ　Ｍａｔｅｒｉａｌｓ　ａｎｄ　Ｓｏｌａｒ　Ｃｅｌｌｓ Ｖｏｌ．４４, 1996, ｐ．３４１-３５６ *
JPN6014017300; Ｐｅｔｅｒ　Ｖ．　Ｍｅｙｅｒｓ: 'Ｄｅｓｉｇｎ　ｏｆ　ａ　Ｔｈｉｎ　Ｆｉｌｍ　ＣｄＴｅ　Ｓｏｌａｒ　Ｃｅｌｌ' Ｓｏｌａｒ　Ｃｅｌｌｓ Ｖｏｌ．２３，　Ｎｏ．１-２, 1988, ｐ．５９-６７ *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020508584A (ja) * 2017-02-27 2020-03-19 ファースト・ソーラー・インコーポレーテッド 第ｖ族ドープのための薄膜積層体、それを含む光起電力素子、および薄膜積層体を有する光起電力素子を形成する方法

Also Published As

Publication number Publication date
JP5813654B2 (ja) 2015-11-17
EP2481094A2 (en) 2012-08-01
WO2011072269A3 (en) 2011-11-17
BR112012012383A2 (pt) 2019-09-24
CN102714252A (zh) 2012-10-03
IN2012DN03272A (ja) 2015-10-23
WO2011072269A2 (en) 2011-06-16
US20110139249A1 (en) 2011-06-16
EP2481094A4 (en) 2017-08-09
CA2780175A1 (en) 2011-06-16

Similar Documents

Publication Publication Date Title
JP5813654B2 (ja) 太陽光発電における使用のための高電力効率多結晶ＣｄＴｅ薄膜半導体光起電力電池構造
US8828783B2 (en) Polycrystalline CDTE thin film semiconductor photovoltaic cell structures for use in solar electricity generation
Mazzarella et al. Nanocrystalline n-type silicon oxide front contacts for silicon heterojunction solar cells: photocurrent enhancement on planar and textured substrates
KR101139443B1 (ko) 이종접합 태양전지와 그 제조방법
US20150207011A1 (en) Multi-junction photovoltaic cells and methods for forming the same
AU2017343630A1 (en) Photovoltaic device with transparent tunnel junction
US20090314337A1 (en) Photovoltaic devices
KR20100075951A (ko) 계면 층을 포함한 광기전 장치
US20130104985A1 (en) Photovoltaic device with mangenese and tellurium interlayer
US9559247B2 (en) Photovoltaic device containing an N-type dopant source
US8044477B1 (en) Photovoltaic device and method for making
WO2013158177A2 (en) Multi-crystalline ii-vi based multijunction solar cells
US20170243999A1 (en) Solar cell
Kirchartz et al. Introduction to Thin‐Film Photovoltaics
US20100059119A1 (en) Solar cell and method of manufacturing the same
Hussain et al. Zinc oxide and silicon based heterojunction solar cell model
US20100071745A1 (en) Photovoltaic device and method of manufacturing the same
KR20120127910A (ko) 이종접합 태양 전지 및 그 제조 방법
US20100147380A1 (en) Hybrid Photovoltaic Cell Using Amorphous Silicon Germanium Absorbers and Wide Bandgap Dopant Layers
US20120080306A1 (en) Photovoltaic device and method for making
Rizi Fabrication of Interdigitated Back Contact Cell Towards making Three Terminal Silicon Based Tandem Cell
Subramanian Characterization of cadmium zinc telluride solar cells by RF sputtering
Caselli Design and Fabrication of Monolithically-Integrated Laterally-Arrayed Multiple Band Gap Solar Cells using Composition-Graded Alloy Nanowires for Spectrum-Splitting Photovoltaic Systems
JP2012094628A (ja) 光電変換素子
KR20110003802A (ko) 탠덤형 박막 태양전지 및 그의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140428

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140724

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150508

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150916

R150 Certificate of patent or registration of utility model

Ref document number: 5813654

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees