JP2013247353A - 電子部品内蔵基板及びその製造方法 - Google Patents

電子部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP2013247353A
JP2013247353A JP2012122588A JP2012122588A JP2013247353A JP 2013247353 A JP2013247353 A JP 2013247353A JP 2012122588 A JP2012122588 A JP 2012122588A JP 2012122588 A JP2012122588 A JP 2012122588A JP 2013247353 A JP2013247353 A JP 2013247353A
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
core material
auxiliary insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012122588A
Other languages
English (en)
Other versions
JP6009228B2 (ja
JP2013247353A5 (ja
Inventor
Junji Sato
淳史 佐藤
Toshihiro Nomura
智弘 野村
Kazuhiro Oshima
一宏 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2012122588A priority Critical patent/JP6009228B2/ja
Priority to KR1020130060110A priority patent/KR102032171B1/ko
Priority to US13/904,447 priority patent/US9247646B2/en
Publication of JP2013247353A publication Critical patent/JP2013247353A/ja
Publication of JP2013247353A5 publication Critical patent/JP2013247353A5/ja
Application granted granted Critical
Publication of JP6009228B2 publication Critical patent/JP6009228B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子部品内蔵基板において、電子部品を信頼性よく搭載すること。
【解決手段】開口部１２ａを備えたコア材１２と、コア材１２の開口部１２ａに配置された電子部品２０と、コア材１２の一方の面に形成された第１補助絶縁層３０と、コア材１２の他方の面に形成され、電子部品２０の接続端子２２に到達する第１ビアホールＶＨを備えた第２補助絶縁層３２と、コア材１２の開口部１２ａの側面と電子部品２０との隙間に埋め込まれた充填樹脂部３０ｃと、第２補助絶縁層３２の上に形成され、第１ビアホールＶＨ１を介して電子部品２０の接続端子２２に接続される第１配線層４０とを含み、コア材１２は一方の面及び他方の面の全体にわたって第１補助絶縁層３０及び第２補助絶縁層３２と直接接触しており、コア材１２、第１補助絶縁層３０及び第２補助絶縁層３２により基板が形成される。
【選択図】図１０

Description

本発明は電子部品内蔵基板及びその製造方法に関する。
近年の電子機器の発達に伴い、電子機器に使用される電子部品装置の配線基板は、小型化及び高性能化などが要求されている。これに対応するため、配線基板内に電子部品が内蔵された電子部品内蔵基板が実用化されている。
そのような電子部品内蔵基板の一例では、コア基板の開口部に電子部品が配置され、コア基板の両面側にビルドアップ配線が形成される。
特開２００１−２１６７４０号公報
後述する予備的事項の欄で説明するように、電子部品内蔵基板を製造する際には、コア基板の開口部に仮付テープで仮接着された電子部品の周りの隙間を、樹脂フィルムを熱プレスして樹脂で埋め込む工程がある。このとき、コア基板の厚みは電子部品より厚く設定されていることから、埋め込む空間の体積が大きく、厚い樹脂フィルムを高い押圧力で熱プレスする必要がある。
このため、電子部品が仮付テープから剥がれてコア基板の開口部内で傾いた状態で樹脂封止されてしまうことがある。さらに、埋め込む空間の体積が大きいため、電子部品の周りの隙間を信頼性よく樹脂で埋め込むことは困難である。
電子部品内蔵基板及びその製造方法において、電子部品を信頼性よく搭載することを目的とする。
以下の開示の一観点によれば、開口部を備えたコア材と、前記コア材の開口部に配置された電子部品と、前記コア材の一方の面に形成された第１補助絶縁層と、前記コア材の他方の面に形成され、前記電子部品の接続端子に到達する第１ビアホールを備えた第２補助絶縁層と、前記コア材の開口部の側面と前記電子部品との隙間に埋め込まれた充填樹脂部と、前記第２補助絶縁層の上に形成され、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１配線層とを有し、前記コア材は前記一方の面及び他方の面の全体にわたって前記第１補助絶縁層及び前記第２補助絶縁層と直接接触しており、前記コア材、前記第１補助絶縁層及び前記第２補助絶縁層により基板が形成されている電子部品内蔵基板が提供される。
また、その開示の他の観点によれば、コア材に開口部を形成する工程と、前記開口部内に電子部品を搭載する工程と、前記コア材の一方の面に第１補助絶縁層を形成して、前記コア材の開口部の側面と前記電子部品との隙間に充填樹脂部を充填する工程と、前記コア材の他方の面に第２補助絶縁層を形成する工程と、前記第２補助絶縁層に、前記電子部品の接続端子に到達する第１ビアホールを形成する工程と、前記第２補助絶縁層の上に、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１配線層を形成する工程とを有し、前記コア材は前記一方の面及び他方の面の全体にわたって前記第１補助絶縁層及び前記第２補助絶縁層と直接接触しており、前記コア材、前記第１補助絶縁層及び前記第２補助絶縁層により基板が形成される電子部品内蔵基板の製造方法が提供される。
以下の開示によれば、電子部品内蔵基板の一つの好適な態様では、コア材の厚みを電子部品の厚みに対応させている。このため、コア材の開口部に配置された電子部品の周りの隙間を、樹脂フィルムを熱プレスして埋め込む際に、埋め込む空間の体積を小さくすることができる。
これにより、薄い樹脂フィルムを低い押圧力で熱プレスすることで、電子部品の周りを隙間なく樹脂で埋め込むことができる。また、樹脂フィルムを熱プレスする際の押圧力を低く設定できるので、電子部品が傾くことが防止される。
そして、コア材の厚みの不足分を両面側の第１、第２補助絶縁層によって補うことにより、所望の厚みのコア基板を得ることができる。
また、電子部品の接続端子は、第２補助絶縁層のビアホールを介して厚みの厚い第１配線層によってかさ上げされている。
このため、銅箔及びプリプレグから形成される層間絶縁層を高出力のレーザで加工して第１配線層の上にビアホールを形成する場合であっても、かさ上げされた第１配線層がレーザ加工時のストッパ層として機能し、電子部品の接続続端子に損傷が生じるおそれがない。
図１（ａ）〜（ｄ）は予備的事項に係る電子部品内蔵基板の製造方法を示す断面図（その１）である。 図２（ａ）〜（ｃ）は予備的事項に係る電子部品内蔵基板の製造方法を示す断面図（その２）である。 図３（ａ）〜（ｃ）は予備的事項に係る電子部品内蔵基板の製造方法を示す断面図（その３）である。 図４（ａ）及び（ｂ）は予備的事項に係る電子部品内蔵基板の製造方法の問題点を説明するための断面図である。 図５（ａ）〜（ｅ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その１）である。 図６（ａ）〜（ｄ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その２）である。 図７（ａ）〜（ｃ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その３）である。 図８（ａ）〜（ｃ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その４）である。 図９（ａ）〜（ｃ）は実施形態の電子部品内蔵基板の製造方法を示す断面図（その５）である。 図１０は実施形態の電子部品内蔵基板を示す断面図である。 図１１は実施形態の別の電子部品内蔵基板を示す断面図である。 図１２は図１１の電子部品内蔵基板に半導体チップが実装された様子を示す断面である。
以下、実施の形態について、添付の図面を参照して説明する。
実施形態を説明する前に、基礎となる予備的事項について説明する。予備的事項に係る電子部品内蔵基板の製造方法では、図１（ａ）に示すように、まず、両面側に第１配線層２００がそれぞれ形成されたコア基板１００を用意する。コア基板１００はガラスエポキシ樹脂などの絶縁材料から形成され、その厚みは０．６ｍｍである。
次いで、図１（ｂ）に示すように、ルータなどによってコア基板１００を厚み方向に貫通加工することにより、開口部１２０を形成する。
続いて、図１（ｃ）に示すように、粘着性を有する仮付テープ３００をコア基板１００の上面に貼り付ける。さらに、図１（ｄ）に示すように、コア基板１００の開口部１２０内の仮付テープ３００にチップキャパシタ４００を仮接着して搭載する。
チップキャパシタ４００は、横方向の両端側に一対の接続端子４２０を備えている。チップキャパシタ４００の厚みは０．５ｍｍであり、コア基板１００の厚み：０．６ｍｍに比べて薄く設定されている。
次いで、図２（ａ）に示すように、プリプレグ５００ａの一方の面に銅箔５００ｂが接着された銅箔付プリプレグＣＰを用意する。プリプレグ５００ａは、ガラス繊維などの繊維補強材にエポキシ樹脂などを含浸させた中間素材である。
そして、図２（ａ）及び（ｂ）に示すように、銅箔付プリプレグＣＰのプリプレグ５００ａの面をコア基板１００の下面に積層し、加熱処理しながら金型でプレス成形する。
これにより、コア基板１００の開口部１２０にプリプレグ５００ａの樹脂が溶融して充填され、硬化することにより、チップキャパシタ４００が配置された開口部１２０がプリプレグ５００ａから形成される第１絶縁層５００によって封止される。同時に、コア基板１００の下面に第１絶縁層５００が形成される。第１絶縁層５００は、その下面側に銅箔５００ｂが接着した状態で形成される。
その後に、図２（ｃ）に示すように、図２（ｂ）の構造体から仮付テープ３００を除去する。
続いて、図３（ａ）に示すように、図２（ａ）及び（ｂ）の工程と同様な方法で、銅箔付プリプレグＣＰのプリプレグ５００ａの面をコア基板１００の上面に積層し、加熱処理しながら金型でプレス成形する。これにより、コア基板１００の上面に第２絶縁層５２０及び銅箔５２０ｂが形成され、チップキャパシタ４００の上面が第２絶縁層５２０で被覆される。
次いで、図３（ｂ）に示すように、コア基板１００の上面側において、銅箔５２０ｂ及び第２絶縁層５２０をレーザで加工することにより、チップキャパシタ４００の接続端子４２０に到達するビアホールＶＨを形成する。
また同様に、コア基板１００の下面側において、銅箔５００ｂ及び第１絶縁層５００をレーザで加工することにより、コア基板１００の下面側の第１配線層２００に到達するビアホールＶＨを形成する。
さらに、図３（ｃ）に示すように、コア基板１００の上面側において、ビアホールＶＨを介してチップキャパシタ４００の接続端子４２０に接続される第２配線層２２０を第２絶縁層５２０の上に形成する。第２配線層２２０は銅箔５２０ｂを含んで形成される。
また同様に、コア基板１００の下面側において、ビアホールＶＨを介してコア基板１００の下面側の第１配線層２００に接続される第２配線層２２０を第１絶縁層５００の上に形成する。
以上により、コア基板１００の両面側に２層の多層配線が形成され、同様な工程を繰り返すことにより、所要の多層配線を備えた電子部品内蔵基板を製造することができる。
次に、前述した予備的事項に係る電子部品内蔵基板の製造方法の問題点について説明する。第１に、前述した図２（ａ）及び（ｂ）の工程において、伝送経路のインピーダンス整合などの要求から、コア基板１００の厚みは調整されており、チップキャパシタ４００の厚みより厚くなっている。このため、コア基板１００の開口部１２０を銅箔付プリプレグＣＰで埋め込む際に、埋め込む空間の体積が大きく、樹脂の充填量を多く必要とする。
従って、図４（ａ）に示すように、厚いプリプレグ５００ａを有する銅箔付プリプレグＣＰを使用し、高い押圧力で熱プレスして成形する必要がある。このため、チップキャパシタ４００が仮付テープ３００から剥がれてしまい、コア基板１００の開口部１２０内で傾いた状態で第１絶縁層５００で封止されてしまうことがある。
さらには、埋め込む空間の体積が大きいため、厚いプリプレグ５００ａを有する銅箔付プリプレグＣＰなどを使用するとしても、１回の熱プレスでチップキャパシタ４００の周りを隙間なく樹脂で埋め込むことは困難であり、十分な信頼性が得られない場合が多い。
第２に、前述した図３（ｂ）のビアホールＶＨを形成する工程では、銅箔５２０ｂ及びプリプレグから形成された繊維補強材を含む第２絶縁層５２０をレーザで加工する必要があり、銅ダイレクトレーザ加工となる。このため、レーザ加工の条件として、銅箔５２０ｂ及繊維補強材を含む第２絶縁層５２０を加工できる高出力の条件に設定される。
しかし、図４（ｂ）に示すように、チップキャパシタ４００の接続端子４２０は、厚みが５μｍ程度の薄膜の銅電極から形成される。このため、レーザ加工でビアホールＶＨを形成する際にチップキャパシタ４００の接続端子４２０が極端に薄くなったり、ひいては消失したりする。
さらには、後に、チップキャパシタ４００の接続端子４２０に接続される配線層をめっき法に基づいて形成する際に、ビアホールＶＨ内の接続端子４２０がめっきの前処理のライトエッチングによって膜減りしてしまう。
このように、チップキャパシタ４００の接続端子４２０をビアホールＶＨ内に十分に残すことは困難であり、チップキャパシタ４００と第２配線層２２０との電気的な接続の信頼性が十分に得られない課題がある。
以下に説明する実施形態では、前述した不具合を解消することができる。
（実施の形態）
図５〜図９は実施形態の電子部品内蔵基板の製造方法を示す断面図、図１０は実施形態の電子部品内蔵基板を示す断面図である。
実施形態の電子部品内蔵基板の製造方法では、図５（ａ）に示すように、まず、コア材１２の両面側に銅箔１４がそれぞれ積層された銅張積層板１６を用意する。
次いで、図５（ｂ）に示すように、銅張積層板１６の両面側の銅箔１４をウェットエッチングによって除去することにより、単層のコア材１２を得る。本実施形態の例では、コア材１２の厚みは０．５ｍｍであり、後述するチップキャパシタの厚みに対応させている。
コア材１２は、例えば、ガラスエポキシ樹脂などの絶縁材料から形成される。あるいは、コア材１２として、セラミックス板又は銅板などの金属板を使用してもよい。
図５（ａ）及び（ｂ）の例では、銅張積層板１６を出発材料とし、銅張積層板１６から銅箔１４を除去することでコア材１２を得ているが、銅箔が積層されていないガラスエポキシ樹脂基板をコア材１２として使用してもよい。本実施形態では、コア材１２の下面を一方の面とし、上面を他方の面とする。
続いて、図５（ｃ）に示すように、ルータ又は金型プレス機によってコア材１２を厚み方向に貫通加工することにより、開口部１２ａを形成する。開口部１２ａはキャビティとも呼ばれる。コア材１２として金属板を使用する場合は、必要に応じて樹脂の電着などによって開口部を含む金属板の両面に絶縁層を形成する。
コア材１２の開口部１２ａは、平面視して例えば四角形状で形成され、搭載される電子部品より一回り大きな寸法で形成される。多面取り用の大型のコア材１２を使用する場合は、複数で画定された製品領域に開口部１２ａがそれぞれ形成される。
その後に、図５（ｄ）に示すように、コア材１２の上面（他方の面）に、粘着性を有する仮付テープ１８を貼り付ける。仮付テープ１８の一例としては、ＰＥＴフィルムの表面に絶縁層を設けた樹脂フィルムが使用される。さらに、図５（ｅ）に示すように、コア材１２の開口部１２ａ内の仮付テープ１８にチップキャパシタ２０を仮接着して搭載する。
チップキャパシタ２０は、横方向の両端側に一対の接続端子２２を備えており、一対の接続端子２２がコア材１２の表面と平行な方向に配置される。チップキャパシタ２０の接続端子２２は両側側面から上下面の端部まで延在して形成されている。チップキャパシタ２０の全体の厚みは０．６ｍｍであり、コア材１２の厚みとほぼ同一に設定される。
このように、コア材１２はチップキャパシタ２０の全体の厚みに対応する厚みに設定される。コア材１２の厚みは、好適には、チップキャパシタ２０（電子部品）の厚みから±２０％以内に設定され、さらに好適には、チップキャパシタ２０の厚みから±１０％以内に設定される。チップキャパシタ２０の全体の厚みが０．５ｍｍの場合は、コア材１２の厚みは０．５ｍｍ±５０μｍに設定される。
チップキャパシタ２０の一例としては、直方体からなるキャパシタ本体の長手方向の両端に電極が設けられたセラミックチップキャパシタがある。
電子部品として、チップキャパシタ２０を例示するが、半導体チップ、抵抗素子、インダクタ素子などの接続端子を備えた各種の電子部品を使用することができる。
次いで、図６（ａ）に示すように、半硬化状態（Ｂステージ）の樹脂フィルム３０ｘを用意し、熱プレス機能を備えた真空ラミネーターによってコア材１２の下面（一方の面）に樹脂フィルム３０ｘを積層する。樹脂フィルム３０ｘとして、エポキシ樹脂又はポリイミド樹脂などが使用される。
さらに、ＰＥＴフィルムなどの保護フィルム（不図示）を介して１５０℃〜１９０℃の温度で熱プレスすることにより樹脂フィルム３０ｘを硬化させた後に、保護フィルムを除去する。保護フィルムは、熱プレス時に真空ラミネーターに樹脂フィルム３０ｘが付着することを防止するために設けられる。
これにより、図６（ｂ）に示すように、コア材１２の下面に第１内側補助絶縁層３０ａが形成される。本実施形態の例では、第１内側補助絶縁層３０ａの厚みは２５μｍに設定される、このとき、コア材１２の開口部１２ａの側面とチップキャパシタ２０との隙間が第１内側補助絶縁層３０ａの充填樹脂部３０ｃで埋め込まれ、チップキャパシタ２０が第１内側補助絶縁層３０ａによって封止された状態となる。
本実施形態では、コア材１２の厚みとチップキャパシタ２０の厚みとがほぼ同一に設定されている。このため、コア材１２の開口部１２ａ内のチップキャパシタ２０を樹脂封止する際に、樹脂を埋め込む空間の体積が小さい構造となるので、樹脂の充填量を少なくすることができる。
従って、薄い樹脂フィルム３０ｘを低い押圧力で熱プレスすることによって、チップキャパシタ２０の周りを隙間なく樹脂で埋め込むことができる。
これにより、チップキャパシタ２０にかかる圧力も小さくなるので、チップキャパシタ２０が仮付テープ１８から剥がれて傾くことが防止される。さらには、樹脂フィルム３０ｘをラミネートする工程の処理時間を短縮することができる。
なお、本実施形態の例では、コア材１２の上面に仮付テープ１８を貼り付け、コア材１２の下面に第１内側補助絶縁層３０ａを形成しているが、これらを逆に配置してもよい。つまり、コア材１２の上下面のいずれかの一方の面に仮付テープ１８を貼り付け、コア材１２の反対側の他方の面に第１内側補助絶縁層３０ａを形成すればよい。
その後に、図６（ｃ）に示すように、図６（ｂ）の構造体から仮付テープ１８を除去して、コア材１２及びチップキャパシタ２０の上面を露出させる。
続いて、図６（ｄ）に示すように、上記した図６（ａ）及び（ｂ）と同様な方法により、コア材１２の上面に第２補助絶縁層３２を形成してチップキャパシタ２０の上面を封止する。このとき同時に、コア材１２の下面側の第１内側補助絶縁層３０ａの上に第１外側補助絶縁層３０ｂを形成する。
第１内側補助絶縁層３０ａ及び第１外側補助絶縁層３０ｂにより第１補助絶縁層３０が形成される。本実施形態の例では、第２補助絶縁層３２の厚みは５０μｍに設定され、第１外側補助絶縁層３０ｂの厚みは２５μｍに設定される。
ここで、第１内側補助絶縁層３０ａの上に第１外側補助絶縁層３０ｂをさらに形成する理由について説明する。第１外側補助絶縁層３０ｂを形成しない場合は、第２補助絶縁層３２を形成する際に、第１内側補助絶縁層３０ａの下面がさらに加熱処理されるため、第１内側補助絶縁層３０ａの下面の表面粗さが第２補助絶縁層３２の上面の表面粗さより大きくなってしまう。
後述するように、第１補助絶縁層３０及び第２補助絶縁層３２の上にはめっき法に基づいて配線層が形成される。このとき、第１補助絶縁層３０及び第２補助絶縁層３２の表面粗さは配線層の密着性及びパターン精度に影響を与える。このため、第１補助絶縁層３０及び第２補助絶縁層３２の表面粗さは、所望の値で同一に設定されることが好ましいからである。
このようにして、コア材１２の下面に第１内側補助絶縁層３０ａ及び第１外側補助絶縁層３０ｂから形成される第１補助絶縁層３０が得られ、コア材１２の上面に第２補助絶縁層３２が得られる。
コア材１２はその下面全体にわたって第１補助絶縁層３０と直接接触している。また同様に、コア材１２はその上面全体にわたって第２補助絶縁層３２と直接接触している。このようにして、コア材１２、第１補助絶縁層３０及び第２補助絶縁層３２からコア基板１０が形成される。
配線基板では、伝送経路のインピーダンス整合などの要求から、コア基板の誘電率や厚みが最適値に調整される。本実施形態では、コア材１２の開口部１２ａに配置されたチップキャパシタ２０を樹脂で信頼性よく容易に埋め込むために、コア材１２の厚みをチップキャパシタ２０の厚みとほぼ同一に設定している。
しかし、コア材１２の厚みはインピーダンス整合のための設計値より薄くなるため、コア材１２の両面に第１補助絶縁層３０及び第２補助絶縁層３２を形成することにより、設計スペックの厚みのコア基板１０を得ている。本実施形態の例では、コア基板１０の厚みは合計で０．６ｍｍとなっており、チップキャパシタ２０の厚み：０．５ｍｍより厚くすることができる。
このように、第１補助絶縁層３０及び第２補助絶縁層３２は、コア材１２に積層されて所望の厚みのコア基板１０を得るために形成される。このため、コア材１２と第１補助絶縁層３０及び第２補助絶縁層３２との各界面には配線層は介在しておらず、コア材１２は上下面の全体にわたって第１補助絶縁層３０及び第２補助絶縁層３２と直接接触した構造となる。
コア材１２と第１補助絶縁層３０及び第２補助絶縁層３２とによりコア基板１０が形成されるので、それらは同一の誘電率の絶縁材料から形成されることが好ましい。
なお、前述した形態では、コア材１２の両面側の第１、第２補助絶縁層３０，３２の表面粗さを同一に設定するために、コア材１２の下面に第１内側補助絶縁層３０ａ及び第１外側補助絶縁層３０ｂを積層している。
この形態の他に、コア材１２の両面側の第１、第２補助絶縁層の表面粗さが異なっても問題ない場合は、第１外側補助絶縁層３０ｂを形成する必要はない。また、第１外側補助絶縁層３０ｂの形成の有無に係らず、コア材１２の両面側の第１、第２補助絶縁層３０，３２の厚みは、所望の厚みのコア基板１０を得るために任意に設定することができる。
次いで、図７（ａ）に示すように、コア材１２の上面側において、第２補助絶縁層３２をレーザで加工することにより、チップキャパシタ２０の接続端子２２に到達する第１ビアホールＶＨ１を形成する。
このとき、樹脂から形成された第２補助絶縁層３２のみをレーザで加工するので、レーザ加工の条件として、チップキャパシタ２０の接続端子２２をほとんど加工しない低出力の条件に設定することができる。
従って、チップキャパシタ２０の接続端子２２が厚み：５μｍ程度の薄膜の銅電極から形成される場合であっても、レーザ加工によって接続端子２２が極端に薄くなったり、消失したりすることはない。また、第２補助絶縁層３２は、厚みをかなり薄く設定できるという観点からも、レーザ加工時のチップキャパシタ２０の接続端子２２の損傷を防止できる。
その後に、過マンガン酸法などのデスミア処理によって、第１ビアホールＶＨ１内の樹脂スミアを除去してクリーニングする。
続いて、図７（ｂ）に示すように、コア材１２の上面側において、第１ビアホールＶＨ１を介してチップキャパシタ２０の接続端子２２に接続される第１配線層４０を形成する。また、コア材１２の下面側の第１補助絶縁層３０の上に第１配線層４０を形成する。第１配線層４０の厚みは１０μｍ〜５０μｍであり、チップキャパシタ２０の接続端子２２の厚み：５μｍよりかなり厚く設定される。
第１配線層４０は、例えば、サブトラクティブ法によって形成される。詳しく説明すると、コア材１２の上面側では、まず、第１ビアホールＶＨ１内及び第２補助絶縁層３２の上に無電解めっきによって銅などのシード層（不図示）を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより、シード層の上に銅などの金属めっき層（不図示）を形成する。
さらに、フォトリソグラフィ及びエッチングにより、金属めっき層及びシード層をパターニングして第１配線層４０を得る。サブトラクティブ法の他に、セミアディティブ法などの各種の配線形成方法を採用することができる。コア材１２の下面側にも同様な方法で第１配線層４０が形成される。
次いで、図７（ｃ）に示すように、プリプレグ５０ａの一方の面に銅箔５０ｂが接着された銅箔付プリプレグＣＰを用意する。プリプレグ５０ａは、ガラス繊維、アラミド繊維、炭素繊維などの織布又は不織布の繊維補強材に熱硬化性樹脂、例えばエポキシ樹脂を含浸させ、加熱乾燥することによって半硬化状態（Ｂステージ）にしたものである。金属箔として銅箔５０ｂを例示するが、各種の金属箔が接着された繊維補強材含有樹脂を使用することができる。
そして、図７（ｂ）の構造体の両面に、銅箔付プリプレグＣＰのプリプレグ５０ａの面をそれぞれ配置し、１９０℃〜２２０℃の温度で加熱処理しながら金型でプレス成形する。
銅箔付プリプレグＣＰの銅箔５０ｂは、プリプレグ５０ａを加熱して溶融させる際に、金型への樹脂の付着を防止すると共に、後に配線層の一部として利用される。
これにより、図８（ａ）に示すように、コア材１２の下面側の第１補助絶縁層３０及び第１配線層４０の上に、プリプレグ５０ａから形成された第１層間絶縁層５０が得られる。また同様に、コア材１２の上面側の第２補助絶縁層３２及び第１配線層４０の上に、プリプレグ５０ａから形成された第１層間絶縁層５０が得られる。
コア材１２の両面側の第１層間絶層層５０は、その外面に銅箔５０ｂが接着された状態でそれぞれ形成される。
例えば、第１層間絶縁層５０の厚みは５０μｍ〜１００μｍであり、銅箔５０ｂの厚みは１０μｍ〜３５μｍである。
図７（ｃ）及び図８（ａ）の例では、銅箔付プリプレグＣＰを積層して第１層間絶層層５０を得ている。この他に、分離された別体のプリプレグ及び銅箔をコア材１２の両面側に順に積層し、加熱及び加圧して第１層間絶縁層５０を得てもよい。
次いで、図８（ｂ）に示すように、コア材１２の上面側において、銅箔５０ｂ及び第１層間絶縁層５０をレーザで加工することにより、第１配線層４０に到達する第２ビアホールＶＨ２を形成する。
このとき、銅ダイレクトレーザ加工となり、レーザ加工の条件として、銅箔５０ｂ及びプリプレグ５０ａから形成された第１層間絶縁層５０を加工できる高出力の条件に設定される。このため、第２ビアホールＶＨ２をレーザ加工で形成する際に、第１配線層４０がレーザによって多少削られるが、第１配線層４０は十分な厚みを有するため、第１配線層４０が極端に薄くなったり、消失したりすることはない。
このように、チップキャパシタ２０の接続端子２２の上に第１ビアホールＶＨ１を介して第１配線層４０がかさ上げされて配置されている。これにより、第１配線層４０が第２ビアホールＶＨ２を形成する際の高出力のレーザ加工のストッパ層として機能し、チップキャパシタ２０の接続端子２２を保護することができる。
なお、本実施形態では、第１層間絶縁層５０を銅箔付プリプレグＣＰから形成したが、エポキシ樹脂などの樹脂フィルムから第１層間絶縁層５０を形成してもよい。この場合、厚い樹脂フィルムをラミネートするとしても、第１配線層４０がレーザ加工のストップ層となるため、厚い層間絶縁層を有するビア接続構造を信頼性よく形成することができる。
続いて、図８（ｃ）に示すように、図８（ｂ）の構造体の最上の銅箔５０ｂから最下の銅箔５０ｂまで、ドリル又はレーザによって貫通加工することによりスルーホールＴＨを形成する。このとき、スルーホールＴＨの側面に第１配線層４０の断面が露出した状態となる。
その後に、過マンガン酸法などのデスミア処理によって、第２ビアホールＶＨ２内及びスルーホールＴＨ内の樹脂スミアを除去してクリーニングする。
次いで、図８（ｃ）の構造体の両面側、及びスルーホールＴＨの内面に、無電解めっきによって銅などのシード層を形成する。その後に、シード層をめっき給電経路に利用する電解めっきにより銅などの金属層を形成する。
これにより、図９（ａ）に示すように、図８（ｃ）の構造体の両面側、及びスルーホールＴＨの内面に第１金属めっき層４２ａが得られる。このとき、スルーホールＴＨの側面に配置された第１配線層４０に第１金属めっき層４２ａが電気的に接続された状態となる。
さらに、図９（ｂ）に示すように、コア材１２の両面側において、スルーホールＴＨ内の残りの孔に樹脂体Ｒを充填した後に、スルーホールＴＨからはみ出した余分な樹脂を研磨する。
これにより、コア材１２の両面側において、スルーホールＴＨ内の樹脂体Ｒの外面と第１金属めっき層４２ａの外面とが同一面となって平坦化される。その後に、デスミア処理によって、両面側の第１金属めっき層４２ａの表面をクリーニングする。
続いて、図９（ｃ）に示すように、前述した図９（ａ）の工程と同様な方法により、図９（ｂ）の構造体の両面側の第１金属めっき層４２ａの上に、第２金属めっき層４２ｂを形成する。さらに、コア材１２の両面側において、フォトリソグラフィ及びエッチングにより、第２金属めっき層４２ｂ、第１金属めっき層４２ａ及び銅箔５０ｂをパターニングする。
これにより、図１０に示すように、コア材１２の両面側において、第１層間絶縁層５０の上に第２配線層４２がそれぞれ形成される。第２配線層４２は、下から順に、銅箔５０ｂ、第１金属めっき層４２ａ及び第２金属めっき層４２ｂが配置されて形成される。
コア材１２の上面側では、第２配線層４２は第２ビアホールＶＨ２を介して第１配線層４０に接続される。両面側の第２配線層４２は、スルーホールＴＨの側面に延在する第１金属めっき層４２ａを介して相互接続される。以上により、本実施形態の電子部品内蔵基板１が得られる。
なお、多面取り用の大型のコア材１２を使用する場合は、各製品領域から個々の電子部品内蔵基板１が得られるように分割される。
また、本実施形態の例では、コア材１２の両面側に２層の多層配線をそれぞれ形成しているが、配線層の積層数は任意に設定することができる。また、コア材１２の両面側において、最上層及び最下層として、配線層の接続部上に開口部が設けられたソルダレジストを形成してもよい。
図１０に示すように、実施形態の電子部品内蔵基板１では、厚み方向の中央部にコア材１２が配置されており、コア材１２はその厚み方向に貫通する開口部１２ａを備えている。コア材１２の開口部１２ａにチップキャパシタ２０が配置されている。チップキャパシタ２０は横方向の両端側に接続端子２２を備えている。コア材１２の厚みはチップキャパシタ２０の全体の厚みに対応している。
コア材１２の下面（一方の面）には、第１内側補助絶縁層３０ａが形成されており、コア材１２の開口部１２ａの側面とチップキャパシタ２０との隙間が充填樹脂部３０ｃで埋め込まれている。第１内側補助絶縁層３０ａの下には第１外側補助絶縁層３０ｂが積層されており、第１内側補助絶縁層３０ａ及び第１外側補助絶縁層３０ｂによって第１補助絶縁層３０が形成される。
このように、コア材１２の下面側の第１補助絶縁層３０は、複数の樹脂層が積層されて形成され、コア材１２に接触する第１内側補助絶縁層３０ａがコア材１２の開口部１２ａに充填されて、充填樹脂部３０ｃが形成される。また、コア材１２の上面（他方の面）には第２補助絶縁層３２が形成されている。
コア材１２は、その一方の面及び他方の面の全体にわたって第１補助絶縁層３０及び第２補助絶縁層３２と直接接触しており、それらの界面に配線層は介在していない。これにより、コア材１２、第１補助絶縁層３０及び第２補助絶縁層３２によってコア基板１０が形成されている。
コア材１２の上面側において、第２補助絶縁層３２にはチップキャパシタ２０の接続端子２２に到達する第１ビアホールＶＨ１が形成されている。第２補助絶縁層３２の上には、第１ビアホールＶＨ１を介してチップキャパシタ２０の接続端子２２に接続される第１配線層４０が形成されている。さらに、コア材１２の下面側の第１補助絶縁層３０の上に第１配線層４０が形成されている。
また、コア材１２の上面側において、第２補助絶縁層３２及び第１配線層４０の上に第１層間絶縁層５０が形成されており、第１層間絶縁層５０の中央部には第１配線層４０に到達する第２ビアホールＶＨ２が形成されている。上面側の第１層間絶縁層５０の上には第２ビアホールＶＨ２を介して第１配線層４０に接続される第２配線層４２が形成されている。
コア材１２の上面側の第１配線層４０は、第２ビアホールＶＨ２を形成する工程で高出力のレーザ加工を行う際のストッパ層として機能し、チップキャパシタ２０の接続端子２２がそのレーザ加工から保護される。このため、第１配線層４０の厚みはチップキャパシタ２０の接続端子２２の厚みより厚く設定される。
コア材１２の両面側の第１層間絶縁層５０は、銅箔付プリプレグＣＰを熱プレスすることによりそれぞれ形成される。このため、第２配線層４２は銅箔５０ｂ（金属箔）を含み、銅箔５０ｂの上に第１金属めっき層４２ａ及び第２金属めっき層４２ｂが積層されて形成される。
また、コア材１２の下面側において、第１補助絶縁層３０及び第１配線層４０の上に第１層間絶縁層５０が形成されている。
さらに、電子部品内蔵基板１の両端部には、上面側の第１層間絶縁層５０から下面側の第１層間絶縁層５０まで貫通して形成されたスルーホールＴＨが設けられている。両面側の第１層間絶縁層５０上において、スルーホールＴＨの上に配置された第２配線層４２は、スルーホールＴＨの側面に延在する第１金属めっき層４２ａを介して相互接続されている。また、両面側の第２配線層４２は、スルーホールＴＨの側面の第１金属めっき層４２ａを介して第１配線層４０に接続されている。
前述したように、本実施形態の電子部品内蔵基板の製造方法では、コア材１２の厚みをチップキャパシタ２０の厚みに対応させている。これにより、コア材１２の開口部１２ａに配置されたチップキャパシタ２０の周りの隙間を、樹脂フィルム３０ｘを熱プレスして埋め込む際に、埋め込む空間の体積を小さくすることができる。
これにより、樹脂フィルム３０ｘを低い押圧力で熱プレスすることによって、チップキャパシタ２０の周辺を隙間なく樹脂で信頼性よく埋め込むことができる。従って、チップキャパシタ２０にかかる圧力も小さくなるため、チップキャパシタ２０が仮付フィルム１８から剥がれて傾くことが防止される。
そして、コア材１２の厚みの不足分を第１補助絶縁層３０及び第２補助絶縁層３２によって補って調整することにより、所望の厚みのコア基板１０を得ることができる。これによって、伝送経路のインピーダンス整合などの設計スペックを満足させることができる。
また、チップキャパシタ２０の接続端子２２は、第２補助絶縁層３２の第２ビアホールＶＨ２を介して厚みの厚い第１配線層４０によってかさ上げされている。そして、第１配線層４０の上に銅箔付プリプレグＣＰが積層されて、銅箔５０ｂが接着された第１層間絶縁層５０が形成される。
このため、銅箔５０ｂ及びプリプレグ５０ａから形成される第１層間絶縁層５０を高出力のレーザで加工して第２ビアホールＶＨ２を形成する際に、厚みの厚い第１配線層４０がレーザ加工にストッパ層として機能する。
これにより、チップキャパシタ２０の接続端子２２は第１配線層４０によって保護されるため、レーザ加工で損傷が生じるおそれがない。このため、チップキャパシタ２０の接続端子２２は、第１、第２配線層４０，４２と信頼性よく電気的に接続される。
以上のように、本実施形態では、設計スペックの所望の特性を有する電子部品内蔵基板を歩留りよく製造できると共に、電子部品内蔵基板の信頼性を向上させることができる。
図１１には、最上の配線層に半導体チップが接続される場合に好適に使用される電子部品内蔵基板２が示されている。図１１の電子部品内蔵基板２では、図１０の電子部品内蔵基板１の両面側に第２層間絶縁層５２がそれぞれ形成されている。
第２層間絶縁層５２はエポキシ樹脂やポリイミド樹脂などの樹脂フィルムが積層されて形成される。両面側の第２層間絶縁層５２には、第２配線層４２に到達する第３ビアホールＶＨ３が形成されている。第３ビアホールＶＨ３は、第２層間絶縁層５２がレーザによって加工されて形成される。
さらに、コア材１２の両面側の第２層間絶縁層５２の上に、第３ビアホールＶＨ３を介して第２配線層４２に接続される第３配線層４４がそれぞれ形成されている。第３配線層４４はセミアディティブ法などで形成される。
また、コア材１２の両面側の第２層間絶縁層５２の上に、第３配線層４４のパッド部上に開口部５４ａが設けられたソルダレジスト５４がそれぞれ形成されている。必要に応じて、両面側の第３配線層４４のパッド部にニッケル／金めっき層などのコンタクト層（不図示）が形成される。配線層の積層数は任意に設定することができる。
そして、図１２に示すように、図１１の電子部品内蔵基板２の上面側の第３配線層４４のパッド部に半導体チップ６０のバンプ電極６２がフリップチップ接続される。さらに、半導体チップ６０の下側の隙間にアンダーフィル樹脂６４が充填される。
１，２…電子部品内蔵基板、１０…コア基板、１２…コア材、１２ａ，５４ａ…開口部、１４，５０ｂ…銅箔、１６…銅張積層板、１８…仮付テープ、２０…チップキャパシタ、２２…接続端子、３０…第１補助絶縁層、３０ａ…第１内側補助絶縁層、３０ｂ…第１外側補助絶縁層、３０ｃ…充填樹脂部、３０ｘ…樹脂フィルム、３２…第２補助絶縁層、４０…第１配線層、４２…第２配線層、４２ａ…第１金属めっき層、４２ｂ…第２金属めっき層、４４…第３配線層、５０…第１層間絶縁層、５０ａ…プリプレグ、５２…第２層間絶縁層、５４…ソルダレジスト、６０…半導体チップ、６２…バンプ電極、６４…アンダーフィル樹脂、ＣＰ…銅箔付プリプレグ、ＶＨ１…第１ビアホール、ＶＨ２…第２ビアホール、ＶＨ３…第３ビアホール、Ｒ…樹脂体、ＴＨ…スルーホール。

Claims (16)

  1. 開口部を備えたコア材と、
    前記コア材の開口部に配置された電子部品と、
    前記コア材の一方の面に形成された第１補助絶縁層と、
    前記コア材の他方の面に形成され、前記電子部品の接続端子に到達する第１ビアホールを備えた第２補助絶縁層と、
    前記コア材の開口部の側面と前記電子部品との隙間に埋め込まれた充填樹脂部と、
    前記第２補助絶縁層の上に形成され、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１配線層とを有し、
    前記コア材は前記一方の面及び他方の面の全体にわたって前記第１補助絶縁層及び前記第２補助絶縁層と直接接触しており、前記コア材、前記第１補助絶縁層及び前記第２補助絶縁層により基板が形成されていることを特徴とする電子部品内蔵基板。
  2. 前記コア材の厚みは、前記電子部品の厚みに対応していることを特徴とする請求項１に記載の電子部品内蔵基板。
  3. 前記第２補助絶縁層の上に形成され、前記第１配線層に到達する第２ビアホールを備えた層間絶縁層と、
    前記層間絶縁層の上に形成され、前記第２ビアホールを介して前記第１配線層に接続される第２配線層とを有することを特徴とする請求項１又は２に記載の電子部品内蔵基板。
  4. 前記層間絶縁層は、繊維補強材を含む樹脂から形成され、
    前記第２配線層は金属箔を含んで形成されていることを特徴する請求項３に記載の電子部品内蔵基板。
  5. 前記第１配線層の厚みは、前記電子部品の接続端子の厚みより厚いことを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  6. 前記第１補助絶縁層が前記コア材の開口部内に充填されて、前記充填樹脂部が形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  7. 前記第１補助絶縁層は複数の樹脂層が積層されて形成され、前記コア材に接する前記樹脂層が前記コア材の開口部内に充填されて、前記充填樹脂部が形成されていることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  8. 前記電子部品は、チップキャパシタであることを特徴とする請求項１乃至４のいずれか一項に記載の電子部品内蔵基板。
  9. コア材に開口部を形成する工程と、
    前記開口部内に電子部品を搭載する工程と、
    前記コア材の一方の面に第１補助絶縁層を形成して、前記コア材の開口部の側面と前記電子部品との隙間に充填樹脂部を充填する工程と、
    前記コア材の他方の面に第２補助絶縁層を形成する工程と、
    前記第２補助絶縁層に、前記電子部品の接続端子に到達する第１ビアホールを形成する工程と、
    前記第２補助絶縁層の上に、前記第１ビアホールを介して前記電子部品の接続端子に接続される第１配線層を形成する工程とを有し、
    前記コア材は前記一方の面及び他方の面の全体にわたって前記第１補助絶縁層及び前記第２補助絶縁層と直接接触しており、前記コア材、前記第１補助絶縁層及び前記第２補助絶縁層により基板が形成されることを特徴とする電子部品内蔵基板の製造方法。
  10. 前記コア材の厚みは、前記電子部品の厚みに対応していることを特徴とする請求項９に記載の電子部品内蔵基板の製造方法。
  11. 前記電子部品を搭載する工程は、
    前記コア材の他方の面に仮付テープを貼り付ける工程と、
    前記コア材の開口部内の前記仮付テープに前記電子部品を搭載する工程とを含み、
    前記充填樹脂部を充填する工程の後に、前記仮付テープを除去する工程を有することを特徴とする請求項９又は１０に記載の電子部品内蔵基板の製造方法。
  12. 前記第１配線層を形成する工程の後に、
    前記第２補助絶縁層の上に層間絶縁層を形成する工程と、
    前記層間絶縁層に、前記第１配線層に到達する第２ビアホールを形成する工程と、
    前記層間絶縁層の上に、前記第２ビアホールを介して前記第１配線層に接続される第２配線層を形成する工程とを有することを特徴とする請求項９乃至１１のいずれか一項に記載の電子部品内蔵基板の製造方法。
  13. 前記層間絶縁層を形成する工程において、前記層間絶縁層は銅箔付プリプレグを熱プレスすることにより形成され、前記層間絶縁層の上に銅箔が接着されており、
    前記第２ビアホールを形成する工程において、前記銅箔及び前記層間絶縁層をレーザで加工し、
    前記第２配線層を形成する工程において、前記第２配線層は前記銅箔を含んで形成されることを特徴とする請求項１２に記載の電子部品内蔵基板の製造方法。
  14. 前記第１配線層の厚みは、前記電子部品の接続端子の厚みより厚いことを特徴とする請求項９乃至１３のいずれか一項に記載の電子部品内蔵基板の製造方法。
  15. 前記第１補助絶縁層は複数の樹脂層が積層されて形成され、前記コア材に接する前記樹脂層が前記コア材の開口部内に充填されて、前記充填樹脂部が形成されることを特徴とする請求項９乃至１３のいずれか一項に記載の電子部品内蔵基板の製造方法。
  16. 前記電子部品は、チップキャパシタであることを特徴とする請求項９乃至１５のいずれか一項に記載の電子部品内蔵基板の製造方法。
JP2012122588A 2012-05-30 2012-05-30 電子部品内蔵基板の製造方法 Active JP6009228B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012122588A JP6009228B2 (ja) 2012-05-30 2012-05-30 電子部品内蔵基板の製造方法
KR1020130060110A KR102032171B1 (ko) 2012-05-30 2013-05-28 전자 부품 내장 기판 및 그 제조 방법
US13/904,447 US9247646B2 (en) 2012-05-30 2013-05-29 Electronic component built-in substrate and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122588A JP6009228B2 (ja) 2012-05-30 2012-05-30 電子部品内蔵基板の製造方法

Publications (3)

Publication Number Publication Date
JP2013247353A true JP2013247353A (ja) 2013-12-09
JP2013247353A5 JP2013247353A5 (ja) 2015-07-02
JP6009228B2 JP6009228B2 (ja) 2016-10-19

Family

ID=49668866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122588A Active JP6009228B2 (ja) 2012-05-30 2012-05-30 電子部品内蔵基板の製造方法

Country Status (3)

Country Link
US (1) US9247646B2 (ja)
JP (1) JP6009228B2 (ja)
KR (1) KR102032171B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
JP2015135940A (ja) * 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置
KR20160009391A (ko) 2014-07-16 2016-01-26 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
US9860979B2 (en) 2015-05-25 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Stretchable flexible substrate including first insulating layer, second insulating layer, first metal layer, and second metal layer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711392B2 (en) * 2012-07-25 2017-07-18 Infineon Technologies Ag Field emission devices and methods of making thereof
JP2015035497A (ja) * 2013-08-09 2015-02-19 イビデン株式会社 電子部品内蔵配線板
US9420693B2 (en) * 2014-09-18 2016-08-16 Intel Corporation Integration of embedded thin film capacitors in package substrates
KR102356810B1 (ko) * 2015-01-22 2022-01-28 삼성전기주식회사 전자부품내장형 인쇄회로기판 및 그 제조방법
JP6639934B2 (ja) * 2016-02-08 2020-02-05 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US11270920B2 (en) * 2018-08-14 2022-03-08 Medtronic, Inc. Integrated circuit package and method of forming same
US10903169B2 (en) * 2019-04-30 2021-01-26 Advanced Semiconductor Engineering, Inc. Conductive structure and wiring structure including the same
CN112026329B (zh) * 2020-09-15 2021-05-11 福建鑫宏华机械有限公司 一种铝基覆铜板制作方法
KR20220130916A (ko) * 2021-03-19 2022-09-27 삼성전기주식회사 전자부품 내장기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302563A (ja) * 2007-09-05 2009-12-24 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5284155B2 (ja) * 2008-03-24 2013-09-11 日本特殊陶業株式会社 部品内蔵配線基板
US8120158B2 (en) * 2009-11-10 2012-02-21 Infineon Technologies Ag Laminate electronic device
JP5001395B2 (ja) 2010-03-31 2012-08-15 イビデン株式会社 配線板及び配線板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302563A (ja) * 2007-09-05 2009-12-24 Taiyo Yuden Co Ltd 電子部品内蔵型多層基板の製造方法及び電子部品内蔵型多層基板
JP2011187919A (ja) * 2010-03-05 2011-09-22 Samsung Electro-Mechanics Co Ltd 電子素子内蔵型印刷回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104010448A (zh) * 2013-02-21 2014-08-27 味之素株式会社 部件内置型布线基板的制造方法以及半导体装置
JP2015135940A (ja) * 2013-12-16 2015-07-27 味の素株式会社 部品内蔵基板の製造方法および半導体装置
KR20160009391A (ko) 2014-07-16 2016-01-26 삼성전기주식회사 칩 내장형 기판 및 이의 제조 방법
JP2016092107A (ja) * 2014-10-31 2016-05-23 日立化成株式会社 半導体装置及びその製造方法
US9860979B2 (en) 2015-05-25 2018-01-02 Panasonic Intellectual Property Management Co., Ltd. Stretchable flexible substrate including first insulating layer, second insulating layer, first metal layer, and second metal layer

Also Published As

Publication number Publication date
US9247646B2 (en) 2016-01-26
KR20130135097A (ko) 2013-12-10
KR102032171B1 (ko) 2019-10-16
JP6009228B2 (ja) 2016-10-19
US20130319740A1 (en) 2013-12-05

Similar Documents

Publication Publication Date Title
JP6009228B2 (ja) 電子部品内蔵基板の製造方法
JP6200178B2 (ja) 電子部品内蔵基板及びその製造方法
KR100274360B1 (ko) 돌기전극을가진프린트배선기판과그제조방법
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
JP4635033B2 (ja) 配線基板の製造方法及び電子部品実装構造体の製造方法
WO2006011320A1 (ja) 複合型電子部品及びその製造方法
US10743422B2 (en) Embedding a component in a core on conductive foil
JP6208411B2 (ja) 配線基板及びその製造方法
JP2011199077A (ja) 多層配線基板の製造方法
KR20140086824A (ko) 배선 기판의 제조 방법
JP2017073458A (ja) 配線基板とその製造方法
JP4460341B2 (ja) 配線基板およびその製造方法
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
WO2012128269A1 (ja) 配線基板
JP6669330B2 (ja) 電子部品内蔵型印刷回路基板及びその製造方法
JP2012064600A (ja) 多層基板およびその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
JP2017028024A (ja) 部品搭載基板、部品内蔵基板、部品搭載基板の製造方法および部品内蔵基板の製造方法
KR101205464B1 (ko) 인쇄회로기판 제조방법
JP5385699B2 (ja) 積層配線基板の製造方法
KR101138542B1 (ko) 다층 인쇄회로기판의 제조방법
KR100895241B1 (ko) 패키지용 기판 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP5097006B2 (ja) プリント配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160401

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160621

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160727

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009228

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150