JP2013243830A - Ｄｃ・ｄｃコンバータ - Google Patents

Abstract

【課題】最大発振周波数での半導体スイッチング素子の連続動作を防止しながらブースト・ダイオードの異常発熱を防ぐことのできるＤＣ・ＤＣコンバータを提供する。
【解決手段】オン・オフ制御されてインダクタンスに流れる電流を制御する半導体スイッチング素子、前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積する出力コンデンサ、前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオード、および最大発振周波数が制限されたスイッチング周波数で前記半導体スイッチング素子をオン・オフ制御するスイッチ制御部を具備し、特に前記スイッチ制御部による最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記半導体スイッチング素子に対する次の動作サイクルを遅らせてスイッチング周波数を低下させる動作周波数抑制手段を備える。
【選択図】 図１

Description

本発明は、最大発振周波数での半導体スイッチング素子の連続動作を防止しながらブースト・ダイオードの異常発熱を防ぐことのできるＤＣ・ＤＣコンバータに関する。

各種電子機器の電源部として用いられる直流電源装置として、最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型のＤＣ・ＤＣコンバータが知られている。このＤＣ・ＤＣコンバータは、例えば図３に概略構成を示すように、交流電力を全波整流するダイオード・ブリッジ回路ＤＢを介して入力され、入力コンデンサＣinにて平滑化された直流電圧Ｖinが印加されるインダクタンスＬと、スイッチ制御部（電源ＩＣ）Ｓcontによりオン・オフ制御されて前記インダクタンスＬに流れる電流を制御する半導体スイッチング素子（以下、スイッチ素子と略す）ＳＷと、前記インダクタンスＬからブースト・ダイオードＤ1を介して出力される直流電力を蓄積して負荷（図示せず）に供給する出力コンデンサＣoutとにより構成された昇圧型のチョッパ回路を備える。

前記スイッチ制御部Ｓcontは、負荷への出力電力（出力電圧Ｖout）に応じた周波数のパルス信号Ｐを用いて前記スイッチ素子ＳＷをオン・オフ制御し、該スイッチ素子ＳＷの導通（オン）時には前記インダクタンスＬを流れる電流を零から増大させると共に、前記スイッチ素子ＳＷの遮断（オフ）時には前記インダクタンスＬに流れる電流を零まで低下させるチョッパとしての役割を担う。特にこのスイッチ制御部Ｓcontは、例えば特許文献１に詳しく紹介されるように、軽負荷時に高くなる前記パルス信号Ｐの周波数（スイッチング周波数）の上限（最大発振周波数）を制限する最大発振周波数制限機能Ｆmaxを備える。更に前記スイッチ制御部Ｓcontは、前記インダクタンスＬから前記スイッチ素子ＳＷを介して流れる過電流を検出して該スイッチ素子ＳＷを遮断（オフ）し、これによって前記スイッチ素子ＳＷを保護する過電流検出機能Ｉdを備える。

また前記チョッパ回路には、前記インダクタンスＬに加えられる直流電圧Ｖinを該インダクタンスＬをバイパスして前記出力コンデンサＣoutに印加するバイパス・ダイオードＤ2が設けられる。このバイパス・ダイオードＤ2は、前記チョッパ回路の起動時に、ブースト・ダイオードＤ1の破壊を防止する役割を担う。即ち、前記チョッパ回路の起動時には、前記出力コンデンサＣoutには電荷が溜まっておらず、出力電圧Ｖoutは０Ｖとなっている。

これ故、バイパス・ダイオードＤ2が無い状態で交流入力電圧を印加すると、前記インダクタンスＬから前記ブースト・ダイオードＤ1を通して前記出力コンデンサＣoutに向けて大きなチャージ電流が流れ、このチャージ電流によって前記ブースト・ダイオードＤ1が破壊する可能性がある。しかしバイパス・ダイオードＤ2を設けておけば、前記出力コンデンサＣoutへのチャージ電流は該バイパス・ダイオードＤ2を介して流れるので前記ブースト・ダイオードＤ1を破壊から保護することができる。

尚、一般的には前記バイパス・ダイオードＤ2としては、上述したチャージ電流で破壊しないように前記ブースト・ダイオードＤ1より定格電流容量の大きいダイオードが用いられる。しかし前記バイパス・ダイオードＤ2はチョッパ回路の起動時にだけ使用され、前記スイッチ素子ＳＷのオン・オフ制御時には使用しないため、逆回復時間が遅いものであっても良い。

以上を総括するとスイッチ素子ＳＷのオン・オフ制御時には逆回復時間の短いブースト・ダイオードＤ1を用い、チョッパ回路の起動時は電流定格の大きいバイパス・ダイオードＤ2を用いることにより、信頼性と効率を両立させたＤＣ・ＤＣコンバータを作成することが出来ると言える。

特許第３０７０５９８号公報

ところで前記バイパス・ダイオードＤ2が短絡した場合、前記スイッチ素子ＳＷの導通（オン）時には図４(ａ)に示すように前記インダクタンスＬから該スイッチ素子ＳＷを介して電流が流れるが、前記スイッチ素子ＳＷの遮断（オフ）時には図４(ｂ)に示すように前記インダクタンスＬに蓄えられたエネルギーがバイパス・ダイオードＤ2を介して流れる。この為、等価的には前記スイッチ素子ＳＷに直列に介装される電流検出用の抵抗Ｒisに流れる電流がいち早く途切れる。すると前記スイッチ素子ＳＷでの損失を低減する制御を実行する上でのゼロ電流検出が速くなるので前記スイッチング周波数が高くなる。また前述した最大発振周波数制限機能Ｆmaxの働きによってスイッチング周波数の上限が制限されるので、前記スイッチ素子ＳＷは最大発振周波数で連続してオン・オフ制御される（連続動作する）ことになる。

しかもこのとき、短絡した前記バイパス・ダイオードＤ2を介して前記出力コンデンサＣoutの出力電圧Ｖoutが入力電圧Ｖinにより規定されて低く抑えられるので、前記スイッチ制御部Ｓcontは、前記出力コンデンサＣoutへの供給電力を増大させるために前記パルス信号Ｐの導通（オン）幅を更に広げようとする制御（ＰＷＭ制御）を実行する。すると前記スイッチ素子ＳＷを介して流れる電流が増加し、前述した過電流検出機能Ｉdが働いて前記スイッチ素子が遮断（オフ）される。この結果、図５に示すように前記スイッチ素子ＳＷは、過電流検出による導通幅に制限が加えられた最大導通（オン）幅の下で、前述した如く最大発振周波数で連続動作する。

この際、前記スイッチ素子ＳＷのスイッチング動作（オン・オフ動作）に伴って前記ブースト・ダイオードＤ1を介して前記出力コンデンサＣoutに出力される電流に、前記バイパス・ダイオードＤ2を介して流れる直流電流が重畳されるので、前記ブースト・ダイオードＤ1を流れる電流が増加し、該ブースト・ダイオードＤ1の異常発熱を招来することが懸念される。そこでブースト・ダイオードＤ1の異常発熱対策として、複数個のダイオードを並列接続して用いたり、所要とする電流容量よりも大きい定格電流容量のダイオードを用いることが考えられるが、コストアップの要因となる。

本発明はこのような事情を考慮してなされたもので、その目的は、最大発振周波数での半導体スイッチング素子の連続動作を防止しながらブースト・ダイオードの異常発熱を防ぐことのできる簡易な構成のＤＣ・ＤＣコンバータを提供することにある。

上述した目的を達成するべく本発明に係るＤＣ・ＤＣコンバータは、
直流電圧が印加されるインダクタンス、およびオン・オフ制御されて前記インダクタンスに流れる電流を制御する半導体スイッチング素子と、
前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積して負荷に供給する出力コンデンサと、
最大発振周波数が制限されたスイッチング周波数で前記半導体スイッチング素子をオン・オフ制御し、該半導体スイッチング素子の導通時には前記インダクタンスを流れる電流を零から増大させると共に前記半導体スイッチング素子の遮断時には前記インダクタンスに流れる電流を零まで低下させるスイッチ制御部と、
前記半導体スイッチング素子のオン・オフ起動時に前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオードと、
前記スイッチ制御部による最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記半導体スイッチング素子に対する次の動作サイクルを遅らせて前記スイッチング周波数を低下させる動作周波数抑制手段を備えること特徴としている。

即ち、本発明に係るＤＣ・ＤＣコンバータは、最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型のＤＣ・ＤＣコンバータにおいて、特に最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記半導体スイッチング素子に対する次の動作サイクルを遅らせて実質的（平均的）な前記スイッチング周波数を低下させる動作周波数抑制手段を備えたことを特徴としている。

ちなみに前記スイッチ制御部は、前記出力コンデンサの出力電圧を検出すると共に、前記インダクタンスに流れる電流を検出して前記半導体スイッチング素子のスイッチング周波数を可変する臨界モード力率改善機能を備えたものである。

また前記動作周波数抑制手段は、好ましくは前記スイッチ制御部に設けられて、前記半導体スイッチング素子をオン・オフ制御する駆動信号の該スイッチ制御部からの出力を一定時間に亘って停止させるリスタート・タイマーとして構築される。或いは前記動作周波数抑制手段は、前記スイッチ制御部から出力されて前記半導体スイッチング素子のオン・オフ制御する駆動信号の該半導体スイッチング素子への印加を一定時間に亘って停止させる出力制御手段として構築される。

尚、前記動作周波数抑制手段を、前記バイパス・ダイオードの両端間電圧を検出し、該両端間電圧から前記バイパス・ダイオードの短絡が検出されたときに前記スイッチング周波数を低下させる短絡検出手段として実現しても良く、或いは前記ブースト・ダイオードの温度を検出し、該温度が予め設定した閾値温度を超えたときに前記スイッチング周波数を低下させる温度上昇検出手段として実現しても良い。

本発明によれば、最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記半導体スイッチング素子に対する次の動作サイクルを遅らせて前記スイッチング周波数を低下させる動作周波数抑制手段を備えるので、最大発振周波数での連続動作を防いで実効的（平均的）なスイッチング周波数を低減することができる。この結果、ブースト・ダイオードに流れる平均電流を抑制し、その異常発熱を効果的に防止することができる。

しかもブースト・ダイオードに流れる電流を抑制することができるので、従来のように複数個のダイオードを並列接続して用いたり、或いは所要とする電流容量よりも大きい定格電流容量のダイオードを用いる等の異常発熱対策が不要である。特に動作周波数抑制手段を、例えば電源ＩＣとして実現される前記スイッチ制御部に組み込まれるリスタート・タイマーを用いて構築すれば、既存の電源ＩＣの回路構成（回路規模）を殆ど変更することなしに最大発振周波数での連続動作を防ぐと共に、ブースト・ダイオードの異常発熱を効果的に防止することができる。

本発明の一実施形態に係るＤＣ・ＤＣコンバータの要部をなすスイッチ制御部の概略構成図。 図１に示すスイッチ制御部による最大発振周波数での動作時におけるゼロ電流検出と過電流検出を説明するための波形図。 最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型ＤＣ・ＤＣコンバータの概略構成図。 バイパス・ダイオードの短絡時における動作を説明するための模式図。 最大発振周波数での連続動作時におけるゼロ電流検出と過電流検出を説明するための波形図。

以下、図面を参照して本発明の一実施形態に係るＤＣ・ＤＣコンバータについて説明する。

本発明に係るＤＣ・ＤＣコンバータは、基本的には図３に示した最大発振周波数制限機能を備えた臨界モードＰＦＣ（力率改善）型のＤＣ・ＤＣコンバータ１として実現されるものであって、特に半導体スイッチング素子（スイッチ素子）ＳＷをオン・オフ制御してインダクタンスＬを流れる電流を制御するスイッチ制御部Ｓcontを、例えば図１に示すように構成したことを特徴としている。このスイッチ制御部Ｓcontは、前記スイッチ素子ＳＷをオン・オフ制御するパルス信号をＰＷＭ制御（周波数制御）して出力電圧Ｖoutを一定化する出力電圧制御機能を備えることは勿論のこと、前述した最大発振周波数制限機能Ｆmax、および過電流検出機能Ｉd等を備えた電源ＩＣ１０として実現される。

尚、ＤＣ・ＤＣコンバータ１の全体的な基本構成については前述した通りであるので、その重複した説明は省略するが、図３においてＲv1,Ｒv2は当該ＤＣ・ＤＣコンバータ１の出力電圧（出力コンデンサＣoutの電圧）Ｖoutを検出して前記スイッチ制御部Ｓcontにフィードバックする分圧抵抗、Ｒisは当該ＤＣ・ＤＣコンバータ１の出力電流Ｉsを検出するシャント抵抗である。そしてＲrtは後述するＰＷＭ制御用のランプ波信号の傾きを調整するための抵抗であり、その抵抗値はＤＣ・ＤＣコンバータ１の出力電力仕様に応じて設定される。

さて電源ＩＣ１０として実現される前記スイッチ制御部Ｓcontは、基本的には前記分圧抵抗Ｒv1,Ｒv2を介して検出される出力電圧Ｖoutおよび前記シャント抵抗Ｒisを介して検出される出力電流Ｉsを入力して前記スイッチ素子ＳＷをオン・オフ制御するように構成される。即ち、図１に示すように電源ＩＣ１０は、出力電圧検出用の増幅器１１、過電流検出用の第１の比較器１２［過電流検出機能Ｉd］、ゼロ電流検出用の第２の比較器１３、負荷短絡検出用の第３の比較器１４に加えて、前記スイッチ素子ＳＷをオン・オフ制御するパルス信号Ｐに対するＰＷＭ制御用の第４の比較器１５を備える。

尚、前記抵抗Ｒis（図３参照）での電圧降下として検出される前記出力電流Ｉsに相当する電圧（負電圧）は、レベルシフト回路１６を介して電源ＩＣ１０に取り込まれる。そしてこの出力電流Ｉsを示す電流検出電圧は、前記第１の比較器１２に与えられて過電流検出に供されると共に、フィルタ回路１７を介してフィルタリングされた後に前記第２の比較器１３に与えられてゼロ電流検出に供される。

ここで前記増幅器１１は、前記分圧抵抗Ｒv1,Ｒv2（図３参照）を介して前記出力コンデンサＣoutの充電電圧（出力電圧）Ｖoutを分圧検出したフィードバック電圧と、予め設定された内部基準電圧（図示せず）との電圧差に応じたレベルの電圧を出力する。特にこの増幅器１１は、前記内部基準電圧に比較して前記フィードバック電圧が高い程、その出力電圧レベルを低くし、前記フィードバック電圧が低い程、その出力電圧レベルを高くする反転型のものからなる。

即ち、増幅器１１は、負荷での電力消費が大きいために前記出力電圧Ｖoutの低下が大きい場合（出力電圧Ｖoutが低くなる重負荷時）にはその出力電圧レベルを高くし、逆に負荷での電力消費が小さくて前記出力電圧Ｖoutの低下が少ない場合（出力電圧Ｖoutが高くなる軽負荷時）にはその出力電圧レベルを低くする。このように出力電圧Ｖoutに応じてレベル変化する前記増幅器１１からの出力電圧は、当該電源ＩＣ１０に外付けされたコンデンサＣcomp（図３参照）にて平滑化されると共に、前述したＰＷＭ制御用の前記第４の比較器１５に、後述するランプ波信号に対する比較基準電圧として与えられる。

また前記分圧抵抗Ｒv1,Ｒv2を介して分圧検出された前記出力コンデンサＣoutの出力電圧Ｖoutは前記第３の比較器１４に与えられている。この第３の比較器１４によって負荷短絡に起因する前記出力電圧Ｖoutの消失、即ち、負荷短絡の検出が実行される。そして負荷短絡検出時には、該第３の比較器１４の出力によって、例えば前記スイッチ素子ＳＷを強制的に遮断（オフ）して負荷への電力供給を停止する等の負荷短絡保護が実行される。

さてＰＷＭ制御用のランプ波信号を発生する前記発振器１８は、前記抵抗Ｒrtの設定値に応じて上記ランプ波信号の傾き（レベル増加の度合い）が設定されるもので、前記第２の比較器１３によるゼロ電流検出信号または後述する第１のタイマー回路１９の出力を受けて前記ランプ波信号をゼロ・リセットし、リセット解除のタイミングを起点として前記ランプ波信号を生成する。この発振器１８のゼロ・リセットにより前記ランプ波信号が鋸歯状的に区切られて該ランプ波信号（鋸歯状波）の１周期が決定される。

またこの発振器１８は、前記ランプ波信号の生成タイミングに同期したパルス信号Ｐを、前記フリップフロップ（ＦＦ）回路２０のセット用として発生する。特にこのパルス信号Ｐは、後述するゲート回路２１を介することで、前記第１の比較器１２により過電流が検出されていないことを条件として、具体的には前記第１の比較器１２の出力がＬレベルであることを条件として前記フリップフロップ回路２０のセット端子に加えられる。前記ゲート回路２１による前記パルス信号Ｐのゲート制御は、後述するように最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記スイッチ素子ＳＷの最大発振周波数での連続動作を防ぐ役割を果たす［動作周波数抑制手段］。

さて前述したＰＷＭ制御用の第４の比較器１５は、上述した如く前記発振器１８から出力されるランプ波（鋸歯状波）信号と、前記出力電圧Ｖoutに応じた前記増幅器１１の出力電圧（比較基準電圧）とを比較し、ランプ波信号のレベルが上記比較基準電圧を上回る都度、前記フリップフロップ回路２０に対するリセット信号を出力する。尚、このフリップフロップ回路２０には前記第１の比較器１２による過電流検出信号もリセット信号として加えられる。

具体的には前記第４の比較器１５は、重負荷時に前記増幅器１１が出力する前記比較基準電圧のレベルが高くなった場合には、前記ランプ波信号のレベルが該比較基準電圧のレベルに達するまでの長い期間に亘ってその出力をＬレベルに保った後にその出力を反転させる。また逆に軽負荷時に前記増幅器１１が出力する前記比較基準電圧のレベルが低くなった場合には（軽負荷時）、前記第４の比較器１５は前記ランプ波信号のレベルが該比較基準電圧のレベルに達するまでの短い期間だけその出力をＬレベルに保った後にその出力を反転させる。

即ち、前記第４の比較器１５は、前記ランプ波信号（鋸歯状波）の生成タイミングを基準としてＬレベルに設定される出力を、前記出力電圧Ｖoutの大きさ（負荷の重さ）に応じたタイミングでＨレベルに反転する。そして前記発振器１８がリセットされて新たに前記ランプ波信号を生成するに先立って、再びその出力をＬレベルに設定する。この動作を繰り返すことで前記第４の比較器１５の出力がＬレベルである期間が前記出力電圧Ｖoutの大きさ（負荷の重さ）に応じ変化し、該第４の比較器１５から負荷の重さ（出力電圧Ｖout）に応じてＰＷＭ制御されたＬレベルの出力が得られる。

そして前記フリップフロップ回路２０は、基本的には前記ゲート回路２１を介して前記発振器１８から出力されるパルス信号Ｐによって前記ランプ波信号の生成タイミングに同期してセットされ、上述した第４の比較器１５の出力にてリセットされる。従ってフリップフロップ回路２０の出力Ｑは、前記ランプ波信号の生成タイミングから前記第４の比較器１５の出力の反転タイミングの期間だけＨレベルとなり、ここにＰＷＭ制御されたパルス幅のパルス信号Ｐoutが得られる。このパルス信号Ｐoutがドライバ回路２３を介して前記スイッチ素子ＳＷに加えられて該スイッチ素子ＳＷがオン・オフ制御される。

尚、前記フリップフロップ回路２０は、定常的には上述した如く動作するが、前記第１の比較器１２により過電流が検出されたとき、その検出信号（Ｈレベル）にて強制的にリセットされる。この過電流検出信号による前記フリップフロップ回路２０の強制的なリセットによりその出力ＱがＬレベルに反転し、前記ドライバ回路２３を介する前記スイッチ素子ＳＷの導通（オン）駆動が禁止され、これによって該スイッチ素子ＳＷおよび負荷が過電流から保護される。

ところで前記フリップフロップ回路２０の出力Ｑは、前記第１のタイマー回路１９のリセットにも用いられる。この第１のタイマー回路１９は、前記フリップフロップ回路２０の出力Ｑによりリセットされた状態において、前記第２の比較器１３においてゼロ電流が検出されたとき、遅延回路２２を介してタイミング調整（遅延）された前記第２の比較器１３の出力（ゼロ電流検出信号）にてセットされ、そのセット・タイミングから一定時間に亘ってその出力をＨレベルに保つ。この第１のタイマー回路１９の出力（リスタート・タイマー信号）は、前述したように前記発振器１８のリセットに用いられる。

従って前記発振器１８は、前述したように前記第２の比較器１３によるゼロ電流検出信号、具体的には前記遅延回路２２を介してタイミング調整（遅延）した前記第２の比較器１３の出力（ゼロ電流検出信号）によりリセットされると共に、前記第１のタイマー回路１９の出力（リスタート・タイマー信号）によってもリセットされる。そして前記発振器１８は、前記遅延回路２２の出力および前記第１のタイマー回路１９の出力が加えられているリセット期間に亘って前記ランプ波信号の生成を停止し、特に前記第１のタイマー回路１９の出力が停止したタイミングで新たなランプ波信号を生成する。尚、前記遅延回路２２での遅延時間は、前記抵抗Ｒrtの設定値に応じて前記ランプ波信号の傾きと共に設定される。

この結果、前記前記発振器１８は、前記フリップフロップ回路２０の出力Ｑ（パルス信号Ｐout）によってオン・オフ制御される前記スイッチ素子ＳＷの遮断（オフ）時にゼロ電流が検出されたタイミングを起点として前記第１のタイマー回路１９の出力によって一定期間に亘ってリセットされた後、新たなランプ波信号を生成することになる。換言すれば前記発振器１８における前記ランプ波信号の生成は、前記ゼロ電流の検出タイミングから前記第１のタイマー回路１９の出力が消失するまでのリセット期間（リスタート・タイマー期間）に亘って禁止される。

従って前記ランプ波信号の生成周期（１周期）は、前述した如く出力電圧Ｖoutに応じてＰＷＭ制御された前記スイッチ素子ＳＷの導通（オン）期間と、少なくとも前記ゼロ電流検出タイミングから前記第１のタイマー回路１９の出力が消失するまでのリセット期間を含む前記スイッチ素子ＳＷの遮断（オフ）期間との和によって規定される。即ち、このスイッチ素子ＳＷの遮断（オフ）期間は、少なくとも前記第１のタイマー回路１９の出力がＨレベルとなっている期間を含む。

故に、仮に前記ＰＷＭ制御された前記スイッチ素子ＳＷの導通（オン）期間が短くなっても、該スイッチ素子ＳＷの遮断（オフ）期間が上述した第１のタイマー回路１９の出力によって一定時間確保され、これに伴って前記ランプ波信号（鋸歯状波）の最小生成周期（１周期）が制限されるので、前記スイッチ素子ＳＷに対するスイッチング周波数の上限が規定されることになる。即ち、前記スイッチ素子ＳＷをオン・オフ制御する最大発振周波数の上限が制限されることになる［最大発振周波数制限機能Ｆmax］。

さて基本的には上述した如く構成される電源ＩＣ１０は、更に前記第１の比較器１２の出力（過電流検出信号）によりセットされ、前記フリップフロップ回路２０の出力Ｑによりにリセットされる第２のタイマー回路２４を備えている。この第２のタイマー回路２４は前述した第１のタイマー回路１９と同様に、そのセット・タイミングから一定期間に亘ってその出力をＨレベルに保った後にＬレベルに反転すると共に、そのタイマー動作中にリセットされたときにはその出力を強制的にＬレベルに反転するリスタート・タイマーからなる。

尚、この第２のタイマー回路２４のタイマー動作時間は、前記第１のタイマー回路１９のタイマー動作時間よりも十分に長く、具体的には前記ランプ波信号（鋸歯状波）の最小生成周期の数倍〜十数倍程度の時間として設定される。そしてこの第２のタイマー回路２４は、前記第１のタイマー回路１９と共に、以下に説明するように前記スイッチ素子ＳＷの連続したオン・オフ動作を禁止し、その平均的（実効的）なスイッチング周波数を抑制する動作周波数抑制手段を構成する。

即ち、前記第２のタイマー回路２４は、過電流検出によってセットされたとき、その出力（Ｈレベル）によって前記フリップフロップ回路２０をリセット状態に保つと共に、前記ゲート回路２１を遮断して前記発振器１８が出力するパルス信号Ｐの通過を阻止し、該パルス信号Ｐによる前記フリップフロップ回路２０のセットを禁止する役割を担う。換言すれば前記スイッチ素子ＳＷの最大発振周波数で動作時に過電流が検出されたとき、前記第２のタイマー回路２４によって前記フリップフロップ回路２０のセットが禁止され、これによって前記スイッチ素子ＳＷのオン・オフ制御が、特に前記スイッチ素子ＳＷの導通（オン）駆動が一定期間に亘って禁止される。

具体的には前記第２のタイマー回路２４は、前記フリップフロップ回路２０がセットされたとき、該フリップフロップ回路２０の出力Ｑによってリセットされる。そしてこの状態において前記第１の比較器１２によって過電流が検出されたときにセットされる。するとこの第２のタイマー回路２４の出力によって前記フリップフロップ回路２０がリセットされると共に、前記ゲート回路２１が遮断制御されて前記発振器１８が出力する前記パルス信号Ｐの前記第１のフリップフロップ回路２０へのセット入力が禁止される。

この結果、前記第１のタイマー回路１９の出力によって前記発振器１８が一定期間に亘ってリセットされた後、該発振器１８が再びランプ波信号の生成を開始しても、前記第２のタイマー回路２４の出力によって前記ゲート回路２１が遮断されているので前記フリップフロップ回路２０がセットされることはない。従ってこの期間には前記スイッチ素子ＳＷが導通（オン）駆動されることはない。

そして前記第２のタイマー回路２４がリセットされ、或いは該第２のタイマー回路２４からの出力（リスタート・タイマー信号）が停止したときに前記ゲート回路２１の遮断が解除され、これに伴って前記発振器１８からのパルス信号Ｐによって前記フリップフロップ回路２０がセットされる。そしてこのフリップフロップ回路２０のセットに伴って前記スイッチ素子ＳＷのオン・オフ制御（オン・オフ駆動）が再開されることになる。

従って図２に示すように前記スイッチ素子ＳＷは、軽負荷時に最大発振周波数が制限された状態でオン・オフ駆動されている状態において過電流が検出されたとき、前述した第２のタイマー回路２４によって一定期間に亘ってそのオン・オフ駆動が禁止される（第２のリスタート・タイマー）。この結果、軽負荷時に最大発振周波数で動作する場合であっても、前記スイッチ素子ＳＷの実効的（平均的）なオン・オフ動作の回数が少なくなり、そのスイッチング周波数が低下する。つまり前記スイッチ素子ＳＷのオン・オフ駆動が前記第２のタイマー回路２４の動作期間に亘って間引きされるので、前記スイッチ素子ＳＷに対するスイッチング周波数が実質的に低下する。

これ故、前述したバイパス・ダイオードＤ2が短絡した場合であっても、過電流検出に伴って上述した如く一定期間に亘って前記スイッチ素子ＳＷのオン・オフ駆動が停止するので、前記ブースト・ダイオードＤ1に流れる平均電流を抑制することができ、その異常発熱を防ぐことができる。また過剰電流によって前記ブースト・ダイオードＤ1が一時的に発熱しても、前記スイッチ素子ＳＷのオン・オフ駆動の停止期間に該ブースト・ダイオードＤ1に蓄積された熱が放出されるので、この点でも前記ブースト・ダイオードＤ1の異常発熱を防止することができる。

従って前述したように複数個のダイオードを並列接続して用いたり、所要とする電流容量よりも大きい定格電流容量のダイオードを用いることなく簡易に前記ブースト・ダイオードＤ1の異常発熱対策を効果的に講じることが可能となる。また前記電源ＩＣ１０に動作周波数抑制手段としての第２のタイマー回路２４を組み込んだので、前記電源ＩＣ１０自体の入出力端子数（ピン数）を変更する必要がない。故にＤＣ・ＤＣコンバータ１の主要部が搭載されるプリント回路基板を変更することなく該ＤＣ・ＤＣコンバータ１の機能を高める（バージョン・アップ）することができる。

尚、本発明は上述した実施形態に限定されるものではない。例えば前記動作周波数抑制手段を前記電源ＩＣ１０の内部機能として組み込むことに代えて、前記電源ＩＣ１０に外付けした専用のタイマー回路を用いて前記ドライバ回路２３の出力を一定時間に亘って禁止し、これによって前記スイッチ素子ＳＷのオン・オフ駆動を停止させる出力制御手段として構築することも可能である。

また前記動作周波数抑制手段を、前記バイパス・ダイオードＤ2の両端間電圧から前記バイパス・ダイオードＤ2の短絡を検出し、短絡が検出されたときに前記スイッチ素子ＳＷのオン・オフ駆動を一定期間に亘って停止させることで前記スイッチング周波数を低下させる短絡検出手段として実現しても良い。或いは前記動作周波数抑制手段を、前記ブースト・ダイオードＤ1の温度を検出し、該温度が予め設定した閾値温度を超えたときに前記スイッチ素子ＳＷのオン・オフ駆動を一定期間に亘って停止させること前記スイッチング周波数を低下させる温度上昇検出手段として実現することも可能である。

更には最大発振周波数での動作時に過電流が検出されたとき、前述したように前記スイッチ素子ＳＷのオン・オフ制御を一定期間に亘って停止させることに代えて、前記バイパス・ダイオードＤ2の短絡検出時に前記電源ＩＣ１０の動作モード自体を変更し、例えば前記ランプ波信号の傾きを小さくする等し、これによって前記スイッチング周波数を低下させて前記ブースト・ダイオードＤ1の異常発熱を防止することも可能である。その他、本発明はその要旨を逸脱しない範囲で種々変形して実施することができる。

１ ＤＣ・ＤＣコンバータ
１０ 電源ＩＣ（スイッチ制御部）
１１ 増幅器（出力電圧検出用）
１２ 第１の比較器（過電流検出用）
１３ 第２の比較器（ゼロ電流検出用）
１４ 第３の比較器（負荷短絡検出用）
１５ 第４の比較器（ＰＷＭ制御用）
１６ レベルシフト回路
１７ フィルタ回路
１８ 発振器
１９ 第１のタイマー回路
２０ フリップフロップ（ＦＦ）回路
２１ ゲート回路（動作周波数抑制手段）
２２ 遅延回路
２３ ドライバ回路
２４ 第２のタイマー回路（動作周波数抑制手段）
ＳＷ 半導体スイッチング素子（スイッチ素子）
ＤＢ ダイオード・ブリッジ回路
Ｌ インダクタンス
Ｄ1 ブースト・ダイオード
Ｄ2 バイパス・ダイオード
Ｃin 入力コンデンサ
Ｃout 出力コンデンサ
Ｓcont スイッチ制御部

Claims (6)

1. 直流電圧が印加されるインダクタンスンスと、
   オン・オフ制御されて前記インダクタンスに流れる電流を制御する半導体スイッチング素子と、
   前記インダクタンスからブースト・ダイオードを介して出力される電力を蓄積して負荷に供給する出力コンデンサと、
   最大発振周波数が制限されたスイッチング周波数で前記半導体スイッチング素子をオン・オフ制御し、該半導体スイッチング素子の導通時には前記インダクタンスを流れる電流を零から増大させると共に前記半導体スイッチング素子の遮断時には前記インダクタンスに流れる電流を零まで低下させるスイッチ制御部と、
   前記半導体スイッチング素子のオン・オフ起動時に、前記インダクタンスをバイパスして該インダクタンスに加えられる直流電圧を前記出力コンデンサに供給するバイパス・ダイオードと、
   前記スイッチ制御部による最大発振周波数でのスイッチング動作中に過電流が検出されたとき、前記半導体スイッチング素子に対する次の動作サイクルを遅らせて前記スイッチング周波数を低下させる動作周波数抑制手段と
   を備えること特徴とするＤＣ・ＤＣコンバータ。
2. 前記スイッチ制御部は、前記出力コンデンサからの出力電圧を検出すると共に、前記インダクタンスに流れる電流を検出して前記半導体スイッチング素子のスイッチング周波数を可変する臨界モード力率改善機能を備えたものである請求項1に記載のＤＣ・ＤＣコンバータ。
3. 前記動作周波数抑制手段は、前記スイッチ制御部に設けられて、前記半導体スイッチング素子をオン・オフ制御するパルス信号の該スイッチ制御部からの出力を一定時間に亘って停止させるリスタート・タイマーである請求項１に記載のＤＣ・ＤＣコンバータ。
4. 前記動作周波数抑制手段は、前記スイッチ制御部から出力されて前記半導体スイッチング素子のオン・オフ制御するパルス信号の該半導体スイッチング素子への印加を一定時間に亘って停止させる出力制御手段である請求項１に記載のＤＣ・ＤＣコンバータ。
5. 前記動作周波数抑制手段は、前記バイパス・ダイオードの両端間電圧を検出し、該両端間電圧から前記バイパス・ダイオードの短絡が検出されたときに前記スイッチング周波数を低下させる短絡検出手段である請求項１に記載のＤＣ・ＤＣコンバータ。
6. 前記動作周波数抑制手段は、前記ブースト・ダイオードの温度を検出し、該温度が予め設定した閾値温度を超えたときに前記スイッチング周波数を低下させる温度上昇検出手段である請求項１に記載のＤＣ・ＤＣコンバータ。

Images