JP2013241162A

JP2013241162A - 電動パワーステアリング装置

Info

Publication number: JP2013241162A
Application number: JP2012117151A
Authority: JP
Inventors: Yasuhiro Kondo; 靖宏近藤; Takayuki Yamamoto; 貴幸山本; Ryoichi Yonezawa; 亮一米澤; Atsuhiro Yamaguchi; 敦弘山口; Daisuke Tanaka; 大輔田中; Shunichi Wada; 俊一和田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-05-23
Filing date: 2012-05-23
Publication date: 2013-12-05
Anticipated expiration: 2032-05-23
Also published as: JP5554370B2

Abstract

【課題】電動パワーステアリング装置において、簡単な構成・手法によりスイッチング素子の故障検出ができる。
【解決手段】コントロールユニット１は、モータ６の各端子Ｍｕ，Ｍｖ，ＭｗとＣＰＵ１０との間に設けられモータ６の各端子Ｍｕ，Ｍｖ，Ｍｗの電圧を合成した電圧をＣＰＵ１０に入力する監視回路を有し、ＣＰＵ１０は、少なくともＣＰＵ起動時にスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６をそれぞれ駆動することにより、監視回路１６が検出した電圧が所定値となっているか否かをチェックすることにより複数のスイッチング素子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６の各々のスイッチング素子のフェールを検出する初期チェック機能を有する。
【選択図】図１

Description

この発明は、電動パワーステアリング装置において、特にモータ駆動を行うスイッチング素子の故障検出に関するものである。

電動パワーステアリング装置は、モータの駆動力を補助力として用いることで操舵力を軽減するものである。そのため、装置の故障により、異常な補助力が発生すると操舵不能に陥る可能性もあり、安全上好ましくない。この様な問題に対し、監視手段を設け装置が故障しても安全性を確保する為の発明がなされている。特に、モータに供給する電流を制御するスイッチング素子は、大電流をオン・オフ制御しているため、このスイッチング素子の故障検出は重要である。

特開２００１−５７０１２号公報

特許文献１の装置では、モータ電流を制御するスイッチング素子であるＦＥＴの故障検出のために、１個のＦＥＴのみオンしその他はオフして、モータ端子電圧をモニタして故障の有無を検出するものである。複数存在するＦＥＴのオン故障、オフ故障を検出するため、１個ずつオンして実際にオンできているか、オフしているＦＥＴでは実際にオフできているかをモータの端子電圧値で調べる方法である。

しかし、現実には従来の方法では検出困難な場合がある。１つは、モータ電流を制御している場合には、モータ電流制御に影響しない程度の超高速でしか従来の１個ずつの検査はできない。また、通常ＦＥＴにはドレイン・ゲート、ゲート・ソースのそれぞれの間に浮遊容量（図１のＣ１、Ｃ２）が存在する。またモータ電流を供給する際にオン・オフの早いデューティ制御を行うことが多い。１つのアームの上段ＦＥＴをデューティ制御し、下段ＦＥＴをオフしている駆動モードにおいて、前記の浮遊容量（図１のコンデンサＣ１）が大きく、デューティ制御周期が早い場合、下段ＦＥＴのゲートがオープン故障をしている場合、上段ＦＥＴのデューティ駆動により下段ＦＥＴのゲート電圧までが次第に上昇し、下段ＦＥＴが中途半端にオンしてしまう現象が発生する。１つのアームで上下段のＦＥＴが同時オンすると大電流が流れてしまう故障が発生する。このような故障がモータ制御開始に発生すると検出できず、素子、回路の破壊に至ることもあった。
そこで、この発明は簡単な構成・手法で、スイッチング素子の定常制御を開始する前に、前もってスイッチング素子の故障検出を行うことができ、かつ故障であるかどうかのチェック時間を最短で行うことが可能な電動パワーステアリング装置を提供することを主目的とする。

また、スイッチング素子が４個より多く存在する機種も現実にはある。そのため従来装置では監視回路もＣＰＵの入力ポートも多数必要であり、コスト的にも、回路規模的にも不利となってしまう。
そこで、この発明は複数のスイッチング素子に対してＣＰＵの１つの入力ポートで故障検出を可能とし、回路規模、コストを削減することを副次的目的とする。

この発明に係る電動パワーステアリング装置は、ハンドルの操舵力をアシストするモータと、このモータの電流を制御しモータを駆動するコントロールユニットとを備え、前記コントロールユニットには、目標のモータ電流を供給するように制御信号を出力するＣＰＵと、前記制御信号に応じて前記モータ電流を直接制御する複数のスイッチング素子とを有する電動パワーステアリング装置において、前記コントロールユニットは、前記モータの各端子と前記ＣＰＵとの間に設けられ前記モータの各端子の電圧を合成した電圧を前記ＣＰＵに入力する監視回路を有し、前記ＣＰＵは、少なくともＣＰＵ起動時に前記スイッチング素子をそれぞれ駆動することにより、前記監視回路が検出した電圧が所定値となっているか否かをチェックすることにより前記複数のスイッチング素子の各々のスイッチング素子のフェールを検出する初期チェック機能を有するものである。

この発明の電動パワーステアリング装置によれば、簡単な構成・手法によりスイッチング素子の故障検出ができる。

この発明の実施の形態１を示す図で、電動パワーステアリング装置の全体回路の一例を示す図である。この発明の実施の形態１を示す図で、図１におけるＣＰＵの全体の概略機能・動作の一例をフローチャートで示す図である。この発明の実施の形態１を示す図で、初期チェックの機能・動作の一例をフローチャートで示す図である。この発明の実施の形態１を示す図で、スイッチング素子のｏｎ・ｏｆｆをタイミングチャートで例示する図である。この発明の実施の形態１を示す図で、スイッチング素子のｏｎ・ｏｆｆとＡＤＭの取り込み電圧との関係をタイミングチャートで例示する図である。この発明の実施の形態２を示す図で、第２の初期チェックの機能・動作の一例をフローチャートで示す図である。この発明の実施の形態３を示す図で、電動パワーステアリング装置の全体回路の他の例を示す図である。

実施の形態１．
以下、この発明の実施の形態１を図１〜図５に基づいて説明する。
図１は電動パワーステアリング装置全体の電気回路図である。
図１において、コントロールユニット（以下ＥＣＵと記す）１、電源２、車速センサ３、ハンドル操舵のためのトルクセンサ４、バッテリ５、モータ６から主に構成されている。また、ＥＣＵ１は、制御、フェールセーフを受け持つＣＰＵ１０、電源２から５Ｖ定電圧を作る５Ｖ電源１１、車速センサ３およびトルクセンサ４の各出力を入力するインターフェース（Ｉ／Ｆ）１２，１３、３相ブリッジのインバータを構成するＦＥＴ等のスイッチング素子（以下、ＦＥＴと記す）Ｔ１〜Ｔ６を駆動するための駆動部１４、モータのための電源供給するリレー１５、抵抗Ｒ１〜抵抗Ｒ３に流れる電流からモータ電流を検出する電流検出部から主に構成されている。また、駆動部１４は、ＦＥＴの駆動のみではなく、検出されたモータ電流の換算部、リレー１５駆動部も包含している。なお、図１において、○印は５Ｖ系の電源を、□印は１２Ｖ系の電源を、それぞれ示す。

このように構成された装置において、ＣＰＵ１０が時々刻々検出したトルク、車速に対応した目標のモータ電流を流すように各ＦＥＴを駆動するデューティ信号を駆動部１４へ出力し、実際のモータ電流を抵抗Ｒ１〜抵抗Ｒ３により検出し、ＣＰＵの電流信号入力端子であるＡ／ＤポートＡＤ１〜ＡＤ３（以下、単にＡＤ１〜ＡＤ３と略記する）に伝達し
てフィードバック制御を行っている。また、意図したモータ電流が流れていない場合は、その不具合モードに応じて、各ＦＥＴの制御を中断したり、リレーをオフして電源自体を遮断する等のフェールセーフ機能を有している。これらは従来装置と同様である。

本実施の形態１では、モータ６の３個の端子（本実施の形態では電機子コイルの各相端子を例示してある）Ｍｕ，Ｍｖ，Ｍｗのそれぞれの電圧を検出するための監視回路１６が追加されている。この監視回路１６において、各モータ端子Ｍｕ，Ｍｖ，Ｍｗからそれぞれ抵抗Ｒ４、抵抗Ｒ５、抵抗Ｒ６が接続され、これら抵抗Ｒ４〜Ｒ６を、その各モータ端子Ｍｕ，Ｍｖ，Ｍｗとの接続と反対の側で一つに接続して、抵抗Ｒ７と抵抗Ｒ８とで５Ｖを分圧した分圧点ＶＤＰと接続し、ＣＰＵ１０の分圧点ＶＤＰの電圧信号入力端子であるＡ／Ｄポート（以下、単にＡＤＭと略記する）へ分圧点ＶＤＰの電圧信号を入力している。なお、ＣＰＵ１０の近傍に、抵抗Ｒ４、抵抗Ｒ５と並列に設けたダイオードＤ１６、コンデンサＣ１６は、ＡＤＭに取り込む電圧（分圧点ＶＤＰの電圧）の平滑化のために設けてある。

ここでＲ４＝Ｒ５＝Ｒ６＝３０ＫΩ、Ｒ７＝３３ＫΩ、Ｒ８＝２０ＫΩとする。モータ自体の抵抗値は、監視回路１６の各抵抗値と比較して非常に小さいので無視できる。しかし、インダクタンス成分は応答性に関係し、無視できない。まず、全ＦＥＴＴ１〜ＦＥＴＴ６がオフの場合、抵抗Ｒ７、Ｒ８の分圧によりＡＤＭの取り込み電圧≒１．８９Ｖとなる。
下段アームのＦＥＴＴ２、ＦＥＴＴ４、ＦＥＴＴ６の少なくとも１個がオンの場合、ＡＤＭの取り込み電圧≒０．８４Ｖとなる。
さらにリレー１５がオンで、上段アームのＦＥＴＴ１、ＦＥＴＴ３、ＦＥＴＴ５の少なくとも１個がオンの場合、ＡＤＭの取り込み電圧≒５Ｖとなる。
これら３種類の電圧が静的には考えられる。さらにモータのインダクタンス、各素子の遅れ等により瞬時に電圧が変化することはなく、各部品のばらつき、温度変化等を考慮して所定時間の遅れを加味する必要がある。この遅れは実験、又は計算で求めることができるので、所定の時間遅れを予め把握できる。

この監視回路１６を使用したフェール検出方法について、図２、図３を用いて説明する。両図はＣＰＵ１０のソフトウエアを示したフローチャートである。図２はソフトウエアの全体を示している。図２においてＣＰＵ１０に電源５Ｖが供給されると、ＣＰＵ１０のクロックに沿ってソフトウエアが起動される。まずステップＳ１において、各ＲＡＭ、ポート等の初期化を行う。その後ステップＳ２において本発明のフェール検出を行うか否かをチェックする。ＣＰＵの起動時にはこの初期チェックを行うように構成されている。ステップＳ２において初期チェックが終了していない場合（Ｎ）、ステップＳ３にて初期チェックルーチンを実施する。このステップＳ２、ステップＳ３の詳細については追って図３で説明する。

初期チェックが終了した場合（Ｙ）、ステップＳ１０にて初期チェックによるフェイルが無ければ(Ｙ)、ステップＳ４にて通常のフェールチェックを行う。ステップＳ１０にて初期チェックによるフェイルが有れば(Ｎ)、ステップＳ８においてそのフェールに応じた処理を行う。例えば、ＦＥＴＴ１〜ＦＥＴＴ６のチェックのみではなく、トルクセンサ４の異常、モータ電流の異常も含めて、その時点の動作モードに応じたフェール検出を行う。そして故障を検出した場合、その故障に対応したフラグをセットする。次にステップＳ５において、初期チェックのフェールも含め、すべてのフェールの有無を判断する。故障を検出していない場合（Ｙ）、ステップＳ６にてモータ電流の制御を行う。この処理がパワーステアリング制御を構成しているが、従来装置と同様であるので説明は割愛する。次にステップＳ７において、異常が発生していないのでフェールランプをオフする。

一方、フェールがあった場合（ステップＳ５のＮ）、ステップＳ８においてそのフェールに応じた処理を行う。最も厳しいフェールの場合は全ＦＥＴをオフとし、さらにはリレー１５も開成しパワーステアリング機能を中断する。また、フェール内容によってはモータ電流を制限、減少させる場合もある。そして運転者へ報知するためにステップＳ９にてフェールランプを点灯させる。ステップＳ４〜ステップＳ９以上の各処理を繰り返して行っている。

次に、初期チェックによるＦＥＴ不良検出機能・動作について、特に図３を用いて説明する。
図３において、ステップＳ２０においてＡＤＭの電圧値を読み込む。
次にカウンタを利用してＦＥＴの駆動モードを選択する。カウンタのカウント値をＣＴとした場合、ＣＴ＝０であれば（Ｙ）、ステップＳ２２においてＡＤＭの取り込み電圧値が約１．８９Ｖが否かをチェックする。ＣＴ＝０は全ＦＥＴがオフであるので装置が正常であれば、ＡＤＭの取り込み電圧値は、各抵抗値による分圧値となる。
ＡＤＭの取り込み電圧値≒１．８９Ｖでなかった場合（Ｎ）、ステップＳ２３でＡＤＭの取り込み電圧値がＡＤＭの取り込み電圧値が５．０Ｖであるかどうかをチェックする。もし、ＡＤＭの取り込み電圧値が５Ｖであれば（Ｙ）、電源供給していないにもかかわらず５Ｖが検出されたので、ステップＳ２４にてモータ天絡フェール（上段ＦＥＴのオンフェール）として記憶する。
一方、ＡＤＭの取り込み電圧値が５Ｖでなければ（Ｎ）、ステップＳ２５にてモータ地絡フェール（下段ＦＥＴのオンフェール）として記憶する。

ステップＳ２２においてＡＤＭの取り込み電圧値が約１．８９Ｖである場合（Ｙ）、ステップＳ２６において、ＦＥＴＴ２のみをオンする。
ステップＳ２７ではカウンタ値を１加算する。
ステップＳ２８は所定時間待機する処理であり、図３の各処理を一定時間で実施するようにしているばかりでなく、ＦＥＴ駆動による検出値の遅れ、例えば１０msecをこの待機で調整する。

ステップＳ２１において、ＣＴが０でない場合（Ｎ）、ステップＳ２９でＣＴ＝１か否かをチェックする。ＣＴ＝１の場合（Ｙ）、ステップＳ３０にてＡＤＭの取り込み電圧値が約０．８４Ｖか否かをチェックする。このルーチンではＦＥＴＴ２のみオンとなっているはずであるので、分圧値が低くなっていることが正常である。ＡＤＭの取り込み電圧値が０．８４Ｖでなければ（Ｎ）、ステップＳ３１にはＦＥＴＴ２がオープンフェールしているとして記憶する。一方、正常であればフェールの記憶はしない。
次にステップＳ３２にてＦＥＴＴ４のみをオンするように制御を変更する。

ステップＳ２９でＣＴ＝１でなければ（Ｎ）、ステップＳ３３にてＣＴ＝２か否かをチェックする。このチェックの結果、ＣＴ＝２の場合（Ｙ）、ステップＳ３４でＡＤＭの取り込み電圧値≒０．８４Ｖか否かをチェックし、ＡＤＭの取り込み電圧値が０．８４Ｖでなければ（Ｎ）、ステップＳ３５にてＦＥＴＴ４がオープンフェールと記憶する。その後ステップＳ３６にてＦＥＴＴ６のみをオンに変更する。

同様にステップＳ３７〜ステップＳ３９にてＦＥＴＴ６のオープンフェールをチェックする。
次にステップＳ４０ではＦＥＴＴ１のみをオンする。なお、図１のリレー（１５）は閉成しておく。その後ステップＳ４１でＣＴ＝４か否かをチェックし、ＣＴ＝４の場合（Ｙ）、ステップＳ４２にてＡＤＭの取り込み電圧値≒５．０Ｖか否かをチェックする。正常であれば、ＦＥＴＴ１のみオンしているので、分圧点ＶＤＰの分圧値は５Ｖになっているはずである。もしＡＤＭの取り込み電圧値が５Ｖでない場合（Ｎ）、ステップＳ４２でＦＥＴＴ１のオープンフェールを記憶する。
次にステップＳ４３にてＦＥＴＴ３のみをオンに変更する。

同様にステップＳ４４〜ステップＳ４６にてＦＥＴＴ３のオープンフェールをチェックし、ステップＳ４７にてＦＥＴＴ５のみをオンとする。その後も同様にステップＳ４８、ステップＳ４９にてＦＥＴＴ５のオープンチェックを行う。
最後にステップＳ５０にて全ＦＥＴをオフとする。

ここでカウンタＣＴは０〜６まで変化する。このカウンタを利用して初期チェックが終了したか否かを調べることができる。ＣＴ＝０〜５までは初期チェック中であり、ＣＴ＝６になると初期チェックが終了したこととなる。そのため図２のステップＳ１の初期化において、カウンタＣＴもリセット（０）とし、カウンタＣＴの値によりステップＳ２の初期チェックが済んでいるか否かを調べることができる。

また、図２ではＣＰＵが起動される毎に初期チェックを行うようになっていた。これは、車両からみるとイグニッションスイッチをオンした際に初期チェックを行うものである。
さらにエンジン作動中であっても、車両が停止していることが確実な場合に初期チェックを行うようにしてもよい。例えば、車速センサ３とトルクセンサ４とが共に０で、かつパーキングブレーキをかけている等の条件で初期チェックを行うようにしてもよい。

また、電源用リレー１５については説明しなかったが、上段ＦＥＴＴ１、ＦＥＴＴ３、ＦＥＴＴ５をオンする場合は必ずリレーもオンするのみならず、全ＦＥＴオフ時のチェックの際にリレーをオン、オフ制御してリレーのチェックを行ってもよい。
以上のように初期チェックにて各スイッチング素子の駆動を１つのモニタ（ＡＤＭ）で、所定の時間毎に行うことで、簡単な追加回路と単純な処理ルーチンで各ＦＥＴの不良（フェール）の検出が可能である。

ここで、ＦＥＴＴ２、ＦＥＴＴ４、ＦＥＴＴ６のチェック（正常・異常の判定）について最短時間で行える点につき説明する。図４は、ＦＥＴＴ２、ＦＥＴＴ４、ＦＥＴＴ６のチェック時を表す。正常時は最短１０msecで判定、異常時は最長４０msecで判定する。図５(a)に示すように正常時は、例えばＦＥＴＴ２のみをＯＮした場合、１０msec待ち、そ
の時点でＡＤＭの取り込み電圧値が０．８４Ｖまで下がっていれば、正常であると判定し、次のＦＥＴＴ４のチェックに移る。この１０msecは、回路により異なり、実験、又は計算で求めることができるので、所定の時間遅れを予め把握でき、最短な時間を設定することができる。
なお、図５（ｂ）に示すように、異常時は、例えばＦＥＴＴ６がオープンしていた場合、ＡＤＭの取り込み電圧値が５Ｖまであがり、誤判定しないように最大４０msec待って異常判定を確定する。

実施の形態２．
次に実施の形態２について、図６を用いて第２の初期チェックについて説明する。この第２の初期チェックの機能は、モータに電流を流しながらチェックするものである。まず方法の説明の前に、モータの最大電流は例えば４０Ａとすると、大電流を供給するとハンドルが自転する可能性があるのでモータが自転しない程度の電流、例えば最大電流の約１０％を流してチェックをすることになる。約４Ａの電流を供給するとして、モータに含まれるインダクタンス他の影響で、その立上り状況を予め調べる。つまり電流供給時間に対する電流値の上昇率を調べ、例えば、１０msecでは、通常状態で約３．５Ａに到達することを把握する。さらに温度変化、モータコイルのばらつき等を考慮して、１０msec後にβ１Ａ〜β２Ａになると正常なものとみなす。このβ１、β２の電流値をＡ／ＤポートＡＤ１〜ＡＤ３の取り込み値α１、α２に換算する。

以上の前提を踏まえて、第２の初期チェックを実施の形態１の図３のステップＳ２７の続きに挿入することができる。
図３のステップＳ５０にて全ＦＥＴオフではなく、ＦＥＴＴ５とＦＥＴＴ２とをオンするように出力する。ステップＳ２８で一定時間待ち、次に図４において、ステップＳ６０でＡＤ１〜ＡＤ３の値を入力する。ステップＳ６１ではカウンタＣＴ＝７か否かをチェックし、７以上であれば第２初期チェック中であるものとみなせる。ＣＴ＝７の場合（Ｙ）、入力したＡＤ１の取り込み値がα１とα２の間にあるか否かをチェックする。所定の時間（例えば１０msec）後であるので正常な装置であれば、モータ電流換算値はα１〜α２となる。もし、ＡＤ１がこの間にない場合（Ｎ）、ステップＳ６３にてＵ相系不良のフェールを記憶する。次にステップＳ６４にてＦＥＴＴ１とＦＥＴＴ４とをオンに変更する。

ステップＳ６１でＣＴ＝７でない場合（Ｎ）、ステップＳ６５でＣＴ＝８か否かをチェックする。ＣＴ＝８の場合（Ｙ）、ステップＳ６６にてＡＤ２の取り込み値を、同様にα１とα２との間に入っているかをチェックする。もし、ＡＤ２の取り込み値がα１とα２との間に入っていない場合（Ｎ）、ステップＳ６７にてＶ相系不良のフェールを記憶しチェック処理を強制終了する。（Ｙ）の場合ステップＳ６８にてＦＥＴＴ３とＦＥＴＴ６のペアをオンする。

同様にステップＳ６９ではＡＤ３の取り込み値をチェックし、ＡＤ３がα１とα２との間に入っていない場合（Ｎ）、ステップＳ７０にてＷ相系不良のフェールを記憶する。この一連の処理により、全相巻線と、ＦＥＴに電流を流したことになるので、ステップＳ７１にてチェック処理完了として全ＦＥＴをオフする。

以上のような処理により第２初期チェックを終了する。これにより各素子、モータに実施の形態１の電流よりも大電流を流してチェックするので、さらに別の例えば故障しかけているようなモードでも前もって検出することができる。また、図２のステップＳ２における初期チェック済みは、この第２初期チェックを挿入するのでＣＴ＝１０で終了となる。実施の形態１における初期チェックとこの第２初期チェックは、同一の時間管理、同等のステップ管理を行うことができ、ソフトウエアの無駄を抑制することができる効果も奏する。なお、モータ電流検出回路やＡＤ１〜ＡＤ３は、第２の初期チェックのために追加した回路ではなく、パワーステアリング制御に使用する従来から備えていた回路を利用したものである。

電流供給時にＦＥＴを所定時間連続オンとしたが、通常のパワーステアリング制御で使用するものと同一のデューティ制御に置き換えることも可能である。また、電流供給に３相巻線から２相を選択して実施したが、２相に限ることはなく３相すべてを順に制御する方法でもよい。またＣＰＵ入力端子ＡＤ１〜ＡＤ３の内１個を選択したが、これも１個に限定するものではなく、敢えて電流が流れていない検出値もチェックする等の改良方法であってもよい。

さらにまた、実施の形態２のＦＥＴの駆動モードを利用し、実施の形態１におけるＡＤＭをモニタしてフェール検出を行うこともできる。その際には所定電流が流れるまでの時間遅れよりも早い時点でＡＤＭをモニタ、チェックすることができる。

実施の形態３．
次に図７に基づき実施の形態３について説明する。図１との差異は、ＦＥＴＴ１〜ＦＥＴＴ６とモータ６との間にモータリレーＲＹ１〜モータリレーＲＹ３を挿入したことである。このモータリレーＲＹ１〜モータリレーＲＹ３は、ＣＰＵ１０の信号によりそれぞれ
制御される。図７ではＦＥＴによる電子リレーとして図示したが、リレー１５と同様に接点を有するメカ的なリレーであってもよい。またすべてのモータ端子にモータリレーを挿入したが、すべてに挿入しなくてもよい。

図７においてモータ端子はＭｕ、Ｍｖ、Ｍｗの位置であり、各モータ端子の電圧を監視回路１６で検出する。ＣＰＵ１０でのチェック方法は図３、図６とほぼ同様であるが、ＦＥＴのチェックの際に、モータリレーＲＹ１〜モータリレーＲＹ３の開閉状態も一緒にチェックする機能を追加することで可能である。具体的には上段ＦＥＴＴ１、ＦＥＴＴ３、ＦＥＴＴ５を駆動する際に、各モータリレーを開成し、さらには閉成してモータ端子電圧をチェックすることにより、実施の形態１と同一の処理ルーチンを利用して実施できる。

以上のように、モータリレーが配設されているシステムであっても、ＦＥＴの故障チェックと同一回路、同一時間管理でモータリレーのチェックもできるという効果を奏する。

前述のように、本実施の形態１〜３は、次のような技術的特徴がある。
ハンドルの操舵力をアシストするモータと、このモータの電流を制御しモータを駆動するコントロールユニットとを備え、前記コントロールユニットには、目標のモータ電流を供給するように制御信号を出力するＣＰＵと、前記制御信号に応じて前記モータ電流を直接制御する複数のスイッチング素子とを有する電動パワーステアリング装置において、前記コントロールユニットには、前記モータの各端子と前記ＣＰＵとの間に監視回路が配設され、この監視回路は、前記モータの端子毎にそれぞれ接続され、モータ端子電圧を検出し、その後単一の信号に合成されて前記ＣＰＵへ入力され、前記ＣＰＵは、少なくともＣＰＵ起動時に前記スイッチング素子をそれぞれ駆動することにより、所定時間後に前記監視回路が検出した電圧が所定値となっているか否かをチェックする初期チェック機能を有する。
モータの端子は２個以上存在し、それぞれに抵抗を接続し、これら抵抗の他端は一箇所に接続されて、所定の抵抗値で電源とグランド間に分圧された中間点と接続されてＣＰＵのＡ／Ｄポートに入力される。
ＣＰＵの初期チェックは、所定の時間毎に、各スイッチング素子をそれぞれ順に駆動し、検出した電圧から前記スイッチング素子が故障か否かを判断する手段を有している。
コントロールユニットは、モータ電流を検出する電流検出回路を有し、ＣＰＵの初期チェック時にモータが回転しない程度の電流を供給するように、各スイッチング素子を駆動し、所定時間後に検出したモータ電流が所定範囲内に入っているか否かをチェックする第２の初期チェック機能を有している。
ＣＰＵは初期チェックで検出したフェールと、パワーステアリング制御中に検出したフェールとを一括してフェールの有無をチェックし、フェール検出時の対処を行う。
複数のスイッチング素子とモータ端子との間にモータリレーを配設し、ＣＰＵは前記モータリレーの開閉を制御する信号を出力するとともに、初期チェックにおいて各スイッチング素子を順に駆動する際に前記モータリレーの制御信号に応じて前記モータ端子電圧をチェックする。

本実施の形態１〜３は、観点をかえると次のような技術的特徴もある。
ハンドルの操舵力をアシストするモータと、このモータの電流を制御しモータを駆動するコントロールユニットとを備え、前記コントロールユニットには、目標のモータ電流を供給するように制御信号を出力するＣＰＵと、前記制御信号に応じて前記モータ電流を直接制御する複数のスイッチング素子とを有する電動パワーステアリング装置において、前記コントロールユニットは、前記モータの各端子と前記ＣＰＵとの間に設けられ前記モータの各端子の電圧を合成した電圧を前記ＣＰＵに入力する監視回路を有し、前記ＣＰＵは、少なくともＣＰＵ起動時に前記スイッチング素子をそれぞれ駆動することにより、前記監視回路が検出した電圧が所定値となっているか否かをチェックすることにより前記複数のスイッチング素子の各々のスイッチング素子のフェールを検出する初期チェック機能を有する。
前記複数のスイッチング素子の各々のフェール検出が、前記制御信号に応じて前記モータ電流が定常制御される前に行われる。
前記監視回路は、抵抗による分圧回路と、この分圧回路の分圧点と前記モータの各端子とをそれぞれ接続する抵抗とにより構成され、前記ＣＰＵは前記分圧点の電圧が所定値となっているか否かをチェックすることにより前記複数のスイッチング素子の各々のフェールを検出する。
前記各スイッチング素子が、所定の時間毎にそれぞれ順に駆動される。
コントロールユニットは、モータ電流を検出する電流検出回路を有し、前記ＣＰＵの前記初期チェック時にモータが回転しない程度の電流を供給するように各スイッチング素子を駆動し、所定時間後に検出したモータ電流が所定範囲内に入っているか否かをチェックする第２の初期チェック機能を有する。
前記電流検出回路は、前記モータの各端子とグランド間に接続された複数の電流検出用の抵抗を有し、前記コントロールユニットは、前記電流検出用の抵抗を流れるータ電流が所定範囲内に入っているか否かをチェックする。
前記コントロールユニットは、前記複数のスイッチング素子と前記モータの各端子との間に接続されたモータリレーを有し、前記ＣＰＵは前記モータリレーの開閉を制御する信号を出力するとともに、前記初期チェックにおいて前記各スイッチング素子を順に駆動する際に前記モータリレーの制御信号に応じて前記モータの前記端子電圧の前記チェックをする。

なお、本発明は、その発明の範囲内において、各実施の形態を適宜、変形、省略することができる。
また、図１〜図７の各図中、同一符号は同一または相当部分を示す。

１コントロールユニット（ＥＣＵ）、２電源、
３車速センサ、４トルクセンサ、
５バッテリ、６モータ、
１０ＣＰＵ、１１５Ｖ電源、
１２，１３インターフェース（Ｉ／Ｆ）、
１４駆動部、１５リレー、
１６監視回路、
ＡＤ１，ＡＤ２，ＡＤ３電流信号入力端子（ＣＰＵのＡ／Ｄポート）、
ＡＤＭ電圧信号入力端子（ＣＰＵのＡ／Ｄポート）、
Ｃ１，Ｃ２ゲート・ソース間の浮遊容量、
Ｃ１６平滑用のコンデンサ、Ｄ１６平滑用のダイオード、
Ｍｕ，Ｍｖ，Ｍｗモータ６の端子、
Ｒ１，Ｒ２，Ｒ３電流検出用の抵抗、
Ｒ４，Ｒ５，Ｒ６電圧検出用の抵抗、
Ｒ７，Ｒ８分圧用の抵抗、
ＲＹ１，ＲＹ２，ＲＹ３モータリレー、
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６スイッチング素子（ＦＥＴ）、
ＶＤＰ分圧点。

Claims

ハンドルの操舵力をアシストするモータと、このモータの電流を制御しモータを駆動するコントロールユニットとを備え、前記コントロールユニットには、目標のモータ電流を供給するように制御信号を出力するＣＰＵと、前記制御信号に応じて前記モータ電流を直接制御する複数のスイッチング素子とを有する電動パワーステアリング装置において、
前記コントロールユニットは、前記モータの各端子と前記ＣＰＵとの間に設けられ前記モータの各端子の電圧を合成した電圧を前記ＣＰＵに入力する監視回路を有し、
前記ＣＰＵは、少なくともＣＰＵ起動時に前記スイッチング素子をそれぞれ駆動することにより、前記監視回路が検出した電圧が所定値となっているか否かをチェックすることにより前記複数のスイッチング素子の各々のスイッチング素子のフェールを検出する初期チェック機能を有することを特徴とする電動パワーステアリング装置。
請求項１に記載の電動パワーステアリング装置において、前記複数のスイッチング素子の各々のフェール検出が、前記制御信号に応じて前記モータ電流が定常制御される前に行われることを特徴とする電動パワーステアリング装置。
請求項１または請求項２に記載の電動パワーステアリング装置において、前記監視回路は、抵抗による分圧回路と、この分圧回路の分圧点と前記モータの各端子とをそれぞれ接続する抵抗とにより構成され、前記ＣＰＵは前記分圧点の電圧が所定値となっているか否かをチェックすることにより前記複数のスイッチング素子の各々のフェールを検出することを特徴とする電動パワーステアリング装置。
請求項１〜請求項３の何れか一に記載の電動パワーステアリング装置において、前記各スイッチング素子が、所定の時間毎にそれぞれ順に駆動されることを特徴とする電動パワーステアリング装置。
請求項１〜請求項４の何れか一に記載の電動パワーステアリング装置において、コントロールユニットは、モータ電流を検出する電流検出回路を有し、前記ＣＰＵの前記初期チェック時にモータが回転しない程度の電流を供給するように各スイッチング素子を駆動し、所定時間後に検出したモータ電流が所定範囲内に入っているか否かをチェックする第２の初期チェック機能を有することを特徴とする電動パワーステアリング装置。
請求項５に記載の電動パワーステアリング装置において、前記電流検出回路は、前記モータの各端子とグランド間に接続された複数の電流検出用の抵抗を有し、前記コントロールユニットは、前記電流検出用の抵抗を流れるータ電流が所定範囲内に入っているか否かをチェックすることを特徴とする電動パワーステアリング装置。
請求項１〜請求項６の何れか一に記載の電動パワーステアリング装置において、前記ＣＰＵは、前記初期チェックで検出したフェールと、パワーステアリング制御中に検出したフェールとを一括してフェールの有無をチェックし、フェール検出時の対処を行うことを特徴とする電動パワーステアリング装置。
請求項１〜請求項７の何れか一に記載の電動パワーステアリング装置において、前記コントロールユニットは、前記複数のスイッチング素子と前記モータの各端子との間に接続されたモータリレーを有し、前記ＣＰＵは前記モータリレーの開閉を制御する信号を出力するとともに、前記初期チェックにおいて前記各スイッチング素子を順に駆動する際に前記モータリレーの制御信号に応じて前記モータの前記端子電圧の前記チェックをすることを特徴とする電動パワーステアリング装置。