JP2013239775A - 高周波回路およびそれを備えた高周波モジュール - Google Patents

Abstract

【課題】本発明は、分岐信号および受信信号の双方が各々の適切な信号強度の範囲内に収まることを可能にする高周波回路を提供する。
【解決手段】本発明は電力増幅回路１１ａと低雑音増幅回路１２ａと接続切替回路１３とバイパス回路１２ｂと減衰部１４とを備える高周波回路である。接続切替回路１３は制御信号Ｖ＿ＲＸに応答して接続を切替える。バイパス回路１２ｂは制御信号Ｖ＿ＬＮＡに応答してバイパスを形成する。減衰部１４は複数の減衰回路を含む。複数の減衰回路は減衰回路Ｆ１，Ｆ２，Ｆ３を含む。減衰回路Ｆ１，Ｆ３は、アンテナ端子ＡＮＴが電力増幅回路１１ａと電気的に接続される場合に、制御信号Ｖ＿ＲＸに応答して送信信号のうちの受信信号の伝送線路に漏洩した分岐信号を減衰させる。減衰回路Ｆ２は、アンテナ端子ＡＮＴが低雑音増幅回路１２ａと電気的に接続される場合に、制御信号Ｖ＿ＬＮＡに応答して受信信号を減衰させる。
【選択図】図１

Description

本発明は、高周波回路およびそれを備えた高周波モジュールに関し、特に、無線通信に用いる高周波回路およびそれを備えた高周波モジュールに関する。

現在、無線ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）によるデータ通信が普及しており、電子機器間の通信に広く利用されている。無線ＬＡＮの通信規格であるＩＥＥＥ（Ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ）８０２．１１規格には、ＩＥＥＥ８０２．１１ａ／１１ｂ／１１ｇ／１１ｎ／１１ａｃなどがある。この中でＩＥＥＥ８０２．１１ａｃは、次世代の無線ＬＡＮの通信規格として注目されている。

ＩＥＥＥ８０２．１１ａｃなどの規格に従う無線ＬＡＮでデータ通信を行う電気機器は、フロントエンド回路を備える。フロントエンド回路は、アンテナと接続するように設けられ、送信信号および受信信号を増幅する（特許文献１：ＷＯ２００７／１２９７１６号公報）。

図１８は、従来のフロントエンド回路の構成を示す回路ブロック図である。図１８を参照して、フロントエンド回路１００は、ＰＡ（Ｐｏｗｅｒ Ａｍｐｌｉｆｉｅｒ）１０１ａと、ＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ）１０２ａと、バイパス回路１０２ｂと、アンテナスイッチ１０３と、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴとを備える。

ＰＡ１０１ａおよびＬＮＡ１０２ａは、入力された微弱な信号を増幅して出力する増幅回路である。ＰＡ１０１ａは、送信端子ＴＸが受けた信号を増幅する。ＰＡ１０１ａにより増幅された信号は、送信信号として出力される。ＬＮＡ１０２ａは、アンテナ端子ＡＮＴが受けた受信信号を増幅する。

バイパス回路１０２ｂは、アンテナスイッチ１０３とＬＮＡ１０２ａの入力端との間に設けられた始点Ａから、ＬＮＡ１０２ａの出力端と受信端子ＲＸとの間に設けられた終点Ｂまでの間にバイパスを形成する。バイパス回路１０２ｂは、ＳＰＳＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｓｉｎｇｌｅ Ｔｈｒｏｗ）型スイッチであるスイッチＳＷを含む。フロントエンド回路１００では、スイッチＳＷがオンオフ制御されることで、始点Ａに達した信号をＬＮＡ１０２ａにより増幅させるか、バイパス回路１０２ｂによりＬＮＡ１０２ａを迂回させるかを切替える。

アンテナスイッチ１０３は、ＳＰＤＴ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｄｕａｌ Ｔｈｒｏｗ）型スイッチである。アンテナスイッチ１０３は、端子ＴＡと、端子ＴＴと、端子ＴＲとを含む。端子ＴＡには、アンテナ端子ＡＮＴが接続される。端子ＴＴには、送信端子ＴＸが電気的に接続される。端子ＴＲには、受信端子ＲＸが電気的に接続される。フロントエンド回路１００の送信動作時には端子ＴＡが端子ＴＴに接続し、受信動作時には端子ＴＡが端子ＴＲと接続するように、アンテナスイッチ１０３は切替えられる。

まず、フロントエンド回路１００の送信動作について説明する。アンテナスイッチ１０３は、端子ＴＡが端子ＴＴと接続するように切替えられる。ＲＦＩＣ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）２００は、送信端子ＴＸに信号を出力する。送信端子ＴＸが受けた信号は、ＰＡ１０１ａにより増幅され、送信信号としてアンテナスイッチ１０３において端子ＴＴから端子ＴＡに伝送される。送信信号は、アンテナ端子ＡＮＴに達し、アンテナ３００から送信される。

特許文献２（特開２００９−３３５９８号公報）の高周波回路では、アンテナスイッチに端子を追加して、アンテナスイッチのアイソレーションを用いて、ＬＮＡに入力される受信信号の信号強度を増減している。この構成によれば、バイパス回路は不要である。

ＩＥＥＥ８０２．１１ａｃでは、従来のＩＥＥＥ８０２．１１ａ／１１ｂ／１１ｇ／１１ｎなどと比べて、ＰＡ１０１ａの線形性が高いことが要求される。ＰＡ１０１ａの線形性が高いと、増幅される際に生じる送信信号の歪みが低減される。その結果、送信信号の変調精度が向上する。通常、ＰＡ１０１ａのバイアス電圧を高くすると、ＰＡ１０１ａの線形性は向上する。しかし、単にＰＡ１０１ａのバイパス電圧を高くすることによりＰＡ１０１ａの線形性を向上させようとすると、ＰＡ１０１ａでの消費電力が増加する。そのため、フロントエンド回路１００を備えた電子機器のバッテリー持続時間が短くなってしまう。そこで、一般的にＩＥＥＥ８０２．１１ａｃでは、デジタルプリディストーション（以下、ＤＰＤ（Ｄｉｇｉｔａｌ Ｐｒｅ−Ｄｉｓｔｏｒｔｉｏｎ）とも言う）と呼ばれる技術を用いる。

図１９は、ＤＰＤの概念を示すブロック図である。図１９を参照して、ＤＰＤでは、ＰＡ１０１ａに加えて、歪補償回路１０４およびカプラー１０５が用いられる。入力信号Ｓｉｎは、ＰＡ１０１ａにより増幅される前の送信信号である。出力信号Ｓｏｕｔは、入力信号ＳｉｎがＰＡ１０１ａにより増幅された後の送信信号である。

入力信号Ｓｉｎの信号強度が高い場合、入力信号ＳｉｎがＰＡ１０１ａにより増幅されると送信信号の歪みが大きくなってしまう。このような場合に備えて、歪補償回路１０４がＰＡ１０１ａの前段に設けられる。出力信号Ｓｏｕｔのうち、一部の信号がカプラー１０５で分岐される。歪補償回路１０４は、カプラー１０５により分岐された信号を受ける。この信号をループバック信号Ｓ＿ｌｏｏｐと呼ぶ。歪補償回路１０４は、ループバック信号Ｓ＿ｌｏｏｐに生じた歪みと逆方向に歪ませた信号を生成し、その信号を入力信号Ｓｉｎと合成して、歪補償信号Ｓｐを出力する。このように、ＤＰＤを用いることで、消費電力の増加を抑えつつ、歪みが低減された送信信号を得ることができる。

しかしながら、カプラーは通常、λ／４（λ：波長）の線路長の伝送線路を必要とする。このため、カプラー１０５を実装基板上に伝送線路で形成すると、大きな基板面積が必要になってしまう。現在ではカプラー１０５のチップ部品も存在し、基板面積を低減することも可能である。しかし、その場合にもチップ部品を新たに追加することで部材コストが増加してしまう。

図２０は、従来のフロントエンド回路における、ループバック信号を分岐させるためにアンテナスイッチのアイソレーションを用いる場合の構成および信号の伝送線路を示す回路ブロック図である。なお、図２０に示したフロントエンド回路１１０は、アンテナスイッチ１０３に代えてアンテナスイッチ１１３を備える点において、図１８に示したフロントエンド回路１００と異なる。フロントエンド回路１１０の他の部分の構成は、フロントエンド回路１００の対応する部分の構成と同様であるため、同一の符号を付してその説明を繰返さない。

歪補償回路２０４は、ＲＦＩＣ２００に設けられている。歪補償回路２０４が出力した信号（破線で表す）は、ＰＡ１０１ａにより増幅され、アンテナスイッチ１１３に達する。アンテナスイッチ１１３において、端子ＴＴと端子ＴＲとは電気的に絶縁されている。このため、端子ＴＴから端子ＴＡに送信信号が伝送されるとき、送信信号のほとんどは端子ＴＡに達する。しかし、端子ＴＴから端子ＴＡまでの送信信号の伝送線路と端子ＴＡから端子ＴＲまでの受信信号の伝送線路とのアイソレーションには限界がある。したがって、送信信号の一部がループバック信号（点線で表す）として受信信号の伝送線路に漏洩する。漏洩したループバック信号は、バイパス回路１０２ｂによりＬＮＡ１０２ａを迂回し、受信端子ＲＸから歪補償回路２０４に出力される。

このように、アンテナスイッチ１１３のアイソレーションを用いることで、カプラー１０５を新たに追加することなくループバック信号を分岐させて、ループバック信号を歪補償回路２０４に出力することができる。

次に、図１８に戻り、フロントエンド回路１００の受信動作について説明する。アンテナスイッチ１０３は、端子ＴＡが端子ＴＲと接続するように切替えられる。アンテナ３００は、受信した受信信号をアンテナ端子ＡＮＴに出力する。アンテナ端子ＡＮＴが受けた受信信号は、アンテナスイッチ１０３において端子ＴＡから端子ＴＲに伝送される。後段のＲＦＩＣ２００で受信信号の信号処理を行うために、受信信号には適切な信号強度の範囲が規定されている。そのため、始点Ａに達した受信信号は、信号強度に応じて伝送線路が切替えられる。

受信信号の信号強度が低い場合（電波状況が良好でない場合）、ＬＮＡ１０２ａはターンオンされ、かつ、スイッチＳＷはターンオフされる。そのため、受信信号はＬＮＡ１０２ａにより増幅される。ＬＮＡ１０２ａにより増幅された受信信号は、受信端子ＲＸからＲＦＩＣ２００に出力される。

逆に、受信信号の信号強度が高い場合（電波状況が良好である場合）、ＬＮＡ１０２ａはターンオフされ、かつ、スイッチＳＷはターンオンされる。そのため、受信信号はバイパス回路１０２ｂによりＬＮＡ１０２ａを迂回する。したがって、受信信号はＬＮＡ１０２ａによって増幅されない。このようにするのは、信号強度が高い受信信号がＬＮＡ１０２ａにより増幅されると、ＬＮＡ１０２ａおよびＲＦＩＣ２００により受信信号に歪みが生じてしまうためである。バイパス回路１０２ｂによりＬＮＡ１０２ａを迂回した受信信号は、受信端子ＲＸからＲＦＩＣ２００に出力される。

しかしながら、受信信号の信号強度が高い場合、ＬＮＡ１０２ａによって増幅されないように受信信号を単に迂回させるだけでは、受信信号は適切な信号強度の範囲内に収まらない。多くの場合、−１５ｄＢ〜−５ｄＢ程度、受信信号を減衰させる必要がある。これは、ＩＥＥＥ８０２．１１ａｃで規定された要求特性を満たすためである。

ＷＯ２００７／１２９７１６号公報 特開２００９−３３５９８号公報

従来のフロントエンド回路を備えたフロントエンドモジュールは、ＤＰＤを適用することを前提に設計されていない。したがって、従来のフロントエンド回路の構成に単にＤＰＤを適用すると、漏洩したループバック信号の信号強度が高くなる。これは、アンテナスイッチ１１３のアイソレーションが不十分であるためである。ループバック信号の信号強度が高くなると、ＬＮＡ１０２ａによりループバック信号に生じる歪みも大きくなってしまう。ループバック信号の歪みが大きいことは、送信信号の変調精度の低下をもたらすため、望ましいことではない。したがって、ループバック信号の信号強度が高くなったり歪みが大きくなったりしないように、適切な信号強度の範囲内に収まるまでループバック信号を減衰させる必要がある。また、受信信号も適切な信号強度の範囲内に収まるように、電波状況に応じて受信信号を増幅あるいは減衰させて、その信号強度を調整する必要がある。

しかしながら、アンテナスイッチ１１３のアイソレーションを用いてループバック信号を分岐させる場合、ループバック信号および受信信号は共通の伝送線路を伝送される。このため、双方の信号強度が各々の適切な範囲内に収まるように双方の信号強度を調整することは困難である。

それゆえに、本発明は、上述の課題を解決するためになされたものであり、その目的は、ループバックおよび受信信号の双方が、各々の適切な信号強度の範囲内に収まることを可能にするフロントエンド回路を提供することである。

本発明のある局面に従うと、高周波回路は、送信端子が受けた信号を増幅して送信信号を出力する電力増幅回路と、アンテナ端子により受信された受信信号を増幅して、増幅された受信信号を受信端子に出力する低雑音増幅回路と、第１の制御信号に応答して、アンテナ端子と電力増幅回路との間の接続と、アンテナ端子と低雑音増幅回路との間の接続とを切替える接続切替回路と、第２の制御信号に応答して、低雑音増幅回路を迂回するバイパスを、接続切替回路と受信端子との間に形成するバイパス回路と、受信信号の伝送線路に設けられた減衰部とを備える。減衰部は、複数の減衰回路を含む。複数の減衰回路は、接続切替回路によりアンテナ端子が電力増幅回路と電気的に接続される場合に、第１の制御信号に応答して、送信信号のうちの受信信号の伝送線路に漏洩した分岐信号を減衰させる、第１の減衰回路と、接続切替回路によりアンテナ端子が低雑音増幅回路と電気的に接続される場合に、第２の制御信号に応答して、伝送線路の受信信号を減衰させる、第２の減衰回路とを含む。

好ましくは、バイパス回路は、第２の制御信号に応答するスイッチを含み、接続切替回路と低雑音増幅回路との間に設けられた始点からバイパスを形成する。複数の減衰回路の各々は、接続切替回路と始点との間、始点とスイッチとの間、または始点と低雑音増幅回路との間に設けられている。

好ましくは、第１および第２の減衰回路の各々は、伝送線路と接地ノードとの間に設けられたスイッチング素子を有する。スイッチング素子は、第１および第２の制御信号のうちの対応する信号に応答して、伝送線路を接地ノードに電気的に接続する。

好ましくは、スイッチング素子は、ＦＥＴであり、第１および第２の減衰回路の各々は、ＦＥＴのゲートと接地ノードとの間に設けられた抵抗と、ＦＥＴのドレインと伝送線路との間に設けられた第１のコンデンサと、ＦＥＴのソースと接地ノードとの間に設けられた第２のコンデンサとをさらに有する。ＦＥＴのドレインは、第１および第２の制御信号のうちの対応する信号を受ける。

好ましくは、複数の減衰回路の各々は、第２のコンデンサと接地ノードとの間に設けられたインダクタをさらに有する。

好ましくは、複数の減衰回路のうち、少なくとも２つの減衰回路の各々が有する第２のコンデンサは、接地ノード側で互いに接続されている。減衰部は、互いに接続された第２のコンデンサの接地ノード側と、接地ノードとの間に設けられたインダクタをさらに含む。

好ましくは、インダクタは、高周波回路をパッケージに実装するためのボンディングワイヤである。

好ましくは、複数の減衰回路は、第１の制御信号に応答して、第１の減衰回路とともに分岐信号を減衰させる第３の減衰回路をさらに有する。第１の減衰回路は、接続切替回路と始点との間に設けられている。第２の減衰回路は、始点と低雑音増幅回路との間に設けられている。第３の減衰回路は、始点とスイッチとの間に設けられている。

好ましくは、第１の減衰回路は、接続切替回路と始点との間に設けられている。第２の減衰回路は、始点と低雑音増幅回路との間に設けられている。

好ましくは、第１の減衰回路は、接続切替回路と始点との間に設けられている。第２の減衰回路は、始点とスイッチとの間に設けられている。

好ましくは、第１および第２の減衰回路は、接続切替回路と始点との間に設けられている。

好ましくは、第１および第２の減衰回路は、始点とスイッチとの間に設けられている。
好ましくは、第１および第２の減衰回路は、始点と低雑音増幅回路との間に設けられている。

本発明の別の局面に従うと、上記の高周波回路を備えた高周波モジュールである。
好ましくは、高周波モジュールは、第１の減衰回路により減衰された分岐信号を受信端子から受ける歪補償回路を備える。歪補償回路は、減衰された分岐信号に基づいて、送信端子に出力する前に送信信号の歪みを低減し、歪みが低減された送信信号を送信端子に出力する。

好ましくは、高周波モジュールは、電力増幅回路が形成されたＨＢＴ基板と、低雑音増幅回路および接続切替回路が形成されたＨＥＭＴ基板と、高周波回路が実装されたＱＦＮパッケージとをさらに備える。

本発明によれば、分岐信号および受信信号の双方が、各々の適切な信号強度の範囲内に収まる高周波回路を実現できる。

本発明の実施の形態１による高周波回路の構成を示す回路ブロック図である。 図１に示した高周波回路と外部回路との接続を示す回路ブロック図である。 図１に示した高周波回路が備える減衰回路の構成を示す回路図である。 ＩＥＥＥ８０２．１１ａｃで規定されている要求特性を示す図である。 図１に示した高周波回路の各動作モードにおける制御を示す図である。 図１に示した高周波回路の各動作モードにおける、信号の伝送線路を示す回路ブロック図である。 図１に示した高周波回路における、ＴＸモードにおけるアイソレーションの周波数依存性についてのシミュレーション結果を示す図である。 図１に示した高周波回路における、ＴＸモードにおけるＥＶＭの電力依存性についてのシミュレーション結果を示す図である。 図１に示した高周波回路における、ＬＮＡモードおよびバイパスモードにおけるゲインについてのシミュレーション結果を示す図である。 本発明の実施の形態２による高周波回路の構成を示す回路ブロック図である。 本発明の実施の形態３による高周波回路の構成を示す回路ブロック図である。 本発明の実施の形態４による高周波回路の構成を示す回路ブロック図である。 本発明の実施の形態５による高周波回路の構成を示す回路ブロック図である。 本発明の実施の形態６による高周波回路の構成を示す回路ブロック図である。 本発明の実施の形態の変形例１による減衰回路の構成を示す回路図である。 本発明の実施の形態の変形例２による減衰部の構成を示す回路図である。 図１６に示した減衰部を備えた高周波回路を組込んだ高周波モジュールにおける、パッケージ内のボンディングワイヤによる配線を模式的に示す図である。 従来の高周波回路の構成を示す回路ブロック図である。 デジタルプリディストーションの概念を示すブロック図である。 従来の高周波回路における、分岐信号を分岐させるために接続切替回路のアイソレーションを用いる場合の構成および信号の伝送線路を示す回路ブロック図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付して、その説明を繰返さない。

ＩＥＥＥ８０２．１１規格には、２．４ＧＨｚ帯（ＩＥＥＥ８０２．１１ｂ／１１ｇ／１１ｎ／１１ａｃなど）および５ＧＨｚ帯（ＩＥＥＥ８０２．１１ａ／１１ｎ／１１ａｃなど）での無線ＬＡＮの通信規格が規定されている。ここでは、５ＧＨｚ帯に対応するフロントエンド回路（高周波回路）を例に用いて、実施の形態を説明する。

[実施の形態１]
図１は、本発明の実施の形態１によるフロントエンド回路の構成を示す回路ブロック図である。

図２は、図１に示したフロントエンド回路と外部回路との接続を示す回路ブロック図である。

図１および図２を参照して、フロントエンド回路１０は、ＰＡ（電力増幅回路）１１ａと、ＬＮＡ（低雑音増幅回路）１２ａと、バイパス回路１２ｂと、入力整合回路１２ｃと、出力整合回路１２ｄと、アンテナスイッチ（接続切替回路）１３と、減衰部１４（入力整合回路１２ｃを含まない）と、送信端子ＴＸと、受信端子ＲＸと、アンテナ端子ＡＮＴと、制御端子Ｔ１〜Ｔ３とを備える。

ＰＡ１１ａおよびＬＮＡ１２ａは、入力された微弱な信号を増幅して出力する増幅回路である。ＰＡ１１ａは、送信端子ＴＸが受けた信号を増幅する。ＰＡ１１ａにより増幅された信号は、送信信号として出力される。ＬＮＡ１２ａは、アンテナ端子ＡＮＴにより受信された受信信号を増幅する。ＬＮＡ１２ａにより増幅された受信信号は、受信端子ＲＸに出力される。

バイパス回路１２ｂは、アンテナスイッチ１３とＬＮＡ１２ａの入力端との間に設けられた始点Ａから、ＬＮＡ１２ａの出力端と受信端子ＲＸとの間に設けられた終点Ｂまでの間にバイパスを形成する。バイパス回路１２ｂは、スイッチＳＷを含む。スイッチＳＷは、ＳＰＳＴ型スイッチである。フロントエンド回路１０では、制御回路４００によりスイッチＳＷが制御されることで、始点Ａに到達した信号をＬＮＡ１２ａにより増幅させるか、バイパス回路１０２ｂによりＬＮＡ１２ａを迂回させるかを切替える。

入力整合回路１２ｃは、アンテナスイッチ１３と始点Ａとの間に設けられている。入力整合回路１２ｃは、アンテナ３００とフロントエンド回路１０との間の入力インピーダンスを整合する。出力整合回路１２ｄは、ＬＮＡ１２ａの出力端と終点Ｂとの間に設けられている。出力整合回路１２ｄは、ＲＦＩＣ２００とフロントエンド回路１０との間の出力インピーダンスを整合する。

アンテナスイッチ１３は、ＳＰＤＴ型スイッチである。アンテナスイッチ１３は、端子ＴＡと、端子ＴＴと、端子ＴＲとを含む。端子ＴＡには、アンテナ端子ＡＮＴが接続される。端子ＴＴには、送信端子ＴＸが電気的に接続される。端子ＴＲには、受信端子ＲＸが電気的に接続される。フロントエンド回路１０の送信動作時には端子ＴＡが端子ＴＴと接続し、受信動作時には端子ＴＡが端子ＴＲと接続するように、後述する制御信号によりアンテナスイッチ１３は切替えられる。

減衰部１４は、減衰回路Ｆ１（第１の減衰回路）と、減衰回路Ｆ２（第２の減衰回路）と、減衰回路Ｆ３（第３の減衰回路）とを含む。減衰回路Ｆ１は、始点Ａとアンテナスイッチ１３との間に設けられる。減衰回路Ｆ２は、始点ＡとＬＮＡ１２ａとの間に設けられる。減衰回路Ｆ３は、始点ＡとスイッチＳＷとの間に設けられる。

送信端子ＴＸおよび受信端子ＲＸには、ＲＦＩＣ２００が接続されている。ＲＦＩＣ２００は、歪補償回路２０４を備える。アンテナ端子ＡＮＴには、アンテナ３００が接続されている。制御端子Ｔ１〜Ｔ３には、制御回路４００が接続されている。

制御端子Ｔ１〜Ｔ３の各々は、対応する制御信号を制御回路４００から受ける。制御端子Ｔ１は、制御信号Ｖ＿ＴＸを受ける。制御端子Ｔ２は、制御信号Ｖ＿ＲＸ（第１の制御信号）を受ける。制御端子Ｔ３は、制御信号Ｖ＿ＬＮＡ（第２の制御信号）を受ける。制御信号Ｖ＿ＴＸは、ＰＡ１１ａのオンオフ制御および端子ＴＡが端子ＴＲと接続するようにアンテナスイッチ１３を切替える制御に用いられる。制御信号Ｖ＿ＲＸは、端子ＴＡが端子ＴＴと接続するようにアンテナスイッチ１３を切替える制御に用いられる。制御信号Ｖ＿ＬＮＡは、ＬＮＡ１２ａおよびスイッチＳＷのオンオフ制御に用いられる。

さらに、減衰回路Ｆ１，Ｆ３は制御信号Ｖ＿ＲＸを受け、減衰回路Ｆ２は制御信号Ｖ＿ＬＮＡを受けるように配線されている。そのため、上記制御信号により、ＰＡ１１ａ、ＬＮＡ１２ａ、およびスイッチＳＷをオンオフ制御するだけでなく、減衰回路Ｆ１〜Ｆ３もオンオフ制御することができる。

図３は、図１に示したフロントエンド回路が備える減衰回路Ｆ１の構成を示す回路図である。なお、減衰回路Ｆ２，Ｆ３の構成は、減衰回路Ｆ１の構成と同等であるため、その説明を繰返さない。

減衰回路Ｆ１は、スイッチング素子Ｑ１と、コンデンサＣ１，Ｃ２と、抵抗Ｒ１，Ｒ２とを含む。スイッチング素子Ｑ１は、ノーマリーオン型（Ｄ−ｍｏｄｅ）のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）である。スイッチング素子Ｑ１は、高周波信号（ループバック信号または受信信号）の伝送線路と接地ノードＧＮＤとの間に設けられている。ＦＥＴのゲートと接地ノードＧＮＤとの間には、抵抗Ｒ２が設けられている。ＦＥＴのドレインと高周波信号の伝送線路との間には、コンデンサＣ１（第１のコンデンサ）が設けられている。ＦＥＴのソースと接地ノードＧＮＤとの間には、コンデンサＣ２（第２のコンデンサ）が設けられている。ＦＥＴのドレインは、制御端子Ｔ２から制御信号Ｖ＿ＲＸを受ける。

コンデンサＣ１，Ｃ２は、それぞれ高周波信号の伝送線路および接地ノードＧＮＤに制御信号Ｖ＿ＲＸが漏洩することを防止するためのＤＣカット容量である。抵抗Ｒ１は、制御信号Ｖ＿ＲＸを安定化するためのダンピング抵抗である。

制御信号Ｖ＿ＲＸとしてＬ（ローレベル）信号をＦＥＴのドレインが受けたときには、減衰回路Ｆ１がオン状態になる。この場合、伝送線路を伝送される高周波信号は接地ノードＧＮＤに逃がされる。このため、減衰回路Ｆ１により高周波信号を減衰させることができる。逆に、制御信号Ｖ＿ＲＸとしてＨ（ハイレベル）信号をＦＥＴのドレインが受けたときには、減衰回路Ｆ１がオフ状態になる。この場合、減衰回路Ｆ１によって減衰されることなく高周波信号は伝送線路を伝送される。

以上のような構成を有するフロントエンド回路１０は、ＴＸモード、ＬＮＡモード、およびバイパスモードと呼ばれる３つの動作モードに従って動作する。ＴＸモードとは、ＤＰＤを用いて送信信号を送信するための動作モードである。ＬＮＡモードとは、電波状況が良好でなく受信信号の信号強度が低い場合に、受信信号をＬＮＡ１２ａにより増幅させるための動作モードである。バイパスモードとは、電波状況が良好で受信信号の信号強度が高い場合に、受信信号をＬＮＡ１２ａによって増幅させないよう、バイパス回路１２ｂによりＬＮＡ１２ａを迂回させる受信信号のバイパスを形成するための動作モードである。以下で具体的に示すように、ＩＥＥＥ８０２．１１ａｃでは動作モードごとに異なる要求特性が規定されている。

図４は、ＩＥＥＥ８０２．１１ａｃで規定されている要求特性を示す図である。ＴＸモードは、４．９ＧＨｚ〜５．９ＧＨｚの周波数帯域について規定されている。ＬＮＡモードおよびバイパスモードは、５．１５ＧＨｚ〜５．９ＧＨｚの周波数帯域について規定されている。

図４を参照して、ＴＸモードにおいて、ゲインに関する要求特性を満たすためには、送信端子ＴＸとアンテナ端子ＡＮＴとの間のゲインが２７ｄＢ以上になるように、ＰＡ１１ａのゲインを設定しなければならない。さらに、ループバック信号の信号強度に関する要求特性を満たすためには、ＰＡ１１ａの出力端と受信端子ＲＸとの間のアイソレーションが−４０ｄＢより強化されていなければならない。また、ループバック信号の歪みに関する要求特性を満たすためには、ＥＶＭ（Ｅｒｒｏｒ Ｖｅｃｔｏｒ Ｍａｇｎｉｔｕｄｅ）が１．８％以下でなければならない。

図１に戻り、ＥＶＭは、歪みの無い変調信号をＰＡ１１ａの出力端に入力した場合に、受信端子ＲＸから出力される信号を測定することで求められる。しかし、ＥＶＭは、フロントエンド回路１０のすべての構成要素がパッケージに実装された状態では、直接測定することができない。そのため、ＥＶＭは、以下のような直接的手法あるいは間接的手法を用いて測定される。

直接的手法においては、ＬＮＡ１２ａおよびスイッチＳＷが形成されたチップのみをパッケージに実装し、アンテナスイッチ１３の端子ＴＴと受信端子ＲＸとの間のＥＶＭを測定する。一方、間接的手法としては、フロントエンド回路１０のすべての構成要素をパッケージに実装し、まず、送信端子ＴＸとアンテナ端子ＡＮＴとの間のＥＶＭを測定する。このとき、受信端子ＲＸは５０Ω（オーム）で終端されている。次に、送信端子ＴＸと受信端子ＲＸとの間のＥＶＭを測定する。このとき、アンテナ端子ＡＮＴは５０Ωで終端されている。このようにして測定された２つのＥＶＭを比較することにより、ループバック信号がアンテナスイッチ１３の端子ＴＴと受信端子ＲＸとの間を伝送されるときに重畳される歪みの大きさを推定することができる。

なお、送信信号の歪みに関しても、ＥＶＭが１．８％以下でなければならない。このＥＶＭは、歪みの無い変調信号を送信端子ＴＸに入力した場合に、アンテナ端子ＡＮＴから出力される信号を測定することで求められる。

ＴＸモードにおいては、ＬＮＡ１２ａはオフ状態であるが、ＬＮＡ１２ａはループバック信号を受ける。ＬＮＡ１２ａがオフ状態のときであっても、ＬＮＡ１２ａが受けるループバック信号の信号強度が高いと、ＬＮＡ１２ａが含む増幅トランジスタのゲート−ソース間にＬＮＡ１２ａをターンオンする以上の電圧が印加される。このため、ループバック信号に歪みが生じてしまう。したがって、ループバック信号は、ＬＮＡ１２ａに達する前に十分に減衰させる必要がある。

一方、ＬＮＡモードにおいては、アンテナ端子ＡＮＴと受信端子ＲＸとの間のゲインが、１０ｄＢ以上でなければならない。バイパスモードにおいては、上記ゲインが−１２ｄＢ〜−８ｄＢでなければならない。

なお、バイパスモードにおけるゲインに関する要求特性を満たすように受信信号を減衰させることは、たとえば、バイパス回路１２ｂの伝送線路に直列に接続した抵抗を設けることによっても実現できる。この場合、新たに追加する部品が抵抗だけでよい。そのため、基板面積の低減または部材コストの低減という観点からは有利である。しかし、このようにすることは、高周波信号の歪みが増大してしまうため好ましくない。新たに追加された抵抗の分、バイパス回路１２ｂに対するＬＮＡ１２ａのインピーダンスが相対的に減少する。このため、ＬＮＡ１２ａが受ける高周波信号の電力が増加してしまう。したがって、高周波信号の歪みが増大する。

このように、ＩＥＥＥ８０２．１１ａｃで規定されている要求特性は動作モードごとに異なる。そのため、ループバック信号または受信信号の信号強度の減衰量を動作モードごとに調整する必要がある。以下、各動作モードにおけるフロントエンド回路１０の動作について、図５および図６を参照しながら説明する。

図５は、図１に示したフロントエンド回路の各動作モードにおける構成要素の制御を示す図である。

図６は、図１に示すフロントエンド回路の各動作モードにおける、信号の伝送線路を示す回路ブロック図である。図６（Ａ）は、ＴＸモードにおける信号の伝送線路を示す。図６（Ｂ）は、ＬＮＡモードにおける信号の伝送線路を示す。図６（Ｃ）は、バイパスモードにおける信号の伝送線路を示す。図６を参照して、送信信号および受信信号の伝送線路を破線で表す。ループバック信号の伝送線路を点線で表す。

まず、ＴＸモードにおける送信信号およびループバック信号の伝送線路について、図５および図６（Ａ）を参照しながら説明する。ＴＸモードにおいて、制御回路４００（図２参照）から、制御信号Ｖ＿ＴＸとしてＨ信号が出力される。制御信号Ｖ＿ＲＸとしてＬ信号が出力される。制御信号Ｖ＿ＬＮＡとしてＬ信号が出力される。

制御端子Ｔ１〜Ｔ３の各々が対応する制御信号を受けることにより、アンテナスイッチ１３は、端子ＴＡが端子ＴＴと接続するように切替わる。ＰＡ１１ａは、ターンオンする。ＬＮＡ１２ａは、ターンオフする。バイパス回路１２ｂは、ターンオンする。減衰回路Ｆ１〜Ｆ３は、すべてターンオンする。

したがって、フロントエンド回路１０が歪補償回路（図２参照）から受けた信号は、送信端子ＴＸ―ＰＡ１１ａ（オン状態）―端子ＴＴ―端子ＴＡ―アンテナ端子ＡＮＴの順に伝送される。このとき、ＰＡ１１ａで増幅された送信信号の一部が、ループバック信号として受信信号の伝送線路に漏洩する。ループバック信号は、端子ＴＲ―減衰回路Ｆ１（オン状態）―入力整合回路１２ｃ―始点Ａ―減衰回路Ｆ２（オン状態）―スイッチＳＷ―終点Ｂ―受信端子ＲＸの順に伝送される。ループバック信号は、受信端子ＲＸから歪補償回路（図２参照）に出力される。

次に、ＬＮＡモードにおける受信信号の伝送線路について、図５および図６（Ｂ）を参照しながら説明する。ＬＮＡモードにおいては、制御回路４００（図２参照）から、制御信号Ｖ＿ＴＸとしてＬ信号が出力される。制御信号Ｖ＿ＲＸとしてＨ信号が出力される。制御信号Ｖ＿ＬＮＡとしてＨ信号が出力される。

制御端子Ｔ１〜Ｔ３の各々が対応する制御信号を受けることにより、アンテナスイッチ１３は、端子ＴＡが端子ＴＲと接続するように切替わる。ＰＡ１１ａは、ターンオフする。ＬＮＡ１２ａは、ターンオンする。バイパス回路１２ｂは、ターンオフする。減衰回路Ｆ１〜Ｆ３は、すべてターンオフする。

したがって、アンテナ端子ＡＮＴが受けた受信信号は、アンテナ端子ＡＮＴ―端子ＴＡ―端子ＴＲ―減衰回路Ｆ１（オフ状態）―入力整合回路１２ｃ―始点Ａ―減衰回路Ｆ３（オフ状態）―ＬＮＡ１２ａ（オン状態）―出力整合回路１２ｄ―終点Ｂ―受信端子ＲＸの順に伝送される。受信信号は、受信端子ＲＸから歪補償回路（図２参照）に出力される。

最後に、バイパスモードにおける受信信号の伝送線路について、図５および図６（Ｃ）を参照しながら説明する。バイパスモードにおいては、制御回路４００（図２参照）から、制御信号Ｖ＿ＴＸとしてＬ信号が出力される。制御信号Ｖ＿ＲＸとしてＨ信号が出力される。制御信号Ｖ＿ＬＮＡとしてＬ信号が出力される。

制御端子Ｔ１〜Ｔ３の各々が対応する制御信号を受けることにより、アンテナスイッチ１３は、端子ＴＡが端子ＴＲと接続するように切替わる。ＰＡ１１ａおよびＬＮＡ１２ａは、いずれもターンオフする。バイパス回路１２ｂは、ターンオンする。減衰回路Ｆ１および減衰回路Ｆ３は、いずれもターンオフする。減衰回路Ｆ２はターンオンする。

したがって、アンテナ端子ＡＮＴが受けた受信信号は、アンテナ端子ＡＮＴ―端子ＴＡ―端子ＴＲ―減衰回路Ｆ１（オフ状態）―入力整合回路１２ｃ―始点Ａ―減衰回路Ｆ２（オフ状態）―スイッチＳＷ（オン状態）―終点Ｂ―受信端子ＲＸの順に伝送される。受信信号は、受信端子ＲＸから歪補償回路（図２参照）に出力される。

以上のように、減衰回路Ｆ１〜Ｆ３の各々がスイッチング素子を有するため、動作モードごとに異なる個数の減衰回路をターンオンさせることができる。高周波信号の減衰量は、減衰回路Ｆ１〜Ｆ３のうち、ターンオンさせる減衰回路Ｆ１〜Ｆ３の個数に応じて定まる。ターンオンさせる減衰回路の個数は、動作モードの各々について図４に示した要求特性を満たすように定められる。

具体的に、３つの動作モードに対し、高周波信号の減衰量を動作モードごとに調整するためには、少なくとも２つの減衰回路が設けられていなければならない。２つの減衰回路が設けられていれば、（１）いずれもオン状態、（２）一方がオン状態で他方がオフ状態、（３）いずれもオフ状態、となるようにスイッチング素子をオンオフ制御することで、高周波信号の減衰量を３通りに調整できるからである。

本実施の形態によるフロントエンド回路１０では、３つの減衰回路が設けられている。ＴＸモードにおいては、減衰回路Ｆ１〜Ｆ３はすべてオン状態である。このため、ループバック信号の減衰量は、３つの減衰回路に相当する減衰量になる。したがって、ＴＸモードにおけるループバック信号の減衰量が、すべての信号の減衰量の中で最も大きくなる。このようにすることで、送信信号の伝送線路と受信信号の伝送線路との間のアイソレーションは最も強化される。また、ループバック信号が減衰される結果、ループバック信号の歪みも低減される。

ＬＮＡモードにおいては、減衰回路Ｆ１〜Ｆ３はすべてオフ状態である。このため、受信信号は減衰されない。すなわち、受信信号の信号強度が低いためにＬＮＡ１２ａにより受信信号を増幅させることが必要である場合に、減衰部１４によって受信信号が減衰されてしまうことはない。

バイパスモードにおいては、減衰回路Ｆ２のみがオン状態である。このため、受信信号の減衰量は、１つの減衰回路に相当する減衰量になる。したがって、受信信号の減衰量は、ループバック信号の減衰量と比べると小さくなる。このようにすることで、受信信号が適切な信号強度の範囲内に収まるように調整される。

以上のように、ループバック信号および受信信号は共通の伝送線路を伝送されるにも関わらず、ループバック信号および受信信号の減衰量を互いに独立に調整することができる。

フロントエンド回路１０が図４に示した要求特性を実際に満たすことを、以下、図７〜図９を参照しながら説明する。図７〜図９にその結果を示すシミュレーションでは、ＩＥＥＥ８０２．１１ａｃの規定に沿ったシミュレーション条件が設定されている。

図７は、図１に示したフロントエンド回路１０における、ＴＸモードでのアイソレーションの周波数依存性についてのシミュレーション結果を示す図である。図７を参照して、グラフの横軸は、送信端子ＴＸが受けた信号の周波数を示す。グラフの縦軸は、アイソレーションを示す。アイソレーションとは、ＰＡ１１ａの出力端における送信信号と受信端子ＲＸにおけるループバック信号との信号強度の比である。波形７ａは、本実施の形態によるフロントエンド回路１０におけるアイソレーションの周波数依存性を表す。波形７ｂは、従来のフロントエンド回路におけるアイソレーションの周波数依存性を表す。

図４に要求特性を示したように、４．９ＧＨｚ〜５．９ＧＨｚにおいて、アイソレーションは−４０ｄＢより強化されていなければならない。従来のフロントエンド回路では、アイソレーションが−２０ｄＢに満たない。一方、本実施の形態によるフロントエンド回路１０では、上記周波数帯域すべてにおいて、アイソレーションが−４０ｄＢより強化されている。したがって、フロントエンド回路１０のアイソレーションは、図４に示した要求特性を満たしている。よって、減衰部１４が減衰回路Ｆ１〜Ｆ３を含むことで、ループバック信号が十分に減衰されていることが分かる。

図８は、図１に示したフロントエンド回路１０における、ＴＸモードでのＥＶＭの電力依存性についてのシミュレーション結果を示す図である。図８を参照して、グラフの横軸は、変調信号のＰＡ１１ａの出力端での電力を示す。グラフの縦軸は、ＰＡ１１ａの出力端から歪みの無い変調信号を入力した場合に、受信端子ＲＸから出力される変調信号から算出したＥＶＭを示す。入力した変調信号の周波数は５．４ＧＨｚである。波形８ａは、フロントエンド回路１０のＥＶＭを表す。波形８ｂは、従来のフロントエンド回路のＥＶＭを表す。

図４に要求特性を示したように、２２ｄＢｍ以下の電力の歪みの無い変調信号をＰＡ１１ａの出力端に入力した場合に、受信端子ＲＸにおいて測定されるＥＶＭは１．８％以下でなければならない。従来のフロントエンド回路では、０ｄＢｍ程度の電力の変調信号を入力した場合であっても、ＥＶＭが１．８％を超えている。一方、本実施の形態によるフロントエンド回路１０では、２２ｄＢｍの電力の変調信号を入力した場合に、ＥＶＭは１．０％未満である。したがって、フロントエンド回路１０のＥＶＭは、図４に示した要求特性を満たしている。よって、減衰部１４が減衰回路Ｆ１〜Ｆ３を含むことで、ループバック信号の歪みが十分に低減されていることが分かる。

ただし、２２ｄＢｍという値は、あくまで送信信号の電力の一例に過ぎない。送信信号の電力の範囲は、アイソレーションにより定まるループバック信号の電力に応じて適宜設定される。

なお、図８に示したシミュレーション結果から、以下のようなことが分かる。たとえば、送信端子ＴＸとアンテナ端子ＡＮＴとの間の線形出力が２０ｄＢｍ（２０ｄＢｍ出力まで１．８％以下のＥＶＭを保つ）のＰＡがあり、２２ｄＢｍ出力のとき、ＥＶＭが５％程度になっていたとする。ループバック信号の歪み特性は、２２ｄＢｍ入力まで良好な線形性をもつと分かっている。このため、アンテナ端子ＡＮＴで２２ｄＢｍ出力のとき、受信端子ＲＸで測定される５％＋αの変調信号の歪み方（ゲイン歪みは正か負か、位相歪みは正か負か）がほぼＰＡによるものと言えるので、どちらに逆歪みをかければ良いか分かる。つまり、線形出力２０ｄＢｍの実力をもつＰＡがＤＰＤにより２２ｄＢｍまで線形性良く使用できることになる。どこまで線形性良くＰＡを使用できるかは、ループバック信号の線形入力が何ｄＢｍかに強く依存する。

図９は、図１に示したフロントエンド回路１０における、ＬＮＡモードおよびバイパスモードでのゲインについてのシミュレーション結果を示す図である。図９を参照して、グラフの横軸は、アンテナ端子ＡＮＴが受けた受信信号の周波数である。グラフの縦軸は、アンテナ端子ＡＮＴと受信端子ＲＸとの間のゲインである。波形９ａは、ＬＮＡモードでのゲインを表す。波形９ｂは、バイパスモードでのゲインを表す。

図４に要求特性を示したように、５．１５ＧＨｚ〜５．９ＧＨｚにおいて、ＬＮＡモードでのゲインは１０ｄＢ以上でなければならない。バイパスモードでのゲインは−１２ｄＢ〜−８ｄＢでなければならない。本実施の形態によるフロントエンド回路１０では、上記周波数帯域すべてにおいて、ＬＮＡモードでのゲインが１０ｄＢを超えている。また、バイパスモードでのゲインも、上記周波数帯域すべてにおいて、−１２ｄＢ〜−８ｄＢの間に収まっている。したがって、フロントエンド回路１０のＬＮＡモードおよびバイパスモードでのゲインはいずれも、図４に示した要求特性を満たしている。よって、減衰部１４が減衰回路Ｆ１〜Ｆ３を含むことで、受信信号は適切な信号強度の範囲内に収まるように調整されていることが分かる。

以上のように、ＴＸモードにおいては、減衰回路Ｆ１〜Ｆ３をすべてターンオンしてループバック信号を減衰させる。このため、ＩＥＥＥ８０２．１１ａｃに規定された要求特性を満たすアイソレーションを得ることができる。その結果、ループバック信号の歪みを低減させることもできるので、上記要求特性を満たすＥＶＭを得ることができる。また、ＬＮＡモードにおいては、減衰回路Ｆ１〜Ｆ３をすべてターンオフしてループバック信号を減衰させない。このため、上記要求特性を満たすゲインを得ることができる。さらに、バイパスモードにおいては、減衰回路Ｆ２のみをターンオンして受信信号を適度に減衰させる。このため、上記要求特性を満たすゲインを得ることができる。したがって、本実施の形態によれば、ＴＸモード、ＬＮＡモード、およびバイパスモードのすべての動作モードにおいて、図４に示した要求特性を満たすフロントエンド回路を実現できる。

なお、本実施の形態によるフロントエンド回路１０では、制御信号Ｖ＿ＲＸが第１の制御信号であるとした。しかし、第１の制御信号は、制御信号Ｖ＿ＴＸであってもよい。制御信号Ｖ＿ＴＸと制御信号Ｖ＿ＲＸとは、Ｈ信号とＬ信号とが常に逆の関係にあるためである。ただし、この場合、制御信号Ｖ＿ＴＸに応答して適切に動作するように、ＰＡ１１ａおよび減衰回路Ｆ１，Ｆ３を変更することが必要である。また、上記と同じ理由により、制御信号Ｖ＿ＴＸと制御信号Ｖ＿ＲＸとは１つの制御信号にまとめることもできる。

フロントエンド回路１０では、アンテナスイッチ１３と始点Ａとの間、始点ＡとスイッチＳＷとの間、および始点ＡとＬＮＡ１２ａとの間の伝送線路に、各々１つずつ減衰回路が設けられている。しかし、上記伝送線路であれば、減衰回路の位置を問わず、伝送線路を伝送される高周波信号を減衰させることができる。なぜなら、減衰回路がオン状態であるとき、減衰回路が設けられた伝送線路のインピーダンスが減少するため、高周波信号は減衰回路に向かって伝送されるからである。したがって、高周波信号の減衰量は、減衰回路の位置ではなく、主に減衰回路の個数によって定まる。

しかし、ループバック信号に生じる歪みを低減させる観点からは、減衰回路の位置はループバック信号に影響を与えうる。ループバック信号に生じる歪みの主な要因はトランジスタの線形性である。ここで、トランジスタとは、ＰＡ１１ａが含む増幅トランジスタ、ＬＮＡ１２ａが含む増幅トランジスタ、およびスイッチＳＷが含むスイッチングトランジスタ（いずれも図示しない）を指す。ループバック信号に歪みを生じさせる主な要因となるトランジスタを特定し、そのトランジスタのすぐ前段に減衰回路を設けることがより好ましい。

また、ＬＮＡ１２ａに伝送される受信信号の伝送線路（アンテナスイッチ１３とＬＮＡ１２ａとの間）に多数の減衰回路が設けられていると、ＬＮＡ１２ａの雑音指数（Ｎｏｉｓｅ Ｆｉｇｕｒｅ）が劣化する可能性がある。これは、減衰回路の各々が含むＦＥＴがターンオンあるいはターンオフされるとき、ＦＥＴのドレイン−ソース間の寄生容量により、ＬＮＡ１２ａの雑音指数が劣化してしまうというものである。

以上のように、減衰回路の配置およびその個数は、ＴＸモードにおいてループバック信号に歪みを生じさせる要因となるトランジスタや、ＬＮＡモードにおけるＬＮＡ１２ａの雑音指数などに応じて適宜調整することが好ましい。たとえば、アンテナスイッチ１３と始点Ａとの間に１つの減衰回路が設けられ、始点ＡとスイッチＳＷとの間に２つの減衰回路が設けられ、始点ＡとＬＮＡ１２ａとの間に１つの減衰回路が設けられるように、減衰回路を配置することもできる。そして、ＴＸモードでは４つすべての減衰回路がターンオンされ、ＬＮＡモードでは４つすべての減衰回路がターンオフされ、バイパスモードでは、始点ＡとスイッチＳＷとの間に設けられた２つの減衰回路のみがターンオンされるという制御もありえる。

以下、実施の形態２〜６において、減衰回路の配置およびその個数が異なるフロントエンド回路について説明する。なお、以下の実施の形態および実施の形態の変形例に関し、実施の形態１によるフロントエンド回路１０と同一または同様の制御については、その説明を繰返さない。

[実施の形態２]
実施の形態２は、減衰部１４が２つの減衰回路を含むという点で、実施の形態１と異なっている。実施の形態２では、減衰部１４がいずれか２つの位置に各々１つずつ減衰回路を含む場合について説明する。

図１０は、本発明の実施の形態２によるフロントエンド回路の構成を示す回路ブロック図である。図１０を参照して、フロントエンド回路２０では、減衰回路Ｆ１（第１の減衰回路）は、アンテナスイッチ１３と始点Ａとの間に設けられる。減衰回路Ｆ２（第２の減衰回路）は、始点ＡとＬＮＡ１２ａとの間に設けられる。減衰回路Ｆ１は、制御信号Ｖ＿ＲＸを受けるように配線される。減衰回路Ｆ２は、制御信号Ｖ＿ＬＮＡを受けるように配線される。

実施の形態２では、ＬＮＡ１２ａのすぐ前段に減衰回路が設けられる。したがって、実施の形態２によれば、ループバック信号に生じる歪みの主な要因がＬＮＡ１２ａが含む増幅トランジスタである場合に、ループバック信号の歪みが低減されるという点で特に効果がある。

[実施の形態３]
実施の形態３は、２つの減衰回路の配置の点で実施の形態２と異なっている。実施の形態３では、減衰部１４がいずれか２つの位置に各々１つずつ減衰回路を含むという点は、実施の形態２と共通である。

図１１は、本発明の実施の形態３によるフロントエンド回路の構成を示す回路ブロック図である。図１１を参照して、フロントエンド回路３０では、減衰回路Ｆ１（第１の減衰回路）は、アンテナスイッチ１３と始点Ａとの間に設けられる。減衰回路Ｆ２（第２の減衰回路）は、始点ＡとスイッチＳＷとの間に設けられる。

実施の形態３では、スイッチＳＷのすぐ前段に減衰回路が設けられる。実施の形態３によれば、ループバック信号に生じる歪みの主な要因がスイッチＳＷが含むスイッチングトランジスタである場合に、ループバック信号の歪みが低減されるという点で特に効果がある。

[実施の形態４]
実施の形態４では、２つの減衰回路がほぼ同じ位置に設けられているという点で、実施の形態２，３と異なっている。

図１２は、本発明の実施の形態４によるフロントエンド回路の構成を示す回路ブロック図である。図１２を参照して、フロントエンド回路４０では、減衰回路Ｆ１（第１の減衰回路）および減衰回路Ｆ２（第２の減衰回路）が、いずれもアンテナスイッチ１３と始点Ａとの間に設けられている。

実施の形態４では、アンテナスイッチ１３と始点Ａとの間に２つの減衰回路が設けられる。実施の形態４によれば、ＬＮＡ１２ａが含む増幅トランジスタおよびスイッチＳＷが含むスイッチングトランジスタがループバック信号に生じる歪みに及ぼす影響が同程度である場合、あるいは、ループバック信号に生じる歪みの主な要因がいずれのトランジスタであるのかが明らかでない場合に、ループバック信号の歪みが低減されるという点で特に効果がある。

[実施の形態５]
実施の形態５は、ほぼ同じ位置に設けられた２つの減衰回路の配置の点で、実施の形態４と異なっている。

図１３は、本発明の実施の形態５によるフロントエンド回路の構成を示す回路ブロック図である。図１３を参照して、フロントエンド回路５０では、減衰回路Ｆ１（第１の減衰回路）および減衰回路Ｆ２（第２の減衰回路）が、いずれも始点ＡとスイッチＳＷとの間に設けられている。

実施の形態３のフロントエンド回路３０と同様に、実施の形態５では、スイッチＳＷのすぐ前段に減衰回路が設けられる。実施の形態５によれば、ループバック信号に生じる歪みの主な要因がスイッチＳＷが含むスイッチングトランジスタである場合に、ループバック信号の歪みが低減されるという点で特に効果がある。また、フロントエンド回路５０では、ＬＮＡ１２ａに伝送される受信信号の伝送線路に減衰回路が設けられていない。したがって、ＬＮＡモードにおけるＬＮＡ１２ａの雑音指数の劣化を抑制することができる。

[実施の形態６]
実施の形態６は、ほぼ同じ位置に設けられた２つの減衰回路の配置の点で、実施の形態４，５と異なっている。

図１４は、本発明の実施の形態６によるフロントエンド回路の構成を示す回路ブロック図である。図１４を参照して、フロントエンド回路６０では、減衰回路Ｆ１（第１の減衰回路）および減衰回路Ｆ２（第２の減衰回路）は、いずれも始点ＡとＬＮＡ１２ａとの間に設けられている。

実施の形態２のフロントエンド回路２０と同様に、実施の形態６では、ＬＮＡ１２ａのすぐ前段に減衰回路が設けられる。実施の形態６によれば、ループバック信号に歪みを生じさせる主な要因がＬＮＡ１２ａが含む増幅トランジスタである場合に、ループバック信号の歪みが低減されるという点で特に効果がある。

なお、フロントエンド回路１０，２０，４０，６０では、ＬＮＡ１２ａに伝送される受信信号の伝送線路に２つの減衰回路が設けられるのに対し、フロントエンド回路３０では１つの減衰回路のみが設けられる。したがって、フロントエンド回路３０は、フロントエンド回路１０，２０，４０，６０と比べて、ＬＮＡモードにおけるＬＮＡ１２ａの雑音指数の劣化をより一層抑制することができる。

[変形例１]
以上、実施の形態１〜６では、減衰回路がいずれも図３に示した構成を有する場合について説明した。しかし、減衰回路の構成はこれに限定されるものではない。減衰回路は、高周波信号の伝送線路と接地ノードＧＮＤとの間に並列に接続され、高周波信号を接地ノードＧＮＤに逃がすものであれば、その構成を問わない。以下、減衰回路の構成を変更した、実施の形態の変形例による減衰回路について説明する。なお、実施の形態の変形例によるフロントエンド回路について、図３に示した減衰回路Ｆ１の構成要素と同等の構成要素には同一の符号を付して、その説明を繰返さない。また、その制御も、実施の形態１〜６によるフロントエンド回路の制御と同様であるため、その説明を繰返さない。

図１５は、本発明の実施の形態の変形例１による減衰回路の構成を示す回路図である。図１５を参照して、減衰回路Ｆ１１では、コンデンサＣ２の接地ノードＧＮＤ側と接地ノードＧＮＤとの間にインダクタＬ１が設けられている。そのため、コンデンサＣ２の容量およびインダクタＬ１のインダクタンスにより、ＬＣ共振回路が形成される。

以下、減衰部１４が含む複数の減衰回路の各々が、変形例１の減衰回路Ｆ１１と同等の構成である場合について説明する。減衰回路Ｆ１１では、ＩＥＥＥ８０２．１１ａｃで規定されている周波数帯域内にＬＣ共振回路の共振点の周波数が位置するように、コンデンサＣ２の容量およびインダクタＬ１のインダクタンスを設定するとよい。そのようにすることで、上記周波数帯域外にＬＣ共振回路の共振点が位置する場合と比べて、ループバック信号を一層減衰させることができる。

また、共振点近傍の周波数帯域では減衰量の変化が急峻であるというアイソレーションの特性を利用して、アイソレーションの周波数依存性を柔軟に調整することができる。たとえば、減衰回路Ｆ１１と同等の構成を各々有する２つの減衰回路を減衰部１４が含む場合、一方の減衰回路の共振点は上記周波数帯域より高い周波数帯域に位置し、他方の減衰回路の共振点は上記周波数帯域より低い周波数帯域に位置するように、各々のコンデンサＣ２の容量および／またはインダクタＬ１のインダクタンスを設定するとよい。このようにすることで、上記周波数帯域におけるアイソレーションの周波数依存性を平坦にすることができる。すなわち、ループバック信号の信号強度が送信信号の周波数に依存しないフロントエンド回路を実現できる。

インダクタＬ１には、フロントエンド回路をパッケージに実装するためのボンディングワイヤを用いることが好ましい。ボンディングワイヤのインダクタンスを用いることで、インダクタを新たに追加しなくてもよい。このため、部材コストを低減できるからである。ただし、インダクタＬ１はボンディングワイヤに限定されるものではない。インダクタＬ１は、たとえば、スパイラルインダクタ、チップインダクタ、または実装基板上に形成された伝送線路などであってもよい。

[変形例２]
変形例１では、減衰回路ごとに１つのインダクタが設けられる。しかし、インダクタは、複数の減衰回路に共通に設けるようにしてもよい。

図１６は、本発明の実施の形態の変形例２による減衰部の構成を示す回路図である。
図１６を参照して、減衰回路Ｆ１，Ｆ２が有するコンデンサＣ２は、接地ノードＧＮＤ側で互いに接続されている。減衰部は、接地ノードＧＮＤとの間に設けられたインダクタＬをさらに含む。減衰回路の配置およびその個数は、実施の形態２のフロントエンド回路２０が備えた減衰部１４と同様である。

ＩＥＥＥ８０２．１１ａｃで規定されている周波数帯域内に減衰回路の共振点が位置するように、コンデンサＣ２の容量およびインダクタＬのインダクタンスが設定される。これにより、変形例１の減衰回路Ｆ１１と同様に、アイソレーションの周波数依存性を柔軟に調整することができる。また、変形例２による減衰部を備えるフロントエンド回路は、２つの減衰回路Ｆ１１を有するフロントエンド回路と比べてインダクタが１つ少ない。このため、部材コストを低減することができる。

さらに、２つの減衰回路Ｆ１１を有するフロントエンド回路と比べた場合、変形例２による減衰部を備えるフロントエンド回路は、コンデンサＣ２の容量が互いに等しいとき、インダクタのインダクタンスが減少する分、Ｑ値が減少する。そのため、共振点近傍の周波数帯域での減衰量の変化が比較的緩やかになる。したがって、アイソレーションの周波数依存性を比較的平坦にすることができる。これは、ＩＥＥＥ８０２．１１ａｃの規格に従うフロントエンド回路の場合、周波数帯域が広いため特に効果がある。別の観点から見ると、Ｑ値を減少させるために、コンデンサＣ２の個数を増やしたりコンデンサＣ２のサイズを大きくしたりしなくてよい。このため、基板面積を低減することもできる。

フロントエンド回路は、フロントエンドモジュール（高周波モジュール）に組込まれ、パッケージに実装される。フロントエンド回路が変形例２による減衰部を備える場合について説明する。

図１７は、図１６に示した減衰部を備えたフロントエンド回路を組込んだフロントエンドモジュールにおいて、パッケージ内のボンディングワイヤによる配線を模式的に示す図である。

図１７に示したフロントエンドモジュール１は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）基板１ａと、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）基板１ｂと、ＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージ１ｃとを備える。ＨＢＴ基板１ａおよびＨＥＭＴ基板１ｂは、いずれもＱＦＮパッケージ１ｃに実装されている。簡略化のため図示していないが、ＨＢＴ基板１ａには、ＰＡ１１ａが形成されている。ＨＥＭＴ基板１ｂには、ＬＮＡ１２ａおよびアンテナスイッチ１３が形成されている。フロントエンド回路のその他の構成要素も、ＱＦＮパッケージ１ｃに実装されている。

ＱＦＮパッケージ１ｃは、一辺が２．５ｍｍの略正方形である。ＱＦＮパッケージ１ｃは、リードフレームＬＦ１〜ＬＦ１６を含む。リードフレームＬＦ１〜ＬＦ１６の各々は、以下のように、対応する端子またはノードにワイヤボンディングで接続されている。すなわち、リードフレームＬＦ１は、接地ノードＧＮＤに接続される。リードフレームＬＦ２は、受信端子ＲＸに接続される。リードフレームＬＦ４は、制御信号Ｖ＿ＬＮＡを受ける制御端子Ｔ３に接続される。リードフレームＬＦ６は、制御信号Ｖ＿ＴＸを受ける制御端子Ｔ１に接続される。リードフレームＬＦ８は、送信端子ＴＸに接続される。リードフレームＬＦ１３は、アンテナ端子ＡＮＴに接続される。リードフレームＬＦ１５は、制御端子Ｔ２に接続される。

これらボンディングワイヤの中で、ＨＥＭＴ基板１ｂ上の電極パッドとリードフレームＬＦ１とを接続するボンディングワイヤＷが、図１６に示したインダクタＬに相当する。ワイヤボンディングにより配線するとき、ボンディングワイヤＷの長さをわずかに変化させることで、インダクタＬのインダクタンスを微調整することができる。そのため、共振点が所望の周波数に位置するようにインダクタＬのインダクタンスを設定することができる。したがって、アイソレーションの周波数依存性を柔軟に調整することができる。なお、インダクタＬは、ボンディングワイヤではなく、スパイラルインダクタ、チップインダクタ、または伝送線路などで別に設けてもよい。

なお、変形例２による減衰部を備えたフロントエンド回路をＱＦＮパッケージ１ｃに実装する場合について説明したが、実施の形態１〜６によるフロントエンド回路についても同様に、ＱＦＮパッケージに実装することができる。また、ＱＦＮパッケージ１ｃに実装される回路は実施の形態１〜６のフロントエンド回路およびその構成要素に限定されない。ＱＦＮパッケージ１ｃには、無線ＬＡＮによるデータ通信に用いる他の回路を含めてもよい。

ＨＢＴ基板、ＨＥＭＴ基板、およびＱＦＮパッケージはあくまで例示であり、基板およびパッケージの種類をこれらに限定するものではない。

また、ＩＥＥＥ８０２．１１ａｃを例に用いたが、これもあくまで無線通信の例示である。５ＧＨｚ帯にかぎらず、２．４ＧＨｚ帯に対応する無線ＬＡＮのフロントエンド回路にも本発明は適用可能である。２．４ＧＨｚについても、同様の効果を得ることができる。さらに、無線通信の方式自体が、ＩＥＥＥ８０２．１１規格で規定された無線ＬＡＮに限定されない。

実施の形態１〜６では、アンテナスイッチ１３と始点Ａとの間に入力整合回路１２ｃが設けられている。しかし、入力整合回路１２ｃは、アンテナスイッチ１３とＬＮＡ１２ａとの間のいずれかの位置に設けられていればよい。すなわち、入力整合回路１２ｃは、始点ＡとＬＮＡ１２ａとの間に設けられていてもよい。また、図１に示したフロントエンド回路１０において、端子ＴＲと入力整合回路１２ｃとの間に減衰回路Ｆ１が設けられている。しかし、減衰回路の位置は、入力整合回路１２ｃの前後を問わない。すなわち、減衰回路Ｆ１は、入力整合回路１２ｃと始点Ａとの間に設けられていてもよい。

接続切替回路として、具体的にアンテナスイッチ１３を示したが、アンテナスイッチ１３を無線ＬＡＮに対応したデュプレクサに置き換えてもよい。また、アンテナスイッチ１３は、ＳＰＤＴ型スイッチに限定されない。アンテナスイッチ１３は、ＳＰ３Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｔｒｉｐｌｅ Ｔｈｒｏｗ）型スイッチやＳＰ４Ｔ（Ｓｉｎｇｌｅ Ｐｏｌｅ Ｑｕａｄｒｕｐｌｅ Ｔｈｒｏｗ）型スイッチなどの高次のスイッチであってもよい。

ＲＦＩＣ２００が歪補償回路２０４を備える場合について説明したが、これに限定されるものではない。歪補償回路は、ＲＦＩＣ２００とは異なる外部回路が備えるものであってもよい。

さらに、送信信号の一部を分岐した分岐信号の用途は、ＤＰＤを適用する場合に必ずしも限定されない。温度変化やアンテナインピーダンスの変化により生じるＰＡ１１ａの諸特性の変動を、分岐信号の電圧（もしくは電力）に基づいて補償することは、ＤＰＤに限らず広く行われている。ゲインが変動したときに、ＰＡ１１ａに入力する電力を増減したりＰＡ１１ａのバイアス回路の制御電圧を増減したりして、ゲインを一定に保つために分岐信号を用いてもよい。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１０，２０，３０，４０，５０，６０，１００，１１０ フロントエンド回路、１１ａ，１０１ａ ＰＡ、１２ａ，１０２ａ ＬＮＡ１２、１２ｂ，１０２ｂ バイパス回路、ＳＷ スイッチ、１２ｃ 入力整合回路、１２ｄ 出力整合回路、１３，１０３，１１３ アンテナスイッチ、ＴＡ，ＴＴ，ＴＲ 端子、１０４，２０４ 歪補償回路、２００ ＲＦＩＣ、３００ アンテナ、４００ 制御回路、１４ 減衰部、Ｆ１，Ｆ２，Ｆ３，Ｆ１１ 減衰回路、Ａ 始点、Ｂ 終点、ＴＸ 送信端子、ＲＸ 受信端子、ＡＮＴ アンテナ端子、Ｔ１，Ｔ２，Ｔ３ 制御端子、Ｖ＿ＴＸ，Ｖ＿ＲＸ，Ｖ＿ＬＮＡ 制御信号、Ｓｉｎ 入力信号、Ｓｏｕｔ 出力信号、Ｓｐ 歪補償信号、Ｓ＿ｌｏｏｐ ループバック信号、Ｓ＿ＲＸ 送信信号、Ｓ＿ＲＸ 受信信号、Ｑ１ スイッチング素子、Ｃ１，Ｃ２ コンデンサ、Ｒ１，Ｒ２ 抵抗、１ フロントエンドモジュール、１ａ ＨＢＴ基板、１ｂ ＨＥＭＴ基板、１ｃ ＱＦＮパッケージ、ＬＦ１，ＬＦ２，ＬＦ３，ＬＦ４，ＬＦ５，ＬＦ６，ＬＦ７，ＬＦ８，ＬＦ９，ＬＦ１０，ＬＦ１１，ＬＦ１２，ＬＦ１３，ＬＦ１４，ＬＦ１５，ＬＦ１６ リードフレーム、Ｗ ボンディングワイヤ、７ａ，７ｂ，８ａ，８ｂ，９ａ，９ｂ 波形。

Claims (16)

1. 送信端子が受けた信号を増幅して送信信号を出力する電力増幅回路と、
   アンテナ端子により受信された受信信号を増幅して、増幅された前記受信信号を受信端子に出力する低雑音増幅回路と、
   第１の制御信号に応答して、前記アンテナ端子と前記電力増幅回路との間の接続と、前記アンテナ端子と前記低雑音増幅回路との間の接続とを切替える接続切替回路と、
   第２の制御信号に応答して、前記低雑音増幅回路を迂回するバイパスを、前記接続切替回路と前記受信端子との間に形成するバイパス回路と、
   前記受信信号の伝送線路に設けられた減衰部と
   を備え、
   前記減衰部は、複数の減衰回路を含み、
   前記複数の減衰回路は、
   前記接続切替回路により前記アンテナ端子が前記電力増幅回路と電気的に接続される場合に、前記第１の制御信号に応答して、前記送信信号のうちの前記受信信号の伝送線路に漏洩した分岐信号を減衰させる、第１の減衰回路と、
   前記接続切替回路により前記アンテナ端子が前記低雑音増幅回路と電気的に接続される場合に、前記第２の制御信号に応答して、前記伝送線路の前記受信信号を減衰させる、第２の減衰回路と
   を含む、高周波回路。
2. 前記バイパス回路は、前記第２の制御信号に応答するスイッチを含み、前記接続切替回路と前記低雑音増幅回路との間に設けられた始点から前記バイパスを形成し、
   前記複数の減衰回路の各々は、前記接続切替回路と前記始点との間、前記始点と前記スイッチとの間、または前記始点と前記低雑音増幅回路との間に設けられた、請求項１に記載の高周波回路。
3. 前記複数の減衰回路の各々は、前記伝送線路と接地ノードとの間に設けられたスイッチング素子を有し、
   前記スイッチング素子は、前記第１および前記第２の制御信号のうちの対応する信号に応答して、前記伝送線路を前記接地ノードに電気的に接続する、請求項１または２に記載の高周波回路。
4. 前記スイッチング素子は、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、
   前記複数の減衰回路の各々は、
   前記ＦＥＴのゲートと前記接地ノードとの間に設けられた抵抗と、
   前記ＦＥＴのドレインと前記伝送線路との間に設けられた第１のコンデンサと、
   前記ＦＥＴのソースと前記接地ノードとの間に設けられた第２のコンデンサと
   をさらに有し、
   前記ＦＥＴのドレインは、前記第１および前記第２の制御信号のうちの対応する信号を受ける、請求項３に記載の高周波回路。
5. 前記複数の減衰回路の各々は、前記第２のコンデンサと前記接地ノードとの間に設けられたインダクタをさらに有する、請求項４に記載の高周波回路。
6. 前記複数の減衰回路のうち、少なくとも２つの減衰回路の各々が有する前記第２のコンデンサは、前記接地ノード側で互いに接続されており、
   前記減衰部は、互いに接続された前記第２のコンデンサの前記接地ノード側と、前記接地ノードとの間に設けられたインダクタをさらに含む、請求項４に記載の高周波回路。
7. 前記インダクタは、前記高周波回路をパッケージに実装するためのボンディングワイヤである、請求項５または６に記載の高周波回路。
8. 前記複数の減衰回路は、前記第１の制御信号に応答して、前記第１の減衰回路とともに前記分岐信号を減衰させる第３の減衰回路をさらに有し、
   前記第１の減衰回路は、前記接続切替回路と前記始点との間に設けられ、
   前記第２の減衰回路は、前記始点と前記低雑音増幅回路との間に設けられ、
   前記第３の減衰回路は、前記始点と前記スイッチとの間に設けられた、請求項２に記載の高周波回路。
9. 前記第１の減衰回路は、前記接続切替回路と前記始点との間に設けられ、
   前記第２の減衰回路は、前記始点と前記低雑音増幅回路との間に設けられた、請求項２に記載の高周波回路。
10. 前記第１の減衰回路は、前記接続切替回路と前記始点との間に設けられ、
    前記第２の減衰回路は、前記始点と前記スイッチとの間に設けられた、請求項２に記載の高周波回路。
11. 前記第１および第２の減衰回路は、前記接続切替回路と前記始点との間に設けられた、請求項２に記載の高周波回路。
12. 前記第１および第２の減衰回路は、前記始点と前記スイッチとの間に設けられた、請求項２に記載の高周波回路。
13. 前記第１および第２の減衰回路は、前記始点と前記低雑音増幅回路との間に設けられた、請求項２に記載の高周波回路。
14. 請求項１〜１３のいずれか一項に記載の高周波回路を備える高周波モジュール。
15. 前記高周波モジュールは、前記第１の減衰回路により減衰された前記分岐信号を前記受信端子から受ける歪補償回路をさらに備え、
    前記歪補償回路は、減衰された前記分岐信号に基づいて、前記送信端子に出力する前に前記送信信号の歪みを低減し、歪みが低減された前記送信信号を前記送信端子に出力する、請求項１４に記載の高周波モジュール。
16. 前記高周波モジュールは、
    前記電力増幅回路が形成されたＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）基板と、
    前記低雑音増幅回路および前記接続切替回路が形成されたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）基板と、
    前記高周波回路が実装されたＱＦＮ（Ｑｕａｄ Ｆｌａｔ Ｎｏｎ−ｌｅａｄｅｄ）パッケージと
    をさらに備える、請求項１４または１５に記載の高周波モジュール。

Images