TWI519083B - 高頻電路、高頻電路元件及通信裝置 - Google Patents

Description

高頻電路、高頻電路元件及通信裝置

本發明係有關於使用切換電路的高頻電路、高頻電路元件及通信裝置，其中該切換電路係用於切換高頻信號之接收路徑。

現今IEEE 802.11規格作為代表之無線LAN的資料通信相當普及，作為代替在某些裝置中之有線通訊的信號傳送手段，其中該某些裝置例如為個人電腦(PC)、列表機或硬碟機、寬頻路由器等之PC的周邊機器、FAX、冰箱、標準電視(SDTV)、高畫質電視(HDTV)、數位相機、數位錄影機、手機等的電子機器、汽車內或飛機。

作為無線LAN的規格，IEEE 802.11a是使用OFDM(Orthogonal Frequency Divison Multiples：正交頻率多重分割)調頻方式，並支援最快54 Mbps的高速資料通信之規格，使用5GHz頻帶。又，IEEE 802.11b是使用DSSS(Direct Sequence Spread Spectrum：直接序列展開頻譜)方式，並支援5.5 Mbps及11Mbps的高速通信之規格，使用無線證照就可自由利用之2.4GHz的ISM(Industrial Scientific and Medical：工業、科學及醫療)頻帶。又，IEEE 802.11g是使用OFDM方式，並支援最快54 Mbps的高速資料通信，與IEEE 802.11b一樣，使用2.4GHz頻帶。又，作為含蓋約數km之通信距離的高速無線通信規格所提案的WiMAX(IEEE 802.16-2004、IEEE 802.16e-2005等)使用2.5GHz頻帶、3.5GHz頻帶及5GHz頻帶之3種頻帶，被期待作為補充光通信之所謂的最後一哩程的技術。

近年，通信特性優異之MIMO(Multiple-Input Multiple-Output)方式的無線通信系統受到注目。MIMO方式一個通信系統需要可獨立地同時收信之複數個接收端子。在此，MIMO係亦包含SIMO(Single-Input Multiple-Output)。在MIMO方式的無線通信系統，因為一個通信系統之接收端子等的電路構成增加，所以不僅複數個通信系統間的隔離困難，而且電路構成亦變複雜。因而，要將MIMO方式應用於多頻帶無線通信很困難。尤其在處理高發送電力之WiMAX的情況，為了減少發送電力的損失，重要的是複數個通信系統間的隔離。

對於使用無線LAN、WiMAX等之複數個通信系統的高頻元件，重要的是如何分開地處理這些通信系統的收發信號。例如，作為無線通信系統，發送分集電路受到注目。發送分集具備複數支天線，因為可從其中因應於電波狀況選擇最佳的天線，所以可減少發送電力，而攜帶式機器可長時間動作。

在專利文獻1，作為分集電路，記載使用由FET開關所構成之高頻開關。又，在專利文獻2，作為習知技術，記載將3個SPDT開關組合所構成之開關電路，另記載在半導體晶片上以FET開關來積體電路化的開關。又，在專利文獻3，揭示一種無線裝置，其作為使用由複數個開關電路所構成之TDMA方式無線裝置的發送分集電路，如第1圖所示，將濾波電路配置於各路徑。又，在專利文獻4，揭示以積層構造構成分集對應的高頻開關。

專利文獻

專利文獻1　特開平6-237101號公報

專利文獻2　特開平10-150395號公報

專利文獻3　特開平10-209935號公報

然而，上述習知技術依然難確保複數個通信系統間的隔離。尤其，在以使用積層構造之一個電路元件構成包含切換電路之發送分集電路的情況，並無與抑制積層體內部之各信號路徑間的干涉相關的揭示。Tx分集電路要求能以實質相同的靈敏度接收從相異的天線所輸入之各個信號。在專利文獻4，雖然揭示切換電路單體的積層構造，但是並無與包含信號路徑之積層構造的高頻電路元件相關的揭示。在製造利用Tx分集在積層體的內部構成信號路徑之電路元件的情況，需要針對上述之接收靈敏度充分考慮。

因此，本發明之目的在於提供一種高頻電路、高頻電路元件及使用該高頻電路元件的通信裝置，可達到接收靈敏度高，可抑制發送電力之損失，並可根據需要在發送時因應於電波狀況選擇最佳的天線，而且可抑制信號路徑間的干涉，並能以相同的靈敏度接收經由相異的天線與接收路徑所分別接收之信號。

第1發明係一種高頻電路元件，其至少具備：第1與第2天線端子；積層體，係形成有第1通信系統用的發送端子、以及第1與第2接收端子，且形成有電極圖案之複數的層一體化積層；及切換電路，係被搭載於該積層體的搭載面上；該切換電路係該發送端子可選擇該第1與第2天線端子的任一個連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該高頻電路元件的特徵為：該積層體係具備：形成於內層的第1接地電極；及第2接地電極，係與該第1接地電極重疊，且以未隔著其他的接地電極的方式形成於與該搭載面相反側的層；第1濾波電路配置於連接該切換電路與該第1接收端子的接收路徑；第2濾波電路配置於連接該切換電路與該第2接收端子的接收路徑；在該積層體之被該第1與第2接地電極所夾住的層，形成有該第1與第2濾波電路之電極圖案的至少一部分，同時該第1濾波電路與第2濾波電路形成於該積層體之在積層方向看為相異的區域； 而且，於該區域之間形成有藉複數個通孔的屏蔽。

第2發明的特徵為：在該第1發明的高頻電路元件，在連接該切換電路與該第1接收端子的接收路徑，第3濾波電路配置於第1濾波電路的後段；在連接該切換電路與該第2接收端子的接收路徑，第4濾波電路配置於第2濾波電路的後段；在該積層體之被該第1與第2接地電極所夾住的層，形成有第3與第4濾波電路之各自的電極圖案的至少一部分；同時該第3與第4濾波電路形成於該積層體之在積層方向看為相異的區域；於該第3與第4濾波電路之間，形成有各個藉複數個通孔的屏蔽。

第3發明的特徵為：在該第2發明的高頻電路元件，以該屏蔽為界，分開地配置連接該切換電路與該第1接收端子的接收路徑之各電路(第1濾波電路、第3濾波電路)的電極圖案、及連接該切換電路與該第2接收端子的接收路徑之各電路(第2濾波電路、第4濾波電路)的電極圖案。

第4發明係一種高頻電路元件，其至少具備：第1與第2天線端子；積層體，係形成有第1通信系統用的發送端子、以及第1與第2接收端子，且形成有電極圖案之複數的層一體化積層；及切換電路，係被搭載於該積層體的搭載面上； 該切換電路係該發送端子可選擇該第1與第2天線端子的任一個連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該高頻電路元件的特徵為：該積層體係具備：形成於其上層側之內層的第1接地電極；及第2接地電極，係形成於下層側的內層；第1濾波電路配置於連接該切換電路與該第1接收端子的接收路徑；第2濾波電路配置於連接該切換電路與該第2接收端子的接收路徑；第6濾波電路配置於連接該切換電路與該發送端子的發送路徑；在該積層體之被該第1與第2接地電極所夾住的層，形成有該第1、第2及第6濾波電路之電極圖案的至少一部分，同時各濾波電路形成於該積層體之在積層方向看為相異的區域；而且，於形成有第1濾波電路之電極圖案的區域與形成有第6濾波電路之電極圖案的區域之間、及形成有第2濾波電路之電極圖案的區域與形成有第6濾波電路之電極圖案的區域之間，形成有藉複數個通孔的屏蔽。

第5發明的特徵為：在該第4發明的高頻電路元件，在連接該切換電路與該第1接收端子的接收路徑，第3濾波電路配置於第1濾波電路的後段； 在連接該切換電路與該第2接收端子的接收路徑，第4濾波電路配置於第2濾波電路的後段；在該發送路徑，第5濾波電路配置於第6濾波電路的前段；在該積層體之被該第1與第2接地電極所夾住的層，形成有第3、第4及第5濾波電路之電極圖案的至少一部分，同時各濾波電路形成於該積層體之在積層方向看為相異的區域；而且，於形成有第3濾波電路之電極圖案的區域與形成有第5濾波電路之電極圖案的區域之間、及形成有第4濾波電路之電極圖案的區域與形成有第5濾波電路之電極圖案的區域之間，形成有藉複數個通孔的屏蔽。

第6發明的特徵為：在該第5發明的高頻電路元件，以該屏蔽為界，分開地配置連接該切換電路與該第1接收端子的接收路徑之各電路(第1濾波電路、第3濾波電路)的電極圖案，而且以該屏蔽為界，分開地配置該發送路徑之濾波電路(第6濾波電路、第5濾波電路)的電極圖案和連接該切換電路與該第2接收端子的接收路徑之各電路(第2濾波電路、第4濾波電路)的電極圖案。

第7發明的特徵為：在該第5發明的高頻電路元件，以散熱用的通孔為界，分開地配置連接該切換電路與該第1接收端子之接收路徑的各電路(第1濾波電路、第3濾波電路)之電極圖案的至少一部分，及連接該切換電路與該第2接收端子之接收路徑的各電路(第2濾波電路、第4濾波電路)之電極圖案的至少一部分。

第8發明的特徵為：在該第1至第7發明中任一發明的高頻電路元件，該切換電路被以與積層體內之該第6濾波電路之電極圖案的至少一部分重疊的方式配置於搭載面上。

第9發明的特徵為：在該第1至第8發明中任一發明的高頻電路元件，該切換電路係具備：第1開關，係使該第1天線端子可選擇該發送端子與該第1接收端子的任一個連接；第2開關，係使該第2天線端子可選擇該發送端子與該第2接收端子的任一個連接；及第3開關，係使該發送端子可選擇該第1與第2天線端子的任一個連接；該第1~第3開關係設置於該積層體的搭載面，並在既定方向看，其排列順序按照第1開關、第3開關、第2開關的順序排列，而且用以將第1開關與第3開關、第2開關與第3開關彼此連接之各端子間的距離實質上相同。

第10發明的特徵為：在該第9發明的高頻電路元件，該第1~第3開關係單極雙投開關；第1單極雙投開關的單極側端子與該第1天線端子連接；該第1單極雙投開關係雙投側端子的一方與該第1通信系統用的第1接收端子連接；第2單極雙投開關的單極側端子與該第2天線端子連接；該第2單極雙投開關係雙投側端子的一方與該第1通信系統用的第2接收端子連接；第3單極雙投開關係以該第3單極雙投開關的雙投側端子和該第1與第2單極雙投開關之雙投側端子各自的一方連接的方式被連接；該第3單極雙投開關的單極側端子與該第1通信系統用的發送端子連接；藉由該各開關的切換，而該第1與第2接收端子係構成為可各自同時和該第1與第2天線端子連接，該發送端子係構成為可選擇該第1與第2天線端子並連接。

第11發明的特徵為：在該第1至第7發明中任一發明的高頻電路元件，該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接收端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第2電晶體電路，係切換位於該第1接收端子與該第1電晶體電路之間的節點、和接地間之連接或未連接；及第6電晶體電路，係切換位於該第2接收端子和該第5電晶體電路之間的節點、與接地間之連接或未連接；在該第1天線端子與該發送端子被連接之狀態，該第6電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態；在該第2天線端子與該發送端子被連接之狀態，該第2電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態。

第12發明的特徵為：在該第1至第7發明中任一發明的高頻電路元件，該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接收端子間之連接或未連接；第4電晶體電路，係切換該第1天線端子與該發送端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第8電晶體電路，係切換該第2天線端子與該發送端子間之連接或未連接；第2電晶體電路，係切換位於該第1接收端子與該第1電晶體電路之間的節點、和接地間之連接或未連接；及第6電晶體電路，係切換位於該第2接收端子和該第5電晶體電路之間的節點、與接地間之連接或未連接；在該第1天線端子與該發送端子被連接之狀態，該第6電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態；在該第2天線端子與該發送端子被連接之狀態，該第2電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態。

第13發明的特徵為：在該第12發明的高頻電路元件，此高頻電路係具備：第3電晶體電路，係切換該第1天線端子與該第4電晶體電路間的連接或未連接；及第7電晶體電路，係切換該第2天線端子與該第8電晶體電路間的連接或未連接；該第2與第3電晶體電路、該第6與第7電晶體電路分別與相同的電源端子連接。

第14發明的特徵為：在該第13發明的高頻電路元件，具備：第9電晶體電路，係切換位於該第3電晶體電路與第4電晶體電路之間的節點、和接地間的連接或未連接；及第10電晶體電路，係切換位於該第7電晶體電路與第8電晶體電路之間的節點、和接地間的連接或未連接；該第4電晶體電路與第10電晶體電路、該第8電晶體電路與第9電晶體電路係與相同的電源端子連接。

第15發明的特徵為：在該第1至第7發明中任一發明的高頻電路元件，該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接收端子間之連接或未連接；第3、第4電晶體電路，係切換該第1天線端子與該發送端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第7、第8電晶體電路，係切換該第2天線端子與該發送端子間之連接或未連接；第9電晶體電路，係切換位於該第3電晶體電路和該第4電晶體電路之間的節點、與接地間之連接或未連接；及第10電晶體電路，係切換位於該第7電晶體電路和該第8電晶體電路之間的節點、與接地間之連接或未連接；該第4電晶體電路與第10電晶體電路、該第8電晶體電路與第9電晶體電路係和相同的電源端子連接。

第16發明的特徵為：在該第11發明的高頻電路元件，該第2與第6電晶體電路係其源極或汲極的一方接地，而另一方的源極或汲極與接收路徑的節點連接，電阻和該源極與汲極之間連接。

第17發明的特徵為：在該第12發明的高頻電路元件，在該第2與第6電晶體電路所使用之電晶體元件的至少一個係耐壓比在該第1、第5、第4及第8電晶體電路所使用之電晶體元件更小。

第18發明的特徵為：在該第13或第14發明的高頻電路元件，在該第3與第7電晶體電路所使用之電晶體元件的至少一個係耐壓比在該第4與第8電晶體電路所使用之電晶體元件更小。

第19發明的特徵為：在該第11發明的高頻電路元件，該切換電路係各電晶體元件配置於一體的半導體基板上。

第20發明的特徵為：在該第19發明的高頻電路元件，該半導體基板係矩形，並在該半導體基板上形成有和該第1與第2天線端子連接的電極、和該第1與第2接收端子連接的電極及與發送端子連接的電極；和該第1與第2天線端子連接的電極分別配置於相鄰的角落，而和該第1與第2接收端子連接的電極分別配置於其他的兩個角落。

第21發明的特徵為：在該第19發明的高頻電路元件，與該發送端子連接的電極配置於和第1與第2接收端子連接之電極的中間點，而於與該發送端子連接的電極和與第1接收端子連接的電極之間、與該發送端子連接的電極和與第2接收端子連接的電極之間，形成有接地電極。

第22發明的特徵為：在該第19發明的高頻電路元件，與形成於電介質基板上之該各電晶體元件連接的電源線在該電介質基板之比和該第1與第2天線端子連接的電極、和該第1與第2接收端子連接的電極、與該發送端子連接之電極的至少一個電極更外周側被拉線。

第23發明的特徵為：在該第22發明的高頻電路元件，在該半導體基板上，與電源端子連接的電源線沿著基板之至少一邊被形成。

第24發明的特徵為：在該第1至第3發明中任一發明的高頻電路元件，該高頻電路元件係具備第2通信系統用的發送端子；該第1與第2通信系統用的發送端子經由第4開關與該切換電路連接。

第25發明的特徵為：在該第22發明的高頻電路元件，在該第2切換電路與該第1通信系統用的發送端子之間、該第2切換電路與該第2通信系統用的發送端子之間，係分別配置高頻放大電路，而該高頻放大電路之至少一個與該第4開關分別和相同的電源端子連接。

第26發明的特徵為：在該第1至第3發明中任一發明的高頻電路元件，該高頻電路元件係具備第2通信系統用的第1與第2接收端子、及第2通信系統用的發送端子；該第1通信系統用的第1接收端子與該第2通信系統用的第1接收端子係經由第5切換電路或第1分波電路與該切換電路連接；該第1通信系統用的第2接收端子與該第2通信系統用的第2接收端子係經由第6切換電路或第2分波電路與該切換電路連接。

第27發明係一種高頻電路，係至少具有第1與第2天線端子、第1與第2發送端子、第1與第2接收端子及切換電路，該高頻電路的特徵為：該切換電路係該第1與第2發送端子的任一方可選擇該第1與第2天線端子的任一方並連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接。

第28發明的特徵為：在該第27發明的高頻電路元件，該切換電路係單極3投之第7開關的單極側端子與該第1天線端子連接；該第7開關係3投側端子的一個與該第1接收端子連接；單極3投之第8開關的單極側端子與該第2天線端子連接；該第8開關係3投側端子的一個與該第2接收端子連接；單極雙投之第9開關的單極側端子與該第1發送端子連接，該第9開關的雙投側端子和該第7與第8開關之3投側端子的各一個連接；單極雙投之第10開關的單極側端子與該第2發送端子連接，該第10開關的雙投側端子和該第7與第8開關之3投側端子的各一個連接。

第29發明的特徵為：在該第27發明的高頻電路元件，該切換電路係單極雙投之第11開關的單極側端子與該第1天線端子連接；該第11開關係雙投側端子的一個與該第1接收端子連接；單極雙投之第12開關的單極側端子與該第2天線端子連接；該第12開關係雙投側端子的一個與該第2接收端子連接；雙極雙投之第13開關之一方的雙極側端子和該第1與第2發送端子連接，該第13開關之另一方的雙投側端子和該第11與第12開關之雙極側端子的各一個連接。

第30發明的特徵為：係使用該第1至第3發明中任一發明之高頻電路元件的通信裝置。

根據本發明，可提供一種高頻電路，其可在發送時因應於電波狀況選擇最佳的天線，抑制發送電力的損失，同時可確保接收路徑間的隔離。

[1]高頻電路

本發明的高頻電路至少具有第1與第2天線端子、第1通信系統用的發送端子及第1與第2接收端子，並具備一切換電路，該切換電路選擇第1與第2天線端子與該發送端子連接。利用此構成，可減少發送信號的損失。切換電路係可選擇發送端子與該第1與第2天線端子的任一個連接，同時切換第1接收端子僅與第1天線端子側的連接/未連接、第2接收端子僅與第2天線端子側的連接/未連接。

雖然詳細說明本發明之高頻電路之具體的構成，但是本發明未限定為那些實施形態。在各圖，發揮一樣功能的元件附與相同的符號。

(1)第1實施形態

第2圖係本實施形態之高頻電路的Tx分集電路的一例。此高頻電路具有第1與第2天線端子ANT1、ANT2、第1通信系統用的發送端子Tx、第1接收端子Rx1與第2接收端子Rx2、及切換電路DP3T。例如，這些發送端子Tx、接收端子Rx1、Rx2與2.5GHz頻帶用的WiMAX用RFIC電路連接。切換電路DP3T具有與2個天線端子ANT1、ANT2、發送端子Tx、及第1與第2接收端子Rx1、Rx2連接的各開關端子。此切換電路DP3T切換成向2個天線端子ANT1、ANT2選擇性輸出來自發送端子Tx的信號。又，切換成同時分別向別的接收端子Rx1、Rx2輸出在2個天線端子ANT1、ANT2分別所接收的接收信號。關於切換電路DP3T的細節將後述。

如第2圖所示，較佳為在第1天線端子ANT1與第1接收端子Rx1之間連接將接收信號放大的低雜訊放大電路LNA1。又，較佳為將濾波電路配置於低雜訊放大電路LNA1之前段(天線端子側)或後段(接收端子側)的至少一方。利用濾波電路可抑制亦包含其他的通信系統之信號的不要信號被輸入低雜訊放大電路LNA1或接收端子Rx1。在本實施形態，作為濾波電路，帶通濾波電路BPF1-1配置於低雜訊放大電路的前段，而帶通濾波電路BPF1-3配置於後段。平衡-不平衡變換電路BAL1a配置於第1接收端子Rx1與後段的帶通濾波電路BPF1-3之間。較佳為在第2天線端子ANT2與第2接收端子Rx2之間連接將接收信號放大的低雜訊放大電路LNA2。又，較佳為將濾波電路配置於低雜訊放大電路LNA2之前段或後段的至少一方。利用濾波電路可抑制亦包含其他的通信系統之信號的不要信號被輸入低雜訊放大電路LNA2或接收端子Rx2。在本實施形態，作為濾波電路，帶通濾波電路BPF1-2配置於低雜訊放大電路LAN2的前段，而帶通濾波電路BPF1-4配置於後段。平衡-不平衡變換電路BAL2a配置於第2接收端子Rx2與後段的帶通濾波電路BPF1-4之間。

如第2圖所示，較佳為將高頻放大電路HPA配置於切換電路DP3T1與發送端子Tx之間。利用高頻放大電路HPA，可使高頻電路高密集化。較佳為將濾波電路配置於切換電路DP3T1與高頻放大電路HPA之間。在本實施形態，低通濾波電路LPF1配置於高頻放大電路HPA的後段(發送路徑之天線端子側)。此低通濾波電路LPF1可抑制在高頻放大電路HPA所產生之高次諧波被輸入天線端子Tx。較佳為將濾波電路配置於高頻放大電路HPA的前段(發送路徑之發送端子側)。在本實施形態係配置帶通濾波電路BPF1-5。此帶通濾波電路BPF1-5可防止發送信號以外之不要頻帶的雜訊被輸入高頻放大電路HPA。平衡-不平衡變換電路BAL3a配置於發送端子Tx與帶通濾波電路BPF1-5之間。

[2]等效電路1

第3圖~第6圖係第2圖之方塊圖的等效電路。

第3圖主要表示從切換電路DP3T1至第1與第2天線端子的等效電路圖。第3圖中的T1、T2分別與後述之第4圖的T1、T2連接，而T3與後述之第6圖的T3連接。切換電路DP3T1如後述所示，由單極雙投的開關SW1~SW3所構成。

第1開關SW1與第2開關SW2被與控制端子Vt、Vr連接之共用的電源線控制。以在第1開關SW1將第1接收端子Rx1與第1天線端子ANT1連接時第2開關SW2將第2接收端子Rx2與第2天線端子ANT2連接的方式進行同步切換，而可從2個天線端子同時收到接收信號。來自發送端子Tx之信號的切換可利用第3開關SW3進行。

各信號路徑的連接/未連接是利用與切換電路連接的電源端子Va、Vt、Vr切換。藉由切換電路的切換而切換與高頻放大電路HPA連接的電源端子Vcc1、Vcc2、Vb、Vatt、與低雜訊放大電路LNA1連接的VbL1、與LNA2連接的VbL2、低雜訊放大電路LNA1與LNA2雙方的共用電源端子VcL的ON/OFF。

例如，各天線端子與發送端子、各接收端子之間連接時之各控制端子的電壓係以如下表的方式控制。表中之數字的單位是伏特(V)。

表1中的模式Tx1表示發送端子Tx與第1天線端子ANT1連接之狀態。模式Tx2表示發送端子Tx與第2天線端子ANT2連接之狀態。模式Rx表示第1天線端子與第1接收端子Rx1連接且第2天線端子ANT2與第2接收端子Rx2連接之狀態。

針對模式Tx1、模式Tx2作說明。

從電源端子Vt施加電壓值3.0V，從電源端子Vr施加電壓值0.0V，而與共用之電源端子Vt、Vr連接的第1開關SW1將第1天線端子ANT1與第3開關SW3側的端子連接，而且第2開關SW2將第2天線端子ANT2與第3開關SW3側的端子連接。發送端子Tx與第1開關SW1側之端子、第2開關SW2側之端子的連接/未連接係利用第3開關SW3切換。第3開關的切換係利用電源端子Va1、Va2進行，來自除此以外之電源端子之電壓的高/低是相同。又，與高頻放大電路連接的電源端子Vb的電壓值變高，在模式Tx1、Tx2之任一種的情況都將發送信號放大。

針對模式Rx作說明。

從電源端子Vt施加電壓值0.0V，從電源端子Vr施加電壓值3.0V，而與共用之電源端子Vt、Vr連接的第1開關SW1將第1天線端子ANT1與第1接收端子RX連接，而且第2開關SW2將第2天線端子ANT2與第2接收端子Rx2連接。雖然第3開關的切換係利用電源端子Va1、Va2進行，但是電壓之High/Low可為任何組合。又，低雜訊放大電路LNA1、LNA2是從電源端子Vb1及Vb12施加電壓而驅動而將接收信號放大。

第4圖係表示從切換電路DP3T1的後段至第1與第2接收端子之間的等效電路圖。

帶通濾波電路BPF1-1、1-2是2條共振線路以電磁性耦合之兩段的帶通濾波器。在共振線路的一端連接接地電容，另一端與GND連接。又，在輸出入側連接DC濾除電容器。為了取得輸入匹配，在後段側的DC去除電容器與低雜訊放大電路LNA1、LNA2之間，連接被搭載於積層體上面的晶片電感器Lr2a與Lr1、Lr2b與Lr4。藉由變更此晶片電感器的常數，可易於調整輸入匹配。

低雜訊放大器LNA1、LNA2之ON/OFF的切換是根據控制電壓VbL1、VbL2進行。一般施加3.0~4.0V之VcL(汲極電壓)於低雜訊放大器。在需要放大接收信號時控制電壓VbL1、VbL2被施加約2.0~3.0V的電壓，而將低雜訊放大器設定成ON模式。

又，在VbL1、VbL2是OFF模式時，低雜訊放大器成為旁通模式。雖然使用旁通模式是為了在從天線輸入大電力的信號時防止低雜訊放大器變成飽和，但是亦可因應需要使用無旁通模式的LNA。又，在VcL端子連接抗流線圈Lr3、Lr6與雜訊濾除電容器Cr1、Cr2、Cr3。

利用低雜訊放大電路LNA1、LNA2所放大的信號通過用以取得輸出側之匹配的電感器Lr2、Lr5，並輸入後段的帶通濾波電路BPF1-3、1-4。後段的帶通濾波電路BPF1-3、1-4是在積層體內所形成之2條傳送線路以電磁性耦合之兩段的帶通濾波器。在共振線路的一端連接接地電容，另一端與GND連接。又，在輸出入側連接DC濾除電容器。而且進一步為了加強共振器彼此的耦合而連接電容器Cb5、Cb2。藉此，可取得大的傳輸頻帶傳輸頻帶外的衰減量。將藉傳送線路之共振器的個數設為3個，亦可取得大的傳輸頻帶外的衰減量。

通過後段之帶通濾波電路BPF1-3、1-4的信號利用平衡-不平衡變換電路BAL1a、BAL2a被變換成平衡信號。平衡-不平衡變換電路使用形成於積層體內的傳送線路而構成。此平衡-不平衡變換電路BAL1a、BAL2a亦可包含取得後段之帶通濾波電路與平衡-不平衡變換電路之匹配的傳送線路。又，在平衡-不平衡變換電路側的傳送線路，連接被搭載於積層體上面的電容器Cr5、Cr6。利用電容器Cr5、Cr6，可調整向接收端子Rx1-、Rx1+輸出之接收信號的相位差。接收端子Rx1-、Rx1+與RFIC電路部連接。因為平衡輸出入的耐雜訊性比不平衡輸出入優異，所以RFIC電路部大多是平衡輸入、平衡輸出。另一方面，因為切換電路或低雜訊放大電路等是不平衡組件，所以作為與RFIC電路部的界面，常設置平衡-不平衡變換電路。藉由在積層體內部設置平衡-不平衡變換電路，高頻元件可小型化，而可實現通信機器的小型化。

第5圖係表示從發送端子Tx至高頻放大電路之前段側的等效電路圖。來自RFIC電路部的發送信號經由平衡-不平衡變換電路BAL3a而輸入旁通電路BF1-5。第5圖中的T4與第6圖中的T4連接。

平衡-不平衡變換電路BAL3a使用在積層體內所形成之傳送線路而構成。又，在傳送線路之間，連接DC回饋電壓端子Vd，並可根據所使用之RFIC電路的規格對Tx-端子、Tx+端子同時施加直流電壓。在DC回饋電壓端子Vd與BAL3a之間連接被搭載於積層體之搭載面的接地電容Ct6。在此實施形態，在平衡-不平衡變換電路BAL3a連接接地電容Ctx1可易於調整相位及振幅。

帶通濾波電路1-5是與上述之帶通濾波電路BPF1-3、BPF1-4一樣之具有2個共振線路的2段帶通濾波器。此外，即使是無此帶通濾波電路的高頻電路亦作用為Tx分集的高頻電路。

第6圖係表示從切換電路DP3T1的發送端子側至高頻放大電路的等效電路圖。來自發送端子的信號，經由衰減器輸入高頻放大電路HPA。依需要藉控制電壓Vatt控制衰減器，積層體內的電極圖案形成電源線之一部分的傳送線路lvatt。

高頻放大電路HPA利用來自驅動電壓Vcc1、Vcc2的電壓驅動。來自驅動電源Vcc1、Vcc2的電壓經由定電壓供給電路被輸入高頻放大電路HPA，而定電壓供給電路利用形成於積層體內的電極圖案lvcc1a、lvcc1b與被搭載於積層體上面的接地電容Ct3、Ct7、及電極圖案lind、lvcc2與被搭載於積層體上面的接地電容Ct1、Ct2所形成。又，高頻放大電路HPA藉由來自偏壓電壓Vb的電壓而被控制。偏壓電壓Vb經由用以控制輸出電力的控制電壓電路輸入高頻放大電路HPA，而控制電壓電路利用形成於積層體內的電極圖案lvb1、lvb2與被搭載於積層體上面的接地電容Ct4、電阻Rt2、接地電阻Rt3所形成。

利用高頻放大電路HPA所放大的信號經由輸出匹配電路及DC濾除電容器Ct6與低通濾波電路LPF1連接。輸出匹配電路係由積層體內的電極圖案lm1、lm2及接地電容cm1、cm2所形成。

此低通濾波電路LPF1，由於發生寄生電容而實際上是π型的低通濾波器。在輸出入端子之間形成並聯共振電路。又，在並聯共振電路的輸入端子側連接接地電容。又，在並聯共振電路的前段連接串聯的傳送線路。

這些電極圖案形成於包含絕緣體層與導體圖案的積層體內部。作為絕緣體層，可使用電介質陶瓷、樹脂、樹脂與陶瓷的複合材料。積層體化係使用周知的工法進行，例如在使用電介質陶瓷的情況，利用LTCC(低溫同時燒成陶瓷)技術或HTCC技術(高溫同時燒成陶瓷)，而在樹脂等是利用積累(buildup)技術。

若是LTCC技術，積層體係例如作為絕緣體層，由可在1000℃以下的溫度燒結的陶瓷電介質所構成，並可使用印刷Ag或Cu等的導電膏而形成既定導體圖案之厚度10~200μm的複數片陶瓷生片，將其積層並一體地燒結，藉此形成。作為可在低溫燒結的陶瓷電介質，例如列舉以Al、Si及Sr為主成分，並以Ti、Bi、Cu、Mn、Na、K等為副成分的陶瓷、包含Al、Mg、Si及Gd的陶瓷、包含Al、Si、Zr及Mg的陶瓷。

[3]積層體1

第7A圖及第7B圖係作為實施形態之積層體的一例，簡化表示形成各濾波電路及各平衡-不平衡變換電路之區域的立體圖。

又，第8A圖、第8B圖係表示第7A圖及第7B圖之實施形態的一例的積層圖。

從第7A圖及第7B圖得知，積層體具備在其上層側(比積層中央更靠近搭載面側)之內層形成有第1接地電極的層103、及在積層方向看中間未夾其他的接地電極之狀態被形成並在下層側(與搭載面反側)之內層形成有第2接地電極的層115，在第1接地電極與第2接地電極之間具有形成各濾波電路之各自至少一部分之電極圖案的區域FIL1~FIL6。第1接地電極與第2接地電極以在積層方向看覆蓋各區域的方式所形成。接地電極以覆蓋積層體之層之幾乎整體的方式形成。區域FIL1與FIL2、區域FIL3與FIL4以由複數個通孔所構成之屏蔽(圖中的圓柱狀部)為界分開地形成。通孔實質上在積層方向延伸，可將包含複數個此通孔的同一平面看成屏蔽。根據需要，形成由複數個通孔所構成之屏蔽。屏蔽亦可根據需要，形成於其他的濾波電路彼此的區域間。屏蔽和第1與第2接地電極連接。利用屏蔽與接地電極以電磁性劃分各區域。又，抑制與形成於比電路基板、搭載元件、第1與第2接地電極更外層側的層之電源線路之間的干涉。

此實施形態的積層體在第1接地電極的層103與第2接地電極的層115之間，形成為形成在切換電路與低雜訊放大電路LNA1之間所形成之前段的帶通濾波電路BPF1-1之至少一部分的區域FIL1、形成在低雜訊放大電路LNA1與第1接收端子之間所形成之後段的帶通濾波電路BPF1-3之至少一部分的區域FIL3、及形成在後段的帶通濾波電路BPF1-3與第1接收端子之間所形成之平衡-不平衡變換電路BAL1a之至少一部分的區域BAL1在積層方向看不重疊。這些區域按照上所記載的順序排列，而平衡-不平衡變 換電路的區域BAL1沿著積層體的邊被配置。在前段與後段之帶通濾波電路的區域間形成由複數個通孔所構成之屏蔽。

又，此實施形態的積層體在第1接地電極的層103與第2接地電極的層115之間，形成為形成在切換電路與低雜訊放大電路LNA2之間所形成之前段的帶通濾波電路BPF1-2之至少一部分的區域FIL2、形成在低雜訊放大電路LNA1與第2接收端子之間所形成之後段的帶通濾波電路BPF1-4之至少一部分的區域FIL4、及形成在後段的帶通濾波電路BPF1-4與第2接收端子之間所形成之平衡-不平衡變換電路BAL2a之至少一部分的區域BAL2在積層方向看不重疊。這些區域按照上所記載的順序排列，而平衡-不平衡變換電路的區域BAL2沿著積層體的邊側被配置。在前段與後段之帶通濾波電路的區域間形成由複數個通孔所構成之屏蔽。

又，此實施形態的積層體在第1接地電極的層103與第2接地電極的層115之間，形成為形成在切換電路與高頻放大電路HPA之間所形成的低通濾波電路LPF1之至少一部分的區域FIL6、形成在高頻放大電路HPA與發送端子Tx之間所形成的帶通濾波電路BPF1-5之至少一部分的區域FIL5、及形成在帶通濾波電路BPF1-5與發送端子Tx之間所形成的平衡-不平衡變換電路BAL3之至少一部分的區域BAL3在積層方向看不重疊。這些區域按照上所記載的 順序排列，而平衡-不平衡變換電路BAL3a的區域BAL3沿著積層體的邊側被配置。在低通濾波電路LPF1的區域FIL6與帶通濾波電路BPF1-15的區域FIL5之間形成由複數個通孔所構成之屏蔽。此屏蔽利用複數個熱通孔所形成。

前段之帶通濾波電路的區域FIL1與FIL2在積層方向不重疊，而且在以屏蔽為界分開之狀態相鄰。一樣地，後段之帶通濾波電路的區域FIL3與FIL4在積層方向不重疊，而且在以屏蔽為界分開之狀態相鄰。一樣地，平衡-不平衡變換電路的區域BAL1、BAL2亦在積層方向不重疊，而且在以由複數個通孔所構成之屏蔽為界分開之狀態相鄰。利用屏蔽可確保在濾波電路與接收路徑之間的隔離。在不需要配置於發送路徑之帶通濾波電路的情況，亦有在FIL5的區域未形成濾波電路用之電極圖案的情況。又，一樣地，不需要其他的濾波電路的情況亦一樣。

又，配置於發送路徑之帶通濾波電路的區域FIL6形成為在積層方向與前段之帶通濾波電路的區域FIL1、FIL2不重疊。進而，區域FIL1與FIL6以由複數個通孔所構成之屏蔽為界分開並相鄰較佳。配置於發送路徑之帶通濾波電路的區域FIL5形成為在積層方向與區域FIL3不重疊，而且以由複數個通孔所構成之屏蔽為界分開並相鄰。平衡-不平衡變換電路的區域BAL3相對於區域BAL2在積層方向不重疊，而且以由複數個通孔所構成之屏蔽為界分開並相鄰。利用屏蔽可確保在各濾波電路及發送路徑與接收路徑之間的隔離。

如第7B圖的一例所示，亦可將形成濾波電路之電極圖案之一部分的層116配置於比第1接地電極的層103更上層側或比第2接地電極的層115更下層側，此情況可容許接地電極間的電極圖案與比接地電極更外層側的電極圖案在積層方向部分重疊。又，作為第3接地電極，在積層體之下面的層118可設置大範圍覆蓋包含中央部之區域的導體圖案。再且，可設置大範圍覆蓋作為第4接地電極而形成在第2接地電極與第3接地電極之間的區域之導體圖案。

其次，參照第8A圖~第8B圖的積層圖，說明積層體內部之關於該等效電路的電極圖案。

被記載為第8A圖左上之搭載面的層是將切換電路SW1~SW3、高頻放大電路HPA、低雜訊放大電路LNA1、LNA2及各晶片電感器與各晶片電容器配置於積層體之最外層(搭載面)之狀態的簡圖。

搭載面的切換電路係與發送端子連接的開關SW3配置於和第1接收端子連接的開關SW1與和第2接收端子連接的開關SW3之間，並沿著例如積層體之邊的既定方向配置成其排列順序按照第1開關、第3開關及第2開關的順序排列。配置成開關SW3與開關SW1的距離、和開關SW3與開關SW2的距離相等較佳。可易於使利用搭載面上的連接線或搭載面的電極圖案所形成之連接部的長度大致相等，並使雙方之接收路徑的插入損失差變小。

又，開關SW1與開關SW2係相對於積層體內之區域FIL1和區域FIL2所排列的方向平行地排列，進而其排列順序是相同較佳。可使用以連接開關SW1與區域FIL1內之濾波電路之積層體內之傳送線路的長度、用以連接開關SW2與區域FIL2內之濾波電路之積層體內之傳送線路的長度分別變短。因而，可使插入損失變小，又，可抑制與其他的電路元件的干涉。又，在發送端子與第1天線端子連接之狀態及與第2天線端子連接之狀態可使插入損失差變小。

各層之左上的編號是將搭載面作為第1層，以下依序按照積層數順序附加的編號。圖中，構成各濾波電路的電極圖案記載其濾波電路(BPF1-1~BPF1-5、LPF1及BAL1a-BAL3a)的名稱。

第1層的Isw1、Isw2是形成於搭載面上的電極圖案，是用以連接各開關之線的傳送線路。省略各各晶片電容器的說明。

緊接著搭載面之下的第2層係形成成為用以驅動或控制高頻放大電路、低雜訊放大電路及開關之電源線的電極圖案lva1、lva2、lvb12、lvb11、lvatt、lvb1、lvb2、lind及lvcc1b。因為這些電源線經由形成於第3層的第1接地電極與第4層以下的濾波電路電磁性隔離，所以可一面確保與濾波電路的隔離，一面可比較自如地拉配線。又，可防止積層體內部電極與被搭載於積層體上面的主動元件等的干涉。

在第4層~第15層，形成平衡-不平衡變換電路BAL2a之電極圖案的區域BAL2設置於圖面左上。雖然僅在第8A圖的第4層以虛線圖示區域，但是在本實施形態在積層方向看第4層~第14層之此範圍亦是相同的區域內。以下，在其他的區域亦一樣。形成帶通濾波電路BPF1-4之電極圖案的區域FIL4設置於BAL2之圖面下側。形成帶通濾波電路BPF1-2之電極圖案的區域FIL2設置於該區域FIL4之圖面下側。

又，在第4層~第14層，平衡-不平衡變換電路BAL1a的區域BAL1設置於區域BAL2的圖面右側。形成帶通濾波電路BPF1-3之電極圖案的區域FIL3設置於該BAL1之圖面下側。形成帶通濾波電路BPF1-1之電極圖案的區域FIL1設置於該區域FIL3之圖面下側。

又，在第4層~第14層，平衡-不平衡變換電路BAL3a的區域BAL3設置於區域BAL1a的圖面右側。形成帶通濾波電路BPF1-5之電極圖案的區域FIL5設置於該BAL3之圖面下側。在搭載面之高頻放大電路的設置面所設置之熱輻射用的複數個熱通孔設置於該區域FIL5之圖面下側。熱通孔亦可作為屏蔽來應用。形成於低通濾波電路LPF1的電極圖案設置於其圖面下側。此外，低通濾波電路的電極圖案形成於第9層、第10層及第11層，而雖然在第4層未形成，但是為了說明，在第4層表示在積層方向看形成這些傳送線路之區域之情況的位置。

在第5層的積層圖，以1點虛線包圍由複數個通孔所構成之屏蔽。屏蔽是由形成於相當於區域FIL1與FIL2、FIL3與FIL4之境界部的位置之複數個通孔所構成的接地電極。此通孔與第3層之第1接地電極GND1及第2接地電極GND2的雙方連接，在積層方向利用實質上直線狀的通孔形成。即使通孔稍微偏移，亦只要在積層方向看上層的通孔與下層的通孔局部重疊的程度，就充分作用為屏蔽。又，在第5層、第8層、第10層，第12層及第14層形成連接彼此之通孔的電極圖案，形成不僅積層方向，而且在面內方向擴大的屏蔽。形成於FIL1與FIL2、FIL3與FIL4之間的屏蔽以平行或實質上位於同一平面上的方式形成較佳。區域FIL1、FIL3及FIL2、FIL4以屏蔽為界朝向同方向分開地形成。

利用此屏蔽，保持各接收路徑間的隔離，進而，藉由形成於上下的第1與第2接地電極GND1、GND2之間，而與其他的電路隔離，尤其因為可抑制與表面組裝之電路元件、或形成於積層體背面之電源端子或與電源端子連接的電源線之信號的干涉，所以在複雜之電路構成亦可構成雜訊小的電路。

此外，區域FIL3與區域FIL5亦以屏蔽為界分開地形成。

說明帶通濾波電路BPF1-1與帶通濾波電路BPF1-2之積層體內的構成。

帶通濾波電路BPF1-1的電容形成於第4層~第6層，並成為帶通濾波電路之輸出入端子側的DC濾除電容器。DC濾除電容器從第6層經由第9層的通孔與第10層~第12層的共振線路連接。

第10層~第12層的共振線路係利用在3層配置兩端被通孔所連接之電極圖案形成。藉由在多層構成此並聯共振電路，而可改善帶通濾波電路的插入損失。各帶通濾波器的共振線路是形成於相同的電介質層，易使2條接收路徑之帶通濾波器的特性一致。又，傳送線路為了取得匹配，而調整傳送線路彼此的間隔，或調整傳送線路的寬度，亦可調整傳送線路的長度等。

共振線路各自成大致直線形。進而，帶通濾波電路BPF1-1的複數個共振線路與帶通濾波電路BPF1-2的複數個共振線路實質上形成於同一直線上。可利用此構成緊密地配置帶通濾波器。此外，包含後述之其他的帶通濾波電路在內，共振線路的長度方向在全部的帶通濾波器相同，即使在具有5個以上之帶通濾波器的高頻元件，亦可緊密地配置帶通濾波器，而有助於高頻元件的小型化。又，因為帶通濾波器的長度方向相同，所以在利用印刷形成電極的情況，亦具有抑制電極的形狀不均所引起之特性變動的效果。

接地電容的電極圖案形成於第16層。雖然第15層的第2接地電極GND2配置於第4層~第12層的電極圖案之 間，但是亦可全憑與接地電極的接地電容，這些接地電容形成於比第2接地電極GND2更上層側。雖然這些接地電容亦在積層方向看形成於與第4層~第12層的電極圖案相同之範圍，但是亦可局部與其他的濾波電路或平衡-不平衡變換電路的電極圖案重疊。

濾波電路BPF1-1、BPF1-2係對照地連接分別與在開關SW1、SW2、SW3所排列之方向形成於相同的層之2個濾波電路的共振線路連接之通孔較佳。尤其，在接收路徑及發送路徑之個數多的高頻電路元件，需要考慮到所表面組裝之切換電路的配置與內部之各元件的位置的積層設計，藉由對稱地設置通孔，而可使連接第1接收端子側的接收路徑與第2接收路徑的切換電路之拉線的傳送線路長度大致相同，而可使在兩接收路徑的插入損失差變小。

說明帶通濾波電路BPF1-3、1-4、1-5之積層體內的構成。帶通濾波電路BPF1-3、BPF1-4、BPF1-5的電容形成於第4層~第6層，成為帶通濾波電路之輸出入端子側的DC濾除電容器。又，與第5層之各2個電容的雙方部分重疊之浮動電極的電容分別形成於第6層。可利用此電容加強共振線路的電容耦合，並使通信頻帶外的衰減量變大。DC濾除電容器從第6層經由第9層的通孔與第10層~第12層的共振線路連接。雖然共振線路的形狀由於耦合量等的差異而粗細、線路之間的寬度相異，但是除此以外與在帶通濾波電路BPF1-1、2所說明的構成大致相同，所以省略說明。

說明低通濾波電路LPF1之積層體內的構成。低通濾波電路係利用各層的通孔連接形成於第2層、第9層、第10層、第11層、第14層的傳送線路及形成於第15層、第16層的電容而構成。傳送線路的一部分以在積層體內成為螺旋狀的方式所形成。在第6圖的等效電路，雖然設置電容為一個，但是因為實際上發生寄生電容，所以作用為π型的低通濾波電路。切換電路以與此積層體內之形成低通濾波電路LPF1之電極圖案的區域重疊的方式被配置於搭載面上。因為切換電路與低通濾波電路接近，所以可縮短發送路徑的傳送線路，而可抑制插入損失的降低。

說明平衡-不平衡變換電路BAL1a、BAL2a及BAL3a之積層體內的構成。平衡-不平衡變換電路BAL1a、BAL2a的傳送線路與帶通濾波電路BPF1-1、BPF1-2的電容經由第4層的通孔而連接。所連接之第4層的傳送線路利用形成於第4層~第14層的傳送線路形成不平衡側的線路。平衡-不平衡變換電路BAL1a、BAL2a將第14層~第6層的傳送線路各自作為平衡側的線路，並與形成於最下層之背面的第1接收端子Rx1+、Rx1-連接。雖然平衡-不平衡變換電路BAL3a與該BAL1a、BAL2a大致相同，但是形成為來自電源端子Vd的傳送線路與第6層之平衡側的傳送線路之間連接，並可利用DC回饋電壓對Tx-端子與Tx+端子同時施加直流電壓。

說明第15層~第17層。第15層係在幾乎整個面形成有第2接地電極GND2。藉此，可防止與在第16層所形成之接地電容的干涉。在第16層配置成為帶通濾波器之接地電容的電極。第17層亦與第15層一樣，在整個面形成有第4接地電極GND4。可利用該第3層形成帶通濾波電路之接地電容的大部分。又，此第3層之積層體片的厚度比其他的層薄較佳。藉由使用薄片，而能以小的電極面積取得大的電容，而高頻元件可小型化。

在第1與第2接地電極之間，未形成以寬的面積覆蓋積層體的接地電極較佳。可減少積層數，並可降低高度。此外，在濾波電路或平衡-不平衡變換電路之電極圖案的一部分形成於比第1與第2接地電極更外層側之層的情況，亦可經由接地電極在積層方向看與內部的濾波電路部分重疊。因為利用接地電極可確保隔離，所以可容許部分重疊。

在以上的說明，雖然說明設置於積層體內之電極的一部分，但是在本實施形態，構成從天線端子ANT2至第2接收端子Rx2之電路的電極、或構成從天線端子ANT1至發送端子Tx之電路的電極亦配置於積層體內。這些電路亦一樣，以積層體內部的電極構成電感元件或電容元件的一部分，而該電感元件或電容元件構成帶通濾波電路或匹配電路。又，將切換電路或功率放大器等的主動元件搭載於積層體上面。

與第3開關SW3之單極側端子連接之第2層的傳送線路LPF1形成為比較短，並經由第3層的第1接地電極與積層體之內部側之低通濾波器的電極圖案連接，再經由第3層的接地電極與第2層之形成為比較短的傳送線路1ml連接，並經由第1層的通孔與所表面組裝的高頻放大器連接。實質上在緊接著搭載面之下的第2層實質上未形成最易受到其他的電路影響的發送路徑，藉由以被拉入比第1接地電極更內側的方式形成信號路徑，因為可與其他的電路隔離，尤其可抑制與所表面組裝之電路元件或控制端子之信號的干涉，所以即使在複雜的電路構成亦可構成雜訊小的電路。又，第2層的傳送線路LPF1形成為與搭載開關SW1之搭載面之比較大的電極圖案重疊。因為利用該電極圖案，可抑制連接搭載面之開關SW1與SW3之間的線或傳送線路Isw1的干涉，所以在切換電路與第1天線端子之間的發送路徑可使插入損失變小，並可使切換電路和第1及第2天線端子之間的發送路徑彼此的插入損失差變小。

形成被拉入積層體內部之發送路徑的電極圖案包含低通濾波電路LPF1，並配置成在積層方向看積層體內的接收路徑，尤其配置接收路徑之前段的濾波電路不重疊。

藉由依此方式構成電路，而可抑制發送路徑與接收路徑之間的干涉。

[4]等效電路2 (2)第2實施形態

第9圖係別的實施形態的電路方塊圖。雖然與第2圖的方塊圖大致相同，但是切換電路DP3T2是在使用複數個電晶體電路之半導體基板一體化的晶片開關上相異。在切換電路DP3T2與第1接收端子Rx1之間，與第2圖一樣，濾波電路BPF2-1、BPF2-3配置於低通濾波電路LPF1的前段與後段。一樣地，濾波電路BPF2-2、BPF2-4配置於切換電路DP3T2與第2接收端子Rx2之間。又，濾波電路LPF2、BPF2-5配置於切換電路DP3T2與發送端子Tx之間。其中，雖然在第9圖為了說明而記載配置於高頻放大電路HPA與發送端子Tx之間的帶通濾波電路BPF2-5，但是在第10圖~第13圖以無此帶通濾波電路BPF2-5的實施形態記載。

第10圖~第12圖表示第9圖之電路方塊圖的等效電路。

第10圖係表示從切換電路DP3T2至天線端子的等效電路圖。直流濾除電容器配置於天線端子與切換電路之間，匹配電路lant1a、lant2a形成於直流濾除電容器與天線端子之間。又，傳送線路lant1b、lant2b是搭載面上的電極圖案，連接設置於搭載面上的晶片電容器與切換電路DP3T2。關於切換電路DP3T2將後述。

第11圖係用以說明帶通濾波電路BPF2-1的等效電路。雖然在是具有3段共振線路之構造上與第4圖的等效電路相異，但是除此以外是與第4圖所示之帶通濾波電路BPF1-1相同之構造。又，因為帶通濾波電路BPF2-2、2-3、2-4是和帶通濾波電路BPF2-1相同之構造，所以省略說明。除了從切換電路DP3T2之後段至第1與第2接收端子之間的等效電路除了此帶通濾波電路的構成相異以外，與第4圖相同。

從發送端子至高頻放大電路HPA的前段側之間的等效電路與第5圖之僅平衡-不平衡變換電路BAL3a的等效電路實質上相同，而省略說明。在無帶通濾波電路上與第5圖的等效電路相異。

第12圖係表示從切換電路DP3T2的發送端子側至高頻放大電路的等效電路圖。來自發送端子的信號經由衰減器輸入高頻放大電路HPA。根據需要，衰減器根據控制電壓Vatt被控制，成為電源線之一部分的傳送線路lvatt係以積層體內的電極圖案所形成。

高頻放大電路HPA係根據來自驅動電壓Vcc1、Vcc2的電壓驅動。來自驅動電壓Vcc1、Vcc2的電壓經由定電壓供給電路輸入高頻放大電路HPA，而定電壓供給電路利用形成於積層體內的電極圖案lvcc1與被搭載於積層體上面的接地電容Ct3、Ct7、及電極圖案lvcc2a、lvcc2b與被搭載於積層體上面的接地電容Ct1所形成。又，高頻放大電路HPA根據來自偏壓電壓Vb的電壓被控制。偏壓電壓Vb經由用以控制輸出電力的控制電壓電路輸入高頻放大電路HPA，而控制電壓電路利用被搭載於積層體內的接地電容Ct4、電阻Rt2及接地電阻Rt3所形成。

利用高頻放大電路HPA所放大的信號經由輸出匹配電路及DC濾除電容器Ct6與低通濾波電路LPF1連接。輸出匹配電路利用積層體內的電極圖案1mn及接地電容cma1、cma2所形成。

[積層體2]

積層體與第7A圖、第7B圖一樣，具備在其上層側之內層形成有第1接地電極的層、及在下層側之內層形成有第2接地電極的層，在第1接地電極與第2接地電極之間具有形成各濾波電路之各自至少一部分之電極圖案的區域FIL1~FIL6。

但，此積層體與第7A圖、第7B圖、第8A圖及第8B圖所示的積層體相異，沿著積層體之相對向的兩邊配置形成配置於於從切換電路至第1接收端子Rx1的接收路徑之濾波電路BPF2-1、2-3的區域FIL1、FIL3、及形成配置於於從切換電路至第2接收端子Rx2的接收路徑之濾波電路BPF2-2、2-4的區域FIL2、FIL4。又，在該區域間配置形成配置於於從切換電路至發送端子Tx的發送路徑之濾波電路BPF2-1、BPF2-5的區域FIL6、FIL5。此外，如以上之說明所示，即使無濾波電路BPF2-5亦可實施。又，亦可採用無其他的濾波電路的構成。根據是積層圖的第13A圖、第13B圖說明細節。

其次，參照第13A圖、第13B圖，表示積層體內部的電極圖案，並說明關於該等效電路的電極。構成各濾波電路的電極圖案記載其濾波電路的名稱(BPF2-1~BPF2-4、LPF2及BAL1b~BAL3b)。

第1層是高頻電路元件的搭載面，配置切換電路、高頻放大器、低雜訊放大器及複數個晶片電感器、晶片電容器。為了說明，圖示搭載切換電路DP3T2、高頻放大電路HPA及低雜訊放大電路LNA1、LNA2的設置位置。

切換電路DP3T2係在沿著搭載面之一邊的位置配置於該邊的中央附近。從此切換電路DP3T2，左右對稱地配置成為接收路徑之電極圖案lant1a、lant2a、lant1b、lant2b。又，亦左右對稱地配置成為從此切換電路至第1天線端子與第1接收端子之間的接收路徑、第2天線端子與第2接收端子之間的接收路徑之信號線lrx1、lrx2。此信號線與形成於相對向之兩邊的通孔連接，並與積層體內的各濾波電路連接。

將切換電路配置於積層體之一邊的中央，而且藉由以此切換電路為中心成為大致左右對稱的方式在積層體內形成有第1天線端子ANT1與第1接收端子Rx1之間的接收路徑、第2天線端子ANT2與第2接收端子Rx2之間的接收路徑，而可使在兩者之接收路徑的插入損失差變小。

又，因為藉由將接收路徑分配至積層體內的左右，而發送路徑必定形成於中央，所以易取得接收路徑彼此的隔離，同時可使插入損失的差變小。

亦以此切換電路SPDT2為中心大致左右對稱地配置低雜訊放大電路LNA1、LNA2。

高頻放大電路HPA配置於第1層的大致中央。複數個通孔形成於配置高頻放大電路的位置。可將此通孔用作熱幅射所需的熱通孔，同時用作屏蔽的一部分。熱通孔作成連接第1接地電極與第2接地電極較佳。可期待提高利用接地電極的散熱性。又，因為複數個通孔配置於雙方的接收路徑之間，所以亦可提高接收路徑彼此的隔離。

第2層形成用以控制切換電路的電源線lva1、lva2、lvr1、lvr2及lvt1、lvt2。這些電源線亦在積層方向看以切換電路為中心左右對稱地形成。藉由電源線左右對稱地形成，而可使在雙方之接收路徑的插入損失差變小。又，形成電源線lvcc2。因為這些電源線經由形成於第3層的第1接地電極GND1與第4層以下的濾波電路電磁性隔離，所以可一面確保與濾波電路的隔離，一面可比較自如地拉配線。又，可防止積層體內部電極與被搭載於積層體上面的主動元件等的干涉。

又，形成與低通濾波電路LPF2連接之拉線的傳送線路11p1、11p2。與切換電路DP3T2連接之第2層的傳送線路11p2形成為比較短，並經由第3層的第1接地電極與積層體之內部側的低通濾波電路LPF2連接，再經由第3層的第1接地電極與第2層之形成為比較短的傳送線路11p1連接，並經由第1層的通孔與所表面組裝的高頻放大電路HPA連接。

實質上在緊接著搭載面之下的第2層實質上未形成最易受到其他的電路影響的發送路徑，藉由以被拉入比第1接地電極更內側的方式形成信號路徑，因為可與其他的電路隔離，尤其可抑制與所表面組裝之電路元件或控制端子之信號的干涉，所以即使在複雜的電路構成亦可構成雜訊小的電路。又，亦形成帶通濾波電路BPF2-3、BPF2-4之傳送線路的一部分。

在第4層~第12層，形成平衡-不平衡變換電路BAL2a之電極圖案的區域BAL2設置於圖面左上。雖然僅在第4層以虛線圖示區域，但是在本實施形態在積層方向看第4層~第13層之相同的範圍亦是相同的區域內。以下，在其他的區域亦一樣。

形成帶通濾波電路BPF2-4之電極圖案的區域FIL4設置於BAL2之圖面下側。形成帶通濾波電路BPF2-2之電極圖案的區域FIL2設置於該區域FIL4之圖面下側。

又，在第4層~第12層，平衡-不平衡變換電路BAL1b之電極圖案的區域BAL1設置於圖面右上。形成帶通濾波電路BPF2-3之電極圖案的區域FIL3設置於該BAL1之圖面下側。形成帶通濾波電路BPF2-1之電極圖案的區域FIL1設置於該區域FIL3之圖面下側。

又，在第4層~第12層，發送路徑之平衡-不平衡變換電路BAL3b的區域BAL3設置於區域BAL1與區域BAL2之間。在該區域BAL3之圖面下側具備經由比較未形成電 極圖案的區域與搭載面之高頻放大電路的接地面連接之複數個熱通孔的區域，進而形成低通濾波電路LPF1之電極圖案的區域FIL6設置於其圖面下側。

在區域BAL3與區域FIL6之間，亦可設置在發送端子Tx與高頻放大電路之間形成帶通濾波電路BPF2-5之電極圖案的區域FIL5。

在第5層的積層圖，以1點虛線表示由複數個通孔所構成之屏蔽。以藉此通孔之屏蔽為界，分開地形成區域FIL1與FIL3、FIL2與FIL4。又，在區域FIL1與FIL3的左側、及區域FIL2與FIL4之右側的位置亦形成屏蔽，以此屏蔽的一部分為界，分開地形成低通濾波電路的區域FIL6與帶通濾波電路BPF2-1的區域，並分開地形成低通濾波電路的區域FIL6與帶通濾波電路BPF2-2的區域。此通孔與第1接地電極及第2接地電極的雙方連接。利用此屏蔽，保持各接收路徑間的隔離，進而，藉由形成於上下的接地電極之間，而與其他的電路隔離，尤其因為可抑制與表面組裝之電路元件、或控制端子之信號的干涉，所以在複雜之電路構成亦可構成雜訊小的電路。

位於區域FIL1與FIL3之間、區域FIL2與FIL4之間的屏蔽可防止前段與後段之濾波電路彼此的干涉，因為僅使所要的頻帶通過，所以有助於通信特性的提高。

形成被拉入積層體內部之發送路徑的電極圖案配置成，包含低通濾波電路LPF1在內，在積層方向看，積層體 內之接收路徑，尤其配置於接收路徑之前段的濾波電路不重疊。可使接收路徑彼此的插入損失差變小。

說明帶通濾波電路BPF2-1、2-2、2-3、2-4之積層體內的構成。第7層、第8層的共振線路利用在兩層配置兩端被通孔所連接的電極圖案所形成。藉由在多層構成此並聯線路，可改善帶通濾波電路的插入損失。各帶通濾波電路的共振線路形成於相同的電介質層。接地電容的電極圖案形成於第14層、第16層。雖然第13層的第2接地電極GND2配置於第7層、第8層的共振線路之間，但是亦可按與接地電極的接地電容，這些接地電容形成於比第2接地電極GND2更上層側。跳越電容形成於第15層。

說明低通濾波電路LPF2之積層體內的構成。低通濾波電路係利用各層的通孔連接形成於第2層、第4層、第5層、第6層、第7層的傳送線路及形成於第15層、第16層的電容而構成。傳送線路的一部分以在積層體內成為螺旋狀的方式所形成。切換電路DP3T2以與此積層體內之形成低通濾波電路LPF2之電極圖案的區域重疊的方式被配置於搭載面上。因為切換電路DP3T2與低通濾波電路LPF2接近，所以可縮短發送路徑的傳送線路，而可抑制插入損失的降低。

說明平衡-不平衡變換電路BAL1b、BAL2b及BAL3b之積層體內的構成。平衡-不平衡變換電路BAL1b、BAL2b的傳送線路與帶通濾波電路BPF1-1、BPF1-2的電容經由第 5層~第13層的通孔而連接。所連接之第5層的傳送線路利用形成於第5層、第6層、第8層、第10層及第12層的傳送線路形成不平衡側的線路。平衡-不平衡變換電路BAL1b、BAL2b將第7層、第9層、第11層、第12層及第14層的傳送線路各自作為平衡側的線路，並與形成於最下層之背面的第1接收端子Rx1+、Rx1-、Rx2+、Rx2-連接。雖然平衡-不平衡變換電路BAL3a與該BAL1b、BAL2b的構成大致相同，但是連接從搭載面所拉線之第2層的傳送線路lxina與不平衡側的線路。

說明第13層~第17層。第13層係在幾乎整個面形成有第2接地電極GND2。又，第15層係在幾乎整個面形成有第5接地電極GND5。藉此，可防止與在第14層、第16層所形成之接地電容的干涉。第17層亦一樣地在整個面形成有第4接地電極GND4。可利用該第5層形成帶通濾波電路的接地電容。

[6]切換電路

以下說明在第2圖所記載的切換電路DP3T1。切換電路DP3T1具有與第1與第2天線端子ANT1、ANT2連接的端子(以下在切換電路的說明，為了簡化說明，而稱為相同之名稱的天線端子ANT1、ANT2)、及和第1通信系統用的發送端子Tx1及第1與第2接收端子Rx1、Rx2連接的端子(以下只稱為設為發送端子Tx、第1接收端子Rx1、第2接收端子Rx2)。

此第2圖的切換電路DP3T1可使用第1~第3開關SW1、SW2、SW3。在此實施形態開關全部使用3個單極雙投(Single-Pole、Dual-Throw)的開關SW1、SW2、SW3。

這些開關SW1、SW2、SW3如第8A圖~第8B圖的搭載面所示，可採用將各開關配置於積層體的搭載面上，並以線或搭載面上的傳送線路等連接各開關之端子之間的構成。

在此第2圖的切換電路DP3T1，開關SW1係單極側端子與第1天線端子ANT1連接，雙投側端子的一方與第1接收端子Rx1連接，而另一方與後述之開關SW3之雙投側端子的一方連接。開關SW2係單極側端子與第2天線端子ANT2連接，雙投側端子的一方與第2接收端子Rx2連接，而另一方與開關SW3之雙投側端子的另一方連接。開關SW3係單極側端子與發送端子Tx連接，雙投側端子的兩個如上述所示，與開關SW1、SW2之雙投側端子連接。該開關SW3係可切換與開關SW1或開關SW2的連接。開關SW1與SW2與相同的控制端子連接較佳。可使端子數變少，藉由小型化或減少電源線數，而可減少對高頻電路元件內之其他的電路元件之干涉。

在使用此構成之切換電路的情況，採用在連接開關SW1與SW3、開關SW2與SW3之間的通孔徑不配置電容器的構成較佳。可減少元件數，而且可減少插入損失。進而，在組裝配置於積層體之表面的情況，藉減少元件數，而可使切換電路小型化。因為在開關間不必配置電容器，所以可使切換電路的組裝面積變小。尤其，採用開關之雙投側端子之間所連接的側不配置此電容器的構成較佳。

雖然該開關可使用FET元件，但是其他的電晶體元件亦可。FET元件使用p-HEMT(pseudomorphic high electron mobility transistor)。在此實施形態，使FET元件之汲極與源極的連接相反，亦可構成具有一樣之功能的高頻電路。

第14圖係可在第9圖的實施形態使用之切換電路DP3T2的等效電路圖例。相對於切換電路DP3T1是使用複數個開關的構成，第14圖的切換電路DP3T2在一體之半導體基板上組合6個以上的電晶體元件來使用。實質上可進行與第2圖之切換電路DP3T1一樣的切換動作。又，因為可將全部的電晶體配置於一片半導體基板上，所以可使切換電路小型化。

第14圖的切換電路由第1、第2、第4、第5、第6、第8電晶體所構成。作為電晶體，使用FET元件。以後當作FET元件來說明。

第1FET元件Tr1係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第1接收端子Rx1連接。又，第1FET元件Tr1的閘極與控制端子Vr1的電源線連接。

第4FET元件Tr4係汲極或源極的任一方與第1天線端子連接，而另一方與發送端子Tx連接。第4FET元件Tr4的閘極與控制端子Va1的電源線連接。

第5FET元件Tr5係汲極和源極的任一方與第2天線端子ANT2連接，而另一方與第2接收端子Rx2連接。又，第5FET元件Tr5的閘極與控制端子Vr2的電源線連接。

第8FET元件Tr8係汲極和源極的任一方與第2天線端子連接，而另一方與發送端子Tx連接。又，第8FET元件Tr8的閘極與控制端子Va2的電源線連接。

第2FET元件Tr2係汲極和源極的任一方與位於第1FET元件Tr1和第1接收端子之間的節點連接，而另一方接地。又，第2FET元件Tr2的閘極與控制端子Vt1的電源線連接。

第6FET元件Tr6係汲極和源極的任一方與位於第5FET元件Tr5和第2接收端子之間的節點連接，而另一方接地。又，第6FET元件Tr6的閘極與控制端子Vt2的電源線連接。

可將用以濾除直流電源的DC濾除電容器配置於第1與第2天線端子ANT1、2、第1與第2接收端子Rx1、Rx2、發送端子Tx。又，亦可將DC濾除電容器配置於第2FET元件Tr2與接地之間、第6FET元件Tr6與接地之間。

將分波電路等和第1及第2接收端子Rx1、Rx2、發送端子Tx連接，而對第1通信系統的頻帶與第2通信系統之頻帶的信號分波時，可作成對應於相異之兩個通信系統的高頻電路。

例如，為了連接各天線端子ANT1、ANT2與發送端子Tx、各接收端子Rx1、Rx2之間，只要如下表所示控制各控制端子的電壓即可。模式Tx1、Tx2、Rx和各端子的連接係與在表1的說明一樣。

因為控制端子Vt1與Vt2總是所施加之電壓的高/低(連接/未連接)是相同。所以可將控制端子共用化。又，在使連接第1天線端子ANT1與發送端子Tx之信號路徑的狀態，因為FET元件Tr2、Tr6是從控制端子Vt1、Vt2被施加高電壓而連接FET開關的汲極與源極之間的狀態，所以形成從第1接收端子Rx1與第1FET元件Tr1之間的節點接地之分流電路、及從第2接收端子Rx2與第5FET元件Tr5之間的節點接地之分流電路，而可確保發送路徑與接收路徑之間的隔離。

因為此實施形態的切換電路具有如上述所示之構造，第2、第6電晶體元件Tr2、Tr6可使用閘極數比第1、第4、第5、第8FET元件Tr1、Tr3~Tr5少，且耐壓低者，因為閘極數少的FET元件是小型且便宜，而有利。在此，耐壓的高、低係可根據在從汲極端子對將閘極-源極間設為未連接之狀態的FET元件供給高頻電力時用以在源極端子側保持電力不洩漏的狀態之耐電力的值判斷。

以下詳述理由。在從發送端子Tx連接第1天線端子ANT1之信號路徑的情況，因為從發送路徑以高頻分離第2天線端子ANT2，所以第4FET元件Tr8變成OFF狀態。又，第1FET元件Tr1亦為了信號不向第1接收端子側洩漏而變成未連接之狀態。因而，因為從發送端子Tx經由第1FET元件Tr1所連接的第2FET元件Tr2不會被施加高電壓，所以可使用耐壓低者。

又，在接收信號的情況，連接第1天線端子ANT1與第1接收端子Rx1。此時，成為連接第1FET元件Tr1之汲極-源極間的ON狀態，而第2、第4FET元件Tr2、Tr4是未連接之狀態。因為接收信號的電力遠小於發送路徑的信號電力，所以第2FET元件可使用耐壓低者。

第6FET元件Tr6的耐壓亦可低的理由亦和上述一樣。

在FET元件之汲極-源極間是未連接之狀態時，電力充分大之高頻信號施加的情況，閘極-源極間的電壓超過臨限值，而FET元件之汲極-源極間無法保持OFF狀態，發生高諧波失真或相互調變失真。因而，採用石會發生這種失真之耐壓高的電晶體電路較佳。

第15圖係表示切換電路DP3T2之其他的實施形態的圖。關於與第14圖之說明相同的FET元件，省略部分說明。

第3FET元件Tr3與第4FET元件Tr4配置於從第1天線端子ANT1與發送端子Tx連接的信號路徑，第3FET元件Tr3配置於第1天線端子ANT1側，而第4FET元件Tr4配置於發送端子Tx側。第3FET元件Tr3係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第4FET元件Tr4連接。第4FET元件Tr4係汲極或源極的任一方與第3FET元件Tr3連接，而另一方與發送端子Tx連接。第3FET元件Tr3的閘極與控制端子Vt1的電源線連接，而第4FET元件Tr4的閘極與控制端子Va1的電源線連接。

第7FET元件Tr4與第8FET元件Tr8配置於從第2天線端子ANT2與發送端子Tx連接的信號路徑，第7FET元件Tr7配置於第2天線端子ANT2側，而第8FET元件Tr8配置於發送端子Tx側。第7FET元件Tr7係汲極與源極的任一方與第2天線端子ANT2連接，而另一方與第8FET元件Tr8連接。第8FET元件Tr8係汲極與源極的任一方與第7FET元件Tr7連接，而另一方與發送端子Tx連接。第7FET元件Tr7的閘極與控制端子Vt2的電源線連接，而第8FET元件Tr8的閘極與控制端子Va2的電源線連接。

第9FET元件Tr9係汲極和源極的任一方與位於第3FET元件Tr3和第4FET元件Tr4之間的節點連接，而另一方接地。亦可將電容器C3配置於第9FET元件Tr9與接地點之間的信號路徑。又，第9FET元件Tr9的閘極在與第8FET元件Tr8共用之狀態與控制端子Va2的電源線連接。

第10FET元件Tr10係汲極和源極的任一方與位於第7FET元件Tr7和第8FET元件Tr8之間的節點連接，而另一方接地。亦可將電容器C3配置於第10FET元件Tr10與接地點之間的信號路徑。又，第10FET元件Tr10的閘極在與第4FET元件共用之狀態與控制端子Va1的電源線連接。

因為第8與第9FET元件Tr8、Tr9、第4與第10FET元件Tr4、Tr10係電源線共用化，可控制成其ON/OFF變成相同。因而，例如在使信號從第1發送端子Tx流向第1天線端子間之路徑的情況，可使經由第8FET元件Tr8向第2天線端子洩漏之洩漏信號的影響變小。又，藉由使共用電源端子，可使電源端子數或電源線變少，而電路元件之構造簡化或小型化易進行。細節將後述。

又，第2FET元件Tr2係汲極和源極的任一方與位於第1FET元件和第1接收端子Rx1之間的節點連接，而另一方接地。在此情況，第2FET元件Tr2的閘極可採用在與第3FET元件Tr3共用控制端子Vt1之電源線的狀態被連接的構成。亦可將電容器C1配置於第2FET元件Tr2與接地之間。

一樣地，第6FET元件Tr6係汲極和源極的任一方與位於第5FET元件和第2接收端子Rx2之間的節點連接，而另一方接地。在此情況，第6FET元件Tr6的閘極可採用在與第7FET元件Tr7共用控制端子Vt2之電源線的狀態被連接的構成。亦可將電容器C4配置於第6FET元件Tr6與接地之間。

此實施形態所使用之高頻電路係如上述所示，藉由使共用電源端子，可使電源端子數或電源線變少，而電路元件之構造簡化、小型化易進行。

此外，在連接第1接收端子與第1天線端子時，進行同時連接第2接收端子與第2天線端子之切換的情況，控制端子Vr1、Vr2、Vt1及Vt2亦可共用化。

此外，雖然在無第3FET元件Tr3與第7FET元件Tr7的構成亦可用作在實施形態之高頻電路元件所使用的切換電路，但是若作成具有第7FET元件Tr7與第6FET元件Tr6之構成的切換電路，則易確保發送路徑與接收路徑之隔離。

在第15圖的切換電路，使用第2與第6電晶體電路Tr2、Tr6的情況，第2與第6電晶體電路Tr2、Tr6之至少任一方係耐壓比第4與第8電晶體電路Tr4、Tr8更低較佳。使第2與第6電晶體電路Tr2、Tr6雙方的耐壓都比第4與第8電晶體電路更低更佳。

又，第3與第7電晶體電路Tr3、Tr7之至少任一方係各自的耐壓比第4與第8電晶體電路Tr4、Tr8更低較佳。使第3與第7電晶體電路Tr3、Tr7雙方的耐壓都比第4與第8電晶體電路Tr4、Tr8更低更佳。在將FET元件構件串列地連接的情況，因為T1-T2間之高頻信號的電壓被分壓，所以各FET元件構件之源極的電位變動變小，FET元件可承受比單體之FET元件構件更大的電壓。藉由配置FET元件Tr3與FET元件Tr4，與僅使用一個FET元件時相比，雙方的FET元件可使用耐壓更低者。在源極與汲極被連接之狀態，因為在FET元件Tr3、Tr4，大的電壓不會作用於源極-汲極之間，所以即使耐壓低者亦無問題。

第2與第6電晶體電路Tr2、Tr6之至少任一方可使用耐壓比第4與第8電晶體電路更低者的理由係如在第14圖之切換電路的說明所述。

說明第3與第7電晶體電路Tr3、Tr7之耐壓可低的理由。

在從發送端子Tx連接第1天線端子ANT1之信號路徑的情況，因為從發送路徑以高頻分離第2天線端子ANT2，所以第8電晶體電路Tr8變成OFF狀態。此時，雖然第7電晶體電路Tr7亦變成OFF狀態，但是發送信號被第8電晶體電路斷開，所以不會對第7電晶體電路Tr7施加高的電壓。因此，第7電晶體電路Tr7係即使在耐壓小且閘極數少的電晶體電路亦可使用。因為閘極數少的電晶體電路小型、便宜且低損失，而有利。

在從發送端子Tx連接第2天線端子ANT2之信號路徑的情況，因為第3與第4電晶體電路Tr3、Tr4變成OFF狀態，所以一樣地，在第1天線端子ANT1側可使用閘極數少、耐壓小的第3電晶體電路Tr3。

又，若考慮接收的情況，連接第1天線端子ANT1與第1接收端子Rx1，並連接第2天線端子ANT2與第2接收端子Rx2。此時，第1與第5電晶體電路Tr1、Tr5變成ON狀態，而第2、第3、第6及第7電晶體電路Tr2、Tr3、Tr6及Tr7變成OFF狀態。因為接收信號的電力遠小於發送時之信號電力，所以這些OFF狀態的電晶體電路所需的耐壓低，而可使用閘極數少、小型或便宜的電晶體元件。

為了連接各天線端子與發送端子、各接收端子之間，可使用和該表2相同的控制邏輯。

說明係屬連接第1天線端子ANT1與發送端子Tx之信號路徑之狀態的模式Tx1。

從控制端子Va1與Vt1被施加High電壓(3.0V)，與控制端子Va1連接的第4電晶體電路、與控制端子Vt1連接的第3電晶體電路Tr3變成ON狀態。變成連接第1天線端子ANT1與發送端子Tx之信號路徑的狀態。

又，在此狀態，控制端子Va2被施加Low電壓(0.0V)，與控制端子Va2連接的第8電晶體電路變成OFF狀態。因而，向第2天線端子ANT2與發送端子Tx之信號路徑流動的信號被斷開。

又，控制端子Va1亦和第10電晶體電路Tr10連接，因為第10電晶體電路Tr10變成ON狀態，所以從位於第8電晶體電路Tr8與第7電晶體電路Tr7之間的節點所接地的通孔徑作用為分流電路。因而，因為從電晶體電路Tr8所洩漏的信號流向此分流電路側，所以從發送端子Tx向第2天線端子ANT2流動的信號量變成更少，而可確保天線端子間之發送路徑之間及從發送端子往第1接收端子的隔離，而可保持作為Tx分集電路之較佳的發送狀態。

因為第8電晶體電路Tr8是OFF狀態，所以即使第7電晶體電路Tr7是OFF狀態，作用於第7電晶體電路Tr7的信號電壓亦小。因而，第7電晶體電路Tr7可使用閘極數少、耐壓低者。

不管對控制端子Vt2的施加電壓是High或是Low，都可使其作為開關電路動作。其中，只要從控制端子Vt2施加High電壓(3.0V)，與控制端子Vt2連接的第6與第7電晶體電路Tr6、Tr7就變成ON狀態，因為從第5電晶體電路Tr5與第2接收端子Rx2之間所接地的信號路徑成為分流電路，所以即使有從第5電晶體電路Tr5向第2接收端子Tr2洩漏的信號，亦因為信號不會往第2接收端子Rx2側，所以可確保發送路徑與接收路徑的隔離。

模式為Tx2的情況，亦和上述一樣，對應於各信號路徑而電晶體電路的連接/未連接切換。省略說明。

說明模式為Rx的情況。

從控制端子Vr1與Vr2被施加High電壓(3.0V)，與控制端子Vr1連接的第1電晶體電路Tr1、與控制端子Vr2連接的第5電晶體電路Tr5變成ON狀態。因而，變成連接第1天線端子ANT1與第1接收端子Rx1、第2天線端子ANT2與第2接收端子Rx2之信號路徑的狀態。

在此狀態，從控制端子Vt1、Vt2被施加Low電壓(0.0V)，與控制端子Vt1連接的第2與第3電晶體電路、與控制端子Vt2連接的第6與第7電晶體電路Tr6、Tr7變成OFF狀態。因而，抑制信號從第1天線端子ANT1與第1接收端子Rx1的信號路徑、第2天線端子ANT2與第2接收端子Rx2的信號路徑向其他的過孔徑洩漏。

又，在此狀態，不管控制端子Va1與Va2的施加電壓是High或是Low，都可使其作為開關電路動作。只要對控制端子Va1與Va2施加High電壓，因為第9、第10電晶體電路Tr9、Tr10就變成ON狀態，而成為分流電路，所以即使信號從第3、第7電晶體電路Tr3、Tr7向發送端子Tx側洩漏，亦因為信號流向分流電路側，所以可確保發送路徑與接收路徑的隔離而較佳。

第16圖係在形成於一片半導體基板上構成電晶體元件之切換電路之基板面之佈置的模式圖。信號路徑以實線表示，而電源線以虛線表示。

與發送端子Tx連接的端子(以下為了簡化說明，而只稱為發送端子Tx)、與第1及第2接收端子連接的端子(以下只稱為第1接收端子Rx1、第2接收端子Rx2)形成於單一之半導體矽基板的基板面上。

第1接收端子Rx1、第2接收端子Rx2配置於相鄰的角落。因為接收端子配置於角落側，所以可在與其他的端子分離之狀態設計電路，而可確保與其他的信號路徑的隔離。電晶體元件配置於自此接收端子遠離積層面之角落的內部側。

發送端子Tx沿著被配置接收端子Rx1、Rx2的角所夾的邊被配置，並配置於接收端子Rx1、Rx2的中間點。因為發送端子Tx配置於接收端子Rx1、Rx2的中間點，所以電晶體元件等的電路元件亦可配置成以此發送端子Tx為中心成為線對稱，而可確保發送端子Tx與接收端子Rx1、Rx2之間的隔離大致相同的程度。又，因為電容器等其他的元件亦可配置於發送端子Tx與接收端子Rx1、Rx2之間，所以電路設計變得容易。又，藉由形成接地電極，而可確保發送路徑與接收路徑的隔離。

又，與將開關組合的切換電路相異，因為可將傳送線路的一部分共用化，所以切換電路可小型化，高頻電路元件之搭載面的設計佈置變得容置。又，可使損失減少因為傳送線路共用化而變短的份量。

又，比將開關組合的切換電路更易形成左右對稱的電路，因為在切換接收路徑之間或發送路徑的情況，回流損失或插入損失一樣地變化，所以可使來自天線的輸出電壓變成定值。

與第1天線端子ANT1連接的電極及與第2天線端子ANT2連接的電極(以下只稱為天線端子ANT1、ANT2)配置於剩下的兩個角落側。因為天線端子ANT1、ANT2配置於角落側，所以可在與其他的端子分離之狀態設計電路，可確保與其他的信號路徑的隔離。電晶體元件在搭載面配置於自天線端子更內部側。若電源線形成為自此天線端子ANT1、ANT2、接收端子Rx1、Rx2、發送端子Tx的至少一個繞入角落側(外周側)，與其他的電晶體元件的干涉變小，而可確保各信號路徑的隔離。電源線沿著半導體基板之至少一個邊形成較佳。

在此端子配置，配置成第4電晶體電路Tr4與第8電晶體元件Tr8相對於發送端子Tx等距離，而且比其他的電晶體元件更接近。

第9電晶體元件Tr9經由第4電晶體元件Tr4配置於遠離發送端子Tx側並連接。又，第10電晶體元件Tr10經由第8電晶體元件Tr8配置於遠離發送端子Tx側並連接。

第3電晶體元件Tr3配置於第9電晶體元件Tr9與第1天線端子ANT1之間。又，第7電晶體元件Tr7配置於第10電晶體元件Tr10與第2天線端子ANT2之間。

第1電晶體元件Tr1配置於第9電晶體元件Tr9與第1接收端子Rx1之間。因為第1電晶體元件Tr1是用以開閉位於第1天線端子ANT1與第1接收端子Rx1之間之接收路徑的元件，所以可確保與接收路徑的隔離較佳。因而，第1電晶體元件Tr1配置成與第1接收端子Rx1的距離比配置於發送路徑之各電晶體元件Tr3、Tr9、Tr4的距離更近。

第5電晶體元件Tr5配置於第10電晶體元件Tr10與第2接收端子Rx2之間。由於與第1電晶體一樣的理由，第5電晶體元件Tr5配置成與第2接收端子Rx2的距離比配置於發送路徑之各電晶體元件Tr7、Tr10、Tr8的距離更近。

第2電晶體元件Tr2配置於第1接收端子Rx1與發送端子之間，並和與第2電晶體元件Tr2連接的第1電容器C1及第1接地電極GND1一起沿著半導體基板的邊被配置。又，第6電晶體元件Tr6配置於第2接收端子Rx2與發送端子Tx之間，並和與第6電晶體元件Tr6連接的第4電容器C4及第4接地電極GND4一起沿著半導體基板的邊被配置。

藉由採用如上述所示的元件配置，而可得到隔離特性優異的Tx分集電路。

(3)第3實施形態

第17圖係表示別的實施形態的方塊圖。

第1與第2分波電路DIP1、DIP2各自是由以第1通信系統的頻帶為傳輸頻帶並以第2通信系統之頻帶為截止頻帶的低通濾波器部、與以第1通信系統的頻帶為截止頻帶並以第2通信系統之頻帶為傳輸頻帶的高通濾波器部所構成之雙訊器。在第1分波電路DIP1的低通濾波器部與第1通信系統用的第1接收端子Rx1-1之間，從DIP1依序連接帶通濾波電路BPF3-1-1、及將第1通信系統之接收信號放大的低雜訊放大電路LNA1-1。帶通濾波電路BPF3-1-1防止亦包含第2通信系統之信號的不要信號輸入低雜訊放大電路LNA1。

又，在第1分波電路DIP1的高通濾波器部與第2通信系統用的第1接收端子Rx1-2之間，從DIP1依序連接帶通濾波電路BPF3-1-2、及將第2通信系統之接收信號放大的低雜訊放大電路LNA1-2。帶通濾波電路BPF3-1-2防止亦包含第1通信系統之信號的不要信號輸入低雜訊放大電路LNA1-2。

又，在第2分波電路DIP2的低通濾波器部與第1通信系統用的第2接收端子Rx2-1之間，從DIP2依序連接帶通濾波電路BPF3-2-1、及低雜訊放大電路LNA2-1，在第2分波電路DIP2的高通濾波器部與第2通信系統用的第2接收端子Rx2-2之間，從DIP2依序連接帶通濾波電路BPF3-2-2及低雜訊放大電路LNA2-2。因為這些電路的配置及功能係和第1分波電路DIP1、第1通信系統用的第1接收端子Rx1-1及第2通信系統用的第1接收端子Rx1-2相同，所以省略說明。

藉由具有第17圖所示的低雜訊放大電路LNA1-1、LNA1-2、LNA2-1、LNA2-2，而可使高頻電路高密集化。其中，該各分波電路與各接收端子之間的構成亦可因應於需要的特性而省略或進而追加濾波電路。

分波電路DIP3與第1、第2分波電路DIP1、DIP2一樣，是由以第1通信系統的頻帶為傳輸頻帶並以第2通信系統之頻帶為截止頻帶的低通濾波器部、與以第1通信系統的頻帶為截止頻帶並以第2通信系統之頻帶為傳輸頻帶的高通濾波器部所構成之雙訊器。

在分波電路DIP3的低通濾波器部與第1通信系統用的發送端子Tx1之間，從DIP3依序連接將發送信號放大的高頻放大電路HPA1及帶通濾波電路BPF3-5-1。帶通濾波電路BPF3-5-1防止發送信號以外之不要頻帶的雜訊被輸入高頻放大電路HPA1。分波電路DIP3之低通濾波器部係以第1通信系統之頻帶作為傳輸頻帶且以第2通信系統之頻帶作為截止頻帶低通濾波器。此低通濾波器部亦可抑制高頻放大電路HPA1所產生之高次諸波。

在分波電路DIP3的高通濾波器部與第2通信系統用的發送端子Tx2之間，從DIP3依序連接將發送信號放大的高頻放大電路HPA2及帶通濾波電路BPF3-5-2。帶通濾波電路BPF3-5-2防止發送信號以外之不要頻帶的雜訊被輸入高頻放大電路HPA2。分波電路DIP3的高通濾波器部是以第2通信系統的頻帶為傳輸頻帶並以第1通信系統之頻帶為截止頻帶的高通濾波器。

藉由具有第17圖所示的高頻放大電路HPA1、HPA2，而可使高頻電路高密集化。分波電路DIP3與第1通信系統用的發送端子Tx1之間的構成、及分波電路DIP3與第2通信系統用的發送端子Tx2之間的構成亦可因應於需要的特性而省略或進而追加濾波電路。

因為高通濾波電路的插入損失比帶通濾波電路少，所以作為配置於低雜訊放大電路之輸入側的濾波器較佳。又，亦可替代第1與第2分波電路DIP1、DIP2，設置單極雙投型的開關電路。

在第17圖所示的實施形態，因為第1通信系統用的第1接收端子Rx1-1與第1通信系統用的第2接收端子Rx2-1獨立地與不同的天線連接，所以不必切換天線，就可向複數個接收端子同時輸出第1通信系統的接收信號。一樣地，因為第2通信系統用的第1接收端子Rx1-2與第2通信系統用的第2接收端子Rx2-2獨立地與不同的天線連接，所以不必切換天線，就可向複數個接收端子同時輸出第2通信系統的接收信號。藉由使用這種多輸入方式的高頻電路，接收靈敏度提高。

在此實施形態，亦配置於在積層體內部之接收路徑的濾波電路在積層方向看不重疊，而且將藉通孔的屏蔽配置於接收路徑彼此之間、發送路徑與接收路徑之間。

(4)第4實施形態

第18圖係別的Tx分集電路的一例。第18圖的高頻電路例如可用作前端模組，其用於第1通信系統為2.5GHz帶的WiMAX、第2通信系統為頻帶比第1通信系統高頻側之3.5GHz帶的WiMAX的無線通信裝置。又，即使是例如2.4GHz帶與5GHz帶之無線LAN、WiMAX與無線LAN的組合等別的組合，亦可使用此實施形態的構成。

此高頻電路具有第1與第2天線端子ANT1、ANT2、第1通信系統的第1接收端子Rx1-1與第2通信系統的第1接收端子Rx1-2、第1通信系統的發送端子Tx1與第2通信系統的發送端子Tx2、第1通信系統的第2接收端子Rx2-1與第2通信系統的第2接收端子Rx2-2及切換電路DP3T1。切換電路DP3T1可使用與上述所說明的切換電路相同者。

將單極雙投的第4開關SW4配置於切換電路DP3T1。第4開關SW4的單極側端子與切換電路DP3T1連接，而雙投側端子分別與第1通信系統用的發送端子Tx1、第2通信系統用的發送端子Tx2連接。第4開關SW4適當地切換發送路徑，藉由與切換電路DP3T1同時切換，而可向第1天線端子ANT1、第2天線端子ANT2發送來自各發送端子的信號。依此方式，藉由設置第4開關SW4，而可作成與複數個頻帶之通信系統對應的Tx分集電路。因為使用第4開關SW4，所以與在相同的位置使用分波電路的電路相比，即使是第1與第2通信系統之頻帶接近者，亦可向各天線端子確實地發送來自雙方之發送端子的信號，又亦可抑制發送損失。

在第4開關SW4與各發送端子Tx1、Tx2之間，配置高頻放大電路HPA1、HPA2較佳。高頻放大電路HPA1、HPA2可密集成同一晶片而高密集化。

此第4開關SW4可使用已知之單極雙投的開關。採用高頻放大電路HPA1或HPA2的控制端子、及此高頻放大電路HPA1、HPA2所連接的雙投側端子與單極側端子之間之電晶體元件的控制端子與共用端子連接之構造較佳。藉由依此方式，可使電路整體之控制端子數減少。

將帶通濾波電路BPF4-5-1、BPF4-5-2分別配置於高頻放大電路HPA1、HPA2與發送端子Tx1、Tx2之間較佳。此帶通濾波電路BPF4-5-1、BPF4-5-2可防止發送信號以外之不要之頻帶的雜訊被輸入高頻放大電路HPA1、HPA2。

又，將低通濾波電路LPF4-1、LPF4-2配置於第4開關SW4與高頻放大電路HPA1、HPA2之間較佳。此低通濾波電路LPF4-1、LPF4-2可抑制在高頻放大電路HPA1、HPA2所產生的高諧波。

第1通信系統的第1接收端子Rx1-1與第2通信系統的第1接收端子Rx1-2經由第1分波電路DIP1與切換電路DP3T1的第1接收端子Rx1連接。

一樣地，第1通信系統的第2接收端子Rx2-1與第2通信系統的第2接收端子Rx2-2經由第2分波電路DIP2與切換電路DP3T1的第2接收端子Rx2連接。

雖然在第18圖表示使用分波電路DIP1、2的例子，但是如上述所示，亦可分波電路是開關電路。

在開關或分波電路與各接收端子之間，連接將接收信號放大的低雜訊放大電路LNA1-1、1-2、2-1、2-2較佳。又，在開關或分波電路與各接收端子之間，在低雜訊放大電路LNA之前段或後段的至少任一方配置帶通濾波電路BPF4-5-1、4-5-2較佳。帶通濾波電路BPF4-5-1、4-5-2防止亦包含各通信系統之信號的不要信號輸入低通濾波電路或各接收端子。

又，在接收路徑使用分波電路的情況，即使不將濾波電路配置於低通濾波電路的天線側，亦可抑制不要信號輸入低雜訊放大電路LNA。因而，可使用將濾波電路僅配置於低雜訊放大電路LNA之接收端子側的構造。所使用之濾波電路是帶通濾波電路較佳。

如第19圖所示，可將配置於發送路徑之高頻放大電路HPA1、HPA2的控制端子及與開關SW4之閘極連接的端子共用化。

在此實施形態，亦配置於積層體之接收路徑的濾波電路在積層方向看不重疊，而且將藉通孔的屏蔽配置於接收路徑彼此之間、發送路徑與接收路徑之間。

(5)第5實施形態

第20圖係雙頻帶之高頻電路之別的方塊圖。此高頻電路使用雙極4投的切換電路DP4T。2個發送端子Tx1、Tx2設置於切換電路DP4T，一方與第1通信系統用的發送端子Tx1連接，另一方與第2通信系統用的發送端子Tx2連接。

在分波電路DIP1與第1接收端子Rx1-1、Rx1-2之間所連接的各電路、在分波電路DIP2與第1接收端子Rx2-1、Rx2-2之間所連接的各電路是和第17圖的方塊圖相同，省略其構成及效果的說明，未限定為此實施形態，亦可根據需要追加、省略各濾波電路，亦可使用種類相異的濾波電路。

在切換電路DP4T與第1通信系統用的發送端子Tx1之間，從切換電路DP4T依序連接低通濾波電路LPF5-1、將發送信號放大的高頻放大電路HPA1及帶通濾波電路BPF15-5-1。

又，在切換電路DP4T與第2通信系統用的發送端子Tx2之間，從切換電路DP4T依序連接低通濾波電路LPF5-2、將發送信號放大的高頻放大電路HPA2及帶通濾波電路BPF15-5-2。

因為第5實施形態的高頻電路係分波電路亦可比第3實施形態的高頻電路少，所以積層體內之電路元件的設計自由度高，而且可將發送路徑與接收路徑設計成在積層體內分開，尤其在確保發送路徑之隔離上具有效果。

第21圖表示以4個開關構成該切換電路DP4T1的一例。切換電路DP4T1係單極3投開關SW1s的單極側端子與第1天線端子ANT1連接，此第1單極3投之高頻開關SW1s之3投側端子的一個與第1接收端子Rx1連接，單極3投開關SW2s的單極側端子與第2天線端子ANT2連接，此第2單極3投開關SW2s之3投側端子的一個與第2接收端子Rx2連接。

又，單極雙投的高頻開關SW3s係以雙投側端子與第1和第2單極3投之高頻開關SW1s、SW2s之3投側端子的各一個連接的方式連接。一樣地，單極雙投的高頻開關SW4s係以雙投側端子與第1和第2單極3投開關SW1s、SW2s之3投側端子之剩下的各一個連接的方式連接。

構成為藉由各開關SW1s、SW2s、SW3s、SW4s的切換，而第1與第2接收端子各自可同時與第1與第2天線端子ANT1、ANT2連接。又，構成為發送端子Tx1及Tx2的任一方可選擇該第1與第2天線端子ANT1、ANT2並連接。

第22圖係可用於第21圖之高頻電路的切換電路之等效電路之一形態的圖。

雖然此實施形態的切換電路是使用第1~第16FET元件，但是亦可根據需要之隔離特性或回流損失特性，而適當地省略或新附加FET元件。

第1FET元件Tr1係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第1接收端子Rx1連接。又，第1FET元件Tr1的閘極與控制端子Vr1的電源線連接。藉由設為未連接狀態，而可抑制從發送路徑洩漏信號。

第3FET元件Tr3與第4FET元件Tr4配置於從第1天線端子ANT1與第1發送端子Tx1連接的信號路徑，第3FET元件Tr3配置於第1天線端子ANT1側，第4FET元件Tr4配置於第1發送端子Tx1側。第3FET元件Tr3係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第4FET元件Tr4連接。第4FET元件Tr4係汲極或源極的任一方與第3FET元件Tr3連接，而另一方與第1發送端子Tx1連接。第3FET元件Tr3的閘極與控制端子Vt1的電源線連接，第4FET元件Tr4的閘極與控制端子Va1的電源線連接。

第13FET元件Tr13與第11FET元件Tr11配置於從第2天線端子ANT2與第1發送端子Tx1連接的信號路徑，第13FET元件Tr13配置於第2天線端子ANT2側，第11FET元件Tr11配置於第1發送端子Tx1側。第13FET元件Tr13係汲極與源極的任一方與第2天線端子ANT2連接，而另一方與第11FET元件Tr11連接。第11FET元件Tr11係汲極與源極的任一方與第13FET元件Tr13連接，而另一方與第1發送端子Tx1連接。第13FET元件Tr13的閘極與控制端子Vt2的電源線連接，第11FET元件Tr11的閘極與控制端子Vb1的電源線連接。

雖然第3與第4FET元件、第11與第15FET元件僅任一方即可，但是藉由分別配置而可抑制洩漏信號，較佳。

第9FET元件Tr9係汲極和源極的任一方與位於第3FET元件Tr3和第4FET元件Tr4之間的節點連接，而另一方接地。亦可將電容器配置於第9FET元件Tr9與接地點之間的信號路徑。又，第9FET元件Tr9的閘極在與第11FET元件Tr11共用之狀態與控制端子Vb1的電源線連接。

第15FET元件Tr15係汲極和源極的任一方與位於第13FET元件Tr13和第11FET元件Tr11之間的節點連接，而另一方接地。亦可將電容器配置於第15FET元件Tr15與接地點之間的信號路徑。又，第15FET元件Tr15的閘極在與第4FET元件Tr4共用之狀態與控制端子Va1的電源線連接。

藉由利用此第9FET元件Tr9形成分流電路，而在發送端子Tx1與一方的天線端子連接時，可抑制信號對另一方的洩漏。

第5FET元件Tr5係汲極和源極的任一方與第2天線端子ANT2連接，而另一方與第2接收端子Rx2連接。又，第5FET元件Tr5的閘極與控制端子Vr2的電源線連接。藉由設為未連接狀態，而可抑制信號從發送路徑洩漏。

第7FET元件Tr7與第8FET元件Tr8配置於從第2天線端子ANT2與第2發送端子Tx2連接的信號路徑。第7FET元件Tr7係汲極和源極的任一方與位於第2天線端子ANT2和第13FET元件Tr13之間的節點連接，而另一方與第8FET元件Tr8連接。第8FET元件Tr8係汲極和源極的任一方與第7FET元件Tr7連接，而另一方與第2發送端子Tx連接。第7FET元件Tr7的閘極在與第2、第3FET元件Tr2、Tr3共用之狀態與控制端子Vt2的電源線連接，第8FET元件Tr8的閘極與控制端子Va2的電源線連接。

第14FET元件Tr14與第12FET元件Tr12配置於從第1天線端子ANT1與第2發送端子Tx2連接的信號路徑。第14FET元件Tr14係汲極和源極的任一方與位於第1天線端子ANT1和第3FET元件Tr3之間的節點連接，而另一方與第12FET元件Tr12連接。第12FET元件Tr12係汲極和源極的任一方與第14FET元件Tr14連接，而另一方與第2發送端子Tx2連接。第14FET元件Tr14的閘極與控制端子Vt1的電源線連接，第12FET元件TF12的閘極與控制端子Vb2的電源線連接。

第16FET元件Tr16係汲極和源極的任一方與位於第14FET元件和第12FET元件Tr12之間的節點連接，而另一方接地。亦可將電容器配置於第16FET元件Tr16與接地點之間的信號路徑。又，第16FET元件Tr16的閘極在與第8FET元件Tr8共用之狀態與控制端子Va2的電源線連接。

第10FET元件Tr10係汲極和源極的任一方與位於第7FET元件Tr7和第8FET元件Tr8之間的節點連接，而另一方接地。亦可將電容器配置於第10FET元件Tr10與接地點之間的信號路徑。又，第10FET元件Tr10的閘極在與第12FET元件Tr12共用之狀態與控制端子Vb2的電源線連接。

又，第2FET元件Tr2係汲極和源極的任一方與位於第1FET元件Tr1和第1接收端子Rx1之間的節點連接，而另一方接地。第2FET元件Tr2的閘極可採用在與第3及第14FET元件Tr14共用之狀態與控制端子Vt1的電源線連接的構成。亦可將電容器配置於第2FET元件Tr2與接地之間。

一樣地，第6FET元件Tr6係汲極和源極的任一方與位於第5FET元件Tr5和第2接收端子Rx2之間的節點連接，而另一方接地。第6FET元件Tr6的閘極可採用在與第7及第13FET元件Tr13共用之狀態與控制端子Vt2的電源線連接的構成。亦可將電容器配置於第6FET元件Tr6與接地之間。

因為第2、第3及第14FET元件Tr2、Tr3、Tr14、第6、第7及第13FET元件Tr6、Tr7、Tr13係電源線共用化，所以可控制成其連接/未連接變成相同。因而，例如在使信號從第1或第2發送端子Tx1、Tx2向第1天線端子間之路徑流動的情況，即成為連接第3或第14FET元件Tr14之狀態的情況，因為成為連接第2FET元件Tr2之狀態，所以在第2接收端子與第5FET元件Tr5之間形成分流電路。因而，可抑制經由第1電晶體元件向第2天線端子洩漏的洩漏信號，而可提高發送路徑與接收路徑的隔離。

又，在使信號從第1或第2發送端子Tx1、Tx2向第1天線端子間之路徑流動的情況，因為將第6FET元件Tr6設為ON狀態，所以在第2接收端子與第5FET元件Tr5之間形成分流電路，可抑制信號向第2接收端子洩漏，而可提高發送路徑與接收路徑的隔離。

又，藉由使共用電源端子，可使電源端子數或電源線變少，而電路元件之構造易簡化或小型化。

此外，在連接第1接收端子與第1天線端子時，進行如連接第2接收端子與第2天線端子之切換的情況，控制端子Vr1及Vr2亦可共用化。

此外，雖然無第3、第7、第13、第14FET元件Tr3、Tr7、Tr13、Tr14的構成亦可用作在實施形態的高頻電路元件所使用之切換電路，但是若作成有這些FET元件之構成的切換電路，易確保發送路徑與接收路徑的隔離。

又，雖然無第9、第10、第15、第16FET元件Tr9、Tr10、Tr15、Tr16成為構成元件之一部分的分流電路的構成亦可用作在實施形態的高頻電路元件所使用之切換電路，但是若作成有這些分流電路之構成的切換電路，易確保發送路徑與接收路徑的隔離。

在第22圖的切換電路，在使用第2與第6FET元件Tr2、Tr6的情況，第2與第6FET元件Tr2、Tr6的至少一個是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者較佳。是使第2與第6FET元件Tr2、Tr6雙方的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者更佳。

又，第3、第7、第13及第14FET元件Tr3、Tr7、Tr13、Tr14的至少一個是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者較佳。是使第3、第7、第13及第14FET元件Tr3、Tr7、Tr13、Tr14全部的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者更佳。

例如，為了連接各天線端子與發送端子、各接收端子之間，如表3所示控制各控制端子的電壓即可。模式Tx1-1表示連接第1發送端子Tx1與第1天線端子ANT1之狀態。模式Tx1-2表示連接第1發送端子Tx1與第2天線端子ANT2之狀態。模式Tx2-1表示連接第2發送端子Tx2與第1天線端子ANT1之狀態。模式Tx2-2表示連接第2發送端子Tx2與第2天線端子ANT2之狀態。模式Rx表示連接第1天線端子與第1接收端子，而且連接第2天線端子與第2接收端子之狀態。

第23圖係在第20圖的高頻電路所使用之雙極4投切換電路DP4T之別的電路構成。雙極4投切換電路DP4T2係單極雙投開關SW1t的單極側端子與第1天線端子連接，此單極雙投開關SW1t係雙投側端子的一方與第1接收端子Rx1連接，別的單極雙投開關SW2t的單極側端子與第2天線端子連接，此單極雙投開關SW2t係雙投側端子的一方與第2接收端子Rx2連接。又，雙極雙投開關SW3t之雙極側端子以與該2個單極雙投開關SW1t、SW2t之雙投側端子各自的另一方連接的方式連接。

構成為藉由各開關SW1t、SW2t、SW3t的切換，而第1與第2接收端子各自可同時與第1與第2天線端子ANT1、ANT2連接，並構成為發送端子Tx1及Tx2可選擇該第1與第2天線端子ANT1、ANT2並連接。

第24圖係可用於第23圖之高頻電路的切換電路之等效電路之一形態的圖。

此切換電路是使用第1~第12FET元件。

第1FET元件Tr1係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第1接收端子Rx1連接。又，第1FET元件Tr1的閘極與控制端子Vr1的電源線連接。

第3FET元件Tr3與第4FET元件Tr4配置於從第1天線端子ANT1與第1發送端子Tx1連接的信號路徑。第3FET元件Tr3係汲極或源極的任一方與第1天線端子ANT1連接，而另一方與第4FET元件Tr4連接。第4FET元件Tr4係汲極或源極的任一方與第3FET元件Tr3連接，而另一方與第1發送端子Tx1連接。第3FET元件Tr3的閘極與控制端子Vt1的電源線連接，第4FET元件Tr4的閘極與控制端子Va1的電源線連接。

第11FET元件Tr11係汲極或源極的任一方與第1發送端子Tx1連接，而另一方和位於後述之第7與第8FET元件Tr8之間的節點連接。又，第11FET元件Tr11的閘極與控制端子Vb1的電源線連接。

第9FET元件Tr9係汲極和源極的任一方與位於第3FET元件Tr3和第4FET元件Tr4之間的節點連接，而另一方接地。亦可將電容器配置於第9FET元件Tr9與接地點之間。又，第9FET元件Tr9的閘極與控制端子Vs1的電源線連接。

第5FET元件Tr5係汲極和源極的任一方與第2天線端子ANT2連接，而另一方與第2接收端子Rx2連接。又，第5FET元件Tr5的閘極與控制端子Vr2的電源線連接。

第7FET元件Tr7與第8FET元件Tr8配置於從第2天線端子ANT2與第2發送端子Tx2連接的信號路徑。第7FET元件Tr7係汲極和源極的任一方與第2天線端子ANT2連接，而另一方與第8FET元件Tr8連接。第8FET元件Tr8係汲極和源極的任一方與第7FET元件Tr7連接，而另一方與第2發送端子Tx2連接。第7FET元件Tr7的閘極與控制端子Vt2的電源線連接，第8FET元件Tr8的閘極與控制端子Va2的電源線連接。

第12FET元件Tr12係汲極或源極的任一方與第2發送端子Tx2連接，而另一方和位於第4FET元件Tr4與第9FET元件Tr9所連接的節點之間的節點連接。又，第12FET元件Tr12的閘極與控制端子Vb2的電源線連接。

第10FET元件Tr10係汲極和源極的任一方與位於第7FET元件和第11FET元件Tr11所連接的節點之間的節點連接，而另一方接地。亦可將電容器配置於第10FET元件Tr10與接地點之間。又，第10FET元件Tr10的閘極與控制端子Vs2的電源線連接。

又，第2FET元件Tr2係汲極和源極的任一方與位於第1FET元件Tr1和第1接收端子Rx1之間的節點連接，而另一方接地。第2FET元件Tr2的閘極可採用在與第3FET元件Tr3共用之狀態與控制端子Vt1的電源線連接的構成。亦可將電容器配置於第2FET元件Tr2與接地之間。

一樣地，第6FET元件Tr6係汲極和源極的任一方與位於第5FET元件Tr5和第2接收端子Rx2之間的節點連接，而另一方接地。第6FET元件Tr6的閘極可採用在與第7FET元件Tr7共用之狀態與控制端子Vt2的電源線連接的構成。亦可將電容器配置於第6FET元件Tr6與接地之間。

因為第2與第3FET元件Tr2、Tr3、第6與第7FET元件Tr6、Tr7係電源線共用化，所以可控制成其連接/未連接變成相同。因而，例如在使信號從第1或第2發送端子Tx1、Tx2向第1天線端子間之路徑流動的情況，即成為連接第3FET元件Tr3之狀態的情況，因為成為連接第2FET元件Tr2之狀態，所以在第1接收端子與第1FET元件Tr1之間形成分流電路。因而，可抑制經由第1FET元件Tr1向第2天線端子洩漏的洩漏信號，而可提高發送路徑與接收路徑的隔離。

又，在使信號從第1或第2發送端子Tx1、Tx2向第1天線端子間之路徑流動的情況，因為將第6FET元件Tr6設為ON狀態，所以在第2接收端子與第5FET元件Tr5之間形成分流電路，可抑制信號向第2接收端子洩漏，而可提高發送路徑與接收路徑的隔離。

此外，在連接第1接收端子與第1天線端子時，進行如連接第2接收端子與第2天線端子之切換的情況，控制端子Vr1及Vr2亦可共用化。

此外，雖然無第3及第7FET元件Tr7的構成亦可用作在實施形態的高頻電路元件所使用之切換電路，但是若作成有第3FET元件Tr3與第6FET元件Tr6之構成的切換電路，易確保發送路徑與接收路徑的隔離。

又，雖然無第9與第10FET元件Tr9、Tr10成為構成元件之一部分的各分流電路的構成亦可用作在實施形態的高頻電路元件所使用之切換電路，但是若作成有第9與第10FET元件Tr9、Tr10之構成的切換電路，易確保發送路徑與接收路徑的隔離。

在第24圖的切換電路，亦在使用第2與第6FET元件Tr2、Tr6的情況，第2與第6FET元件Tr2、Tr6的至少任一方是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者較佳。是使第2與第6FET元件Tr2、Tr6雙方的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者更佳。

又，第3、第7FET元件Tr3、Tr7的至少任一方是耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者較佳。是使第3、第7FET元件Tr3、Tr7雙方的耐壓比第4、第8、第11及第12FET元件Tr4、Tr8、Tr11、Tr12更低者更佳。

例如，為了連接各天線端子與發送端子、各接收端子之間，如表4所示控制各控制端子的電壓即可。各模式是與在表3的說明相同。

ANT．．．天線端子

SW．．．開關

DP3T、DP4T．．．切換電路

BPF．．．帶通濾波電路

LPF．．．低通濾波電路

HPA．．．高頻放大電路

LNA．．．低雜訊放大電路

DIP．．．分波電路

BAL．．．平衡-不平衡變換電路

Rx1．．．第1接收端子

Rx2．．．第2接收端子

Tx．．．發送端子

Va、Vt、Vr．．．控制端子

FIL1~6．．．形成濾波電路之積層體內的區域

BAL1~3．．．形成平衡-不平衡變換電路之積層體內的區域

第1圖係表示發送分集電路例的圖。

第2圖係實施形態之高頻電路的方塊圖。

第3圖係第2圖之方塊圖的等效電路。

第4圖係第2圖之方塊圖之其他的部分的等效電路。

第5圖係第2圖之方塊圖之其他的部分的等效電路。

第6圖係第2圖之方塊圖之其他的部分的等效電路。

第7A圖及第7B圖係用以說明在實施形態之積層體中之形成濾波電路之區域的圖。

第8A圖~第8B圖係實施形態之積層體的積層圖。

第9圖係別的實施形態之高頻電路的方塊圖。

第10圖係第9圖之方塊圖的等效電路。

第11圖係第9圖之方塊圖之其他的部分的等效電路。

第12圖係第9圖之方塊圖之其他的部分的等效電路。

第13A圖~第13B圖係別的實施形態之積層體的積層圖。

第14圖係用以說明在實施形態所使用之切換電路的圖。

第15圖係用以說明在實施形態所使用之別的切換電路的圖。

第16圖係在形成於一體之半導體基板的情況之第15圖之切換電路的基板面。

第17圖係別的實施形態之高頻電路的方塊圖。

第18圖係別的實施形態之高頻電路的方塊圖。

第19圖係將開關構件與高頻放大電路之電源端子共用化之狀態的圖。

第20圖係別的高頻電路的方塊圖。

第21圖係在第20圖的高頻電路所使用之切換電路的方塊圖。

第22圖係第21圖之切換電路的一例。

第23圖係在第20圖的高頻電路所使用之別的切換電路的方塊圖。

第24圖係第23圖之切換電路的一例。

ANT．．．天線端子

SW．．．開關

DP3T、DP4T．．．切換電路

BPF．．．帶通濾波電路

LPF．．．低通濾波電路

HPA．．．高頻放大電路

LNA．．．低雜訊放大電路

DIP．．．分波電路

BAL．．．balun(平衡-不平衡變換電路)

Rx1．．．第1接收端子

Rx2．．．第2接收端子

Tx．．．發送端子

Va、Vt、Vr．．．控制端子

FIL1~6．．．形成濾波電路之積層體內的區域

BAL1~3．．．形成平衡-不平衡變換電路之積層體內的區域

Claims (29)

1. 一種高頻電路元件，係至少具備：第1與第2天線端子；積層體，係形成有第1通信系統用的發送端子、以及第1與第2接收端子，且形成有電極圖案之複數個層呈一體化積層而成；及切換電路，係被搭載於該積層體的搭載面上；該切換電路係使該發送端子可選擇該第1與第2天線端子的任一個而連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該高頻電路元件的特徵為：該積層體係具備：形成於內層的第1接地電極；及第2接地電極，係與該第1接地電極重疊，且以未隔著其他的接地電極的方式形成於與該搭載面相反側的層；第1濾波電路配置於連接該切換電路與該第1接收端子的接收路徑；第2濾波電路配置於連接該切換電路與該第2接收端子的接收路徑；在該積層體之被該第1與第2接地電極所夾住的層，形成有該第1與第2濾波電路之電極圖案的至少一部分，同時該第1濾波電路與第2濾波電路形成於該積層體之在積層方向觀看為相異的區域；而且，於該區域之間形成有由複數個通孔所構成的屏 蔽。
2. 如申請專利範圍第1項之高頻電路元件，其中在連接該切換電路與該第1接收端子的接收路徑，第3濾波電路配置於第1濾波電路的後段；在連接該切換電路與該第2接收端子的接收路徑，第4濾波電路配置於第2濾波電路的後段；在該積層體之被該第1與第2接地電極所夾住的層，形成有第3與第4濾波電路之各自的電極圖案的至少一部分；同時該第3與第4濾波電路形成於該積層體之在積層方向觀看為相異的區域；於該第3與第4濾波電路之間，形成有各個由複數個通孔所構成的屏蔽。
3. 如申請專利範圍第2項之高頻電路元件，其中以該屏蔽為界，連接該切換電路與該第1接收端子的接收路徑之各電路(第1濾波電路、第3濾波電路)的電極圖案、及連接該切換電路與該第2接收端子的接收路徑之各電路(第2濾波電路、第4濾波電路)的電極圖案被分開地配置。
4. 如申請專利範圍第1至3項中任一項之高頻電路元件，其中該高頻電路元件係具備第2通信系統用的發送端子； 該第1與第2通信系統用的發送端子經由第4開關與該切換電路連接。
5. 如申請專利範圍第4項之高頻電路元件，其中在該第4開關與該第1通信系統用的發送端子之間、該第4開關與該第2通信系統用的發送端子之間，分別配置高頻放大電路，而該高頻放大電路之至少一個與該第4開關分別和相同的電源端子連接。
6. 如申請專利範圍第1至3項中任一項之高頻電路元件，其中該高頻電路元件係具備第2通信系統用的第1與第2接收端子、及第2通信系統用的發送端子；該第1通信系統用的第1接收端子與該第2通信系統用的第1接收端子係經由第5切換電路或第1分波電路與該切換電路連接；該第1通信系統用的第2接收端子與該第2通信系統用的第2接收端子係經由第6切換電路或第2分波電路與該切換電路連接。
7. 一種高頻電路元件，係至少具備：第1與第2天線端子，積層體，係形成有第1通信系統用的發送端子、以及第1與第2接收端子，且形成有電極圖案之複數個層呈一體化積層而成；及切換電路，係被搭載於該積層體的搭載面上；該切換電路係使該發送端子可選擇該第1與第2天線 端子的任一個而連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該高頻電路元件的特徵為：該積層體係具備：形成於其上層側之內層的第1接地電極；及第2接地電極，係形成於下層側的內層；第1濾波電路配置於連接該切換電路與該第1接收端子的接收路徑；第2濾波電路配置於連接該切換電路與該第2接收端子的接收路徑；第6濾波電路配置於連接該切換電路與該發送端子的發送路徑；在該積層體之被該第1與第2接地電極所夾住的層，形成有該第1、第2及第6濾波電路之電極圖案的至少一部分，同時各濾波電路形成於該積層體之在積層方向觀看為相異的區域；而且，於形成有第1濾波電路之電極圖案的區域與形成有第6濾波電路之電極圖案的區域之間、及形成有第2濾波電路之電極圖案的區域與形成有第6濾波電路之電極圖案的區域之間，形成有藉複數個通孔的屏蔽。
8. 如申請專利範圍第7項之高頻電路元件，其中在連接該切換電路與該第1接收端子的接收路徑，第3濾波電路配置於第1濾波電路的後段；在連接該切換電路與該第2接收端子的接收路徑，第 4濾波電路配置於第2濾波電路的後段；在該發送路徑，第5濾波電路配置於該第6濾波電路的前段；在該積層體之被該第1與第2接地電極所夾住的層，形成有該第3、第4及第5濾波電路之電極圖案的至少一部分，同時各濾波電路形成於該積層體之在積層方向觀看為相異的區域；而且，於形成有第3濾波電路之電極圖案的區域與形成有第5濾波電路之電極圖案的區域之間、及形成有第4濾波電路之電極圖案的區域與形成有第5濾波電路之電極圖案的區域之間，形成有由複數個通孔所構成的屏蔽。
9. 如申請專利範圍第8項之高頻電路元件，其中連接該切換電路與該第1接收端子的接收路徑之各電路(第1濾波電路、第3濾波電路)的電極圖案和該發送路徑之各電路(第6濾波電路、第5濾波電路)的電極圖案係以該屏蔽為界被分開地配置，而且該發送路徑之濾波電路(第6濾波電路、第5濾波電路)的電極圖案和連接該切換電路與該第2接收端子的接收路徑之各電路(第2濾波電路、第4濾波電路)的電極圖案係以該屏蔽為界被分開地配置。
10. 如申請專利範圍第8項之高頻電路元件，其中 連接該切換電路與該第1接收端子之接收路徑的各電路(第1濾波電路、第3濾波電路)之電極圖案的至少一部分，和連接該切換電路與該第2接收端子之接收路徑的各電路(第2濾波電路、第4濾波電路)之電極圖案的至少一部分係以散熱用的通孔為界被分開地配置。
11. 如申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件，其中該切換電路係以與積層體內之該第6濾波電路之電極圖案的至少一部分重疊的方式配置於搭載面上。
12. 如申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件，其中該切換電路係具備：第1開關，係使該第1天線端子可選擇該發送端子與該第1接收端子的任一個而連接；第2開關，係使該第2天線端子可選擇該發送端子與該第2接收端子的任一個而連接；及第3開關，係使該發送端子可選擇該第1與第2天線端子的任一個而連接；該第1~第3開關係設置於該積層體的搭載面，並在既定方向觀看時，其排列順序按照第1開關、第3開關、第2開關的順序排列，而且用以將第1開關與第3開關、第2開關與第3開關彼此連接之各端子間的距離實質上相同。
13. 如申請專利範圍第12項之高頻電路元件，其中該第1~第3開關係單極雙投開關；第1單極雙投開關的單極側端子與該第1天線端子連接；該第1單極雙投開關係雙投側端子的一方與該第1通信系統用的第1接收端子連接；第2單極雙投開關的單極側端子與該第2天線端子連接；該第2單極雙投開關係雙投側端子的一方與該第1通信系統用的第2接收端子連接；第3單極雙投開關係以該第3單極雙投開關的雙投側端子和該第1與第2單極雙投開關之雙投側端子各自的一方連接的方式被連接；該第3單極雙投開關的單極側端子係與該第1通信系統用的發送端子連接；藉由該各開關的切換，該第1與第2接收端子係構成為可各自同時和該第1與第2天線端子連接，該發送端子係構成為可選擇該第1與第2天線端子並連接。
14. 如申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件，其中該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接 收端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第2電晶體電路，係切換位於該第1接收端子與該第1電晶體電路之間的節點、和接地間之連接或未連接；及第6電晶體電路，係切換位於該第2接收端子和該第5電晶體電路之間的節點、與接地間之連接或未連接；在該第1天線端子與該發送端子被連接之狀態，該第6電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態；在該第2天線端子與該發送端子被連接之狀態，該第2電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態。
15. 如申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件，其中該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接收端子間之連接或未連接；第4電晶體電路，係切換該第1天線端子與該發送端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第8電晶體電路，係切換該第2天線端子與該發送端 子間之連接或未連接；第2電晶體電路，係切換位於該第1接收端子與該第1電晶體電路之間的節點、和接地間之連接或未連接；及第6電晶體電路，係切換位於該第2接收端子和該第5電晶體電路之間的節點、與接地間之連接或未連接；在該第1天線端子與該發送端子被連接之狀態，該第6電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態；在該第2天線端子與該發送端子被連接之狀態，該第2電晶體電路成為連接位於該第2接收端子和該第5電晶體電路之間的節點、與接地之間的狀態。
16. 如申請專利範圍第15項之高頻電路元件，其中此高頻電路元件係具備：第3電晶體電路，係切換該第1天線端子與該第4電晶體電路間的連接或未連接；及第7電晶體電路，係切換該第2天線端子與該第8電晶體電路間的連接或未連接；該第2與第3電晶體電路、該第6與第7電晶體電路分別與相同的電源端子連接。
17. 如申請專利範圍第16項之高頻電路元件，其中具備：第9電晶體電路，係切換位於該第3電晶體電路與第4電晶體電路之間的節點、和接地間的連接或未連接；及第10電晶體電路，係切換位於該第7電晶體電路與第8電晶體電路之間的節點、和接地間的連接或未連接；該第4電晶體電路與第10電晶體電路、該第8電晶 體電路與第9電晶體電路係和相同的電源端子連接。
18. 如申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件，其中該切換電路係由複數個電晶體電路所構成；並具備：第1電晶體電路，係切換該第1天線端子與該第1接收端子間之連接或未連接；第3、第4電晶體電路，係切換該第1天線端子與該發送端子間之連接或未連接；第5電晶體電路，係切換該第2天線端子與該第2接收端子間之連接或未連接；第7、第8電晶體電路，係切換該第2天線端子與該發送端子間之連接或未連接；第9電晶體電路，係切換位於該第3電晶體電路和該第4電晶體電路之間的節點、與接地間之連接或未連接；及第10電晶體電路，係切換位於該第7電晶體電路和該第8電晶體電路之間的節點、與接地間之連接或未連接；該第4電晶體電路與該第10電晶體電路、該第8電晶體電路與該第9電晶體電路係和相同的電源端子連接。
19. 如申請專利範圍第14項之高頻電路元件，其中該第2與第6電晶體電路係其源極或汲極的一方接 地，而另一方的源極或汲極與接收路徑的節點連接，電阻連接於該源極與汲極之間。
20. 如申請專利範圍第15項之高頻電路元件，其中在該第2與第6電晶體電路所使用之電晶體元件的至少一個係耐壓比在該第1、第5、第4及第8電晶體電路所使用之電晶體元件更小。
21. 如申請專利範圍第16或17項之高頻電路元件，其中在該第3與第7電晶體電路所使用之電晶體元件的至少一個係耐壓比在該第4與第8電晶體電路所使用之電晶體元件更小。
22. 如申請專利範圍第14項之高頻電路元件，其中該切換電路係各電晶體元件配置於一體的半導體基板上。
23. 如申請專利範圍第22項之高頻電路元件，其中該半導體基板係矩形，並在該半導體基板上形成有和該第1與第2天線端子連接的電極、和該第1與第2接收端子連接的電極及與發送端子連接的電極；和該第1與第2天線端子連接的電極分別配置於相鄰的角落，而和該第1與第2接收端子連接的電極分別配置於其他的兩個角落。
24. 如申請專利範圍第22項之高頻電路元件，其中與該發送端子連接的電極配置於和該第1與第2接收 端子連接之電極的中間點，而於與該發送端子連接的電極和與第1接收端子連接的電極之間、與該發送端子連接的電極和與第2接收端子連接的電極之間，形成有接地電極。
25. 如申請專利範圍第22項之高頻電路元件，其中與形成於電介質基板上之該各電晶體元件連接的電源線係在該電介質基板之比和該第1與第2天線端子連接的電極、和該第1與第2接收端子連接的電極、與該發送端子連接之電極的至少一個電極更外周側被拉線。
26. 如申請專利範圍第25項之高頻電路元件，其中在該半導體基板上，與電源端子連接的電源線沿著基板之至少一邊被形成。
27. 一種高頻電路，係至少具有第1與第2天線端子、第1與第2發送端子、第1與第2接收端子及切換電路，該高頻電路的特徵為：該切換電路係使該第1與第2發送端子的任一方可選擇該第1與第2天線端子的任一方並連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該切換電路係單極3投之第7開關的單極側端子與該第1天線端子連接；該第7開關係3投側端子的一個與該第1接收端子連 接；單極3投之第8開關的單極側端子與該第2天線端子連接；該第8開關係3投側端子的一個與該第2接收端子連接；單極雙投之第9開關的單極側端子與該第1發送端子連接，該第9開關的雙投側端子和該第7與第8開關之3投側端子的各一個連接；單極雙投之第10開關的單極側端子與該第2發送端子連接，該第10開關的雙投側端子和該第7與第8開關之3投側端子的各一個連接。
28. 一種高頻電路，係至少具有第1與第2天線端子、第1與第2發送端子、第1與第2接收端子及切換電路，該高頻電路的特徵為：該切換電路係使該第1與第2發送端子的任一方可選擇該第1與第2天線端子的任一方並連接，同時切換該第1接收端子僅與該第1天線端子側的連接/未連接，並切換該第2接收端子僅與該第2天線端子側的連接/未連接；該切換電路係單極雙投之第11開關的單極側端子與該第1天線端子連接；該第11開關係雙投側端子的一個與該第1接收端子 連接；單極雙投之第12開關的單極側端子與該第2天線端子連接；該第12開關係雙投側端子的一個與該第2接收端子連接；雙極雙投之第13開關之一方的雙極側端子和該第1與第2發送端子連接，該第13開關之另一方的雙投側端子和該第11與第12開關之雙極側端子的各一個連接。
29. 一種通信裝置，係使用申請專利範圍第1、2、3、7、8、9或10項之高頻電路元件。