JP2013236174A - ゼロドリフトアンプ - Google Patents

Abstract

【課題】常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、スイッチング動作を実現するクロックの周期に温度特性をもたせることで、温度に不感なオフセット特性を実現すること。
【解決手段】メインアンプ２１と少なくとも１以上のヌルアンプ２２の回路の接続状態を変えるスイッチトキャパシタ回路網と、このスイッチトキャパシタ回路網のスイッチング動作を行うクロック回路２３と、各アンプのバイアス回路２４とから構成されており、負の温度特性のチョッパークロック回路２３と正の温度特性のバイアス回路２４とを備え、チョッパークロック回路２３のスイッチング動作を実現するクロックの周期は、正の温度特性のバイアス回路２４による各アンプのバイアスの温度特性とは逆極性の温度特性を有している。
【選択図】図９

Description

本発明は、ゼロドリフトアンプに関し、より詳細には、半導体ＬＳＩ回路技術の中のアナログ技術に係るゼロドリフトアンプに関する。

図１は、従来のチョッパー・スタビライズド・アンプの回路構成図である。図１に示すチョッパー・スタビライズド・アンプは、低オフセット、低オフセットドリフトを実現する基本回路である。
図１において、スイッチがＺの位置（Ａｕｔｏ Ｚｅｒｏ）にあるとき、Ｃ２とＣ３はそれぞれアンプの入力と出力のオフセット電位まで充電される。スイッチがＳの位置（Ｓａｍｐｌｅ）にあるとき。Ｖｉｎは、Ｒ１、Ｒ２、Ｃ２、アンプ（ＡＭＰ）、Ｃ３、Ｒ３で形成される経路を通ってＶｏｕｔに接続される。図１に示されたチョッパー・スタビライズド・アンプのゲインは、通常内蔵された素子であらかじめ決められており、外付けの回路ではゲインを変えることはできない。

図２は、従来のオートゼロアンプの回路構成図で、図１の問題を解決したチョッパー・スタビライズド・アンプの回路構成図である。この回路構成図は、一般にオートゼロアンプ又はゼロドリフトアンプと呼ばれている。
以下に、図２に示すようなチョッパー・スタビライズド・アンプをオートゼロアンプと記述する。図２において、符号１１はメイン（Ｍａｉｎ）アンプ（Ａ１）であり、１２はヌル（Ｎｕｌｌ）アンプ（Ａ２）である。図２に示す回路動作は、以下の通りである。オートゼロ・モード（スイッチの位置がＺ）のとき、ヌルアンプ１２をメインアンプ１１から切り離し、ヌルアンプ１２の入力を短絡し、ヌルアンプ１２の出力をヌルアンプ１２のヌル端子に接続する。この動作でヌルアンプ１２自身のオフセットをゼロ化できる。サンプル・モード（スイッチの位置がＳ）のとき、オフセットをゼロ化した状態で、ヌルアンプは増幅した信号をメインアンプにわたす。メインアンプでは、直接入力される信号とヌルアンプからわたされた信号を合算して出力信号をつくりだしている。このようにサンプル／オートゼロを繰り返すことで広い温度範囲にわたって低オフセットを実現できる。

例えば、特許文献１には、オフセット電圧ドリフト補正回路付き増幅回路が開示されており、特に、高速オペアンプ等の温度ドリフトを補正するのに適したドリフト補正回路付き増幅回路が開示されている。この特許文献１のものは、入力端子から入力した信号を増幅して出力し、かつ所定性能が特化されているオペアンプと、このオペアンプよりもオフセットの温度ドリフトが少なく、かつ、入力端子における信号を入力するとともに、その出力をオペアンプのオフセット調整端子に入力する低ドリフトオペアンプとを備えたものである。

特開平１１−２８４４４６号公報

しかしながら、チャージインジェクション因のオフセットは残り、そのオフセットは温度特性をもつため、オフセットの温度ドリフト特性を悪化させるという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、スイッチング動作を実現するクロックの周期に温度特性をもたせることで、温度に不感なオフセット特性を実現できるゼロドリフトアンプを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、該スイッチトキャパシタ回路網のスイッチング動作を行うクロック回路と、前記各アンプのバイアス回路とから構成されるゼロドリフトアンプにおいて、前記クロック回路における前記スイッチング動作を実現するクロックの周期が、前記バイアス回路による前記各アンプのバイアスの温度特性とは逆極性の温度特性を有することを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記メインアンプと前記ヌルアンプは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子、他方はオフセット調整端子となることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記クロック回路は、前記スイッチトキャパシタ回路網のスイッチングで、前記ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正した前記ヌルアンプと前記メインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行うことを特徴とする。

また、請求項４に記載の発明は、請求項３に記載の発明において、前記ヌルアンプが複数個あるとき、前記メインアンプに接続する前記ヌルアンプは位相ごとに切り替ることを特徴とする。
また、請求項５に記載の発明は、請求項１乃至４のいずれかに記載の発明において、前記クロック回路は、スペクトラム拡散回路を有することを特徴とする。

本発明によれば、スイッチング動作を実現するクロックの周期が、各アンプのバイアスの温度特性とは逆極性の温度特性を有するので、常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、スイッチング動作を実現するクロックの周期に温度特性をもたせることで、温度に不感なオフセット特性を実現できる。

従来のチョッパー・スタビライズド・アンプの回路構成図である。 従来のオートゼロアンプの回路構成図である。 本発明に係るオートゼロアンプを説明するための回路構成図である。 ヌル（Ｎｕｌｌ）アンプ回路構成図である。 メイン（Ｍａｉｎ）アンプの回路構成図である。 簡単なオートゼロアンプの回路構成図である。 オートゼロアンプをモデル化するのに必要なトリムアンプの構成図である。 （ａ），（ｂ）は、図６の等価回路である。 本発明に係るオートゼロアンプの具体的な回路構成図である。 図９における問題を解決した回路構成図である。 本発明に係る発振回路を示す図である。 （ａ），（ｂ）は、図１１に示した発振回路の具体的な回路構成を説明するための図である。 図１０に示したオートゼロアンプのアンプスピードと発信器周波数の関係を示す図である。 （ａ），（ｂ）は、スペクトラム拡散回路を説明するための図である。

以下、図面を参照して本発明の実施例について説明する。
図３は、本発明に係るオートゼロアンプを説明するための回路構成図である。図３においては、ヌル（Ｎｕｌｌ）アンプ（Ａ２）２２とメイン（Ｍａｉｎ）アンプ（Ａ１）２１がカスケード接続の状態であり、従来は、ヌルアンプの出力に大きな容量を入れて帯域を制限することで系を安定化させていた。本発明は、メインアンプ２１とヌルアンプ２２の接続状態がカスケード接続となった時の系の安定性を確保するため、メインアンプ２１の出力とメインアンプ２１のオフセット調整端子２１ａ，２１ｂ間に位相補償用の容量Ｃｆを入れている。ここに挿入した容量Ｃｆは、ミラー効果によりゲイン倍の容量に見えるため、従来の方法よりも容量を小さくでき、コストダウンが可能となる。

つまり、本発明に係るオートゼロアンプは、メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、このスイッチトキャパシタ回路網のスイッチング動作を行うクロック回路とを備えたゼロドリフトアンプにおいて、メインアンプ２１の出力端子２１ａと、このメインアンプ２１のオフセット調整端子２１ｂとの間に位相補償用容量Ｃｆを具備するものである。

図４は、ヌル（Ｎｕｌｌ）アンプ、図５は、メイン（Ｍａｉｎ）アンプの回路構成図である。
図４に示すヌルアンプ（オペアンプ）は、２組の差動対を有するフォールデットカスコードアンプである。ＭＮ３、ＭＮ４、ＭＰ５、ＭＰ６は、信号入力用の差動対で、ＭＮ１、ＭＮ２は、オフセットキャンセル用の差動対である。ＭＮ１、ＭＮ２に印加される電位差が、ＭＰ７〜ＭＰ１０、ＭＮ５、ＭＮ６、Ｃｎ３、Ｃｎ４から構成されているカスコード段に電流差を生じさせ、これでオフセットをキャンセルすることができる。なお、ＣＮ１乃至ＣＮ４は電流源を示している。

図５に示すメインアンプ（オペアンプ）は、２組の差動対を有するフォールデットカスコードアンプで、ＭＮ１３、ＭＮ１４、ＭＰ１１、ＭＰ１２は、信号入力用の差動対で、ＭＮ１１、ＭＮ１２は、オフセットキャンセル用の差動対である。図４の回路構成図と同様に、オフセット電圧によってカスコード段に流れる電流に差が生じ、この差でオフセットをキャンセルすることができる。ＭＰ１７〜ＭＰ２０、ＭＮ１１〜ＭＮ１４、Ｃｐ２、ＣＮ８でアンプのＡＢ級出力段を構成している。Ｒ１、Ｒ２、Ｃ１、Ｃ２は、オペアンプの安定に必要な素子である。

図４及び図５に示すオフセットキャンセル用の差動対を有するオペアンプは、オフセット入力電圧に応じた電流変化を信号入力の差動段で発生させることができるので、本発明のオートゼロアンプの要求に適合する。
つまり、図４に示したヌルアンプと図５に示したメインアンプとは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子ＭＮ３乃至ＭＮ６／ＭＮ１１乃至ＭＮ１４で、他方はオフセット調整端子ＭＮ１，ＭＮ２／ＭＮ１１，ＭＮ１２となる。

本発明の位相補償法について説明する前に、オートゼロアンプの動作理論を以下で簡単に説明する。オートゼロアンプの動作を説明するためには、２組の差動入力アンプモデルを定義する必要がある。
図７は、オートゼロアンプをモデル化するのに必要なトリムアンプの構成図である。このモデルは、差動入力（（Ｖ＋）−（Ｖ−））をＡ１倍した信号とＶｎをＢ１倍した信号を加算したものをＶｏとするものである。定義式を以下に示す。

Ｖｏ＝Ａ×（（Ｖ＋）−（Ｖ−））＋Ｂ×Ｖｎ ・・・（１）
Ｖｏ：アンプ出力
Ｖ＋、Ｖ−：アンプ入力
Ａ：アンプゲイン
Ｂ：トリムゲイン
Ｖｎ：トリム入力
上記定義式をもとに、φ１とφ２で成立する式を導出する。

図６は、簡単なオートゼロアンプの回路構成図である。メインアンプ３１の入力オフセットをΔＶ１、ヌルアンプ３２の入力オフセットをΔＶ２とする。
図８（ａ），（ｂ）は、図６の等価回路で、図８（ａ）はφ１時の等価回路、図８（ｂ）はφ２時の等価回路を示している。つまり、位相ごとに数式化しやすくするためにφ１での図６の等価回路を図８（ａ）に、φ２での図６の等価回路を図８（ｂ）に示している。

図８（ａ）では、次式が成り立つ。
Ｖｏ１（ｔ）＝Ａ１×ΔＶ１＋Ｂ１×Ｖｏ２（ｔ−１） ・・・（２）
Ｖｏ２（ｔ）＝Ａ２×ΔＶ２＋Ｂ２×Ｖｏ２（ｔ）
Ａ２＝Ｂ２＝Ａのとき
Ｖｏ２（ｔ）＝Ａ×ΔＶ２＋Ａ×Ｖｏ２（ｔ）
（１−Ａ）Ｖｏ２（ｔ）＝Ａ×ΔＶ２
∴Ｖｏ２（ｔ）＝ΔＶ２＊Ａ／（１−Ａ）
Ａ＞＞１なので以下の式を得る。

Ｖｏ２（ｔ）＝−ΔＶ２ ・・・（３）
図８（ｂ）では、次式が成り立つ。
Ｖｏ１（ｔ＋１）＝Ａ１×（（Ｖ＋）＋ΔＶ１−（Ｖ−））＋Ｂ１×Ｖｏ２（ｔ＋１）
Ｖｏ２（ｔ＋１）＝Ａ２×（（Ｖ＋）＋ΔＶ２−（Ｖ−））＋Ｂ２×Ｖｏ２（ｔ）＝Ａ２×（（Ｖ＋）−（Ｖ−））＋（Ａ２−Ｂ２）×ΔＶ２
Ａ２≒Ｂ２のとき、Ｖｏ２（ｔ＋１）は、下式のようになる。

Ｖｏ２（ｔ＋１）＝Ａ２×（（Ｖ＋）＋ΔＶ２−（Ｖ−））＋Ｂ２×Ｖｏ２（ｔ）＝Ａ２×（（Ｖ＋）−（Ｖ−））＋（Ａ２−Ｂ２）×ΔＶ２＝Ａ２×（（Ｖ＋）−（Ｖ−））
∴Ｖｏ１（ｔ＋１）＝Ａ１×（（Ｖ＋）−（Ｖ−））＋Ａ１×ΔＶ１＋Ｂ１×Ａ２×（（Ｖ＋）−（Ｖ−））＝（Ａ１＋Ａ２×Ｂ１）×（（Ｖ＋）−（Ｖ−））＋Ａ１×ΔＶ１ ・・・（４）
Ａ１＜＜Ａ２×Ｂ１なので次式のように簡単にできる。

Ｖｏ１（ｔ＋１）／（Ａ２×Ｂ１）＝（（Ｖ＋）−（Ｖ−））＋ΔＶ１×Ａ１／Ａ２×Ｂ１
ゼロ入力（Ｖ＋＝Ｖ−）は、次式の通りになる。
Ｖｏ１（ｔ＋１）／（Ａ２×Ｂ１）＝ΔＶ１×Ａ１／Ａ２×Ｂ１ ・・・（５）

以上の式で表されるとおり、オートゼロアンプのオフセットは、非常に小さく抑えられることが分かる。上記のφ１，φ２は、内蔵のクロック発生器から出力されるクロックであり、ノンオーバーラップクロックである。なぜならば、クロック１とクロック２の位相が重なってしまうと、一瞬ではあるが、全てのスイッチがオンするため、図６に示す容量Ｃ１，Ｃ２に電荷の再分配が生じ、オフセットキャンセルした電圧に誤差が発生するためである。

クロック回路は、スイッチトキャパシタ回路網のスイッチングで、ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正したヌルアンプとメインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行う。
オートゼロアンプは、チョッパークロックで切り替わるＳＣ回路網を有する。図８（ａ），（ｂ）に示すように２つの状態に、チョッパークロックによって切り替わる。オートゼロアンプの特性を決めるのは、図８（ａ）のオフセットをサンプルする状態で、ヌルアンプが十分セトリングさせることが重要である。十分セトリングできないと、オフセット特性が劣化し、所望のオフセット特性を満足できない。

通常、オペアンプは、温度によって特性が大きく変化しないように、バイアスに温度特性をもたせている。低温に比べ高温でアンプの帯域が低減するため、セトリングスピードも遅くなる傾向になる。この温度特性を補償するため、通常、アンプのバイアスは正の温度特性をもたせる。すなわち、バイアス電流は、温度上昇とともに増加する傾向になる。温度特性のバイアスで発振回路を設計すると発振周波数は、温度上昇とともに高くなる。これはアンプのセトリング動作にとって、せっかく温度補償したつもりが、クロック周波数も上昇してしまうため、性能悪化の方に働く可能性がでてくる。

本発明は、オペアンプバイアスの温度特性と逆の特性にすることにより、アンプのセトリング動作の悪化を軽減し、特性の向上を図ったものである。
図９は、本発明に係るオートゼロアンプの具体的な回路構成図である。メインアンプ２１とヌルアンプ２２とスイッチＳＷ１乃至ＳＷ４と容量Ｃ１，Ｃ２，Ｃｆとから構成されている。

本発明のゼロドリフトアンプは、メインアンプ２１と少なくとも１以上のヌルアンプ２２の回路の接続状態を変えるスイッチトキャパシタ回路網と、このスイッチトキャパシタ回路網のスイッチング動作を行うクロック回路２３と、各アンプのバイアス回路２４とから構成され、クロック回路２３におけるスイッチング動作を実現するクロックの周期が、バイアス回路２４による各アンプのバイアスの温度特性とは逆極性の温度特性を有する。

つまり、負の温度特性のチョッパークロック回路２３と正の温度特性のバイアス回路２４とを備え、チョッパークロック回路２３のスイッチング動作を実現するクロックの周期は、正の温度特性のバイアス回路２４による各アンプのバイアスの温度特性とは逆極性の温度特性を有している。
また、位相φＡのとき、ＳＷ１，ＳＷ３がオン、ＳＷ２，ＳＷ４がオフで、この期間はオートゼロ動作をする。この時、ヌルアンプ２２は、オートゼロの状態で自身オフセットを容量Ｃ１に蓄積する動作をする。メインアンプ２１は、オートゼロが開始する直前に容量Ｃ２に蓄えられた電圧でオフセット調整を行いつつメインアンプ２１に入力する信号を増幅する動作をしている。数式で表現するとメインアンプ２１は、式（２）のように、ヌルアンプ２２は、式（３）のようになる。

位相φＢのとき、ＳＷ１，ＳＷ３がオフ、ＳＷ２，ＳＷ４がオンでサンプルの期間である。このとき、ヌルアンプ２２は、オートゼロ期間で蓄えたオフセット調整電圧で自己補正しつつ信号を増幅し、増幅した信号をメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力する。式（４）で表現されるように大きなゲインをもつ期間となる。サンプル期間は、ヌルアンプ２２とメインアンプ２１が直列に接続した状況と等価で、位相補償を施さないと特に低ゲインでは安定性を保つことが難しい状況となる場合は、メインアンプ２１の出力とオフセット調整端子２１ａ，２１ｂ間に容量Ｃｆを入れることで安定性を確保することができる。なぜなら、メインアンプ２１にとってオフセット調整端子２１ａ，２１ｂも入力の１つなので、メインアンプ２１の出力とオフセット調整端子２１ａ，２１ｂ間に容量Ｃｆを入れることで位相遅れが生じ、それが位相補償として機能する。

一般に、オペアンプは、低温に比べ高温における周波数特性が悪化する。悪化を緩和するため、正の温度特性を持ったバイアスをもたせる。これによって温度によらず一定の周波数応答が可能になる。しかしながら、上述したバイアスで発振回路を動作させると、温度上昇とともに発振周波数が高くなってしまう。これはサンプル・ホールドのセトリング不足になり、アンプのオートゼロ動作に悪影響を及ぼす。この悪影響を緩和するためには、発振周波数の変化をなくするか、または温度上昇に伴い周波数が低くなるようにする必要がある。特に、後者はアンプの周波数応答は悪化するものの、セトリング時間が長くてもかまわなくなるため、オートゼロの特性が出しやすくなる。以上の動作を達成できる回路例が、図９に示したオートゼロアンプである。しかしながら、図９に示した回路構成図は、式（２）と式（４）で示したようにオートゼロ・モードとサンプル・モードで系のゲインが変化するため、精度・スイッチングノイズ・過負荷からの復帰時間といった特性でコンスタントなレスポンスを確保するのが難しい場合がある。

図１０は、図９におけるオートゼロアンプの問題を解決した回路構成図である。つまり、ヌルアンプが複数個あるとき、メインアンプに接続するヌルアンプは位相ごとに切り替るようにしたものである。
図１０に示した回路は、メインアンプ２１と第１のヌルアンプ２２ａと第２のヌルアンプ２２ｂとスイッチＳＷ１乃至ＳＷ８と容量Ｃ０，Ｃ１，Ｃ２，Ｃｆとから構成されている。位相φ１のとき、ＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８がオフ、ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７がオンで、第１のヌルアンプ２２ａがサンプル期間、第２のヌルアンプ２２ｂがオートゼロ期間である。第１のヌルアンプ２２ａがメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力している状態なので、この期間は、式（４）で表現できる。ただし、式（４）のＡ２は、第１のヌルアンプ２２ａのゲインとなる。

位相φ２のとき、ＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８がオン、ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７がオフで、第１のヌルアンプ２２ａがオートゼロ、第２のヌルアンプ２２ｂがサンプル期間である。第２のヌルアンプ２２ｂがメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力している状態なので、この期間は、式（４）で表現できる。ただし、式（４）のＡ２は、第２のヌルアンプ２２ｂのゲインとなる。

上述したように、オフセット調整端子を常にどちらか一方のヌルアンプが駆動しているので、アンプのゲインは、常に式（４）で表現できるので、コンスタントなレスポンスを確保できる。さらに、メインアンプのオフセット調整端子は、常に駆動状態となるので、スイッチのフィードスルーノイズ（またはチャージインジェクション）による誤差は発生しなくなる。

図９及び図１０に示す構成をとることにより、チョッパークロックは、バイアス電流の逆の温度特性になるため、温度によらず十分セトリングすることが期待できる。
図１１は、本発明に係る発振回路を示す図で、左側が発信器本体の構成図で、右側がその等価回路を示している。図１２（ａ），（ｂ）は、図１１に示した発振回路の具体的な回路構成を説明するための図で、図１２（ａ）は回路構成図、図１２（ｂ）はタイムチャートを示す図である。電流源に負の温度特性を持たせ、負の温度特性をもった発振周波数になればよい。

図１３は、図１０に示したオートゼロアンプのアンプスピードと発信器周波数の関係を示す図で、温度特性の例を示している。図１３は、いわゆるマルチバイブレータである。発振時はＩＮ１＝Ｌ、ＯＵＴ１＝Ｈ、ＩＮ２＝Ｈ、ＯＵＴ２＝Ｌの状態とＩＮ１＝Ｈ、ＯＵＴ１＝Ｌ、ＩＮ２＝Ｌ、ＯＵＴ２＝Ｈの状態を交互に繰り返す動作をする（図１２（ｂ）に示すタイムチャート参照）。

図１４（ａ），（ｂ）は、スペクトラム拡散回路を説明するための図で、図１４（ａ）はスペクトラム拡散回路の構成図、図１４（ｂ）はそのタイムチャートを示す図で、発振周波数更新タイミングを示している。発振器から出力されるクロック（ＣＬＫ＿ＯＵＴ）でＭ系列発生コードが変化し、そのコードによって発振器電流が変化し、そのため発振周波数が変化する。本方式によれば、スペクトラム拡散の幅は発振器電流の変化の幅で決まり、拡散周期はＭ系列のビット幅で決まる。このように、クロック回路は、図１４（ａ）に示すようなスペクトラム拡散回路を有している。

１１ メイン（Ｍａｉｎ）アンプ（Ａ１）
１２ ヌル（Ｎｕｌｌ）アンプ（Ａ２）
２１，３１ メインアンプ
２２，２２ａ，２２ｂ，３２ ヌルアンプ
２１ａ，２１ｂ オフセット調整端子
２３ チョッパークロック回路
２４ バイアス回路

Claims (5)

1. メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、該スイッチトキャパシタ回路網のスイッチング動作を行うクロック回路と、前記各アンプのバイアス回路とから構成されるゼロドリフトアンプにおいて、
   前記クロック回路における前記スイッチング動作を実現するクロックの周期が、前記バイアス回路による前記各アンプのバイアスの温度特性とは逆極性の温度特性を有することを特徴とするゼロドリフトアンプ。
2. 前記メインアンプと前記ヌルアンプは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子、他方はオフセット調整端子となることを特徴とする請求項１に記載のゼロドリフトアンプ。
3. 前記クロック回路は、前記スイッチトキャパシタ回路網のスイッチングで、前記ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正した前記ヌルアンプと前記メインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行うことを特徴とする請求項１又は２に記載のゼロドリフトアンプ。
4. 前記ヌルアンプが複数個あるとき、前記メインアンプに接続する前記ヌルアンプは位相ごとに切り替ることを特徴とする請求項３に記載のゼロドリフトアンプ。
5. 前記クロック回路は、スペクトラム拡散回路を有することを特徴とする請求項１乃至４のいずれかに記載のゼロドリフトアンプ。

Images