JP2013236173A - ゼロドリフトアンプ - Google Patents

Abstract

【課題】常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、従来の方法よりも容量を小さくできるゼロドリフトアンプを提供すること。
【解決手段】ヌルアンプ２２とメインアンプ２１がカスケード接続の状態であり、メインアンプ２１とヌルアンプ２２の接続状態がカスケード接続となった時の系の安定性を確保するため、メインアンプ２１の出力とメインアンプ２１のオフセット調整端子２１ａ，２１ｂ間に位相補償用の容量Ｃｆを入れている。ここに挿入した容量Ｃｆは、ミラー効果によりゲイン倍の容量に見えるため、従来の方法よりも容量を小さくでき、コストダウンが可能となる。
【選択図】図３

Description

本発明は、ゼロドリフトアンプに関し、より詳細には、半導体ＬＳＩ回路技術の中のアナログ技術に係るゼロドリフトアンプに関する。

温度測定や圧力測定などのセンサからの信号は微弱であるため、それらの信号の増幅には入力オフセットが小さく、温度ドリフトの少ないアンプが用いられている。この種のアンプの種類としては、トリミング方式、チョッパ方式、オートゼロ方式など様々な方式の高級アンプがある。
図１は、従来のチョッパー・スタビライズド・アンプの回路構成図である。図１に示すチョッパー・スタビライズド・アンプは、低オフセット、低オフセットドリフトを実現する基本回路である。

図１において、スイッチがＺの位置（Ａｕｔｏ Ｚｅｒｏ）にあるとき、Ｃ２とＣ３はそれぞれアンプの入力と出力のオフセット電位まで充電される。スイッチがＳの位置（Ｓａｍｐｌｅ）にあるとき。Ｖｉｎは、Ｒ１、Ｒ２、Ｃ２、アンプ（ＡＭＰ）、Ｃ３、Ｒ３で形成される経路を通ってＶｏｕｔに接続される。図１に示されたチョッパー・アンプのゲインは、通常内蔵された素子であらかじめ決められており、外付けの回路ではゲインを変えることはできない。

図２は、従来のオートゼロアンプの回路構成図で、図１の問題を解決したチョッパー・スタビライズド・アンプの回路構成図である。この回路構成図は、一般にオートゼロアンプ又はゼロドリフトアンプと呼ばれている。
以下に、図２に示すようなチョッパー・スタビライズド・アンプをオートゼロアンプと記述する。図２において、符号１１はメイン（Ｍａｉｎ）アンプ（Ａ１）であり、１２はヌル（Ｎｕｌｌ）アンプ（Ａ２）である。図２に示す回路動作は、以下の通りである。オートゼロ・モード（スイッチの位置がＺ）のとき、ヌルアンプ１２をメインアンプ１１から切り離し、ヌルアンプ１２の入力を短絡し、ヌルアンプ１２の出力をヌルアンプ１２のヌル端子に接続する。この動作でヌルアンプ１２自身のオフセットをゼロ化できる。サンプル・モード（スイッチの位置がＳ）のとき、オフセットをゼロ化した状態で、ヌルアンプは増幅した信号をメインアンプにわたす。メインアンプでは、直接入力される信号とヌルアンプからわたされた信号を合算して出力信号をつくりだしている。このようにサンプル／オートゼロを繰り返すことで広い温度範囲にわたって低オフセットを実現できる。

例えば、特許文献１には、オフセット電圧ドリフト補正回路付き増幅回路が開示されており、特に、高速オペアンプ等の温度ドリフトを補正するのに適したドリフト補正回路付き増幅回路が開示されている。この特許文献１のものは、入力端子から入力した信号を増幅して出力し、かつ所定性能が特化されているオペアンプと、このオペアンプよりもオフセットの温度ドリフトが少なく、かつ、入力端子における信号を入力するとともに、その出力をオペアンプのオフセット調整端子に入力する低ドリフトオペアンプとを備えたものである。

特開平１１−２８４４４６号公報

上述した図２に示したオートゼロアンプの回路構成図は、サンプル・モードに着目すると、メインアンプ１１（Ａ１）とヌルアンプ１２（Ａ２）との２個がカスコード接続される構成になっている。なお、符号Ａ１，Ａ２はアンプゲイン、Ｂ１，Ｂ２はトリムゲインを示している。この構成は、安定動作を実現するために、何らかの位相補償手段が必要となる。

従来は、図２中の大きな容量Ｃ１でヌルアンプＡ２の帯域を制限することで系の安定性をたもっていた。しかしながら、この方法は、チップサイズの増大を招き、コスト的に不利であるという問題がある。
本発明は、このような問題に鑑みてなされたもので、その目的とするところは、常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、従来の方法よりも容量を小さくできるゼロドリフトアンプを提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、該スイッチトキャパシタ回路網のスイッチング動作を行うクロック回路とを備えたゼロドリフトアンプにおいて、前記メインアンプの出力端子と、該メインアンプのオフセット調整端子との間に位相補償用容量を具備することを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記ヌルアンプと前記メインアンプとは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子で、他方はオフセット調整端子となることを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、前記クロック回路は、前記スイッチトキャパシタ回路網のスイッチングで、前記ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正した前記ヌルアンプと前記メインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行うことを特徴とする。
また、請求項４に記載の発明は、請求項３に記載の発明において、前記ヌルアンプが複数個あるとき、前記メインアンプに接続するヌルアンプは位相ごとに切り替ることを特徴とする。

本発明によれば、メインアンプの出力端子と、このメインアンプのオフセット調整端子との間に位相補償用容量を具備するので、常に安定な低オフセット、低オフセットドリフトのアンプを実現できるとともに、従来の方法よりも容量を小さくでき、コストダウンが可能なゼロドリフトアンプが実現できる。

従来のチョッパー・スタビライズド・アンプの回路構成図である。 従来のオートゼロアンプの回路構成図である。 本発明に係るオートゼロアンプを説明するための回路構成図である。 ヌル（Ｎｕｌｌ）アンプ回路構成図である。 メイン（Ｍａｉｎ）アンプの回路構成図である。 簡単なオートゼロアンプの回路構成図である。 オートゼロアンプをモデル化するのに必要なトリムアンプの構成図である。 （ａ），（ｂ）は、図６の等価回路である。 本発明に係るオートゼロアンプの具体的な回路構成図である。 図９における問題を解決した回路構成図である。 本発明に係るオートゼロアンプの他の実施例（ｎ個のヌルアンプ）を示す回路構成図である。

以下、図面を参照して本発明の実施例について説明する。
図３は、本発明に係るオートゼロアンプを説明するための回路構成図である。図３においては、ヌル（Ｎｕｌｌ）アンプ（Ａ２）２２とメイン（Ｍａｉｎ）アンプ（Ａ１）２１がカスケード接続の状態であり、従来は、ヌルアンプの出力に大きな容量を入れて帯域を制限することで系を安定化させていた。本発明は、メインアンプ２１とヌルアンプ２２の接続状態がカスケード接続となった時の系の安定性を確保するため、メインアンプ２１の出力とメインアンプ２１のオフセット調整端子２１ａ，２１ｂ間に位相補償用の容量Ｃｆを入れている。ここに挿入した容量Ｃｆは、ミラー効果によりゲイン倍の容量に見えるため、従来の方法よりも容量を小さくでき、コストダウンが可能となる。

つまり、本発明に係るオートゼロアンプは、メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、このスイッチトキャパシタ回路網のスイッチング動作を行うクロック回路とを備えたゼロドリフトアンプにおいて、メインアンプ２１の出力端子２１ａと、このメインアンプ２１のオフセット調整端子２１ｂとの間に位相補償用容量Ｃｆを具備するものである。

図４は、ヌル（Ｎｕｌｌ）アンプ、図５は、メイン（Ｍａｉｎ）アンプの回路構成図である。
図４に示すヌルアンプ（オペアンプ）は、２組の差動対を有するフォールデットカスコードアンプである。ＭＮ３、ＭＮ４、ＭＰ５、ＭＰ６は、信号入力用の差動対で、ＭＮ１、ＭＮ２は、オフセットキャンセル用の差動対である。ＭＮ１、ＭＮ２に印加される電位差が、ＭＰ７〜ＭＰ１０、ＭＮ５、ＭＮ６、Ｃｎ３、Ｃｎ４から構成されているカスコード段に電流差を生じさせ、これでオフセットをキャンセルすることができる。なお、ＣＮ１乃至ＣＮ４は電流源を示している。

図５に示すメインアンプ（オペアンプ）は、２組の差動対を有するフォールデットカスコードアンプで、ＭＮ１３、ＭＮ１４、ＭＰ１１、ＭＰ１２は、信号入力用の差動対で、ＭＮ１１、ＭＮ１２は、オフセットキャンセル用の差動対である。図４の回路構成図と同様に、オフセット電圧によってカスコード段に流れる電流に差が生じ、この差でオフセットをキャンセルすることができる。ＭＰ１７〜ＭＰ２０、ＭＮ１１〜ＭＮ１４、Ｃｐ２、Ｃｎ８でアンプのＡＢ級出力段を構成している。Ｒ１、Ｒ２、Ｃ１、Ｃ２は、オペアンプの安定に必要な素子である。

図４及び図５に示すオフセットキャンセル用の差動対を有するオペアンプは、オフセット入力電圧に応じた電流変化を信号入力の差動段で発生させることができるので、本発明のオートゼロアンプの要求に適合する。
つまり、図４に示したヌルアンプと図５に示したメインアンプとは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子ＭＮ３乃至ＭＮ６／ＭＮ１１乃至ＭＮ１４で、他方はオフセット調整端子ＭＮ１，ＭＮ２／ＭＮ１１，ＭＮ１２となる。

本発明の位相補償法について説明する前に、オートゼロアンプの動作理論を以下で簡単に説明する。オートゼロアンプの動作を説明するためには、２組の差動入力アンプモデルを定義する必要がある。
図７は、オートゼロアンプをモデル化するのに必要なトリムアンプの構成図である。このモデルは、差動入力（（Ｖ＋）−（Ｖ−））をＡ倍した信号とＶｎをＢ倍した信号を加算したものをＶｏとするものである。定義式を以下に示す。

Ｖｏ＝Ａ×（（Ｖ＋）−（Ｖ−））＋Ｂ×Ｖｎ ・・・（１）
Ｖｏ：アンプ出力
Ｖ＋、Ｖ−：アンプ入力
Ａ：アンプゲイン
Ｂ：トリムゲイン
Ｖｎ：トリム入力
上記定義式をもとに、φ１とφ２で成立する式を導出する。

図６は、簡単なオートゼロアンプの回路構成図である。メインアンプ３１の入力オフセットをΔＶ１、ヌルアンプ３２の入力オフセットをΔＶ２とする。
図８（ａ），（ｂ）は、図６の等価回路で、図８（ａ）はφ１時の等価回路、図８（ｂ）はφ２時の等価回路を示している。つまり、位相ごとに数式化しやすくするためにφ１での図６の等価回路を図８（ａ）に、φ２での図６の等価回路を図８（ｂ）に示している。

図８（ａ）では、次式が成り立つ。
Ｖｏ１（ｔ）＝Ａ１×ΔＶ１＋Ｂ１×Ｖｏ２（ｔ−１） ・・・（２）
Ｖｏ２（ｔ）＝Ａ２×ΔＶ２＋Ｂ２×Ｖｏ２（ｔ）
Ａ２＝Ｂ２＝Ａのとき
Ｖｏ２（ｔ）＝Ａ×ΔＶ２＋Ａ×Ｖｏ２（ｔ）
（１−Ａ）Ｖｏ２（ｔ）＝Ａ×ΔＶ２
∴Ｖｏ２（ｔ）＝ΔＶ２＊Ａ／（１−Ａ）
Ａ＞＞１なので以下の式を得る。

Ｖｏ２（ｔ）＝−ΔＶ２ ・・・（３）
図８（ｂ）では、次式が成り立つ。
Ｖｏ１（ｔ＋１）＝Ａ１×（（Ｖ＋）＋ΔＶ１−（Ｖ−））＋Ｂ１×Ｖｏ２（ｔ＋１）
Ｖｏ２（ｔ＋１）＝Ａ２×（（Ｖ＋）＋ΔＶ２−（Ｖ−））＋Ｂ２×Ｖｏ２（ｔ）＝Ａ２×（（Ｖ＋）−（Ｖ−））＋（Ａ２−Ｂ２）×ΔＶ２
Ａ２≒Ｂ２のとき、Ｖｏ２（ｔ＋１）は、下式のようになる。

Ｖｏ２（ｔ＋１）＝Ａ２×（（Ｖ＋）＋ΔＶ２−（Ｖ−））＋Ｂ２×Ｖｏ２（ｔ）＝Ａ２×（（Ｖ＋）−（Ｖ−））＋（Ａ２−Ｂ２）×ΔＶ２＝Ａ２×（（Ｖ＋）−（Ｖ−））
∴Ｖｏ１（ｔ＋１）＝Ａ１×（（Ｖ＋）−（Ｖ−））＋Ａ１×ΔＶ１＋Ｂ１×Ａ２×（（Ｖ＋）−（Ｖ−））＝（Ａ１＋Ａ２×Ｂ１）×（（Ｖ＋）−（Ｖ−））＋Ａ１×ΔＶ１ ・・・（４）
Ａ１＜＜Ａ２×Ｂ１なので次式のように簡単にできる。

Ｖｏ１（ｔ＋１）／（Ａ２×Ｂ１）＝（（Ｖ＋）−（Ｖ−））＋ΔＶ１×Ａ１／Ａ２×Ｂ１
ゼロ入力（Ｖ＋＝Ｖ−）は、次式の通りになる。
Ｖｏ１（ｔ＋１）／（Ａ２×Ｂ１）＝ΔＶ１×Ａ１／Ａ２×Ｂ１ ・・・（５）

以上の式で表されるとおり、オートゼロアンプのオフセットは、非常に小さく抑えられることが分かる。上記のφ１，φ２は、内蔵のクロック発生器から出力されるクロックであり、ノンオーバーラップクロックである。なぜならば、クロック１とクロック２の位相が重なってしまうと、一瞬ではあるが、全てのスイッチがオンするため、図６に示す容量Ｃ１，Ｃ２に電荷の再分配が生じ、オフセットキャンセルした電圧に誤差が発生するためである。

クロック回路は、スイッチトキャパシタ回路網のスイッチングで、ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正したヌルアンプとメインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行う。
次に、本発明の位相補償法について説明する。図３に示した容量Ｃｆの効果を数式で表現すると以下のようになる。

Ｑ＝Ｃｆ×（Ｖｏ１−Ｖｏ２）＝Ｃｆ×（（（Ａ１＋Ａ２×Ｂ１）×（（Ｖ＋）−（Ｖ−））＋Ａ１×ΔＶ１）−（Ａ２×（（Ｖ＋）−（Ｖ−））＋（Ａ２−Ｂ２）×ΔＶ２））
ΔＶ１＝０、ΔＶ２＝０、Ａ１＝Ａ２＝Ｂ１＝Ｂ２＝Ｇ、Ｖ＋−Ｖ−＝ΔＶとして整理すると
Ｑ＝（Ｃｆ×Ｇ＾２）×ΔＶ
よって、容量Ｃｆは、Ｇ＾２倍の大きさになり、十分小さな容量にすることができる。

図９は、本発明に係るオートゼロアンプの具体的な回路構成図である。なお、図３と同じ機能を有する構成要素には同一の符号を付してある。図９に示したオートゼロアンプは、メインアンプ２１とヌルアンプ２２とスイッチＳＷ１乃至ＳＷ４と容量Ｃ１，Ｃ２，Ｃｆとから構成されている。
位相φＡのとき、ＳＷ１，ＳＷ３がオン、ＳＷ２，ＳＷ４がオフで、この期間はオートゼロ動作をする。この時、ヌルアンプ２２は、オートゼロの状態で自身オフセットを容量Ｃ１に蓄積する動作をする。メインアンプ２１は、オートゼロが開始する直前に容量Ｃ２に蓄えられた電圧でオフセット調整を行いつつメインアンプ２１に入力する信号を増幅する動作をしている。数式で表現するとメインアンプ２１は、式（２）、ヌルアンプ２２は、式（３）のようになる。

位相φＢのとき、ＳＷ１，ＳＷ３がオフ、ＳＷ２，ＳＷ４がオンでサンプルの期間である。このとき、ヌルアンプ２２は、オートゼロ期間で蓄えたオフセット調整電圧で自己補正しつつ信号を増幅し、増幅した信号をメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力する。式（４）で表現されるように、大きなゲインをもつ期間となる。サンプル期間は、ヌルアンプ２２とメインアンプ２１が直列に接続した状況と等価で、位相補償を施さないと特に低ゲインでは安定性を保つことが難しい状況となる。

本発明では、メインアンプ２１の出力とオフセット調整端子２１ａ，２１ｂ間に容量Ｃｆを入れることで安定性を確保することができる。なぜならメインアンプにとってオフセット調整端子も入力の１つなので、メインアンプ２１の出力とオフセット調整端子２１ａ，２１ｂ間に容量Ｃｆを入れることで位相遅れが生じ、それが位相補償として機能する。
図９に示した回路構成図は、式（２）と式（４）で示したようにオートゼロ・モードとサンプル・モードで系のゲインが変化するため、精度・スイッチングノイズ・過負荷からの復帰時間といった特性でコンスタントなレスポンスを確保するのが難しい場合がある。

図１０は、図９における問題を解決した回路構成図である。つまり、ヌルアンプが複数個あるとき、メインアンプに接続するヌルアンプは位相ごとに切り替るようにしたものである。
図１０に示した回路は、メインアンプ２１と第１のヌルアンプ２２ａと第２のヌルアンプ２２ｂとスイッチＳＷ１乃至ＳＷ８と容量Ｃ０，Ｃ１，Ｃ２，Ｃｆとから構成されている。位相φ１のとき、ＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８がオフ、ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７がオンで、第１のヌルアンプ２２ａがサンプル期間、第２のヌルアンプ２２ｂがオートゼロ期間である。第１のヌルアンプ２２ａがメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力している状態なので、この期間は、式（４）で表現できる。ただし、式（４）のＡ２は、第１のヌルアンプ２２ａのゲインとなる。

位相φ２のとき、ＳＷ１，ＳＷ３，ＳＷ６，ＳＷ８がオン、ＳＷ２，ＳＷ４，ＳＷ５，ＳＷ７がオフで、第１のヌルアンプ２２ａがオートゼロ、第２のヌルアンプ２２ｂがサンプル期間である。第２のヌルアンプ２２ｂがメインアンプ２１のオフセット調整端子２１ａ，２１ｂに入力している状態なので、この期間は、式（４）で表現できる。ただし、式（４）のＡ２は、第２のヌルアンプ２２ｂのゲインとなる。

上述したように、オフセット調整端子を常にどちらか一方のヌルアンプが駆動しているので、アンプのゲインは、常に式（４）で表現できるので、コンスタントなレスポンスを確保できる。さらに、メインアンプのオフセット調整端子は、常に駆動状態となるので、スイッチのフィードスルーノイズ（またはチャージインジェクション）による誤差は発生しなくなる。

以上のように、ヌルアンプを２個もつことでコンスタントなレスポンスを維持できるという利点があるが、常にヌルアンプとメインアンプは、直列に接続された状態と等価であるため、安定性に問題がある。この問題を解決するために、図９と同様に、メインアンプの出力とオフセット調整端子の間に容量Ｃｆを入れることで安定性を実現した。上述したように、位相φ１のとき、第１のヌルアンプはオートゼロ、第２のヌルアンプはサンプル、位相φ２のとき、第１のヌルアンプはサンプル期間、第２のヌルアンプはオートゼロ期間というように、相補的な動作をしているため、メインアンプのオフセット調整端子への配線は、スイッチ（ＳＷ４とＳＷ８）を介して一本化できる。そのため位相補償方法も、図９と同様に実現できる。

ヌルアンプのスイッチトキャパシタ動作は、実用上、２相（φ１、φ２）のノンオーバークロックで十分であるが、理論上、Ｎ相（φ１、φ２、・・・φＮ）のノンオーバーラップクロックを発生させれば、図１１に示すように、Ｎ個のヌルアンプでオートゼロアンプを構成できる。
図１１は、本発明に係るオートゼロアンプの他の実施例（ｎ個のヌルアンプ）を示す回路構成図である。図１１に示した回路は、メインアンプ２１と第１のヌルアンプ２２−１乃至第ｎのヌルアンプ２２−ｎとスイッチＳＷ１乃至ＳＷｍ＋３と容量Ｃ０乃至Ｃｎ，Ｃｆとから構成されている。なお、図１１における動作は、図１０における動作と同様であり、メインアンプの出力とオフセット調整端子の間に容量Ｃｆを入れることで安定性を実現した。

１１ メイン（Ｍａｉｎ）アンプ（Ａ１）
１２ ヌル（Ｎｕｌｌ）アンプ（Ａ２）
２１，３１ メインアンプ
２２，２２ａ，２２ｂ，２２−１乃至２２−ｎ，３２ ヌルアンプ
２１ａ，２１ｂ オフセット調整端子

Claims (4)

1. メインアンプと少なくとも１以上のヌルアンプの回路の接続状態を変えるスイッチトキャパシタ回路網と、該スイッチトキャパシタ回路網のスイッチング動作を行うクロック回路とを備えたゼロドリフトアンプにおいて、
   前記メインアンプの出力端子と、該メインアンプのオフセット調整端子との間に位相補償用容量を具備することを特徴とするゼロドリフトアンプ。
2. 前記ヌルアンプと前記メインアンプとは、各々２組の差動入力端子を有し、一方は差動信号を受ける入力端子で、他方はオフセット調整端子となることを特徴とする請求項１に記載のゼロドリフトアンプ。
3. 前記クロック回路は、前記スイッチトキャパシタ回路網のスイッチングで、前記ヌルアンプがオフセットをサンプルする位相と、サンプルしたオフセットでオフセット補正した前記ヌルアンプと前記メインアンプがカスケード接続する位相とに交互に切り替るスイッチング動作を行うことを特徴とする請求項１又は２に記載のゼロドリフトアンプ。
4. 前記ヌルアンプが複数個あるとき、前記メインアンプに接続するヌルアンプは位相ごとに切り替ることを特徴とする請求項３に記載のゼロドリフトアンプ。

Images