JP2013230949A - セラミック基板およびこれを用いた発光装置 - Google Patents

セラミック基板およびこれを用いた発光装置 Download PDF

Info

Publication number
JP2013230949A
JP2013230949A JP2012102700A JP2012102700A JP2013230949A JP 2013230949 A JP2013230949 A JP 2013230949A JP 2012102700 A JP2012102700 A JP 2012102700A JP 2012102700 A JP2012102700 A JP 2012102700A JP 2013230949 A JP2013230949 A JP 2013230949A
Authority
JP
Japan
Prior art keywords
ceramic substrate
light
mass
metal layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012102700A
Other languages
English (en)
Inventor
Kenichi Nishimoto
健一 西本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2012102700A priority Critical patent/JP2013230949A/ja
Publication of JP2013230949A publication Critical patent/JP2013230949A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 反射光の少ないセラミック基板およびこれを用いた発光装置を提供することを目的とするものである。
【解決手段】 本発明のセラミック基板は、アルミナを主成分とし、安定化剤を含むジルコニアを8.0質量％以上13.0質量％以下で含有するとともに、光吸収材を粒界相に含有
することによって、ジルコニアによって粒界相が多く形成され、粒界相に存在する光吸収材によって可視光が吸収されやすくなるので、セラミック基板からの反射を抑えることができる。
【選択図】 図１

Description

本発明は、セラミック基板およびこれを用いた発光装置に関する。
電子部品を実装するための基板として、セラミック焼結体が広く用いられている。中でも電子装置、半導体製造用部品、各種測定装置等において、わずかな塵埃を発見しやすいこと、また、反射率の高い金属部材に対してコントラストが出やすいので欠陥などが発見しやすいことなどの要求を満たすセラミック基板が求められている。
例えば、特許文献１には、Ｔｉを酸化物換算で0.5〜５重量％と、Ｃｒを酸化物換算で
５〜15重量％の割合で含有し、残部が主成分Ａｌ２Ｏ３と、焼結助剤成分ＣａＯ、ＳｉＯ２及びＭｇＯとから成り、還元性雰囲気中で焼成されたことを特徴とする着色アルミナ質焼結体が開示されている。
特開2000−327405号公報
このようなセラミック基板においては、例えば金属部材を設けた状態で検査を行なう場合における検査効率を向上すべく、また発光素子等を搭載する場合において光のコントラストを付けるべく、基板からの反射光をさらに低減させる必要があった。
本発明は、上記課題を解決するために案出されたものであり、基板からの反射率が低いセラミック基板およびこれを用いた発光装置を提供することを目的とするものである。
本発明のセラミック基板は、アルミナを主成分とし、安定化剤を含むジルコニアを8.0
質量％以上13.0質量％以下で含有するとともに、光吸収材を粒界相に含有することを特徴とするものである。
また、本発明の発光装置は、上記の構成のセラミック基板に発光素子が実装されてなることを特徴とする。
本発明のセラミック基板は、アルミナを主成分とし、安定化剤を含むジルコニアを8.0
質量％以上13.0質量％以下で含有するとともに、光吸収材を粒界相に含有することから、粒界相に存在する光吸収材によって可視光が吸収されやすくなるので、セラミック基板からの反射光を抑えることができる。
また、本発明の発光装置は、上記の構成のセラミック基板に発光素子が実装されてなることから、発光素子の発する光を際立たせる発光装置とすることができる。
本実施形態のセラミック基板に金属層が形成された一例を示す断面図である。 本実施形態のセラミック基板を備える電子装置の一例を示す断面図である。 本実施形態のセラミック基板に形成された金属層の密着強度の測定方法を示す断面図である。
以下、本発明のセラミック基板およびこれを用いた発光装置の実施の形態の例を説明する。
図１は本実施形態のセラミック基板に金属層が形成された一例を示す断面図である。
図１に示すセラミック基板１（以下基板１と言う場合もある。）は、基板１の主面１ａに金属層２が形成されている。この金属層２は電気的に接続される配線層や電極層としてもよいが、電子部品から発する熱を放熱するための放熱部材として用いても良い。そして、金属層２は銅もしくは銀を主成分とすることが好ましい。銅もしくは銀を主成分とすれば、電気抵抗率が低い上に、熱伝導率も大きいことから、配線層や電極層、もしくは放熱部材として使用することができる。なお、金属層２は、基板１の少なくとも一方の主面１ａに形成すれば良く、両方の主面に形成しても良い。
そして、本実施形態のセラミック基板１は、アルミナを主成分とし、安定化剤を含むジルコニアを8.0質量％以上13.0質量％以下で含有するとともに、光吸収材を粒界相に含有
することが重要である。なお、ここでいう主成分とは、基板１全体の質量に対して、50質量％を超える成分のことを言い、光吸収材とは、コバルト、鉄、チタン、マンガンおよびクロムの酸化物からなるものを言う。（光吸収体についての詳細な説明は後述する。）
セラミック基板１をこのような構成とすることによって、ジルコニアを含有することによって粒界相を増やすことができるとともに、その粒界相に含有する光吸収材によって可視光が吸収されやすくなるので、基板１からの可視光の反射率を抑えることができる。
ここで、基板１を構成する各元素の含有比率は、公知のＸＲＦ（蛍光Ｘ線分析）法およびＩＣＰ発光分光法で求めることができる。
さらに、光吸収材が粒界相に含有されているかの確認は、ＴＥＭ観察により、粒界相が観察できる倍率として、40,000倍から80,000倍まで拡大し、ＥＤＳ（エネルギー分散型Ｘ線分光）法によって粒界相の成分を測定し、光吸収材の存在の有無を確認すればよい。
本実施形態のセラミック基板１において、ジルコニアの安定化剤としては、カルシア（ＣａＯ），マグネシア（ＭｇＯ），ストロンチア（ＳｒＯ），イットリア（Ｙ２Ｏ３）およびセリア（ＣｅＯ２）などを挙げることができ、これらの中から１種類もしくは２種類を選択して用いれば良い。特に、安定化剤としてイットリアを用いれば、正方晶および立方晶の割合が高く、ジルコニアの機械的強度が高くなり、基板１の機械的強度が向上する。なお、安定化剤の含有割合は、ジルコニア全量を100モル％としたとき、安定化剤を１
モル％以上５モル％以下とすれば良い。
また、本実施形態のセラミック基板１において、ジルコニア結晶は、正方晶および単斜晶の合計量における単斜晶の比率が10％以下であることが好ましい。このような構成で有れば、熱によって相変態する単斜晶の比率が少ないので熱衝撃に強く機械的強度を強くすることができる。
ここで、ジルコニアにおける単斜晶の比率はＸ線回折強度より以下の計算式で求めることができる。
単斜晶比率（％）＝（Ｉｍ１＋Ｉｍ２）／（Ｉｍ１＋Ｉｍ２＋Ｉｔ＋Ｉｃ）
Ｉｔ ：正方晶（１１１）面のＸ線回折強度
Ｉｃ ：立方晶（１１１）面のＸ線回折強度
Ｉｍ１：単斜晶（１１１）面のＸ線回折強度
Ｉｍ２：単斜晶（１１−１）面のＸ線回折強度
また、安定化剤を含むことによってジルコニアの結晶構造に酸素欠陥が生じやすくなり、その酸素欠陥が色中心となることによって、可視光を吸収するので、セラミック基板１からの可視光の反射を抑えることができる。
また、本実施形態のセラミック基板１において、アルミナの平均結晶粒径が３μｍ〜５μｍ、ジルコニアの平均結晶粒径が0.5μｍ〜１μｍであって、アルミナを70質量％以上75質量％以下で含有することが好ましい。
この範囲であれば、平均結晶粒径がジルコニアよりも大きなアルミナによって高い熱伝導性を示すので、放熱特性を高く維持することができる。また、基板１を透過した可視光が平均結晶粒径の大きなアルミナの結晶内で減衰し易くなる。また、ジルコニアの結晶は、可視光を反射し易くこのような平均結晶粒径であれば、ジルコニア結晶の界面で反射する機会が多く、粒界相にある光吸収材でさらに可視光を吸収し易くなり基板１からの可視光の反射を抑えることができる。
ここで、アルミナおよびジルコニアの平均結晶粒径の測定は、セラミック基板１の表面を鏡面加工し、焼成温度から50〜100℃低い温度の範囲でファイヤーエッチングをし、走
査型電子顕微鏡（例えば日本電子製のJSM-7001F）で、アルミナの場合は1000〜7000倍，
ジルコニアの場合には3000〜8000倍の倍率で観察し、ＥＤＳ（エネルギー分散型Ｘ線分光）法によって結晶粒子の成分を確認することによってアルミナおよびジルコニアの結晶粒子を特定し、撮影して画像データを作成し、画像解析装置（例えば三谷商事製のWin ROOF）を用いてアルミナおよびジルコニアの結晶粒の面積を求め、その面積から各結晶の円相当径を算出して各平均結晶粒径を求めればよい。
なお、本実施形態においては、セラミック基板１に結晶粒径が0.2μｍ未満の結晶が含
まれている場合もあるが、本実施形態に用いた結晶粒径の測定方法では結晶粒径が0.2μ
ｍ未満の結晶を検知できないため割愛している。
また、本実施形態の基板１の光の反射率の測定は、分光光度計（例えば（株）島津製作所製の分光光度計 型名ＵＶ−315と付属品の積分球ユニット 型名ＩＳＲ−3100）を用い
、光源に50Ｗハロゲンランプと重水素ランプとを使用し、波長範囲を200〜1000ｎｍとし
、測定範囲をスリット幅７ｍｍ×９ｍｍとして、基準試料は硫酸バリウム粉体を用いて測定すればよい。
そして、本実施形態のセラミック基板１においては、光吸収材として、コバルト、鉄、チタン、マンガンおよびクロムの酸化物から少なくとも２つを含有することが好ましい。光吸収材として、これらの成分を含有することにより、セラミック基板１内で反射した光を吸収することで、セラミック基板１からの反射率を抑えることができる。
なお、光吸収材として上記成分を含有することにより、セラミック基板１の色合いが黒色系となり、光に対するコントラストを向上することができる。
なお、基板１の色合いは、ＣＩＥ1976Ｌ＊ａ＊ｂ＊色空間における明度指数Ｌ＊の値およびクロマティクネス指数ａ＊，ｂ＊の値は、ＪＩＳ Ｚ 8722−2000に準拠して測定することで求めることができる。例えば、分光測色計（コニカミノルタホールディングス（株
）製ＣＭ−3700ｄ等）を用い、光源をＣＩＥ標準光源Ｄ65，視野角を10°，測定範囲を５ｍｍ×７ｍｍに設定して測定すればよい。
そして、基板１の色合いは、ＣＩＥ1976Ｌ＊ａ＊ｂ＊色空間における明度指数Ｌ＊の値およびクロマティクネス指数ａ＊，ｂ＊の値が、Ｌ＊が10.0以上14.0以下、ａ＊が−2.5
以上−1.0以下、ｂ＊が−4.0以上−2.0以下ならば、反射率の低い黒色であると言える。
特に、ＣＩＥ1976Ｌ＊ａ＊ｂ＊色空間における明度指数Ｌ＊の値およびクロマティクネス指数ａ＊，ｂ＊の値が、Ｌ＊が10.0以上11.5以下、ａ＊が−1.8以上−1.6以下、ｂ＊が−3.3以上−3.1以下の範囲であることが好ましい。
なお、本実施形態のセラミック基板１において、光吸収材の含有量が酸化物換算で15質量％以上20質量％以下であることが好ましい。光吸収材の含有量が酸化物換算で15質量％以上20質量％以下であれば、光吸収材による偏析を起こしにくいことから、セラミック基板１の機械的強度を高く維持しつつ、可視光の反射率を抑えることができる。
特に、チタンを酸化物換算で1.0質量％以上2.5質量％以下含有すれば、基板１に金属層を接合する際に、チタンが金属層に含有する銀や銅と反応して合金をつくることで、金属層との密着強度が向上しやすくなる。なお、酸化チタンの量が多い場合には、低波長の反射率が向上する傾向がある。
また、本実施形態のセラミック基板１においては、珪素を酸化物換算で0.5質量％以上1.5質量％以下の範囲で含有することが好ましい。それにより、焼成温度を低下することができるので機械的強度を向上することができ、金属層２を形成する際にガラス成分を含有する金属層２と基板１との濡れ性を良くし、基板１と金属層２との密着強度をさらに向上することができる。
また、本実施形態のセラミック基板１は、焼結助剤として、マグネシアもしくはカルシアを含有しても構わない。
図２は本実施形態のセラミック基板に発光素子を載置した発光装置の構成の一例を示す断面図である。
本実施形態の発光装置20は、セラミック基板１に、発光素子11が実装されたものである。
図２に示す発光装置20においては、基板１に形成された金属層２上に、電極パッド12を介して発光素子11が実装されており、セラミック基板１に形成された金属層２を電極層もしくは配線層として、発光素子11のアノード電極（不図示）またはカソード電極（不図示）と金属層２をボンディングワイヤ13により電気的に接合していることにより、本実施形態の発光装置20とすることができる。この本実施形態の発光装置20は、本実施形態のセラミック基板１に発光素子11を実装してなることにより、セラミック基板１からの反射率を抑制でき、発光素子11の光に対するコントラストが向上した発光装置20となる。
このような発光装置としては、大型ディスプレイや携帯端末のバックライト、電子部品や回路基板に対する検査装置の照射装置、建造物における照明装置として使用することが可能である。
なお、基板１に実装される発光素子11の変わりに、例えば、絶縁ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）素子、インテリジェント・パワー・モジュール（ＩＰＭ）素子、金属酸化膜型電界効果トランジスタ（ＭＯＳＦＥＴ）素子、フリーホイーリングダイオ
ード（ＦＷＤ）素子、ジャイアント・トランジスタ（ＧＴＲ）素子、ショットキー・バリア・ダイオード（ＳＢＤ）等の半導体素子、昇華型サーマルプリンタヘッドまたはサーマルインクジェットプリンタヘッド用の発熱素子、ペルチェ素子等を用いて様々な電子装置として用いることもできる。
なお、金属層２を基板１の両方の主面に形成し、一方の主面側の金属層２に電子部品11を実装し、もう片方の主面の金属層２にヒートシンクを接合することにより、電子装置20の放熱特性をさらに向上することができる。
次に、本実施形態のセラミック基板１の製造方法の一例を説明する。
まず、原料として、平均粒径が1.1μｍ程度のアルミナ（Ａｌ２Ｏ３）と、光吸収材と
して、鉄、コバルト、チタン、クロムおよびマンガンの酸化物を少なくとも２つと、カルシア（ＣａＯ），マグネシア（ＭｇＯ），ストロンチア（ＳｒＯ），イットリア（Ｙ２Ｏ３）およびセリア（ＣｅＯ２）から少なくとも１種類選択した安定化剤の含有割合が１モル％以上５モル％以下のジルコニア（ＺｒＯ２）の粉末を準備し、基板１における安定化剤を含むジルコニアの含有量が8.0質量％以上13.0質量％以下となるように調合し、混合
粉末を準備する。
このとき、基板１において、アルミナは70質量％以上75質量％以下、光吸収材としては、鉄、コバルトおよびチタンの酸化物を15質量％以上20質量％以下で含有するように調合することが好ましい。
さらに、平均粒径が0.5μｍ程度の酸化珪素（ＳｉＯ２）の粉末を添加することによっ
て、混合粉末としても良い。その場合、基板１において珪素の含有量が、酸化物換算で0.5質量％以上1.5質量％以下とすることが好ましく、基板１の機械的強度を保持したまま、焼成温度を低下することができる。
また、必要に応じて、炭酸マグネシウムや炭酸カルシウムなどを添加し、焼成時にマグネシアやカルシアと変化させて焼結助剤として利用しても良い。
そして、この混合粉末を分散剤が添加された水等の溶媒とともに回転ミルやビーズミルにおいてアルミナボールもしくはジルコニアボールを用いて粉砕し、その後バインダを添加してスラリーにする。
次に、この得られたスラリーを用いて、ドクターブレード法や、スプレードライヤを用いて作製した造粒体を使用した公知の粉末プレス成形法や、またはロールコンパクション法によってセラミックスのシートを成形する。そして、得られたシートを製品形状とするための金型による加工もしくはレーザ加工によって未焼成の成形体を作製する。このとき成形体には、量産性を考慮して分割溝を形成して多数個取りの成形体とするのがより好ましい。そして、得られた成形体を、大気（酸化）雰囲気の焼成炉（例えば、ローラー式トンネル炉，バッチ式雰囲気炉およびプッシャー式トンネル炉）を用いて、最高温度のキープ時間を0.5〜６時間、最高温度が1300〜1500℃の範囲で調整して焼成することによって
、本実施形態のセラミック基板１を作製することができる。また、焼成の最高温度はアルミナおよびジルコニアの含有比率、焼結助剤の量によって適宜調整すれば良いが、焼成温度を低く設定するほど、結晶粒子の粒径が小さくなる傾向がある。
また、より高い放熱特性を有するとともに、基板の機械的強度を維持するためには、セラミック焼結体１の厚みは0.20ｍｍ以上1.20ｍｍ以下となるように、成形体の厚みを調整するか、焼成後に研削加工を施せば良い。
なお、セラミック基板１は、分割溝を形成後に分割すれば、多数のセラミック基板１が効率よく作製することができる。
そして、セラミック基板１の一方の主面に、公知の印刷法、めっき法または活性金属法による金属板接合によって金属層２を形成することによって、電子部品11を実装するための金属層２が設けられたセラミック基板とすることができる。金属層２は、銅および銀から形成されること好ましいが、セラミック基板１とのコストを考慮しつつより高い放熱特性を得るためには銅にて形成すると良く、金属層２の反射を利用して視認性をさらに高めるならば銀にて形成するのが良い。
なお、回路を形成する場合は、公知のエッチング法を用いて形成すれば良い。
金属層２の厚みは、10μｍ以上50μｍ以下とするのが好ましい。金属層２の厚みが、10μｍ以上50μｍ以下であれば、エッチングを行なった際に、狭い間隔で回路を形成することができるので、金属層２による放熱特性を向上することができる。
さらに、もう一方の主面に金属層２を形成し、その金属層２に、ヒートシンクを接合すれば、セラミック基板１の放熱特性を向上させることができる。なお、ヒートシンクは熱伝導率の高い板状体でも良いが、内部に流路を形成し、冷媒となる気体や液体などの流体を流すことができる構造であっても良い。
また、金属層２の表面には部分的もしくは全面にめっき処理を行なってもよい。このようにめっき処理を行なうことによって、電極パッド12やボンディングワイヤ13などの密着処理がしやすくなり、金属層２が酸化腐蝕するのを抑制することができる。なお、めっきの種類としては公知のめっきであればよく、例えば、金めっき、銀めっきまたはニッケル−金めっきなどが挙げられる。
以下、本発明の実施例を具体的に説明するが、本発明では以下の実施例に限定されるものではない。
まず、平均粒径が0.5μｍのアルミナ（Ａｌ２Ｏ３）、安定化剤としてイットリア（Ｙ
２Ｏ３）を３モル％含有するジルコニア（ＺｒＯ２）、光吸収材として酸化鉄（Ｆｅ２Ｏ３）、酸化コバルト（Ｃｏ２Ｏ３）、酸化チタン（ＴｉＯ２）の粉末からなる混合粉末を、セラミック基板１に含有される量が表１に示した比率になるように混合し、溶媒の水とともにアルミナボールを回転ミルに投入して粉砕し、その後アクリル樹脂のバインダを添加して回転ミルで混合してスラリーを得た。なお、バインダの添加量は混合粉末100質量
％に対して６質量％とした。
次に、得られたスラリーを公知のドクターブレード法でシート状に成形し、このシートをレーザ加工により、焼成後の寸法値が長さ50ｍｍ，幅30ｍｍ，厚み0.80ｍｍとなる成形体を作製した。
次に、この成形体を電気炉を用いて最高温度を1350〜1450℃として、保持時間を３時間として焼成を行ない、見掛け密度が95％以上となるように試料Ｎｏ．１〜11のセラミック基板１の試料を得た。
次に、本実施形態および比較例の試料についての、分析，試験の方法を説明する。
アルミナ、ジルコニアおよび光吸収材の含有量については、ＸＲＦ分析法で測定した。なお、表１に示したジルコニアの含有量は、安定化剤であるイットリアおよび不可避不純物であるハフニア（ＨｆＯ２）を含有した量である。
また、アルミナおよびジルコニアの平均結晶粒径の測定は、基板１の表面を鏡面加工し、焼成温度から50℃低い温度の範囲でファイヤーエッチングをし、走査型電子顕微鏡（日本電子製のJSM-7001F）で3000倍の倍率で撮影して画像データを作成し、画像解析装置（
三谷商事製のWin ROOF）を用いて平均各結晶粒の面積を求め、その面積から各結晶の円相当径を算出して平均結晶粒径を求めた。
さらに、光吸収材が粒界相に含有しているかの確認は、ＴＥＭ観察により、粒界相が観察できる倍率として、60,000倍倍まで拡大し、ＥＤＳ（エネルギー分散型Ｘ線分光）法によって粒界相の成分を測定し、光吸収材の存在の有無を確認した。その結果、試料Ｎｏ．１〜11の粒界相において、光吸収材である鉄、コバルト、チタンが確認された。
次に、可視光の反射率は分光光度計（（株）島津製作所製の分光光度計 型名ＵＶ−315と付属品の積分球ユニット 型名ＩＳＲ−3100）を用い、光源に50Ｗハロゲンランプと重
水素ランプとを使用し、測定波長を400ｎｍと600ｎｍとし、測定範囲をスリット幅７ｍｍ×９ｍｍとして、基準試料は硫酸バリウム粉体を用いて測定した。
また、機械的強度については、各試料において、同じ工程で作製された基板サンプルを11枚準備し、ＪＩＳ Ｒ1601−2008を参考にし、基板形状での機械的強度を測定するため
、３点曲げ強度試験を行ない、最も低い値と最も高い値を示したサンプルを省き、残り９点の平均値を求め、機械的強度とした。
得られた結果を表１に示す。
Figure 2013230949
まず、試料Ｎｏ．１〜７を比較する。表１に示すように、ＺｒＯ２の含有量が7.0質量
％であるセラミック基板１である試料Ｎｏ．１は、反射率が波長400ｎｍでは4.4％、波長600ｎｍでは2.2％であり、３点曲げ強度が392ＭＰａであった。また、ＺｒＯ２の含有量
が14.0質量％であるセラミック基板１である試料Ｎｏ．７は、３点曲げ強度が471ＭＰａ
であるものの、反射率が波長400ｎｍでは4.5％、波長600ｎｍでは2.0％であった。これらに対し、ＺｒＯ２の含有量が8.0質量％以上13.0質量％以下である試料Ｎｏ．２〜６は、
反射率が波長400ｎｍでは3.9％以下、波長600ｎｍでは1.7％以下であり、３点曲げ強度が404ＭＰａ以上であることから、高い機械的強度を維持しながら、可視光の反射が少なく
なる傾向があることがわかった。
次に、試料Ｎｏ．８，９を比較する。光吸収材の合計量が14.5質量％であるセラミック基板１である試料Ｎｏ．９は、３点曲げ強度が450ＭＰａ、反射率が波長400ｎｍでは4.0
％、波長600ｎｍでは1.5％であったが、光吸収材の合計量が15.0質量％であるセラミック基板１である試料Ｎｏ．８は、３点曲げ強度が445ＭＰａ、反射率が波長400ｎｍでは3.6
％、波長600ｎｍでは1.1％であり、可視光の反射が少なくなる傾向があることがわかった。
次に、試料Ｎｏ．10，11を比較する。光吸収材の合計量が20.5質量％であるセラミック基板１である試料Ｎｏ．10は、反射率が波長400ｎｍでは3.6％、波長600ｎｍでは1.2％であったが、３点曲げ強度が420ＭＰａであった。これに対し、光吸収材の合計量が20.0質
量％であるセラミック基板１である試料Ｎｏ．11は、反射率が波長400ｎｍでは3.5％、波長600ｎｍでは1.1％であり、３点曲げ強度が430ＭＰａであることから、可視光の反射を
抑えると同時に、機械的強度が向上する傾向があることがわかった。
次に、酸化チタン（ＴｉＯ２）の含有量によって、セラミック基板１と金属層２と密着強度および反射率がどのように変化するか確認した。
まず、セラミック基板１の成分の含有量が表２に示すとおりになるように調合し、焼結体であるセラミック基板１を作製するまでは、実施例１と同じ方法で作製した。
なお、試料Ｎｏ．14のセラミック基板１は、実施例１の試料Ｎｏ．４と同じ製造方法で作製された。
さらに、これらの基板１の主面に金属層２を形成した。まず、金属層２を形成するための厚膜ペーストは、株式会社ノリタケカンパニー社製の厚膜ペースト（品名：ＮＰ−4301Ｌ）を使用した。このペーストの成分の主要構成は、銀が99質量％、マグネシウムが0.1
質量％、ビスマスが0.5質量％および銅が0.3質量％、さらに、その他成分として0.1質量
％である。金属粉末の平均粒径は0.4μｍである。また、バインダとして、エチルセルロ
ースと混合溶剤を金属粉末の合計含有量を100質量％としたときに、17.6質量％添加した
。
そして、基板１の主面に、ステンレス製のスクリーンを実装し、スキージを移動して厚膜ペーストを印刷して、焼成後の寸法が10ｍｍ角で平均厚みが10.5μｍとなる金属膜を形成した。
次に、金属層２を形成した基板１を、温度80℃で１時間の乾燥処理を行なった。
また、株式会社ヤマザキ電機製の厚膜乾燥焼成炉を用いて、最高温度が840℃で大気雰
囲気での厚膜焼成を行ない金属層２を形成した表１に示す試料を作製した。なお、ＩＮ−ＯＵＴの焼成時間は１時間とした。
次に、可視光の反射率は分光光度計（（株）島津製作所製の分光光度計 型名ＵＶ−315と付属品の積分球ユニット 型名ＩＳＲ−3100）を用い、光源に50Ｗハロゲンランプと重
水素ランプとを使用し、測定波長を400ｎｍと600ｎｍとし、測定範囲を幅７ｍｍ×９ｍｍとして、基準試料は硫酸バリウム粉体を用いて測定した。
次に、金属層２の密着強度の測定方法を説明する。
図３は、セラミック基板１の金属層２の密着強度の測定方法を示す断面図である。
まず、密着強度を測定するための準備として、金属層２の表面に、Ｓｎ−Ｐｂ（６：４半田）系で全体に対してＡｇを２質量％とした半田21を用い、フラックスは、ロジン系合成樹脂にケトンとアルコール系溶剤とを混合したもので、タムラ化研株式会社製（商品名：ＸＡ−100）を用い、225±５℃の温度で径が0.6ｍｍのメッキ導線（銅線にＳｎメッキ
）22を金属層２に半田付けした。
次に、このメッキ導線22を7.62ｍｍ／分の速度で引っ張り、金属層２が基板１から剥離するときの強度を測定して基板１に対する金属層２の密着強度とした。この試験装置は、ＡＮＺＡ ＴＥＣＨ社製のダイ・シェアリング・テスタ（型番：520Ｄ）を使用した。また、測定数は各試料数10個について測定し、その平均値を求めた。なお、メッキ導線22が金属層２から剥離した場合はデータから除外し、金属層２がセラミック基板１から剥離したときのデータを金属層２の密着強度とした。なお、いずれも各試料数10個の平均値をデータとした。
得られた結果を表２に示す。
Figure 2013230949
表２に示すように、ＴｉＯ２の含有量が0.8質量％である試料Ｎｏ．12は、金属層２の
密着強度が９Ｎ／ｍｍ２であった。また、ＴｉＯ２の含有量が2.8質量％である試料Ｎｏ
．16は、密着強度が19Ｎ／ｍｍ２であるが、波長400ｎｍでの反射率が5.4%と高くなった
。これらに対し、ＴｉＯ２の含有量が1.0質量％以上2.5質量％以下である試料Ｎｏ．13〜15は、金属層２の密着強度が11Ｎ／ｍｍ２以上であり、密着強度が強く、波長400ｎｍで
の反射率も3.4〜4.5％と抑えられてことがわかった。
１：セラミック基板
２：金属層
11：電子部品
12：電極パッド
13：ワイヤーボンディング
20：電子装置
21：半田
22：メッキ導線

Claims (3)

  1. アルミナを主成分とし、安定化剤を含むジルコニアを８．０質量％以上１３．０質量％以下で含有するとともに、光吸収材を粒界相に含有することを特徴とするセラミック基板。
  2. 前記光吸収材が、コバルト、鉄、チタン、マンガンおよびクロムの酸化物から選択される少なくとも２つ以上であることを特徴とする請求項１に記載のセラミック基板。
  3. 請求項１または請求項２に記載のセラミック基板に発光素子が実装されてなることを特徴とする発光装置。
JP2012102700A 2012-04-27 2012-04-27 セラミック基板およびこれを用いた発光装置 Pending JP2013230949A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012102700A JP2013230949A (ja) 2012-04-27 2012-04-27 セラミック基板およびこれを用いた発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012102700A JP2013230949A (ja) 2012-04-27 2012-04-27 セラミック基板およびこれを用いた発光装置

Publications (1)

Publication Number Publication Date
JP2013230949A true JP2013230949A (ja) 2013-11-14

Family

ID=49677768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012102700A Pending JP2013230949A (ja) 2012-04-27 2012-04-27 セラミック基板およびこれを用いた発光装置

Country Status (1)

Country Link
JP (1) JP2013230949A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5894352B1 (ja) * 2014-05-09 2016-03-30 京セラ株式会社 発光素子搭載用基板および発光装置
JP2016192434A (ja) * 2015-03-30 2016-11-10 大日本印刷株式会社 Ｌｅｄバックライト及びそれを用いたｌｅｄ表示装置
JP2016197668A (ja) * 2015-04-03 2016-11-24 大日本印刷株式会社 Ｌｅｄ素子用のフレキシブル多層回路基板及びそれを用いたｌｅｄドットマトリックス表示装置
WO2016208766A1 (ja) * 2015-06-26 2016-12-29 京セラ株式会社 セラミック基板およびこれを用いた実装用基板ならびに電子装置
WO2024053619A1 (ja) * 2022-09-05 2024-03-14 Ｎｇｋエレクトロデバイス株式会社 セラミック基板、及びこれを備えた半導体装置用基板

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5894352B1 (ja) * 2014-05-09 2016-03-30 京セラ株式会社 発光素子搭載用基板および発光装置
CN106463595A (zh) * 2014-05-09 2017-02-22 京瓷株式会社 发光元件搭载用基板以及发光装置
JP2016192434A (ja) * 2015-03-30 2016-11-10 大日本印刷株式会社 Ｌｅｄバックライト及びそれを用いたｌｅｄ表示装置
JP2016197668A (ja) * 2015-04-03 2016-11-24 大日本印刷株式会社 Ｌｅｄ素子用のフレキシブル多層回路基板及びそれを用いたｌｅｄドットマトリックス表示装置
WO2016208766A1 (ja) * 2015-06-26 2016-12-29 京セラ株式会社 セラミック基板およびこれを用いた実装用基板ならびに電子装置
JPWO2016208766A1 (ja) * 2015-06-26 2018-04-19 京セラ株式会社 セラミック基板およびこれを用いた実装用基板ならびに電子装置
WO2024053619A1 (ja) * 2022-09-05 2024-03-14 Ｎｇｋエレクトロデバイス株式会社 セラミック基板、及びこれを備えた半導体装置用基板

Similar Documents

Publication Publication Date Title
JP5836862B2 (ja) 電子部品実装用基板および電子装置
JP5106676B2 (ja) 発光素子搭載用セラミックス基体
JP5429038B2 (ja) 発光素子搭載用基板および発光装置
EP2623479B1 (en) Ceramics substrate for mounting light-emitting element and light- emitting device
JP2013230949A (ja) セラミック基板およびこれを用いた発光装置
KR20110111243A (ko) 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치
WO2012070648A1 (ja) 発光素子実装用基体および発光装置
JP6496021B2 (ja) セラミック基板およびこれを用いた実装用基板ならびに電子装置
TWI551566B (zh) A glass-ceramic body, a substrate for mounting a light-emitting element, and a light-emitting device
JP5575231B2 (ja) ムライト質焼結体およびこれを用いた配線基板、並びにプローブカード
WO2014156831A1 (ja) 発光素子実装用基板および発光素子モジュール
WO2013191288A1 (ja) 回路基板およびこれを備える電子装置
JP2015163558A (ja) 可視光遮蔽性白色系セラミックス、その製造方法および白色系セラミックス可視光遮蔽体
JP2011230965A (ja) ガラスセラミックス組成物および素子搭載用基板
WO2018062373A1 (ja) 抵抗体およびこれを備える回路基板ならびに電子装置
JP6150159B2 (ja) 発光ダイオードパッケージ用ガラスセラミック、それを用いたセラミック基板、および発光ダイオードパッケージ
JP2015050312A (ja) 発光素子実装用基板およびこれを用いた発光素子モジュール
JP5372293B2 (ja) 発光素子実装用基板および発光装置
JP5829582B2 (ja) 反射材およびこの反射材上に発光素子を搭載してなる発光素子モジュール
JP5737925B2 (ja) プローブカード用セラミック配線基板およびこれを用いたプローブカード
JP2014075452A (ja) ガラスセラミックス体、発光素子搭載用基板、および発光装置
JP2007227081A (ja) 導体ペーストおよびセラミック多層基板製造方法
JP2013228603A (ja) 反射材およびこの反射材上に発光素子を搭載してなる発光素子モジュール