KR20110111243A - 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치 - Google Patents

발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치 Download PDF

Info

Publication number
KR20110111243A
KR20110111243A KR1020110026989A KR20110026989A KR20110111243A KR 20110111243 A KR20110111243 A KR 20110111243A KR 1020110026989 A KR1020110026989 A KR 1020110026989A KR 20110026989 A KR20110026989 A KR 20110026989A KR 20110111243 A KR20110111243 A KR 20110111243A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting element
substrate
glass
insulating layer
Prior art date
Application number
KR1020110026989A
Other languages
English (en)
Inventor
마사미치 다니다
도시히사 오카다
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Publication of KR20110111243A publication Critical patent/KR20110111243A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(과제) 광 반사율이 높으며, 또한 부식에 의한 반사율의 저하가 적은 반사층을 구비하고, 광의 취출 효율과 열 방산성이 향상된 발광 소자 탑재용 기판과 그 기판을 사용한 발광 장치를 제공한다.
(해결 수단) 발광 소자가 탑재되는 탑재면을 갖는 기판 본체와, 이 기판 본체의 탑재면의 일부에 형성되는 은을 함유하는 반사층과, 이 반사층 상에 형성된 유리와 세라믹스 필러로 구성되는 유리질 절연층을 갖고, 이 유리질 절연층이 300 ㎛ 스팬에 있어서 5 ㎛ 이하의 표면 기복인 것을 특징으로 하는 발광 소자 탑재용 기판.

Description

발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치 {SUBSTRATE MOUNTED LIGHT EMITTING ELEMENT AND LIGHT-EMITTING DEVICE USING THEREOF}
본 발명은 발광 소자 탑재용 기판 및 이것을 사용한 발광 장치에 관한 것으로, 특히 반사율의 저하를 방지할 수 있는 발광 소자 탑재용 기판 및 이것을 사용한 발광 장치에 관한 것이다.
최근, 발광 다이오드 소자 (발광 소자) 의 고휘도, 백색화에 수반하여, 조명, 각종 디스플레이, 대형 액정 텔레비전의 백라이트 등으로서 발광 소자를 사용한 발광 장치가 사용되고 있다. 발광 소자를 탑재하는 발광 소자 탑재용 기판에는, 일반적으로 소자로부터 발하여지는 광을 효율적으로 반사하는 고반사성이 요구된다.
이 때문에, 종래부터 발광 소자로부터 발광되는 광을 가능한 한 전방으로 반사시키는 것을 목적으로 하여, 기판 표면에 반사층을 형성하는 시도가 이루어졌다. 이와 같은 반사층으로는, 높은 반사율을 갖는 은 반사층이 있다.
그러나, 은은 부식되기 쉽고, 방치하면 표면에 Ag2S 등 화합물이 생성되어 광 반사율이 저하되기 쉽다. 그 대책으로서 은의 표면을 실리콘 수지, 아크릴 수지, 에폭시 수지, 우레탄 수지 등의 수지로 코트하는 방법이 제안되어 있다 (특허문헌 1 참조). 그러나, 이 방법에서는 수지 중, 혹은 은 반사층과 수지의 계면으로부터 수분이나 부식성의 기체가 들어가, 시간 경과적으로 은 반사층을 부식시켜 버리기 때문에, 장기 신뢰성이 요구되는 제품에 대한 적용은 곤란하였다.
또한, 은 반사층의 부식을 방지하기 위해서, 은의 표면을 유리층으로 코트하는 방법이 제안되어 있다 (특허문헌 2 참조). 그러나, 이 공보에 기재된 유리층은 소성시에 결정화되기 때문에, 소성시의 기판의 수축과 유리층의 수축이 크게 상이하므로 소성한 기판에 휨을 발생시켜, 제품에 적용하기에는 불충분하였다. 또한, 소성시에 은 반사층과 유리층이 반응하여 황색에서 갈색으로 발색되는, 이른바 은 발색의 문제도 있었다.
또한, 은 반사층을 은 발색이 작은 유리막으로 코트하는 방법이 제안되어 있다 (특허문헌 3 참조). 이 경우, 분말 유리를 페이스트 형상으로 하고, 기판 상에 형성된 은 반사층 상에 도포, 건조시키고, 기판과 동시에 소성하여 유리막을 얻는데, 양호한 피복성을 얻으려면 소성시에 충분히 유동하는 유리를 사용할 필요가 있다.
일본 공개특허공보 2007-67116호 일본 공개특허공보 2009-231440호 WO 2010/021367호
상기한 바와 같이, 은 반사층의 부식을 방지하기 위해서 유리층으로 코트하는 것이 시도되었다. 그러나, 발광 소자의 소형화나 발광 소자 탑재 기판의 소형화에 따라, 발광 소자 탑재 기판에 방열 대책이 행해져 있음에도 불구하고 방열 효율이 저하되는 현상이 확인되게 되었다.
이 원인을 검토한 결과, 발광 소자 탑재부 근방에 소자 접속 단자가 형성된 것이 특히 방열 효과가 저하되었음을 알 수 있었다. 그리고, 소자 접속 단자가 형성된 발광 소자 탑재 기판을 분석한 결과, 은 반사층을 보호하는 유리층의 단부(端部)가 다른 부분보다 막두께가 두꺼워져 있었다. 즉, 유리층 표면에 기복이 발생하였고, 발광 소자를 유리층 상에 탑재하였을 때에 발광 소자와 유리층 사이에 간극이 생겨, 이 간극을 막도록 열전도율이 작은 수지가 충전되고 발광 소자가 고정되기 때문에 열전도율이 저하된 것임을 알아냈다.
상기한 「유리층의 단부」란, 유리층의 외주의 단부뿐만 아니라, 발광 소자 탑재면에 형성된 유리층의 구멍 (소자 접속 단자 등을 위해서 형성한 구멍) 의 주위도 포함하는 것이다.
상기 사정을 고려하여, 본 발명은, 발광 소자 탑재부의 평탄성이 높고, 발광 소자의 열 방산성이 우수한 발광 소자 탑재용 기판과 그 기판을 사용한 발광 장치의 제공을 목적으로 한다.
종래, 양호한 피복성을 얻기 위해서 소성시의 유리의 유동성을 개선하는 것이 추구되고 있었다. 그러나, 유동성이 개선된 것에 의해, 유리의 점성 저항보다 표면 장력의 영향이 커지고, 유리층의 피복 패턴의 단부가 패턴의 단부로부터 내측인 부분보다 막두께가 커져 표면에 기복을 발생시킨다는 것을 알 수 있었다.
이 메커니즘으로부터, 본 발명자는, 먼저, 유리 피복층 표면의 기복의 억제에는, 유리 피복층을 구성하는 유리의 연화점을 높여 소성시의 유리 점도를 높이는 수단이 유효하기는 하다고 생각하였다. 그러나, 유리의 연화점을 높이면, 은을 함유하는 반사층과의 동시 소성이 곤란해지거나, 소성시에 유동하기 어려워져 소결 부족이 되거나 하는 마이너스면도 발생하는 것을 생각할 수 있었다.
그래서, 유리 중에 세라믹스 필러를 혼합시켜 유리질 절연층으로 함으로써 표면 기복의 억제를 검토한 결과, 혼합하는 세라믹스 필러로서 미립자를 사용함으로써 기복을 억제할 수 있고, 열 방산성도 우수한 것이 얻어진다는 것을 알아내었다.
본 발명은 상기 과제를 해결하기 위해서, 발광 소자 탑재용 기판에 있어서, 발광 소자가 탑재되는 탑재면을 갖는 기판 본체와, 이 기판 본체의 탑재면의 일부에 형성되는 은을 함유하는 반사층과, 이 반사층 상에 형성된, 유리와 세라믹스 필러로 구성되는 유리질 절연층을 갖고, 이 유리질 절연층의 단부로부터 측정한 최대 기복이 5 ㎛ 이하인 것이다. 또한, 상기 세라믹스 필러가 평균 입경 (D50) 2.5 ㎛ 이하이고, 이 미립자 세라믹스 필러를 유리질 절연층 중에 40 체적％ 이하 함유하는 것이다.
또한, 발광 장치로는, 상기 발광 소자 탑재 기판과 상기 기판 본체의 탑재면에 탑재되는 발광 소자를 구비하는 것으로 하였다.
본 발명의 발광 소자 탑재용 기판에서는 이하의 효과를 기대할 수 있다.
유리질 절연층을 구성하는 유리에 미립자의 세라믹스 필러를 함유시킨 것에 의해, 유리질 절연층 표면의 기복이 억제된다. 이로써, 발광 소자와 유리질 절연층의 간극이 작아져, 유리질 절연층을 통과시켜 바로 아래의 은 반사층에 열을 방산하는 효과를 높일 수 있다. 또한, 세라믹스 필러가 미립자이기 때문에 광의 산란이 매우 작다. 이 때문에, 반사층으로부터의 광이 산란되지 않고 직진성을 가지고 방사할 수 있다.
본 발명의 발광 장치에서는, 상기한 발광 소자 탑재용 기판을 사용함으로써, 반사층의 반사율이 잘 저하되지 않기 때문에, 장기간 발광 효율의 유지를 기대할 수 있음과 함께, 열 방산성이 우수한 것을 기대할 수 있다.
도 1 은, 본 발명에 사용되는 기판 단면도의 일례이다.
도 2 는, 본 발명에 사용되는 기판에 발광 소자를 배치한 단면도의 일례이다.
도 3 은, 본 발명의 발광 장치의 단면도의 일례이다.
도 4 는, 본 발명의 발광 장치의 기판에 발광 소자를 배치한 상면도 및 단면도의 일례이다.
도 5 는, 표 1 의 예 1 및 예 3 의 발광 소자 탑재면의 일부의 표면 상태를 나타내는 도면이다.
본 발명의 발광 소자 탑재용 기판은, 발광 소자가 탑재되는 탑재면을 갖는 기판 본체와, 이 기판 본체의 탑재면의 일부에 형성되는 은을 함유하는 반사층과, 이 반사층 상에 형성된, 유리와 세라믹스 필러로 구성되는 유리질 절연층을 갖고, 이 유리질 절연층의 단부로부터 측정한 최대 기복이 5 ㎛ 이하인 평탄성을 갖고 있는 것을 특징으로 한다. 또한, 이 유리질 절연층을 900 ℃ 이하에서 소결할 수 있고, 평균 입경 2.5 ㎛ 이하의 미립자 세라믹스 필러를 40 체적％ 이하 함유하는 것을 특징으로 한다.
여기서, 상기한 「유리질 절연층의 단부」란 「유리층의 단부」와 동일한 의미로, 유리질 절연층의 외주의 단부뿐만 아니라, 발광 소자 탑재면에 형성된 유리질 절연층의 구멍 (소자 접속 단자 등을 위해서 형성한 구멍) 의 주위도 포함하는 것이다.
기판 본체는 도 1 에 나타내는 바와 같이 전체가 평판 형상인 부재나, 도 2 에 나타내는 바와 같이 발광 소자 탑재면이 1 단 아래의 위치가 되도록 오목부가 형성된 부재이다. 기판을 구성하는 재질은 특별히 한정되지 않지만, 유리질 절연층에 사용하는 유리를 베이킹해야 하기 때문에 무기 재료가 바람직하다. 열전도율이나 방열성, 강도, 비용의 관점에서 알루미나 세라믹스, 저온 동시 소성 세라믹스 (Low Temperature Co-fired Ceramic) (이하, LTCC 라고 한다), 질화알루미늄 등을 들 수 있다. LTCC 의 경우에는, 기판과 반사층과 이 반사층을 피복하는 유리질 절연층을 동시 소성에 의해 형성할 수 있다. 또한, LTCC 의 경우에는, 기판 내에 내부 배선의 형성도 용이하게 할 수 있다.
반사층에는 반사율의 크기 때문에 은이 주로 사용되는데, 은 팔라듐 혼합물이나 은 백금 혼합물 등의 금속도 사용할 수 있다.
유리질 절연층은 하층의 반사층을 부식 (특히, 은의 산화나 황화 등) 등으로부터 보호하기 위한 층이다. 충분한 피복성과 표면의 평탄성을 양립시키기 위해서, 유리와 세라믹스 필러를 함유하는 것으로 하는 것이 바람직하다. 유리질 절연층에 함유되는 유리는 900 ℃ 이하에서 소결할 수 있다. 이 유리는 유리질 절연층을 치밀하게 하기 위한 성분이다.
세라믹스 필러는, 실리카 필러, 알루미나 필러, 지르코니아 필러, 티타니아 필러에서 선택되는 적어도 1 종을 사용할 수 있다. 그리고, 입경으로는 평균 입경 (D50) (이하, 간단히 D50 이라고 기재하는 경우도 있다) 으로 2.5 ㎛ 이하인 것을 사용할 수 있다. 특히 D50 이 0.5 ㎛ 이하인 것이 바람직하다. 또한, 본 명세서에 있어서 D50 은, 레이저 회절법으로 측정한 값을 말한다.
유리질 절연층 중의 세라믹스 필러의 함유량은 입경에 따라 정할 수 있다.
D50 으로 1 ∼ 2.5 ㎛ 일 때에는, 그 함유량은 10 ∼ 40 체적％ 이다. 상한으로는 35 체적％ 이하가 바람직하고, 30 체적％ 이하가 보다 바람직하다. 하한으로는 13 체적％ 이상이 바람직하고, 17 체적％ 이상이 보다 바람직하다.
D50 으로 1 ㎛ 미만일 때에는, 그 함유량은 1 ∼ 20 체적％ 이다. 상한으로는 15 체적％ 이하가 바람직하고, 10 체적％ 이하가 보다 바람직하다. 하한으로는 2 체적％ 이상이 바람직하다.
쌍방의 상한을 초과하여 세라믹스 필러를 함유시키면, 유리질 절연층의 유동성이 악화되어 소결 부족이 발생하기 쉬워진다. 또한, 쌍방의 하한에 못 미치는 경우에는, 최대 기복의 개선 효과가 잘 얻어지지 않게 될 우려가 있다.
유리질 절연층의 표면 평탄성은, 그 단부로부터 측정한 최대 기복이 5 ㎛ 이하인 것이 바람직하다. 최대 기복이 5 ㎛ 를 초과하면, 발광 소자를 탑재할 때에 발광 소자와 탑재면 사이의 간극이 넓어지는 부분이 발생하고, 방열성이 악화될 우려가 있다. 바람직하게는 4 ㎛ 이하, 더욱 바람직하게는 3 ㎛ 이하이다.
또한, 이 최대 기복은, 단부로부터의 일정 거리 사이에서 측정하는 것이 바람직하다. 그 거리로는, 적어도 200 ㎛ 이고, 바람직하게는 300 ㎛ 이상이다. 200 ㎛ 보다 측정 거리가 짧은 경우에는, 기복의 경사면만을 측정하고 최대 기복을 측정하지 못할 우려가 있기 때문이다. 또한 도 5 에 나타내는 바와 같이, 단부로부터 측정하여 최대 높이로부터 상기 일정 거리를 측정하도록 해도 된다. 이와 같이, 최대 높이로부터 최대 기복을 측정함으로써, 유리질 절연층의 단부에 인접하는 부재 (예를 들어, 측벽이나 소자 접속 단자 등) 의 유무에 관계 없이 원하는 최대 기복의 값을 측정할 수 있다. 예를 들어, 도 4 에 나타내는 소자 접속 단자의 주위에 있는 유리질 절연층의 단부로부터 최대 기복을 측정한 경우 (단부에 인접하는 부재가 없는 상태), 측정되는 최대 기복은, 단부 (예를 들어, 발광 소자 탑재면) 로부터 최대 높이까지의 거리가 될 가능성이 있다. 즉, 이 값에는 유리질 절연층의 두께도 포함되므로, 원하는 값을 얻기 위해서는 유리질 절연층의 두께를 제외시킬 필요성이 생긴다.
상기 유리는 반사층과 동시에 소성할 수 있는 것이 바람직하고, 반사층과 동시에 소성하였을 때에 은과 반응하여 오픈 포어 등 결함을 발생시키지 않는 것이 더욱 바람직하다. 즉 반사층과 동시에 소성하는 경우, 사용되는 기판 본체의 재료에 맞추어, 유리질 절연층은 소성 온도가 500 ∼ 900 ℃ 의 범위에서 선택되는 온도에서 소결하여 치밀화시킬 수 있는 것이다.
반사층을 피복하는 형태로 유리질 절연층을 소성하였을 때, 유리질 절연층을 구성하는 유리 중에는 은 이온이 확산된다. 그리고, 유리 조성이나, 그 밖에 발광 소자 탑재용 기판을 구성하는 기판 재료나, 은을 함유하는 금속 재료, 소성의 분위기나 온도 조건 등에 따라, 유리 중에 확산된 은 이온이 유리질 절연층 상에 봉지를 위해서 충전되는 실리콘 수지와 반응하여, 고온 고습하에서 갈색 변색을 일으키는 경우가 있다. 이 변색을 억제하려면, 유리질 절연층을 구성하는 세라믹스 필러로서 알루미나를 함유시키지 않는 것이 유효한 경우가 있다.
발광 소자로는 LED 소자를 들 수 있다. 보다 구체적으로는, 방사한 광으로 형광체를 여기하여 가시광을 발광시키는 것이 있고, 청색 발광 타입의 LED 소자나 자외 발광 타입의 LED 소자가 예시된다. 단, 이들에 한정되는 것은 아니며, 형광체를 여기하여 가시광을 발광시킬 수 있는 발광 소자이면, 발광 장치의 용도나 목적으로 하는 발광색 등에 따라 여러 가지 발광 소자를 사용할 수 있다.
본 발명의 발광 장치에는 형광체층이 형성되는 것이 바람직하다. 형광체는, 발광 소자로부터 방사된 광이나, 반사층으로부터 반사되는 광에 의해 여기되어 가시광을 발광하고, 이 가시광과 발광 소자로부터 방사되는 광의 혼색에 의해, 혹은 형광체로부터 발광되는 가시광 또는 가시광 자체의 혼색에 의해, 발광 장치로서 원하는 발광색을 얻는 것이다. 형광체의 종류는 특별히 한정되지 않고, 목적으로 하는 발광색이나 발광 소자로부터 방사되는 광 등에 따라 적절히 선택된다.
형광체층은, 형광체를 실리콘 수지나 에폭시 수지와 같은 투명 수지에 혼합·분산시킨 층으로서 형성된다. 형광체층은, 발광 소자의 외측을 덮도록 형성할 수 있지만 (도 3 참조), 직접 발광 소자를 덮도록 형성된 피복층 상에 별도로 형광체층을 형성할 수도 있다. 즉, 형광체층은 발광 장치의 발광 소자가 형성된 측의 최상층에 형성되는 것이 바람직하다.
본 발명의 발광 장치는 전형적으로는 기판의 표면에 발광 소자를 전기적으로 접속하는 단자부를 갖고, 당해 단자부를 제외한 영역이 유리질 절연층으로 덮여 있는 것이다. 이 경우, 발광 소자의 실장은, 예를 들어 발광 소자를 기판 상에 에폭시 수지나 실리콘 수지로 접착 (다이 본드) 함과 함께, 발광 소자 상면의 전극을 금선 등의 본딩 와이어를 개재하여 기판의 패드부에 접속하는 방법, 혹은 발광 소자의 이면에 형성된 땜납 범프, Au 범프, Au-Sn 공정(共晶) 범프 등의 범프 전극을 기판의 리드 단자나 패드부에 플립 칩 접속하는 방법 등에 의해 행해진다.
상기 기판 본체는 반사층과 이것을 보호하는 유리질 절연층을 형성할 수 있으면 특별히 한정되지 않는데, 이하에서는 기판 본체가 LTCC 기판인 경우에 대하여 설명한다.
LTCC 기판은 유리 분말과 알루미나 분말 등의 내화물 필러의 혼합물을 소성하여 제조되는 기판이며, 은을 함유하는 반사층 및 유리질 절연층과 동시에 소성하여 제조할 수 있는 기판이다. 여기서 「은을 함유하는 반사층」이란, 반사층이 은 페이스트에 의해 형성되는 경우, 은 페이스트에 함유되는 페이스트 형성을 위한 성분이, 형성된 반사층에 잔존하여 함유되어도 되는 것, 혹은 은의 내구성 향상을 위한 다른 성분을 함유해도 되는 것을 의미한다. 은을 함유하는 반사층이란 은을 90 질량％ 이상 함유하는 반사층을 의미하고, 은 합금을 허용한다. 예를 들어, 팔라듐이면 10 질량％, 백금이면 3 질량%까지 함유해도 된다.
LTCC 기판에 사용하는 유리 분말과 알루미나 분말 등의 내화물 필러는 통상 그린 시트화하여 사용된다. 예를 들어, 먼저 유리 분말과 알루미나 분말 등을 폴리비닐부티랄이나 아크릴 수지 등의 수지와, 필요에 따라 프탈산디부틸, 프탈산디옥틸, 프탈산부틸벤질 등의 가소제 등도 첨가하여 혼합한다. 다음으로, 톨루엔, 자일렌, 부탄올 등의 용제를 첨가하여 슬러리로 하고, 폴리에틸렌테레프탈레이트 등의 필름 상에 독터 블레이드법 등에 의해 이 슬러리를 시트 형상으로 성형한다. 마지막으로, 이 시트 형상으로 성형된 것을 건조시켜 용제를 제거하고 그린 시트로 한다. 이들 그린 시트에는 필요에 따라 은 페이스트를 사용하여 스크린 인쇄 등에 의해 배선 패턴이나 비아 등이 형성된다.
LTCC 기판을 구성하는 유리 조성은 특별히 한정은 되지 않고, 예를 들어 몰％ 표시로, SiO2 가 60.4 ％, B2O3 가 15.6 ％, Al2O3 가 6 ％, CaO 가 15 ％, K2O 가 1 ％, Na2O 가 2 ％ 이다.
LTCC 기판의 제조에 사용되는 유리 분말은, 용융법에 의해 얻어진 유리를 분쇄하여 제조된다. 분쇄 방법은 본 발명의 목적을 저해하지 않는 것이라면 한정되지 않고, 건식 분쇄여도 되고 습식 분쇄여도 된다. 습식 분쇄의 경우에는, 용매로서 물을 사용하는 것이 바람직하다. 또한 분쇄에는 롤 밀, 볼 밀, 제트 밀 등의 분쇄기를 적절히 사용할 수 있다. 유리는 분쇄 후, 필요에 따라 건조되고 분급된다.
알루미나 분말의 입도나 형상 등은 특별히 한정되지 않지만, 전형적으로는 평균 입경 (D50) 이 3 ∼ 5 ㎛ 정도인 것이 사용된다. 예를 들어 쇼와 전공사 제조의 AL-45H 를 들 수 있다. 유리 분말과 알루미나 분말의 배합 비율은 전형적으로는 유리 분말 40 질량％, 알루미나 분말 60 질량％ 이다.
상기 그린 시트는, 소성 후 필요에 따라 원하는 형상으로 가공되어 기판이 된다. 이 경우, 피소성체는 1 장 또는 복수 장의 그린 시트를 겹친 것이다. 상기 소성은 전형적으로는 800 ∼ 900 ℃ 로 20 ∼ 60 분간 유지하여 행해진다. 보다 전형적인 소성 온도는 850 ∼ 880 ℃ 이다.
다음으로, 유리질 절연층에 대하여 설명한다.
이 유리질 절연층은 유리와 세라믹스 필러를 함유하는 층이면 바람직하다. 여기서 사용하는 유리의 일례로는, 산화물 기준의 ㏖％ 표시로, SiO2 를 20 ∼ 85 ％, B2O3 를 0 ∼ 40 ％, Al2O3 를 0 ∼ 20 ％, MgO, CaO, SrO 및 BaO 에서 선택되는 적어도 1 종을 0 ∼ 50 ％, Na2O 및 K2O 의 적어도 일방을 0 ∼ 16 ％ 함유하는 것이다.
유리질 절연층의 두께는 전형적으로는 5 ∼ 30 ㎛ 이다. 5 ㎛ 미만이면, 피복성이 불충분해질 우려가 있기 때문에 5 ㎛ 이상인 것이 바람직하다. 30 ㎛ 초과에서는 발광 소자의 방열성을 저해시켜 발광 효율이 저하되어 버릴 우려가 있다.
유리질 절연층은, 예를 들어 유리의 분말을 페이스트화하여 스크린 인쇄하고, 소성하여 형성된다. 그러나, 전형적으로는 5 ∼ 30 ㎛ 의 두께인 것을 평탄하게 형성할 수 있는 방법이라면 특별히 한정되는 것은 아니다.
본 발명에 있어서 유리질 절연층 중, 체적％ 표시로 유리를 60 ％ 이상 함유하는 것이 바람직하다. 60 ％ 미만이면, 소성시의 소결이 불충분해지고, 피복성을 저해할 우려가 있다. 소결성을 향상시키기 위해서 70 ％ 이상 함유하는 것이 보다 바람직하다. 또한, 세라믹스 필러를 40 ％ 이하 함유한다. 세라믹스 필러의 함유량은 전형적으로는 1 ％ 이상이다. 세라믹스 필러를 함유함으로써, 유리질 절연층의 표면 기복을 저감시킬 수 있고, 방열성을 높일 수 있다.
상기 세라믹스 필러는 소성 후의 유리질 절연층의 표면 기복을 저감시키기 위해서 미립자인 것이 바람직하고, D50 이 1.0 ㎛ 이하, 더욱 바람직하게는 0.5 ㎛ 이하이다. 또한 0.1 ㎛ 이하이면, 세라믹스 필러를 약간 함유하는 것만으로 매우 평활한 표면을 실현시킬 수 있다. 또한, 광의 산란이 매우 작기 때문에, 반사층으로부터의 광이 산란되지 않고, 직진성을 가지고 방사된다는 특징을 갖게 할 수도 있다. 그 재질은, 반사율을 저해하는 흡수를 초래하지 않는 것이라면 한정되지 않는다.
실시예
이하에, 본 발명의 실시예를 도 4 에 의해 설명한다. 한편 본 발명은 이들 실시예에 한정되는 것은 아니다.
[실시예 1]
먼저, 발광 소자 탑재용 기판의 기판 본체 (1) 를 제작하기 위한 그린 시트를 제작하였다. 그린 시트는, SiO2 가 60.4 ㏖％, B2O3 가 15.6 ㏖％, Al2O3 가 6 ㏖％, CaO 가 15 ㏖％, K2O 가 1 ㏖％, Na2O 가 2 ㏖％ 가 되도록 원료를 배합, 혼합하고, 이 원료 혼합물을 백금 도가니에 넣어 1600 ℃ 에서 60 분간 용융시킨 후, 이 용융 상태의 유리를 흐르게 하여 냉각시켰다. 이 유리를 알루미나제 볼 밀에 의해 40 시간 분쇄하여 기판 본체용 유리 분말을 제조하였다. 또한, 분쇄시의 용매에는 에틸알코올을 사용하였다.
이 기판 본체용 유리 분말이 40 질량％, 알루미나 필러 (쇼와 전공사 제조, 상품명 : AL-45H) 가 60 질량％ 가 되도록 배합하고, 혼합함으로써 유리 세라믹스 조성물을 제조하였다. 이 유리 세라믹스 조성물 50 g 에, 유기 용제 (톨루엔, 자일렌, 2-프로판올, 2-부탄올을 질량비 4 : 2 : 2 : 1 로 혼합한 것) 15 g, 가소제 (프탈산디-2-에틸헥실) 2.5 g, 바인더로서의 폴리비닐부티랄 (덴카사 제조, 상품명 : PVK#3000K) 5 g, 추가로 분산제 (빅케미사 제조, 상품명 : BYK180) 0.5 g 을 배합하고, 혼합하여 슬러리를 조제하였다.
이 슬러리를 PET 필름 상에 독터 블레이드법에 의해 도포하고 건조시켜, 소성 후의 두께가 0.15 ㎜ 가 되는 그린 시트를 제조하였다.
다음으로, 반사층 (2) 은, 은 페이스트를 기판 본체 (1) 상에 도포하고, 소성함으로써 형성한다. 이 은 페이스트는, 은 분말 (다이켄 화학 공업사 제조, 상품명 : S400-2), 비히클로서의 에틸셀룰로오스를 질량비 90 : 10 의 비율로 배합하고, 고형분이 87 질량％ 가 되도록 용제로서의 α 테레피네올에 분산시킨 후, 자기유발(磁器乳鉢) 중에서 1 시간 혼련을 실시하고, 추가로 3 개 롤로 3 회 분산을 실시하여 제조하였다.
다음으로, 유리질 절연층 (3) 은, 유리 분말과 세라믹스 필러 분말을 혼합한 것을 유리 페이스트로 하여 반사층 (2) 상에 도포하고, 소성함으로써 형성한다. 이 때, 기판 본체 (1) 의 발광 소자 탑재면측에 형성한 소자 접속 단자를 완전하게 피복하지 않도록 유리 페이스트를 패턴 인쇄하였다. 이 유리 페이스트의 조정에 사용한 유리 분말은 이하와 같이 하여 제조하였다. 먼저, 표 1 에 기재된 유리 조성의 ㏖％ 가 되도록 원료를 배합, 혼합하고, 이 원료 혼합물을 백금 도가니에 넣어 1600 ℃ 에서 60 분간 용융시킨 후, 이 용융 상태의 유리를 흐르게 하여 냉각시켰다. 이 유리를 알루미나제 볼 밀에 의해 8 ∼ 60 시간 분쇄하여 유리막용 유리 분말로 하였다. 이 유리 분말과 표 1 에 기재된 비율로 세라믹스 필러를 혼합한 것을 60 질량％, 수지 성분 (에틸셀룰로오스와 α 테레피네올을 질량비로 85 : 15 의 비율로 함유하는 것) 이 40 질량％ 가 되도록 배합한 것을, 자기유발 중에서 1 시간 혼련하고, 추가로 3 개 롤로 3 회 분산을 실시함으로써 유리 페이스트를 조제하였다. 표 1 중의 예 1 과 예 5 는 비교예이고 예 2 ∼ 4 및 6 ∼ 7 은 실시예이다.
그리고, 상기에서 얻어진 그린 시트의 표면에 은 페이스트와 유리 페이스트를 스크린 인쇄법에 의해 도포하여 반사면용 그린 시트를 형성하였다. 그리고, 양 페이스트를 도포하지 않은 그린 시트를 반사면용 그린 시트의 유리 페이스트가 상측, 요컨대 최외층이 되도록 중첩시켰다. 그리고, 반사면용 그린 시트의 유리 페이스트측에 측벽이 되는 발광 소자 탑재면용 구멍이 형성된 그린 시트를 추가로 중첩시켜 열압착함으로써 일체화하여 미소성 발광 소자 탑재용 기판으로 하였다. 그 후, 550 ℃ 에서 5 시간 유지시켜 탈지를 실시하고, 다시 870 ℃ 에서 30 분간 유지시켜 소성을 실시하여 발광 소자 탑재용 기판을 제조하였다.
유리질 절연층 (3) 표면은, 촉침식 표면 거칠기·윤곽 형상 측정 장치 (토쿄 정밀 제조 사후콤) 로 표면 형상을 측정하였다. 표 1 에 기재한 예 1 및 예 3 의 최대 기복을 측정한 것을 도 5 에 나타낸다. (a) 가 예 1 의 측정 결과를 나타내는 도면이고, (b) 가 예 3 의 측정 결과를 나타내는 도면이다. 이 최대 기복은, 도 4 의 평면도로 나타낸 우측의 소자 접속 단자의 발광 소자측 단부로부터 발광 소자를 향하여 측정된 것이며, 측정 거리는 최대 높이로부터 300 ㎛ 까지의 길이이다.
상기에서 제작한 시험용 발광 소자 탑재용 기판에 2 개의 2 와이어 타입의 발광 다이오드 소자를, 절연성 보호층의 탑재면 상의 1 쌍의 소자 접속 단자 사이에 탑재하여 발광 장치를 제작하였다. 구체적으로는, 발광 다이오드 소자 (쇼와 전공사 제조, 상품명 : GQ2CR460Z) 를 다이 본드재 (신에츠 화학 공업사 제조, 상품명 : KER-3000-M2) 에 의해 상기의 위치에 고정시키고, 2 개의 발광 소자가 갖는 1 쌍의 전극 중 외측의 일방과, 각 발광 소자의 외측에 위치하는 소자 접속 단자를 각각 본딩 와이어를 개재하여 전기적으로 접속하였다. 또한, 2 개의 발광 소자가 갖는 1 쌍의 전극 중 내측의 일방끼리를 본딩 와이어를 개재하여 전기적으로 접속하였다.
또한 봉지제 (신에츠 화학 공업사 제조, 상품명 : SCR-1016A) 를 사용하여 도면에 나타내는 봉지층을 구성하도록 봉지하였다. 봉지제로는 형광체 (카세이 옵토닉스사 제조, 상품명 P46-Y3) 를 봉지제에 대하여 20 질량％ 함유한 것을 사용하였다.
<평가>
표 1 에 나타낸 예 1 ∼ 7 에서 얻어진 발광 장치에 대하여 이하의 방법으로 열 저항을 측정하였다.
[열 저항]
발광 장치에 있어서의 발광 소자 탑재용 기판의 열 저항을 열 저항 측정기 (미네 광음 전기사 제조, 상품명 : TH-2167) 를 사용하여 측정하였다. 또한, 인가 전류는 35 mA 로 하고, 전압 강하가 포화되는 시간까지 통전하고, 강하된 전압과 발광 소자의 온도-전압 강하 특성으로부터 도출되는 온도 계수에 의해 포화 온도를 산출하고, 열 저항을 구하였다.
결과를 표 1 에 나타낸다. 또한, 결과는 세라믹스 필러가 함유되지 않은 유리층을 형성한 종래의 발광 장치에 있어서의 열 저항을 100 ％ 로 하였을 때의 백분율로 나타내었다. 수치가 작은 경우 열 방산성이 양호하고, 수치가 큰 경우 열 방산성이 나쁜 것을 의미한다.
제조한 발광 장치에 소정의 전류를 급전하고, 정상으로 된 시점에서의 발광 소자부의 온도를 측정함으로써 열 방산성을 평가하였다. 그 결과를 표 1 에 기재한다. 최대 기복이 5 ㎛ 이하의 평탄성인 것은, 열 저항이 약 80 ％ 이하로, 열 방산성이 높다는 것을 확인하였다.
또한, 얻어지는 발광 장치의 전체 광속에 대해서는, 장기간 사용해도 은 발색에 의한 저하는 보이지 않는다.
Figure pat00001
휴대 전화나 대형 액정 TV 등의 백라이트에 이용할 수 있다.
1 : LTCC 기판
2 : 도체층 (반사층)
3 : 오버코트층
4 : 비아 도체
5 : 봉지 수지 (형광체층)
6 : 발광 소자
7 : 본딩 와이어
8 : 금 도금층

Claims (6)

  1. 발광 소자가 탑재되는 탑재면을 갖는 기판 본체와, 이 기판 본체의 탑재면의 일부에 형성되는 은을 함유하는 반사층과, 이 반사층 상에 형성된 유리와 세라믹스 필러로 구성되는 유리질 절연층을 갖고, 이 유리질 절연층의 단부로부터 측정한 최대 기복이 5 ㎛ 이하인 것을 특징으로 하는 발광 소자 탑재용 기판.
  2. 제 1 항에 있어서,
    상기 최대 기복이, 상기 유리질 절연층의 단부로부터 300 ㎛ 까지의 거리에서의 것임을 특징으로 하는 발광 소자 탑재용 기판.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 유리질 절연층이, 평균 입경 2.5 ㎛ 이하의 세라믹스 필러를 40 체적％ 이하 함유하는 발광 소자 탑재용 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 기판 본체 상에 상기 발광 소자용 단자부가 형성되고, 이 단자부를 제외한 영역에 상기 유리질 절연층이 형성되어 있는 발광 소자 탑재용 기판.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 탑재면이 상기 기판 본체에 형성된 오목부인 발광 소자 탑재용 기판.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 기재된 발광 소자 탑재용 기판의 상기 유리질 절연층 상에 발광 소자가 탑재되고, 상기 발광 소자를 덮도록 형성되는 형광체층을 갖는 발광 장치.
KR1020110026989A 2010-04-02 2011-03-25 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치 KR20110111243A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-086084 2010-04-02
JP2010086084 2010-04-02

Publications (1)

Publication Number Publication Date
KR20110111243A true KR20110111243A (ko) 2011-10-10

Family

ID=44263055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110026989A KR20110111243A (ko) 2010-04-02 2011-03-25 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치

Country Status (6)

Country Link
US (1) US20110241049A1 (ko)
EP (1) EP2381496A1 (ko)
JP (1) JP2011228672A (ko)
KR (1) KR20110111243A (ko)
CN (1) CN102214775A (ko)
TW (1) TW201143168A (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013082445A1 (en) * 2011-12-01 2013-06-06 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
US10490712B2 (en) 2011-07-21 2019-11-26 Cree, Inc. Light emitter device packages, components, and methods for improved chemical resistance and related methods
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128354A1 (ja) * 2008-04-18 2009-10-22 旭硝子株式会社 発光ダイオードパッケージ
JP5742844B2 (ja) 2010-07-07 2015-07-01 旭硝子株式会社 発光素子用反射枠体、発光素子用基板、および発光装置
JP2013254820A (ja) * 2012-06-06 2013-12-19 Stanley Electric Co Ltd 発光素子搭載用基板および発光装置
JP6007733B2 (ja) * 2012-11-07 2016-10-12 旭硝子株式会社 ガラスペースト、およびガラス被覆基板の製造方法
TWI550920B (zh) * 2012-12-13 2016-09-21 鴻海精密工業股份有限公司 發光二極體
CN103145336B (zh) * 2013-04-23 2015-08-12 蚌埠玻璃工业设计研究院 一种硼硅酸盐玻璃及球形氧化铝低温共烧陶瓷生瓷带及其制备方法
JP6171921B2 (ja) 2013-12-24 2017-08-02 日亜化学工業株式会社 配線基板及び発光装置
US10276765B2 (en) * 2013-12-27 2019-04-30 Sharp Kabushiki Kaisha Substrate for light emitting devices, light emitting device, and method for producing substrate for light emitting devices
JP6661890B2 (ja) * 2014-05-21 2020-03-11 日亜化学工業株式会社 発光装置
JP2017126714A (ja) * 2016-01-15 2017-07-20 東芝ライテック株式会社 発光装置
KR102473668B1 (ko) 2016-03-02 2022-12-01 삼성전자주식회사 발광 소자 실장 기판 및 이를 이용한 발광 패키지
CN108870119A (zh) * 2017-05-12 2018-11-23 深圳市光峰光电技术有限公司 波长转换装置及其制备方法、激光荧光转换型光源
CN113004028B (zh) * 2021-03-02 2023-03-14 华中科技大学温州先进制造技术研究院 一种硅基低介微波介质陶瓷及其制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445743A (en) * 1987-08-13 1989-02-20 Asahi Glass Co Ltd Glass ceramic composition
JP2800176B2 (ja) * 1987-08-18 1998-09-21 旭硝子株式会社 ガラスセラミックス組成物
JPH01252548A (ja) * 1987-12-28 1989-10-09 Asahi Glass Co Ltd ガラスセラミックス組成物
JPH01179741A (ja) * 1988-01-12 1989-07-17 Asahi Glass Co Ltd ガラスセラミックス組成物
JP4114437B2 (ja) * 2002-08-27 2008-07-09 松下電工株式会社 Ｌｅｄチップ取付部材の製造方法及びそのｌｅｄチップ取付部材を用いたｌｅｄ実装基板
JP2007067116A (ja) 2005-08-30 2007-03-15 Toshiba Lighting & Technology Corp 発光装置
JP4948841B2 (ja) * 2006-01-30 2012-06-06 京セラ株式会社 発光装置および照明装置
JP4984609B2 (ja) * 2006-04-05 2012-07-25 日亜化学工業株式会社 半導体素子搭載用の支持体及び半導体装置
KR20090124906A (ko) * 2007-03-12 2009-12-03 니치아 카가쿠 고교 가부시키가이샤 고출력 발광 장치 및 그것에 이용하는 패키지
JP2009231440A (ja) * 2008-03-21 2009-10-08 Nippon Carbide Ind Co Inc 発光素子搭載用配線基板及び発光装置
JP5345363B2 (ja) * 2008-06-24 2013-11-20 シャープ株式会社 発光装置
JP5071555B2 (ja) * 2008-08-21 2012-11-14 旭硝子株式会社 発光装置
JP4983764B2 (ja) 2008-09-29 2012-07-25 ブラザー工業株式会社 印刷プログラム、及び、印刷システム
JP5640632B2 (ja) * 2010-03-12 2014-12-17 旭硝子株式会社 発光装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10211380B2 (en) 2011-07-21 2019-02-19 Cree, Inc. Light emitting devices and components having improved chemical resistance and related methods
US10490712B2 (en) 2011-07-21 2019-11-26 Cree, Inc. Light emitter device packages, components, and methods for improved chemical resistance and related methods
US10686107B2 (en) 2011-07-21 2020-06-16 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US11563156B2 (en) 2011-07-21 2023-01-24 Creeled, Inc. Light emitting devices and components having improved chemical resistance and related methods
WO2013082445A1 (en) * 2011-12-01 2013-06-06 Cree, Inc. Light emitter devices and components with improved chemical resistance and related methods
US9496466B2 (en) 2011-12-06 2016-11-15 Cree, Inc. Light emitter devices and methods, utilizing light emitting diodes (LEDs), for improved light extraction
US10008637B2 (en) 2011-12-06 2018-06-26 Cree, Inc. Light emitter devices and methods with reduced dimensions and improved light output
US9240530B2 (en) 2012-02-13 2016-01-19 Cree, Inc. Light emitter devices having improved chemical and physical resistance and related methods
US9343441B2 (en) 2012-02-13 2016-05-17 Cree, Inc. Light emitter devices having improved light output and related methods

Also Published As

Publication number Publication date
JP2011228672A (ja) 2011-11-10
EP2381496A1 (en) 2011-10-26
CN102214775A (zh) 2011-10-12
TW201143168A (en) 2011-12-01
US20110241049A1 (en) 2011-10-06

Similar Documents

Publication Publication Date Title
KR20110111243A (ko) 발광 소자 탑재 기판 및 이 기판을 사용한 발광 장치
KR101235489B1 (ko) 발광 장치
JP5206770B2 (ja) 発光素子搭載用基板および発光装置
JP5429038B2 (ja) 発光素子搭載用基板および発光装置
WO2010150830A1 (ja) 発光装置
US9054287B2 (en) Substrate for mounting light-emitting element, production process thereof and light-emitting device
US20120313122A1 (en) Substrate for mounting light-emitting elements, and light-emitting device
JP5720454B2 (ja) 発光素子搭載用基板とその製造方法および発光装置
JPWO2012014853A1 (ja) 発光素子用基板、発光装置及び発光素子用基板の製造方法
JP5381800B2 (ja) 発光素子搭載用基板およびこの基板を用いた発光装置
JP5381799B2 (ja) 発光素子搭載用基板およびこの基板を用いた発光装置
JP2012044037A (ja) 発光素子用基板および多数個取り基板
JP2011176106A (ja) 発光素子搭載用基板およびこれを用いた発光装置
JP2011176083A (ja) 発光装置
JP2011192980A (ja) 発光素子搭載用基板および発光装置
JP2014017375A (ja) 発光素子用基板および発光装置
JP2013239546A (ja) 発光素子搭載用基板および発光装置
JP2011176107A (ja) 発光素子搭載用基板およびこれを用いた発光装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid