JP2013229510A - 圧電素子およびその製造方法 - Google Patents

圧電素子およびその製造方法 Download PDF

Info

Publication number
JP2013229510A
JP2013229510A JP2012101546A JP2012101546A JP2013229510A JP 2013229510 A JP2013229510 A JP 2013229510A JP 2012101546 A JP2012101546 A JP 2012101546A JP 2012101546 A JP2012101546 A JP 2012101546A JP 2013229510 A JP2013229510 A JP 2013229510A
Authority
JP
Japan
Prior art keywords
seed layer
region
piezoelectric
piezoelectric element
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012101546A
Other languages
English (en)
Other versions
JP5853846B2 (ja
Inventor
Kazuki Shibuya
和樹 渋谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2012101546A priority Critical patent/JP5853846B2/ja
Publication of JP2013229510A publication Critical patent/JP2013229510A/ja
Application granted granted Critical
Publication of JP5853846B2 publication Critical patent/JP5853846B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

【課題】電極とシード層との界面で発生する応力を低減してシード層の密着性を向上させるとともに、圧電特性を向上させる。
【解決手段】基板1上に、電極(Pt層3b)と、圧電薄膜5の結晶配向性を制御するためのシード層4と、圧電薄膜5とをこの順で形成して圧電素子10が形成される。シード層4は、結晶化している第1の領域4aと、アモルファスからなる第2の領域4bとの両方を含んでいる。
【選択図】図2

Description

本発明は、基板上に、電極、シード層および圧電薄膜をこの順で形成した圧電素子と、その圧電素子の製造方法とに関するものである。
従来から、アクチュエータやセンサなどに応用するための電気機械変換素子として、Pb(Zr,Ti)O3(チタン酸ジルコン酸鉛;PZT)をはじめとする圧電体が用いられている。
従来では、圧電体としてバルク材料が使われているが、近年では、小型化、高密度化、低コスト化のニーズにより、薄膜の圧電体が研究されてきている。圧電体を薄膜化することにより、成膜、フォトリソグラフィーなど半導体プロセス技術を用いた高精度な加工が可能となり、小型化、高密度化を実現することができる。また、大面積のウェハに圧電体を一括加工できるため、コストを低減することもできる。特に、インクジェットヘッドのアクチュエータとして圧電体を用いる場合には、印刷画像の高精細化のためにノズルを高密度に搭載する必要があるため、圧電素子の小型化は重要である。
PZTなどの圧電体は、一般的にABO3型の酸化物であり、その結晶がペロブスカイト型構造を採るときに良好な圧電効果を発現することが知られている。図9は、PZTの結晶構造を模式的に示している。ペロブスカイト型構造とは、例えばPb(Zrx,Ti1-x)O3の正方晶では、正方晶の各頂点にPb原子が位置し、体心にTi原子またはZr原子が位置し、各面心にO原子が位置する構造である。
また、電界方向に対する圧電体の結晶配向の方向によっても、特性は大きく異なる。図10は、圧電体の結晶配向の違いによる圧電効果の違いを模式的に示している。圧電体が(100)配向の場合、つまり、圧電体の分極方向Pを(100)方向として、この方向が基板に垂直な方向となる場合、基板に垂直な方向に電界を印加すると、圧電体の分極方向Pと電界の印加方向Eとが揃っているため、電界の大きさが圧電体の変形の力に完全に変換され、基板に垂直な方向に圧電体が効率よく変形する。一方、圧電体が(111)配向の場合、圧電体の分極方向Pである(100)方向が電界の印加方向Eと交差するため、電界の大きさが圧電体の変形の力に完全に変換されず、基板に垂直な方向における圧電体の変形量が少なくなる。
このように、圧電体の(111)配向よりも(100)配向のほうが、圧電特性は高くなるが、疲労特性や加工のしやすさなどから、例えば(111)配向等、他の結晶配向のほうが好ましい場合もある。いずれにせよ、安定した特性を求めるためには、圧電体の結晶配向を制御することは重要である。
圧電体(圧電薄膜)は、CVD(Chemical Vapor Deposition )法などの化学的成膜法、スパッタ法やイオンプレーティング法等の物理的成膜法、ゾルゲル法等の液層での成長法が知られている。これらの成膜方法では、Si等の基板上に、密着層、下部電極、圧電体、上部電極等を順番に成膜していく必要がある。そのため、各膜の特性は、その下地となる層の影響を受けることになる。
スパッタ法でPZTを成膜する場合、アルゴン(Ar)のガス圧等の条件にもよるが、基板温度が400℃程度以下では、パイロクロア層という圧電性を持たない結晶構造になることが多い。また、ゾルゲル法などでは、下地の上に原料液を塗布した後、700℃程度の高温で焼結させる必要がある。このため、下部電極としては、高温での安定性および高い導電性を持つ白金(Pt)が用いられることが多い。Ptは(111)方向に自己配向しやすい特性を有している。
薄膜のPZTは、上記のようにペロブスカイト型構造で(100)配向となるときに圧電特性が高いが、PZTはその下地のPtの影響を受けるため、(111)配向のPt上には、PZTは(100)配向で形成されにくい。PZTが(111)配向で形成されたり、パイロクロア相が混在すると、PZTの圧電特性が低下してしまう。
そこで、例えば特許文献1では、PZTからなる主絶縁体層をチタン酸塩(例えばPLT;(Pb,La)TiO3)からなる副絶縁体層を介して電極上に設けるようにしている。PLTは、PZTよりも(100)配向になりやすく、ペロブスカイト型構造を持つため、このPLTの層をシード層としてPt上に成膜し、そのシード層上にPZTを成膜することで、PZTの結晶性および配向性を向上させて、圧電特性を向上させることができると考えられる。
特開平6−89986号公報(請求項1、段落〔0101〕、図1等参照)
ところが、(111)配向のPt上にPLTを(100)配向で形成すると、Ptの(111)面における格子定数(0.3923nm)と、PLTの(100)面における格子定数(0.3887)とが異なるため、互いの結晶性が向上するほど、これらの層の界面に応力が集中し、シード層の密着性が低下してシード層が剥離するという問題が顕著になってくる。特に、圧電アクチュエータでは、圧電定数を向上させ、より発生力・駆動変位を向上させることが求められているが、駆動変位が向上するほど、駆動時の応力が内部応力に上乗せされ、シード層の剥離が起こりやすくなる。したがって、圧電素子の特性向上を目指す上では、圧電変位とともに各層間の密着性も確保しなければならない。
これは、電極の結晶面とシード層の結晶面とで原子間隔(格子定数)が異なれば、電極の材料および配向方向、シード層の材料および配向方向に関係なく、常に起こりうる問題である。シード層や圧電薄膜形成時の下地として電極の結晶配向性が重要な場合や、後工程での加工のしやすさ等が必要な場合もあり、それらの条件によって好適な電極の材料やその配向が異なる。シード層についても同様であり、電極の種類や配向方向と、圧電薄膜の材料、結晶性、その他求める特性によって、シード層として様々な材料、結晶構造、配向性のものが求められる。そのため、電極およびシード層の種類等によらず、シード層の密着性向上と圧電特性の向上とを両立させるための手法を開発することは非常に重要である。
本発明は、上記の問題点を解決するためになされたもので、その目的は、電極とシード層との界面で発生する応力を低減してシード層の密着性を向上させるとともに、圧電特性を向上させることができる圧電素子およびその製造方法を提供することにある。
本発明の圧電素子は、基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成した圧電素子であって、前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含んでいることを特徴としている。また、本発明の圧電素子の製造方法は、基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成する圧電素子の製造方法であって、前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むように、成膜条件を設定して前記シード層を形成することを特徴としている。
上記の圧電素子の構成および製造方法によれば、シード層の一部がアモルファス(第2の領域)であることにより、電極とアモルファスとの界面では、格子定数の違いに起因する応力は発生しないので、全体として、電極とシード層との界面で発生する応力を低減することができる。これにより、電極に対するシード層の密着性を向上させることができ、シード層の剥離を低減することができる。
また、シード層は、結晶化した領域(第1の領域)、すなわち、結晶が所望の方向に配向した領域を含むので、その上に成膜される圧電薄膜は、下層の結晶粒を種結晶として結晶化する。したがって、第1の領域の上に圧電薄膜を所望の結晶配向で形成することができる。また、シード層の第2の領域はアモルファスであり、第2の領域上に成膜される圧電薄膜も成膜初期はアモルファスであるが、このアモルファスの領域は、その上に成膜される圧電薄膜の所望の配向方向での結晶化を妨げないため、圧電薄膜の膜厚を増大させるにしたがって、第2の領域上でも、圧電薄膜を所望の結晶配向で形成することができる。このように、シード層が第1の領域および第2の領域を含むことにより、圧電薄膜の大部分を所望の配向方向に制御して、圧電特性を向上させることができる。
上記の圧電素子において、前記シード層全体に対する前記第1の領域の割合が、5%以上90%以下であることが望ましい。また、上記の製造方法において、前記シード層全体に対する前記第1の領域の割合が5%以上90%以下となる成膜条件で、前記シード層を形成することが望ましい。
シード層全体に対する第1の領域の割合が下限を下回ると、第1の領域の割合が少なすぎて、シード層上に形成される圧電薄膜の配向性が低下し、圧電特性を向上させることが困難となる。逆に、シード層全体に対する第1の領域の割合が上限を上回ると、アモルファスからなる第2の領域の割合が少なすぎて、電極に対するシード層の密着性が低下し、シード層の剥離が生じやすくなる。したがって、シード層全体に対する第1の領域の割合が上記範囲内であることにより、シード層の密着性および配向性を両方とも満足させることができる。
上記の圧電素子において、前記シード層全体に対する前記第1の領域の割合が、10%以上80%以下であることが望ましい。また、上記の製造方法において、前記シード層全体に対する前記第1の領域の割合が10%以上80%以下となる成膜条件で、前記シード層を形成することが望ましい。
この場合は、シード層の密着性および配向性を両方とも確実に満足させることができる。
上記の圧電素子および製造方法において、前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることが望ましい。
この場合、シード層の第1の領域上では、圧電薄膜は下層と同じペロブスカイト型構造で結晶化するので、圧電特性を確実に向上させることができる。
上記の圧電素子において、前記電極は、(111)配向の白金であり、前記シード層の前記第1の領域は、(100)配向のチタン酸ランタン酸鉛であってもよい。また、上記の製造方法において、前記電極として、白金を(111)配向で形成し、前記シード層の前記第1の領域として、チタン酸ランタン酸鉛を(100)配向で形成してもよい。
(111)配向の白金(Pt)からなる電極上に、シード層の第1の領域として、チタン酸ランタン酸鉛(PLT)を(100)配向で形成することにより、その上に形成される圧電薄膜を(100)配向で形成して、圧電特性を向上させることができる。
上記の圧電素子において、前記圧電薄膜は、チタン酸ジルコン酸鉛を主成分としてもよい。また、上記の製造方法において、前記シード層上に、チタン酸ジルコン酸鉛を主成分とする前記圧電薄膜を形成してもよい。
この場合、チタン酸ジルコン酸鉛(PZT)を主成分とする圧電薄膜を(100)配向で形成して、圧電特性を向上させることができる。
上記の圧電素子および製造方法において、前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含んでいてもよい。
圧電薄膜がチタン酸ジルコン酸ランタン鉛(PLZT)を含んでいることにより、圧電特性をさらに向上させることができる。
上記の製造方法において、前記シード層をスパッタ法で形成することが望ましい。
スパッタ法では、基板を加熱してシード層を形成するため、電極とシード層との界面に熱応力がかかりやすい。したがって、シード層の一部をアモルファスで形成して、電極とシード層との界面で発生する応力を低減する本発明が非常に有効となる。
上記の製造方法において、前記電極をスパッタ法で形成することが望ましい。
この場合、下部電極とシード層とを連続して同一のスパッタリング装置を用いて形成することができる。
電極上に形成されるシード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むので、電極とシード層との界面で発生する応力を低減してシード層の密着性を向上させるとともに、圧電特性を向上させることができる。
本発明の実施の一形態に係る圧電素子の概略の構成を示す断面図である。 上記圧電素子の主要部を拡大して示す断面図である。 上記圧電素子の製造工程の流れを示すフローチャートである。 上記圧電素子の製造に用いられるスパッタリング装置の概略の構成を示す断面図である。 上記圧電素子のシード層に対するXRDの2θ/θ測定の結果を示すグラフである。 上記圧電素子の圧電薄膜に対するXRDの2θ/θ測定の結果を示すグラフである。 上記圧電素子をダイヤフラムに応用したときの構成を示す平面図である。 図7のA−A’線矢視断面図である。 PZTの結晶構造を模式的に示す説明図である。 圧電体の結晶配向の違いによる圧電効果の違いを模式的に示す説明図である。
本発明の実施の一形態について、図面に基づいて説明すれば、以下の通りである。
〔1.圧電素子の構成〕
図1は、本実施形態に係る圧電素子10の概略の構成を示す断面図である。本実施形態の圧電素子10は、基板1上に、熱酸化膜2、下部電極3、シード層4、圧電薄膜5および上部電極6をこの順で積層して構成されている。
基板1は、厚さが例えば300〜500μm程度の単結晶Si(シリコン)単体からなる半導体基板またはSOI(Silicon on Insulator)基板で構成されている。熱酸化膜2は、例えば厚さが0.1μm程度のSiO2(酸化シリコン)からなり、基板1の保護および絶縁の目的で形成されている。
下部電極3は、Ti(チタン)層3aとPt(白金)層3bとを積層して構成されている。Ti層3aは、熱酸化膜2とPt層3bとの密着性を向上させるために形成されている。Ti層3aの厚さは例えば0.02μm程度であり、Pt層3bの厚さは例えば0.1μm程度である。
シード層4は、その上に成膜される圧電薄膜5の結晶配向性を制御するための層であるが、その詳細については後述する。シード層4の厚さは、例えば45nmである。
圧電薄膜5は、ペロブスカイト型構造のPZT(チタン酸ジルコン酸鉛)を主成分として構成されている。なお、PZTが主成分であるとは、圧電薄膜5中でPZTの占める割合が80%以上であることを意味する。例えば、圧電薄膜5は、PZTのほかに、PZTの一部をランタン(La)で置換したチタン酸ジルコン酸ランタン鉛(PLZT)を含んでいてもよい。圧電薄膜5の厚みは、用途によって異なるが、メモリやセンサの用途では例えば1μm以下であり、アクチュエータでは例えば3〜5μmである。
上部電極6は、Ti層6aとPt層6bとを積層して構成されている。Ti層6aは、圧電薄膜5とPt層6bとの密着性を向上させるために形成されている。Ti層6aの厚さは例えば0.02μm程度であり、Pt層6bの厚さは例えば0.2μm程度である。
図2は、本実施形態の圧電素子10の主要部を拡大して示す断面図である。上記したシード層4は、単結晶または多結晶の状態となって結晶化している第1の領域4aと、アモルファス(非晶質)からなる第2の領域4bとの両方を含んでいる。第1の領域4aは、ペロブスカイト型構造を有する圧電体であるPLT(チタン酸ランタン酸鉛)で構成されており、基板1に対して垂直な方向が(100)方向となるように結晶が配向している。第2の領域4bは、Pt層3b上に形成されており、第1の領域4aは、第2の領域4bとPt層3bとの界面よりも圧電薄膜5側に位置している。すなわち、第2の領域4bとPt層3bとの界面が、シード層4と下部電極3との界面となっている。第1の領域4aと第2の領域4bとを両方含むシード層4は、PLTの成膜条件(例えば基板温度)を適切に制御することによって形成することができる。
ここで、シード層4の第1の領域4aは、膜厚が増大するにつれて広がり、第2の領域4bは、膜厚が増大するにつれて狭まっている。これは、シード層4において、一旦、(100)配向の結晶が形成されると、その結晶を下地として膜厚方向に(100)配向での結晶化が進むとともに、シード層4の第2の領域4bはアモルファスであり、(100)配向での結晶化を妨げないため、膜厚方向とは垂直な方向にも(100)配向での結晶化が進むからである。
本実施形態のように、シード層4の一部がアモルファスの領域(第2の領域4b)であることにより、Pt層3bと第2の領域4bとの界面では、格子定数の違いに起因する応力は発生しないので、下部電極3とシード層4との界面で発生する応力を低減することができる。これにより、下部電極3に対するシード層4の密着性を向上させて、シード層4の剥離を低減することができる。
また、シード層4は、結晶が(100)方向に配向した第1の領域4aを含むので、第1の領域4a上に成膜される圧電薄膜5は、その下地となる第1の領域4aの結晶粒を種結晶として(100)配向となるように結晶化する。図2では、圧電薄膜5において、(100)配向で結晶化した領域を領域5aとする。一方、第2の領域4b上には、圧電薄膜5の成膜初期は、下地の第2の領域4bの影響を受けてアモルファスからなる領域5bが形成される。このアモルファスの領域5bは、その上に成膜される圧電薄膜5の所望の配向方向での結晶化を妨げないため、圧電薄膜5の膜厚を増大させるにしたがって、第2の領域4b上でも、圧電薄膜5を所望の結晶配向で形成することができる。つまり、圧電薄膜5の膜厚を増大させるにしたがって、(100)配向で結晶化した領域5aを広げることができる。このように、圧電薄膜5の大部分の配向方向を所望の(100)方向に制御できるので、圧電特性を向上させることができる。
また、シード層4の第1の領域4aは、PLTがペロブスカイト型構造で結晶化している領域であるので、シード層4の第1の領域4a上では、圧電薄膜5は下層と同じペロブスカイト型構造で結晶化する。これにより、圧電薄膜5のペロブスカイト結晶性を向上させて、圧電特性を確実に向上させることができる。
また、シード層4の下地となる電極(Pt層3b)は、(111)配向のPtであり、シード層4の第1の領域4aは、(100)配向のPLTであるので、(111)方向に自己配向しやすいPtを下部電極として用いた場合でも、圧電薄膜5をPLTと同じ(100)配向で形成して、圧電特性を向上させることができる。特に、圧電薄膜5は、PZTを主成分としているので、PZTを(100)配向で形成して、圧電特性を向上させることができる。また、圧電薄膜5がPZTのほかにPLZTを含んでいる場合には、圧電特性をさらに向上させることができる。
〔2.圧電素子の製造方法〕
次に、本実施形態の圧電素子10の製造方法の実施例について説明するとともに、比較例についても併せて説明する。図3は、圧電素子10の製造工程の流れを示すフローチャートである。
(実施例1)
まず、基板1として、厚さ400μm程度の単結晶Siウェハを用い、この基板1上に熱酸化膜2を膜厚0.1μm程度で形成する(S1)。熱酸化膜2は、ウェット酸化用熱炉を用い、Siウェハを酸素雰囲気中に1200℃程度の高温にさらすことで形成することができる。
続いて、基板1の熱酸化膜2上に、TiおよびPtを順にスパッタ法で成膜して、Ti層3aおよびPt層3bからなる下部電極3を形成する(S2、S3)。Ti層3aの膜厚は例えば6nmであり、Pt層3bの膜厚は例えば150nmである。また、このときのTiのスパッタ条件は、Ar流量:20sccm、圧力:0.7Pa、基板温度:500℃、ターゲットに印加するRFパワー:80Wである。また、Ptのスパッタ条件は、Ar流量:20sccm、圧力:0.5Pa、基板温度:500℃、ターゲットに印加するRFパワー:100Wである。Pt層3bを構成するPtは、自己配向性を有するため、基板1に対して(111)方向に配向する。
次に、下部電極3(Pt層3b)上にPLTをスパッタ法で成膜し、膜厚45nm程度のシード層4を形成する(S4)。PLTのスパッタ条件は、Ar流量:19.5sccm、O2流量:0.5sccm、圧力:0.5Pa、基板温度:640℃、ターゲットに印加するRFパワー:150Wである。
以上のTi層3a、Pt層3bおよびシード層4の成膜は、チャンバー内にTi、Pt、PLTの3つのターゲットをもつ3元スパッタリング装置を用いて行われることが望ましい。このようにすることで、in-situで(その場で)基板を真空から出すことなく各層を連続して形成することができる。
図4は、上記スパッタリング装置の概略の構成を示す断面図である。スパッタリング装置においては、ターゲット11が載置されたターゲット皿12をマグネット13上に設置し、その上にカバー14を設置する。このマグネット13とその下にある高周波電極15は、絶縁体16によって真空チャンバー17と絶縁されている。また、高周波電極15は、高周波電源18と接続されている。次に、基板1を、基板加熱ヒーター19上に設置する。そして、真空チャンバー17内を排気し、基板加熱ヒーター19によって基板1を所定の温度まで加熱する。加熱後、バルブ20および21を開け、スパッタガスであるArとO2を所定の割合でノズル22より真空チャンバー17内に導入し、真空度を所定値に保つ。ターゲット11に高周波電源18より高周波電力を投入し、プラズマを発生させることにより、基板1上にターゲット11の材料分子を飛ばして所望の膜を成膜することができる。
次に、PLTからなるシード層4上に、PZTをスパッタ法で成膜し、膜厚4μm程度の圧電薄膜5を形成する(S5)。PZTのスパッタ条件は、Ar流量:30sccm、O2流量:0.3sccm、圧力:0.3Pa、基板温度:650℃、ターゲットに印加するRFパワー:500Wである。
続いて、圧電薄膜5上に、TiおよびPtを順にスパッタ法で成膜して、Ti層6aおよびPt層6bからなる上部電極6を形成する(S6、S7)。これにより、圧電素子10が完成する。Ti層6aの膜厚は例えば20nmであり、Pt層6bの膜厚は例えば200nmである。このときのTiのスパッタ条件は、Ar流量:20sccm、圧力:0.7Pa、基板温度:500℃、ターゲットに印加するRFパワー:80Wである。また、Ptのスパッタ条件は、Ar流量:20sccm、圧力:0.5Pa、基板温度:500℃、ターゲットに印加するRFパワー:100Wである。
(実施例2)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を630℃に変更した以外は、実施例1と同様である。
(実施例3)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を620℃に変更した以外は、実施例1と同様である。
(比較例1)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を650℃に変更した以外は、実施例1と同様である。
(比較例2)
シード層4の形成工程(S4)において、PLTの成膜条件(スパッタ条件)として、基板温度を610℃に変更した以外は、実施例1と同様である。
〔3.密着性および配向性の評価について〕
上記した実施例1〜3、比較例1〜2のそれぞれにおいて、圧電薄膜5を成膜する前に、シード層4を構成するPLTに対して、XRD(X‐ray diffraction;X線回折)の2θ/θ測定を行い、PLTの結晶配向性を調べた。図5は、実施例1〜3、比較例1〜2のPLTに対するXRDの2θ/θ測定の結果を示すグラフである。なお、図5では、実施例1〜3、比較例1〜2の各グラフを同時に比較する目的で、これらのグラフを縦方向に縦軸の1目盛りずつずらして同時に図示している。図5の縦軸は、1秒間あたりのX線の計数率(cps;count per second)を示している。なお、1.E+nは、1.0×10nであることを示す。
図5より、実施例1〜3、比較例1〜2のPLTは、(100)単一配向であることがわかる((111)等の他のピークが現れていないため)。ちなみに、PLTの(100)ピーク強度の値を表1に示す。なお、表1には、後述するPLT(100)の被覆率、PLTの密着性評価およびPZTの配向性評価の結果を併せて示す。
Figure 2013229510
次に、実施例1〜3、比較例1〜2のそれぞれにおいて、シード層4を構成するPLTの表面形状を、SEM(Scanning Electron Microscope;走査型電子顕微鏡)を用いて観察した。そして、PLT(100)の被覆率(第1の領域4aの被覆率)を測定した。ここで、PLT(100)の被覆率(%)とは、シード層4の圧電薄膜5側の表面において、表面全体の面積に対する(100)配向のPLTの結晶粒の面積(合算)の割合を指す。ここでは、簡易的に、SEMで得られた画像の全面積に対する結晶粒のある面積の割合を上記被覆率とした。なお、図5のXRDの測定結果より、PLTの強度ピークとしては、(100)配向を示すピークしか確認できなかったことから、結晶粒はPLTの(100)配向の結晶粒であると考えられる。したがって、上記のように、SEM画像の全面積に対する結晶粒のある面積の割合を、PLT(100)の被覆率とした。なお、実施例1〜3、比較例1〜2のシード層4(PLT)は、膜厚45nm程度の薄膜であるので、PLT(100)の被覆率は、シード層4の全体に対する第1の領域4aの割合にほぼ対応する。
続いて、実施例1〜3、比較例1〜2のそれぞれにおいて、Pt層3bに対するPLTの密着性評価を行った。具体的には、JIS(Japanese Industrial Standards ) K5600−5−6に規定のクロスカット法の手順に基づき、1cm四方のPLTに縦方向および横方向に2mm間隔で切れ込みを入れて5×5個のマス目を作り、表面に接着テープを貼り付けて、指先で十分に密着するようにこすり付け、その後、接着テープを剥がしたときのPLTの表面を目視観察した(PLTがどの程度剥がれたかを目視で観察した)。そして、以下の基準に基づき、PLTの密着性を評価した。
1:PLTが剥がれたマス目がほとんどなく、密着性がかなり良好である。
2:PLTが剥がれたマス目が少なく、密着性は良好である。
3:PLTが剥がれたマス目が多く、密着性は不十分である。
次に、実施例1〜3、比較例1〜2のそれぞれにおいて、シード層4上に圧電薄膜5としてのPZTを形成した後、このPZTに対してXRDの2θ/θ測定を行い、PZTの結晶配向性を調べた。図6は、実施例1〜3、比較例1〜2のPZTに対するXRDの2θ/θ測定の結果を示すグラフである。ここでは、PZTに対してXRDの2θ/θ測定を行って得られるピーク強度を用いて、PZTの(100)配向度を演算し、PZTの(100)配向性を評価した。具体的には、PZTの(100)配向度をIとし、PZTの(100)配向を示すピーク強度をI(100)とし、PZTの(110)配向を示すピーク強度をI(110)とし、PZTの(111)配向を示すピーク強度をI(111)としたとき、PZTの(100)配向度Iは、
I(%)={I(100)/(I(100)+I(110)+I(111))}
×100
で求められる。PZTの(100)配向性の評価は、以下の基準に基づいて行った。
○:PZTの(100)配向度Iが、99%以上である。
×:PZTの(100)配向度Iが、99%未満である。
表1において、比較例1のように、PLT(100)の被覆率が100%である場合には、シード層4においてPLTの(100)配向の領域(第1の領域4a)が多いと考えられ、この結果、PZT(100)配向性が良好となっている。しかし、PLTの密着性は不十分となっている。これは、シード層4において、アモルファスの第2の領域4bが相対的に少なくなって、Pt層3bとシード層4との界面での応力を低減することができなかったためと考えられる。
また、比較例2のように、PLT(100)の被覆率が0%である場合には、シード層4においてPLTの(100)配向の領域(第1の領域4a)が少なく、アモルファスの領域(第2の領域4b)が多いので、Pt層3bとシード層4との界面での応力を低減して良好な密着性を確保できるものの、第1の領域4aが少ないために、PZT(100)配向性を確保できていない。ちなみに、比較例2では、PZT(100)配向度Iは96%であった。
これに対して、実施例1〜3では、PLT(100)の被覆率が10%以上80%以下であり、この範囲では、PLTの密着性とPZT(100)配向性との両方において良好な結果が得られていることがわかる。なお、表1より、PLT(100)の被覆率が0%(比較例2)と10%(実施例3)との間では、PZT(100)配向度Iが99%に近づくと考えられるので、PLT(100)の被覆率がそれらの間の5%であっても、PZT(100)配向性を良好にできることが推測される。また、PLT(100)の被覆率が80%(実施例1)と100%(比較例1)との間で、PLTの密着性が不十分から良好になる境界があると考えられるので、PLT(100)の被覆率がそれらの間の90%であれば、PLTの密着性を良好にできることが推測される。
以上より、PLT(100)の被覆率が5%以上90%以下であれば、つまり、シード層4の全体に対する第1の領域4aの割合が5%以上90%以下であれば、PLTの密着性とPZTの(100)配向性とを両方とも満足させることができ、10%以上80%以下であれば、その効果を確実に得ることができると言える。
〔4.電極、シード層、圧電薄膜の材料について〕
下部電極3を構成する電極材料は、上述したPtに限定されるわけではなく、その他にも、例えばAu(金)、Ir(イリジウム)、IrO2(酸化イリジウム)、RuO2(酸化ルテニウム)、LaNiO3(ニッケル酸ランタン)、SrRuO3(ルテニウム酸ストロンチウム)等の金属または金属酸化物、およびこれらの組み合わせが考えられる。
シード層4を構成する材料は、上述したPLTに限定されるわけではなく、その他にも、例えばLaNiO3、SrRuO3、MgO(酸化マグネシウム)、PbTiO3(チタン酸鉛)、Pb(La,Ti)O3等の酸化物が考えられる。
圧電薄膜5を構成する材料は、上述したPZTに限定されるわけではなく、その他にも、例えばPZTにLaや、Nb(ニオブ)、Sr(ストロンチウム)を添加したもの、BaTiO3(チタン酸バリウム)、LiTaO3(タンタル酸リチウム)、Pb(Mg,Nb)O3、Pb(Ni,Nb)O3、PbTiO3等の酸化物やこれらの組み合わせが考えられる。
〔5.圧電素子の応用例〕
図7は、本実施形態で作製した圧電素子10をダイヤフラム(振動板)に応用したときの構成を示す平面図であり、図8は、図7のA−A’線矢視断面図である。圧電薄膜5は、基板1の必要な領域に、2次元の千鳥状に配置されている。基板1において圧電薄膜5の形成領域に対応する領域は、厚さ方向の一部が断面円形で除去された凹部1aとなっており、基板1における凹部1aの上部(凹部1aの底部側)には、薄い板状の領域1bが残っている。下部電極3および上部電極6は、図示しない配線により、外部の制御回路と接続されている。
制御回路から、所定の圧電薄膜5を挟む下部電極3および上部電極6に電気信号を印加することにより、所定の圧電薄膜5のみを駆動することができる。つまり、圧電薄膜5の上下の電極に所定の電界を加えると、圧電薄膜5が左右方向に伸縮し、バイメタルの効果によって圧電薄膜5および基板1の領域1bが上下に湾曲する。したがって、基板1の凹部1aに気体や液体を充填すると、圧電素子10をポンプとして用いることができ、例えばインクジェットヘッドに好適となる。
また、所定の圧電薄膜5の電荷量を下部電極3および上部電極6を介して検出することにより、圧電薄膜5の変形量を検出することもできる。つまり、音波や超音波により、圧電薄膜5が振動すると、上記と反対の効果によって上下の電極間に電界が発生するため、このときの電界の大きさや検出信号の周波数を検出することにより、圧電素子10をセンサ(超音波センサ)として用いることもできる。さらに、圧電薄膜5が焦電効果を発揮するものであれば、圧電素子10を焦電センサ(赤外線センサ)として利用することもできる。
その他、圧電薄膜5の圧電効果を利用することで、圧電素子10を周波数フィルタ(表面弾性波フィルタ)として利用することもでき、圧電薄膜5を強誘電体で構成すれば、圧電素子10を不揮発性メモリとして利用することもできる。
本実施形態では、シード層4をスパッタ法で成膜しているが、シード層4の成膜方法としては、上述したスパッタ法だけでなく、物理気相成長法である蒸着法、化学気相成長法であるCVD法、液相法であるゾルゲル法など、他の手法を用いることも可能である。ただし、スパッタ法では、上述したように基板1を加熱してシード層4を形成するため、Pt層3bとシード層4との界面に熱応力がかかりやすい。したがって、シード層4の一部をアモルファスで形成して、Pt層3bとシード層4との界面で発生する応力を低減し、シード層4の剥離を低減できる本発明は、シード層4をスパッタ法で成膜する場合に非常に有効となる。なお、圧電薄膜5の成膜についても、スパッタ法以外に、蒸着法、CVD法、ゾルゲル法などの手法を用いることも可能である。
また、シード層4をスパッタ法で形成する場合、上述したように、その下地となる下部電極3もスパッタ法で形成することが、単一のスパッタリング装置を用いて連続して形成できる点で望ましい。
なお、本実施形態では、シード層4の成膜条件として、成膜温度(基板温度)を適切に制御することにより、結晶化した第1の領域4aと、アモルファスの第2の領域4bとを両方含むシード層4を形成するようにしているが、成膜温度以外の成膜条件(例えば、ガス流量、スパッタ圧、ターゲットに印加するRFパワー)を適切に制御して、第1の領域4aと第2の領域4bとを含むシード層4を形成するようにしてもよい。
本発明は、例えばインクジェットヘッド、超音波センサ、赤外線センサ、周波数フィルタ、不揮発性メモリなどの種々のデバイスに利用可能である。
1 基板
3b Pt層(電極)
4 シード層
4a 第1の領域
4b 第2の領域
5 圧電薄膜
10 圧電素子

Claims (16)

  1. 基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成した圧電素子であって、
    前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含んでいることを特徴とする圧電素子。
  2. 前記シード層全体に対する前記第1の領域の割合が、5%以上90%以下であることを特徴とする請求項1に記載の圧電素子。
  3. 前記シード層全体に対する前記第1の領域の割合が、10%以上80%以下であることを特徴とする請求項1または2に記載の圧電素子。
  4. 前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることを特徴とする請求項1から3のいずれかに記載の圧電素子。
  5. 前記電極は、(111)配向の白金であり、
    前記シード層の前記第1の領域は、(100)配向のチタン酸ランタン酸鉛であることを特徴とする請求項1から4のいずれかに記載の圧電素子。
  6. 前記圧電薄膜は、チタン酸ジルコン酸鉛を主成分とすることを特徴とする請求項5に記載の圧電素子。
  7. 前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含むことを特徴とする請求項6に記載の圧電素子。
  8. 基板上に、電極と、圧電薄膜の結晶配向性を制御するためのシード層と、前記圧電薄膜とをこの順で形成する圧電素子の製造方法であって、
    前記シード層が、結晶化している第1の領域と、アモルファスからなる第2の領域との両方を含むように、成膜条件を設定して前記シード層を形成することを特徴とする圧電素子の製造方法。
  9. 前記シード層全体に対する前記第1の領域の割合が5%以上90%以下となる成膜条件で、前記シード層を形成することを特徴とする請求項8に記載の圧電素子の製造方法。
  10. 前記シード層全体に対する前記第1の領域の割合が10%以上80%以下となる成膜条件で、前記シード層を形成することを特徴とする請求項8または9に記載の圧電素子の製造方法。
  11. 前記シード層の前記第1の領域は、ペロブスカイト型構造で結晶化していることを特徴とする請求項8から10のいずれかに記載の圧電素子の製造方法。
  12. 前記電極として、白金を(111)配向で形成し、
    前記シード層の前記第1の領域として、チタン酸ランタン酸鉛を(100)配向で形成することを特徴とする請求項8から11のいずれかに記載の圧電素子の製造方法。
  13. 前記シード層上に、チタン酸ジルコン酸鉛を主成分とする前記圧電薄膜を形成することを特徴とする請求項12に記載の圧電素子の製造方法。
  14. 前記圧電薄膜は、前記チタン酸ジルコン酸鉛の一部をランタンで置換した、チタン酸ジルコン酸ランタン鉛を含むことを特徴とする請求項13に記載の圧電素子の製造方法。
  15. 前記シード層をスパッタ法で形成することを特徴とする請求項8から14のいずれかに記載の圧電素子の製造方法。
  16. 前記電極をスパッタ法で形成することを特徴とする請求項15に記載の圧電素子の製造方法。
JP2012101546A 2012-04-26 2012-04-26 圧電素子およびその製造方法 Active JP5853846B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012101546A JP5853846B2 (ja) 2012-04-26 2012-04-26 圧電素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012101546A JP5853846B2 (ja) 2012-04-26 2012-04-26 圧電素子およびその製造方法

Publications (2)

Publication Number Publication Date
JP2013229510A true JP2013229510A (ja) 2013-11-07
JP5853846B2 JP5853846B2 (ja) 2016-02-09

Family

ID=49676843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012101546A Active JP5853846B2 (ja) 2012-04-26 2012-04-26 圧電素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP5853846B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174265A1 (ja) * 2014-05-15 2015-11-19 コニカミノルタ株式会社 強誘電体薄膜、圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
JP2016046335A (ja) * 2014-08-21 2016-04-04 株式会社リコー 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
JP2021022639A (ja) * 2019-07-26 2021-02-18 株式会社リコー 圧電素子、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置、及び、圧電素子の製造方法
US11289642B2 (en) 2017-09-06 2022-03-29 Rohm Co., Ltd. Piezoelectric element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046160A (ja) * 2001-04-26 2003-02-14 Matsushita Electric Ind Co Ltd 圧電素子,アクチュエータ及びインクジェットヘッド
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2004235599A (ja) * 2002-05-31 2004-08-19 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置
JP2005203725A (ja) * 2003-12-16 2005-07-28 Matsushita Electric Ind Co Ltd 圧電素子及びその製造方法、並びにその圧電素子を備えたインクジェットヘッド、インクジェット式記録装置及び角速度センサ
JP2005210004A (ja) * 2004-01-26 2005-08-04 Seiko Epson Corp 圧電素子、圧電アクチュエーター、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、薄膜圧電共振器、及び電子機器
JP2006210896A (ja) * 2004-12-27 2006-08-10 Fuji Photo Film Co Ltd 成膜方法、それを用いて製造された構造物及び圧電素子、並びに、液体吐出ヘッドの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003046160A (ja) * 2001-04-26 2003-02-14 Matsushita Electric Ind Co Ltd 圧電素子,アクチュエータ及びインクジェットヘッド
JP2004235599A (ja) * 2002-05-31 2004-08-19 Matsushita Electric Ind Co Ltd 圧電素子、インクジェットヘッド、角速度センサ及びこれらの製造方法、並びにインクジェット式記録装置
JP2004158717A (ja) * 2002-11-07 2004-06-03 Fujitsu Ltd 薄膜積層体、その薄膜積層体を用いた電子装置及びアクチュエータ、並びにアクチュエータの製造方法
JP2005203725A (ja) * 2003-12-16 2005-07-28 Matsushita Electric Ind Co Ltd 圧電素子及びその製造方法、並びにその圧電素子を備えたインクジェットヘッド、インクジェット式記録装置及び角速度センサ
JP2005210004A (ja) * 2004-01-26 2005-08-04 Seiko Epson Corp 圧電素子、圧電アクチュエーター、インクジェット式記録ヘッド、インクジェットプリンター、表面弾性波素子、周波数フィルタ、発振器、電子回路、薄膜圧電共振器、及び電子機器
JP2006210896A (ja) * 2004-12-27 2006-08-10 Fuji Photo Film Co Ltd 成膜方法、それを用いて製造された構造物及び圧電素子、並びに、液体吐出ヘッドの製造方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015174265A1 (ja) * 2014-05-15 2015-11-19 コニカミノルタ株式会社 強誘電体薄膜、圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
JPWO2015174265A1 (ja) * 2014-05-15 2017-04-20 コニカミノルタ株式会社 強誘電体薄膜、圧電薄膜付き基板、圧電アクチュエータ、インクジェットヘッドおよびインクジェットプリンタ
JP2016046335A (ja) * 2014-08-21 2016-04-04 株式会社リコー 電気機械変換部材、液滴吐出装置、画像形成装置及び電気機械変換部材の形成方法
WO2016190110A1 (ja) * 2015-05-25 2016-12-01 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
JPWO2016190110A1 (ja) * 2015-05-25 2018-03-15 コニカミノルタ株式会社 圧電薄膜、圧電アクチュエータ、インクジェットヘッド、インクジェットプリンタおよび圧電アクチュエータの製造方法
US10369787B2 (en) 2015-05-25 2019-08-06 Konica Minolta, Inc. Piezoelectric thin film, piezoelectric actuator, inkjet head, inkjet printer, and method for manufacturing piezoelectric actuator
US11289642B2 (en) 2017-09-06 2022-03-29 Rohm Co., Ltd. Piezoelectric element
US11744155B2 (en) 2017-09-06 2023-08-29 Rohm Co., Ltd. Piezoelectric element
JP2021022639A (ja) * 2019-07-26 2021-02-18 株式会社リコー 圧電素子、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置、及び、圧電素子の製造方法
JP7369355B2 (ja) 2019-07-26 2023-10-26 株式会社リコー 圧電素子、液体吐出ヘッド、液体吐出ユニット、液体を吐出する装置、及び、圧電素子の製造方法

Also Published As

Publication number Publication date
JP5853846B2 (ja) 2016-02-09

Similar Documents

Publication Publication Date Title
JP5836755B2 (ja) 圧電体素子及び液体吐出ヘッド
US9842984B2 (en) Piezoelectric element
JP5836754B2 (ja) 圧電体素子及びその製造方法
JP5056914B2 (ja) 圧電薄膜素子および圧電薄膜デバイス
US7560854B2 (en) Piezoelectric element and its manufacturing method
JP5853846B2 (ja) 圧電素子およびその製造方法
JP5556966B2 (ja) 圧電体素子
JP5472549B1 (ja) 圧電素子、圧電デバイス、インクジェットヘッドおよびインクジェットプリンタ
JP5790759B2 (ja) 強誘電体薄膜およびその製造方法
JP6967008B2 (ja) 圧電薄膜素子
US11081637B2 (en) Laminate structure, piezoelectric element, and method of manufacturing piezoelectric element
US9705070B2 (en) Ferroelectric thin film, method of manufacturing same and method of manufacturing piezoelectric element
WO2012165110A1 (ja) 強誘電体膜およびそれを備えた圧電素子
WO2011086645A1 (ja) 圧電素子の製造方法及びその製造方法により製造された圧電素子
JP2012169400A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JP5861404B2 (ja) 圧電素子およびその製造方法
JP6934746B2 (ja) 圧電膜を有する積層基板、圧電膜を有する素子および圧電膜を有する積層基板の製造方法
JP2012018944A (ja) 強誘電体膜の製造方法とそれを用いた強誘電体素子
JP2013225546A (ja) 圧電素子およびその製造方法
JP5842372B2 (ja) 圧電デバイスおよびその製造方法
WO2023195413A1 (ja) 窒化物、圧電体、圧電素子、強誘電体、及び強誘電素子
US20240065105A1 (en) Process of epitaxial grown pzt film and method of making a pzt device
TW202239026A (zh) 壓電積層體、壓電元件及壓電積層體的製造方法
JP2017045940A (ja) ペロブスカイト型強誘電体多結晶薄膜及びその製造方法、圧電素子並びに電子機器
TW202137590A (zh) 壓電膜、壓電積層體、壓電元件及壓電積層體的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150702

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150728

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150915

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151123

R150 Certificate of patent or registration of utility model

Ref document number: 5853846

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150