JP2013222923A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】配線基板の複数のデバイス領域に形成された複数のバンプランドの表面に半田ボールを接続する際、配線基板のバンプランドが形成された領域の平坦度が低下する不具合を抑制する手段を提供する。
【解決手段】配線基板の複数のデバイス領域に形成された複数のバンプランドの表面に半田ボールを接続する際に用いるボールマウンタは、上面が水平なステージ３１を備えている。このステージは、配線基板に搭載された半導体チップを収容するための複数の凹部３２と、ステージの上面に載置された配線基板を吸着保持するための複数の吸着穴３３を備えており、吸着穴は、凹部が形成されていない領域に配置されている。
【選択図】図１１

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップを搭載した配線基板の下面に半田ボールを接続する半導体装置の製造に適用して有効な技術に関する。

ＢＧＡ(Ball Grid Array)型半導体装置は、配線基板の上面（チップ搭載面）に半導体チップを搭載し、下面（実装面）に複数の半田ボール（ボール状電極、バンプ電極）を接続したパッケージ構造を有している。

ＢＧＡ型半導体装置において、配線基板の下面に半田ボールを接続する装置として、特許文献１や特許文献２に記載されたボールマウンタ（ボールマウント装置）が知られている。

特開２０１０−２７８２５０号公報 特開平８−２０６８２５号公報

ＢＧＡ型半導体装置における配線基板の下面（実装面）に形成された複数の電極（バンプランド）に半田ボールを接続（形成）する方法として、例えば前記特許文献１のように、半田ボールを接続する対象物（例えば配線基板）を、ボールマウンタのステージに形成された貫通孔を介して吸着保持しておき、１つのツールで吸着保持された複数の球状の半田ボールを対象物の複数の電極にそれぞれ配置する、所謂、ボール供給法がある。

本願発明者は、半導体チップの主面（回路形成面）が配線基板の上面（チップ搭載面）と対向するように、配線基板の上面に半導体チップを搭載する、所謂、フリップチップ実装型の半導体装置に対し、上記ボール供給法を用いて半田ボールを供給することを検討した結果、半田ボールが配線基板の所望の電極に配置されないという課題を発見した。

詳細に説明すると、上記フリップチップ実装型の半導体装置の場合、配線基板の上面から半導体チップが突出するような状態、言い換えると、盛り上がった状態となる。そのため、本願発明者は、ボール供給工程において半田ボールを接続する対象物（ここでは、配線基板）を固定しておくために、図３２に示すように、ボール供給工程において使用するボールマウンタのステージ６１の上面に凹部６２を設け、この凹部６２内に半導体チップ６３が収容されるように、配線基板６４をステージ６１上に配置し、凹部６２の底面に到達するように設けた吸着穴（貫通孔）６５を介して配線基板６４を真空吸着することを検討した。

ここで、本願発明者は、さらに、半導体チップ６３の裏面にクラック（欠け）が生じないようにするために、上記凹部６２の深さ（厚さ）を半導体チップ６３の実装高さよりも大きくすることで、半導体チップ６３の裏面が凹部６２の底面に接触しないようにすることを検討した。

この結果、凹部６２の底面に到達する吸着穴６５を介して配線基板６４を吸着すると、図３３に示すように、配線基板６４のデバイス領域（配線基板６４を個片化した後に１つの半導体装置として規定される部分）におけるチップ搭載領域（ここでは、デバイス領域の中央部）が凹部６２の底面に向かって引き寄せられ、配線基板６４の下面（実装面）の平坦度が低下する（ボール供給工程において使用するツールのボール吸着面の平坦度と異なる平坦度となる）ことが判った。

そのため、図３４に示すように、ボール供給ツール６６で吸着保持した複数の半田ボール６７を配線基板６４の実装面に配置する際、半田ボール６７と配線基板６４のバンプランド（電極パッド）６８との間に隙間が生じてしまい、ボール供給ツール６６から供給された半田ボール６７が、所望のバンプランド６８に配置され難くなった。なお、配線基板６４の平坦度は、配線基板６４の剛性（強度）が低下するほど低くなり易い、言い換えると、撓み易いことが判った。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される課題を解決するための手段のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本願の一実施の形態における半導体装置の製造方法は、以下の工程を含む。
（ａ）複数のバンプランドを有するデバイス領域を複数備えた配線基板、および前記配線基板の前記複数のデバイス領域のそれぞれのチップ搭載面に搭載された半導体チップを含む組立体と、上面、前記上面に形成された複数の凹部、および前記複数の凹部が形成されていない領域において前記上面に到達する複数の吸着穴を有するステージと、を準備する工程；
（ｂ）前記配線基板の前記チップ搭載面が前記ステージの前記上面と対向し、かつ前記配線基板の前記複数のデバイス領域のそれぞれの前記チップ搭載面に搭載された前記半導体チップが、前記ステージの前記複数の凹部内にそれぞれ位置するように、前記組立体を前記ステージの前記上面に配置する工程；
（ｃ）前記（ｂ）工程の後、前記ステージの前記複数の吸着穴を介して前記配線基板を吸着する工程；
（ｄ）前記（ｃ）工程の後、複数のボール状電極を吸着したツールのボール保持面が前記配線基板の前記チップ搭載面とは反対側の実装面と対向するように、前記ツールを前記配線基板の前記実装面上に配置し、前記ツールの吸着を解除する工程。

前記一実施の形態によれば、配線基板の複数のデバイス領域に形成された複数のバンプランドの表面にボール状電極を接続する際、配線基板のバンプランドが形成された領域の平坦度が低下する不具合を抑制することができるので、配線基板の複数のデバイス領域に形成された全てのバンプランドの表面に確実にボール状電極を接続することができる。

一実施の形態におけるフリップチップ型ＢＧＡの上面を示す平面図である。 一実施の形態におけるフリップチップ型ＢＧＡの下面を示す平面図である。 図１のＡ−Ａ線断面図である。 ＢＧＡの製造に用いる大型配線基板の上面側平面図である。 ＢＧＡの製造に用いる大型配線基板の下面側平面図である。 図４のＢ−Ｂ線断面図である。 一実施の形態によるＢＧＡの製造方法を示す平面図である。 一実施の形態によるＢＧＡの製造方法を示す断面図である。 図７に続くＢＧＡの製造方法を示す平面図である。 図８に続くＢＧＡの製造方法を示す断面図である。 半田ボールの接続に用いるボールマウンタの主要部を示す平面図である。 図１１のＣ−Ｃ線断面図である。 図１１のＤ−Ｄ線断面図である。 半田ボールの接続方法を示す、図１１のＣ−Ｃ線に相当する箇所の断面図である。 半田ボールの接続方法を示す、図１１のＤ−Ｄ線に相当する箇所の断面図である。 図１４および図１５に続く半田ボールの接続方法を示す断面図である。 図１６に続く半田ボールの接続方法を示す断面図である。 ボールマウンタのステージの上面に固定された大型配線基板を上方から見た平面図である。 図１７に続く半田ボールの接続方法を示す断面図である。 図１９に続く半田ボールの接続方法を示す断面図である。 図２０に続く半田ボールの接続方法を示す断面図である。 図２１に続く半田ボールの接続方法を示す断面図である。 図２２に続く半田ボールの接続方法を示す断面図である。 図２３に続く半田ボールの接続方法を示す断面図である。 半田ボールの接続が完了したＢＧＡ組立体の断面図である。 ボールマウンタのステージに形成される吸着穴のレイアウトの別例を示す平面図である。 他の実施の形態におけるフリップチップ型ＢＧＡの下面を示す平面図である。 他の実施の形態におけるフリップチップ型ＢＧＡの断面図である。 他の実施の形態におけるフリップチップ型ＢＧＡの断面図である。 図２９に示すフリップチップ型ＢＧＡの製造に用いるボールマウンタの主要部の一例を示す断面図である。 他の実施の形態におけるオンパック型ＢＧＡの断面図である。 本発明者が検討した半田ボールの接続方法を示す断面図である。 図３２に続く半田ボールの接続方法を示す断面図である。 図３３に続く半田ボールの接続方法を示す断面図である。

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。さらに、実施の形態を説明する図面においては、構成を分かり易くするために、平面図であってもハッチングを付す場合や、断面図であってもハッチングを省略する場合がある。

（実施の形態）
図１は、本実施の形態のフリップチップ型ＢＧＡの上面を示す平面図、図２は、このフリップチップ型ＢＧＡの下面を示す平面図、図３は、図１のＡ−Ａ線断面図である。

本実施の形態のＢＧＡ１０は、配線基板１１と、この配線基板１１の上面（チップ搭載面）の中央部に搭載された半導体チップ１２とを備えている。

配線基板１１は、例えばガラス繊維にエポキシ樹脂を含浸させた絶縁基材（コア層を含む）と銅（Ｃｕ）からなる複数（ここでは４層）の配線層とを有する、所謂、ガラスエポキシ樹脂基板である。また、配線基板１１の平面形状は、例えば一辺の長さが１２ｍｍの正方形であり、厚さは、例えば１ｍｍである。

配線基板１１の上面には、複数の配線が形成されており、これらの配線のそれぞれの一部は、ボンディングフィンガー（電極パッド）１３を構成している。また、配線基板１１の下面（実装面）には、複数の配線が形成されており、これらの配線のそれぞれの一部は、バンプランド（電極パッド）１４を構成している。配線基板１１の上面に形成された配線と下面に形成された配線は、配線基板１１の内部に形成された図示しない２層の内部配線とビア配線とを介して電気的に接続されている。なお、上面に形成された配線は、内層の配線層を介さずに、ビア配線（上面および下面のうちの一方から他方に向かって形成されたホールの内部に形成された配線）のみを介して下面に形成された配線と電気的に接続されていてもよい。

図３に示すように、配線基板１１の上面は、ボンディングフィンガー１３の表面を除き、配線を保護するための絶縁性樹脂被膜であるソルダーレジスト１５によって被覆されている。同様に、配線基板１１の下面は、バンプランド１４の表面を除き、ソルダーレジスト１５によって被覆されている。ソルダーレジスト１５から露出したボンディングフィンガー１３およびバンプランド１４のそれぞれの表面には、例えば下層（下地となる層）から順にニッケル（Ｎｉ）膜、パラジウム（Ｐｄ）膜、金（Ａｕ）膜を積層した３層構造のメッキ膜（図示せず）が形成されている。なお、図１および図２は、ソルダーレジスト１５およびソルダーレジスト１５によって被覆された領域の配線の図示を省略している。

配線基板１１の上面に搭載された半導体チップ１２は、例えば一辺の長さが４〜５ｍｍの単結晶シリコン基板からなり、その主面にはマイコンなどの集積回路（図示せず）が形成されている。また、半導体チップ１２の主面の周縁部には、この集積回路に電気的に接続された複数のボンディングパッド（電極パッド）１６が形成されており、さらに複数のボンディングパッド１６のそれぞれの表面には、半田ボール（ボール状電極、バンプ電極）１７が接続されている。半田ボール１７は、例えば錫（Ｓｎ）に少量の銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）のいずれかを添加したＳｎ合金からなる。なお、ボンディングパッド１６の表面に接続されるバンプ電極は、前記したような半田ボールに限らず、金（Ａｕ）から成る突起状の電極や、銅（Ｃｕ）から成る柱状（円柱状）の電極を採用してもよい。

半導体チップ１２は、これらの半田ボール１７を配線基板１１の上面のボンディングフィンガー１３に接続する、所謂、フリップチップ方式によって配線基板１１の上面に搭載されている。すなわち、半導体チップ１２は、その主面（回路形成面）が配線基板１１の上面と対向するように配線基板１１の上面に搭載されている。また、半導体チップ１２の主面と配線基板１１の上面（ソルダーレジスト１５）との間には、半導体チップ１２と配線基板１１との接続部（詳細には、半田ボール１７とボンディングフィンガー１３との接合部）を保護するためのアンダーフィル樹脂１８が充填されている。アンダーフィル樹脂１８は、例えば一液性加熱硬化型のエポキシ樹脂からなる。

一方、配線基板１１の下面に形成された複数のバンプランド１４のそれぞれの表面（ソルダーレジスト１５から露出する面）には、半導体チップ１２のボンディングパッド１６に接続された半田ボール１７よりも径が大きく、かつ融点が低い半田ボール（ボール状電極、バンプ電極）１９が接続されている。半田ボール１９は、例えば錫（Ｓｎ）に少量の銀（Ａｇ）、銅（Ｃｕ）、ビスマス（Ｂｉ）、亜鉛（Ｚｎ）のいずれかを添加したＳｎ合金からなり、その直径は、例えば０．３ｍｍである。

配線基板１１の下面に形成された上記複数の半田ボール１９は、ＢＧＡ１０の外部接続端子を構成している。すなわち、ＢＧＡ１０は、複数の半田ボール１９を介してインターポーザ基板あるいはマザーボードに実装される。図２に示すように、複数の半田ボール１９は、配線基板１１の下面の全域に亘ってアレイ状に配置されている。すなわち、複数の半田ボール１９は、所謂、フルグリッドアレイ方式で配線基板１１の下面に配置されている。

次に、本実施の形態によるＢＧＡ１０の製造方法について、図面を参照しながら説明する。

図４は、ＢＧＡ１０の製造に用いる大型配線基板の上面側平面図、図５は、この大型配線基板の下面側平面図、図６は、図４のＢ−Ｂ線断面図である。

大型配線基板２１は、前述したＢＧＡ１０の配線基板１１を複数個組み合わせた構成になっている。図４および図５の二点鎖線で示す複数のデバイス領域（デバイス部分）Ｄのそれぞれは、配線基板１１の１個分に相当する領域であり、その平面形状は、配線基板１１と同じく、例えば一辺の長さが１２ｍｍの正方形である。図４〜図６に示す大型配線基板２１は、８個のデバイス領域Ｄを備えているので、この大型配線基板２１を各デバイス領域Ｄの外縁に沿ってダイシング（個片化）することにより、８個の配線基板１１を取得することができる。

大型配線基板２１の上面（チップ搭載面）側の各デバイス領域Ｄには、複数のボンディングフィンガー１３を含む配線が形成されており、下面側の各デバイス領域Ｄには、複数のバンプランド１４を含む配線が形成されている。また、大型配線基板２１の上面および下面は、電極パッド（ボンディングフィンガー１３、バンプランド１４）の表面を除き、ソルダーレジスト１５で覆われている。

上記大型配線基板２１を使ってＢＧＡ１０を組み立てるには、まず、図７および図８に示すように、複数（ここでは８個）の半導体チップ１２のそれぞれの主面を大型配線基板２１の上面のチップ搭載領域（各デバイス領域Ｄの中央部）と対向するように配置する。そして、各半導体チップ１２のボンディングパッド１６に接続された半田ボール１７を大型配線基板２１のボンディングフィンガー１３上に位置決めした後、大型配線基板２１を加熱して半田ボール１７をリフローさせる。これにより、各半導体チップ１２のボンディングパッド１６と大型配線基板２１のボンディングフィンガー１３とが半田ボール１７を介して電気的に接続される。

次に、図９および図１０に示すように、複数の半導体チップ１２のそれぞれの主面と大型配線基板２１の上面との隙間にペースト状のアンダーフィル樹脂１８を供給した後、大型配線基板２１を加熱してアンダーフィル樹脂１８を硬化させる。

ここまでの工程により、大型配線基板２１の上面の各デバイス領域Ｄに半導体チップ１２が搭載される。以下の工程では、大型配線基板２１とその上面に搭載された複数の半導体チップ１２とを総称してＢＧＡ組立体と称する。

次に、ＢＧＡ組立体の大型配線基板２１に形成されたバンプランド１４の表面に以下の方法で半田ボール１９を接続する。

図１１は、半田ボール１９の接続に用いるボールマウンタの主要部を示す平面図、図１２は、図１１のＣ−Ｃ線断面図、図１３は、図１１のＤ−Ｄ線断面図である。

ボールマウンタの処理部は、図示しない駆動機構によって上下動可能に構成され、かつ上面が水平なステージ３１を備えている。また、このステージ３１の上面には、複数（ここでは８個）の凹部３２が設けられている。これらの凹部３２は、前述したＢＧＡ組立体の大型配線基板２１に搭載された半導体チップ１２を収容するための窪みであり、その平面形状は、例えば直径が８〜９ｍｍの円形である。また、凹部３２の深さは、半導体チップ１２が凹部３２の底面と接触するのを防ぐために、半導体チップ１２の実装高さ（大型配線基板２１の上面から半導体チップ１２の裏面（主面と反対側の面）までの高さ）よりも大きく構成されている。なお、凹部３２の平面形状は、円形に限定されるものではなく、例えば四角形であってもよいが、加工性（例えばドリルを使用）を考慮すると、四角形よりは円形の方が好ましい。

上記ステージ３１には、その下面から上面（その上面から下面）に到達する複数の吸着穴（貫通孔）３３が設けられている。図示は省略するが、これらの吸着穴３３は、ステージ３１の下面に取り付けられた配管を通じてステージ３１の外部の真空ポンプに接続されている。

上記複数の吸着穴３３は、半導体チップ１２を収容するための凹部３２が形成されていない領域に配置されており、図１１および図１２に示す例では、各凹部３２を囲むように配置されている。言い換えると、図１１に示すように、互いに隣り合う複数（ここでは４つ）の吸着穴３３で囲まれる領域に凹部３２が設けられている。これらの吸着穴３３の平面形状は、例えば円形であり、その直径は、凹部３２の直径よりも小さい（例えば４〜５ｍｍ）。なお、吸着穴の平面形状は、円形に限定されるものではなく、例えば四角形であってもよいが、加工性（例えばドリルを使用）を考慮すると、四角形よりは円形の方が好ましい。

図１２および図１３に示すように、上記ステージ３１の上方には、アッパーガイド３４が設けられている。アッパーガイド３４は、ＢＧＡ組立体の大型配線基板２１をステージ３１の上面に固定するための治具である。

上記ボールマウンタを使って大型配線基板２１のバンプランド１４の表面に半田ボール１９を接続するには、まず、ＢＧＡ組立体をボールマウンタのローダ部から処理部に搬送し、上記ステージ３１の上面に載置する。

図１４（図１１のＣ−Ｃ線に相当する箇所の断面図）および図１５（図１１のＤ−Ｄ線に相当する箇所の断面図）に示すように、ＢＧＡ組立体は、大型配線基板２１のチップ搭載面がステージ３１の上面と対向するように、すなわち、大型配線基板２１の実装面（バンプランド１４が形成された面）が上を向くようにステージ３１の上面に載置される。このとき、図１４に示すように、大型配線基板２１に搭載された複数の半導体チップ１２のそれぞれは、ステージ３１の上面に形成された凹部３２に収容され、ステージ３１と非接触状態となる。

次に、図１６に示すように、ステージ３１の外部の真空ポンプを作動させて吸着穴３３の内部を減圧し、大型配線基板２１をステージ３１の上面に真空吸着させる。続いて、図１７に示すように、吸着穴３３の内部の減圧状態を維持しながらステージ３１を上昇させ、大型配線基板２１の上面の周縁部をアッパーガイド３４の下端部に押し付ける。これにより、大型配線基板２１は、ステージ３１とアッパーガイド３４とによって上下方向からクランプされ、ステージ３１の上面に固定される。なお、ここでは、ステージ３１を上昇させたが、アッパーガイド３４を下降させてその下端部を大型配線基板２１の上面の周縁部に押し付けてもよい。

図１８は、ステージ３１の上面に固定された大型配線基板２１を上方から見た平面図である。また、同図には、ステージ３１の上面に形成された複数の凹部３２と、ステージ３１の上面に到達する複数の吸着穴３３とが破線で示されている。

前述したように、ステージ３１の上面に到達する複数の吸着穴３３は、凹部３２が形成されていない領域に配置されている。より具体的には、図１８に示すように、平面視において、ステージ３１の上面に固定された大型配線基板２１の複数のデバイス領域Ｄのうちの互いに隣り合う複数（２個または４個）のデバイス領域Ｄを跨ぐ領域、言い換えると、デバイス領域Ｄの角部と重なる領域に配置されている。そのため、ステージ３１の上面に固定された大型配線基板２１の各デバイス領域Ｄに形成されたバンプランド１４は、平面視において、ステージ３１の吸着穴３３と重なり合うことがない。すなわち、吸着穴３３の真上には、バンプランド１４が存在しない。

従って、ステージ３１の上面に固定された大型配線基板２１のうち、内部が減圧状態にある吸着穴３３の真上に位置する領域が吸着穴３３に引き寄せられ、この領域の平坦度が局所的に低下したとしても、バンプランド１４が形成されている領域の平坦度が低下することはない。

次に、ステージ３１の上方に設置したカメラ（図示せず）を使って、大型配線基板２１の各デバイス領域Ｄに形成されたバンプランド１４の位置を認識した後、図１９に示すように、ステージ３１の上方にフラックス材転写ツール３５を配置する。フラックス材転写ツール３５の下面には、大型配線基板２１の各デバイス領域Ｄに形成されたバンプランド１４の数と同数のピン３６が設けられており、各ピン３６の先端（下端）には、フラックス材３７が付着させてある。

次に、図２０に示すように、カメラで認識したバンプランド１４の位置に合わせてフラックス材転写ツール３５を下降させ、各ピン３６の先端に付着させたフラックス材３７を大型配線基板２１の対応するバンプランド１４の表面に転写する。

このとき、大型配線基板２１のバンプランド１４が形成されている領域は、平坦度が維持されているので、フラックス材転写ツール３５に形成された全てのピン３６の先端は、対応するバンプランド１４の表面に確実に接触する。従って、大型配線基板２１の各デバイス領域Ｄに形成された全てのバンプランド１４の表面に確実にフラックス材３７が転写される。なお、ピン３６の先端は、必ずしもバンプランド１４の表面には接触しなくてもよい。すなわち、本実施の形態によれば、大型配線基板２１のバンプランド１４が形成されている領域は平坦度が維持されているので、ピン３６の先端がバンプランド１４の表面には接触せずにこのバンプランド１４の表面の近傍で停止したとしても、バンプランド１４の表面に確実にフラックス材３７を転写することができる。

次に、フラックス材転写ツール３５をボールマウンタの処理部から退避させた後、図２１に示すように、ステージ３１の上方にボール供給ツール４０を配置する。ボール供給ツール４０の内部は減圧状態になっており、その底面には、大型配線基板２１の各デバイス領域Ｄに形成されたバンプランド１４の数と同数の半田ボール１９が吸着保持されている。

次に、図２２に示すように、前述のカメラで認識したバンプランド１４の位置に合わせてボール供給ツール４０を下降させ、その底面に吸着保持された球状の半田ボール１９を、大型配線基板２１の対応するバンプランド１４の表面に転写されたフラックス材３７に接触（埋没）させる。

このときも、大型配線基板２１のバンプランド１４が形成されている領域は、平坦度が維持されているので、ボール供給ツール４０の底面に吸着保持された全ての半田ボール１９は、対応するバンプランド１４の表面に確実に接触する。すなわち、全ての半田ボール１９は、対応するバンプランド１４の表面に供給されたフラックス材３７に確実に接触する。

次に、ボール供給ツール４０の内部の減圧状態を解除した後、図２３に示すように、ボール供給ツール４０を上昇させる。このとき、バンプランド１４の表面に供給されたフラックス材３７が接着剤として機能するので、大型配線基板２１の各デバイス領域Ｄに形成された全てのバンプランド１４の表面に半田ボール１９が仮固定される。

次に、図２４に示すように、ステージ３１を下降させて大型配線基板２１のクランプを解除する。

次に、吸着穴３３の内部の減圧状態を解除し、続いて、ＢＧＡ組立体をボールマウンタの処理部からアンローダ部に搬送した後、ＢＧＡ組立体を加熱炉（図示せず）に搬送してリフローする。これにより、各バンプランド１４上に配置された半田ボール１９が溶融し、再び固化することで、各半田ボール１９は各バンプランド１４と接合する。

ここまでの工程により、ＢＧＡ組立体の大型配線基板２１に形成されたバンプランド１４の表面に半田ボール１９を接続する作業が完了する。図２５は、半田ボール１９の接続が完了したＢＧＡ組立体の断面図である。

その後、ＢＧＡ組立体の大型配線基板２１を各デバイス領域Ｄの外縁に沿ってダイシング（個片化）することにより、図１〜図３に示したＢＧＡ１０が取得される。その後、個片化されたＢＧＡ１０の電気特性検査および外観検査を行い、良品のＢＧＡ１０を選別することにより、ＢＧＡ１０の製造工程が完了する。

このように、本実施の形態の製造方法によれば、大型配線基板２１の各デバイス領域Ｄに形成されたバンプランド１４の表面に半田ボール１９を接続する際、大型配線基板２１のバンプランド１４が形成された領域の平坦度が低下する不具合を抑制することができる。これにより、大型配線基板２１の各デバイス領域Ｄに形成された全てのバンプランド１４の表面に確実に半田ボール１９を接続することができるので、ＢＧＡ１０の製造歩留まりを向上させることができる。

（変形例）
前記実施の形態では、ボールマウンタのステージ３１に形成された複数の吸着穴３３は、ステージ３１の上面に大型配線基板２１を載置したとき、平面視において、大型配線基板２１の複数のデバイス領域Ｄの角部と重なる領域に配置されている（図１８参照）。しかし、吸着穴３３の位置は、これに限定されるものではなく、例えば図２６に示すように、平面視において、複数のデバイス領域Ｄのそれぞれの外縁に沿って、言い換えると、互いに隣り合うデバイス領域Ｄの間の領域（ダイシング領域）と重なる領域に配置してもよい。

また、前記実施の形態では、配線基板１１の下面の全域に亘って複数の半田ボール１９をアレイ状に配置するフルアレイ型のＢＧＡ１０に適用したが、例えば図２７および図２８に示すように、配線基板１１の下面の周縁部に複数の半田ボール１９を配置し、中央部には半田ボール１９を配置しない、所謂、ペリフェラル型のＢＧＡに適用することもできる。但し、前述の課題（配線基板の撓み）は、大型配線基板２１の各デバイス領域Ｄの中央部において生じ易いため、フルアレイ型ＢＧＡの方がペリフェラル型ＢＧＡよりも前述の課題に対する対策が要求される。

また、前記実施の形態では、フリップチップ実装された半導体チップ１２の主面と配線基板１１の上面との間にアンダーフィル樹脂１８を充填するＢＧＡに適用したが、例えば図２９に示すように、配線基板１１の上面にフリップチップ実装した半導体チップ１２を樹脂封止体５０で封止したＢＧＡに適用することもできる。

図２９に示すＢＧＡは、半導体チップ１２が樹脂封止体５０で被覆されているので、前述したボールマウンタを使って大型配線基板２１のバンプランド１４の表面に半田ボール１９を接続する際、図３０に示すような、半導体チップ１２を収容するための凹部３２を有しないステージ５１を使用することも可能である。しかし、この場合は、樹脂封止体５０の表面がステージ５１の上面と接触し、樹脂封止体５０の表面に刻印されたマーク（製品型名、製造コードなどの製品情報）に傷が付く恐れがある。

従って、図２９に示すＢＧＡを製造する際にも、ステージの上面に樹脂封止体５０を収容するための凹部を設けることが望ましいが、このようなステージを使用する場合は、大型配線基板２１をステージの上面に固定したとき、前述した平坦度の低下という課題が生じるので、前記実施の形態のような対策が必要となる。

また、同様の理由から、図３１に示すような、配線基板１１の上面にフェイスアップ実装した半導体チップ１２のボンディングパッド１６と配線基板１１のボンディングフィンガー１３とを金（Ａｕ）ワイヤ５２で接続した後、半導体チップ１２および金（Ａｕ）ワイヤ５２を樹脂封止体５０で封止する、所謂、オンパック型ＢＧＡの製造に適用することもできる。

また、前記実施の形態では、配線基板１１としてガラスエポキシ樹脂基板を例示したが、例えばＡＢＦ(商品名：Ajinomoto Build-up Film)のような、ガラス繊維を含まない樹脂フィルム（樹脂層）を絶縁層に用いた配線基板、あるいは、ガラス繊維を含む絶縁層とガラス繊維を含まない絶縁層（樹脂層）からなる配線基板を使用することもできる。

ガラス繊維を含まない絶縁層を配線層の下地として用いた場合、ガラス繊維を含む絶縁層に比べて、配線パターンを狭ピッチで加工することができる。しかし、樹脂層を有する配線基板は、ガラス繊維を含む絶縁層のみからなる配線基板（ガラスエポキシ樹脂基板）に比べて剛性（強度）が低く、撓み易い。従って、前記実施の形態の製造方法は、このような配線基板を使用してＢＧＡを製造する場合に適用するとより大きな効果が得られる。

また、前記実施の形態では、配線基板１１として４層の配線層を有する多層配線基板を例示したが、例えば２層の配線層を有する多層配線基板を使用することもできる。しかし、このような配線基板は、４層以上の配線層を有する多層配線基板に比べて剛性（強度）が低く、撓み易い。従って、前記実施の形態の製造方法は、このような配線基板を使用してＢＧＡを製造する場合に適用するとより大きな効果が得られる。

また、前記実施の形態では、大型配線基板２１のバンプランド１４の表面にフラックス材３７を供給した後、半田ボール１９を接続したが、あらかじめ半田ボールの表面にフラックス材を付着させておいてもよい。この場合は、バンプランド１４の表面にフラックス材３７を供給する工程が不要となる。

また、前記実施の形態の製造方法は、第１の半導体チップが搭載された第１の配線基板上に、第２の半導体チップが搭載された第２の配線基板を積層する、所謂、ＰＯＰ（Package On Package）型半導体装置の製造に適用することもできる。この場合は、第１の配線基板のチップ搭載面（上面）の周縁部（半導体チップの周囲）に複数の電極パッド（バンプランド）を形成しておき、この電極パッドの表面に第２の配線基板の外部端子を接続する。

１０ ＢＧＡ
１１ 配線基板
１２ 半導体チップ
１３ ボンディングフィンガー（電極パッド）
１４ バンプランド（電極パッド）
１５ ソルダーレジスト（絶縁膜）
１６ ボンディングパッド（電極パッド）
１７ 半田ボール（ボール状電極、バンプ電極）
１８ アンダーフィル樹脂
１９ 半田ボール（ボール状電極、バンプ電極）
２１ 大型配線基板
２２ ＢＧＡ組立体
３０ ボールマウンタ
３１ ステージ
３２ 凹部
３３ 吸着穴（貫通孔）
３４ アッパーガイド
３５ フラックス材転写ツール
３６ ピン
３７ フラックス材
４０ ボール供給ツール
５０ 樹脂封止体
５１ ステージ
５２ 金（Ａｕ）ワイヤ
６１ ステージ
６２ 凹部
６３ 半導体チップ
６４ 配線基板
６５ 吸着穴（貫通孔）
６６ ボール供給ツール
６７ 半田ボール
６８ バンプランド（電極パッド）

Claims (8)

1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
   （ａ）複数のバンプランドを有するデバイス領域を複数備えた配線基板、および前記配線基板の前記複数のデバイス領域のそれぞれのチップ搭載面に搭載された半導体チップを含む組立体と、上面、前記上面に形成された複数の凹部、および前記複数の凹部が形成されていない領域において前記上面に到達する複数の吸着穴を有するステージと、を準備する工程；
   （ｂ）前記配線基板の前記チップ搭載面が前記ステージの前記上面と対向し、かつ前記配線基板の前記複数のデバイス領域のそれぞれの前記チップ搭載面に搭載された前記半導体チップが、前記ステージの前記複数の凹部内にそれぞれ位置するように、前記組立体を前記ステージの前記上面に配置する工程；
   （ｃ）前記（ｂ）工程の後、前記ステージの前記複数の吸着穴を介して前記配線基板を吸着する工程；
   （ｄ）前記（ｃ）工程の後、複数のボール状電極を吸着したツールのボール保持面が前記配線基板の前記チップ搭載面とは反対側の実装面と対向するように、前記ツールを前記配線基板の前記実装面上に配置し、前記ツールの吸着を解除する工程。
2. 前記複数の吸着穴のそれぞれは、前記複数のデバイス領域のうちの互いに隣り合う複数のデバイス領域に跨っていることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記複数の吸着穴は、前記複数のデバイス領域のそれぞれの外縁に沿って形成されていることを特徴とする請求項２記載の半導体装置の製造方法。
4. 前記複数の吸着穴のそれぞれは、前記複数のデバイス領域のうちの互いに隣り合う２つまたは４つのデバイス領域に跨っていることを特徴とする請求項１記載の半導体装置の製造方法。
5. 前記半導体チップは、その主面が前記配線基板の前記チップ搭載面と対向するように搭載されることを特徴とする請求項１記載の半導体装置の製造方法。
6. 前記（ｂ）工程において、前記組立体を前記ステージの前記上面に配置したとき、前記ステージの前記複数の吸着穴は、平面視において、前記配線基板の前記複数のデバイス領域のそれぞれに形成された前記複数のバンプランドと重ならないことを特徴とする請求項１記載の半導体装置の製造方法。
7. 前記（ｃ）工程の後、前記（ｄ）工程に先立って、前記配線基板の前記複数のバンプランドのそれぞれの表面にフラックス材を供給することを特徴とする請求項１記載の半導体装置の製造方法。
8. 前記複数のバンプランドは、前記配線基板に設けられた前記複数のデバイス領域のそれぞれの全面に亘ってアレイ状に配置されていることを特徴とする請求項１記載の半導体装置の製造方法。

Images