JP2013214550A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2013214550A
JP2013214550A JP2012082851A JP2012082851A JP2013214550A JP 2013214550 A JP2013214550 A JP 2013214550A JP 2012082851 A JP2012082851 A JP 2012082851A JP 2012082851 A JP2012082851 A JP 2012082851A JP 2013214550 A JP2013214550 A JP 2013214550A
Authority
JP
Japan
Prior art keywords
circuit
hole
groove
frequency module
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012082851A
Other languages
English (en)
Inventor
Koichiro Gomi
宏一郎 五味
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012082851A priority Critical patent/JP2013214550A/ja
Priority to US13/788,033 priority patent/US20130258618A1/en
Priority to DE102013204574A priority patent/DE102013204574A1/de
Publication of JP2013214550A publication Critical patent/JP2013214550A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/14—Mounting supporting structure in casing or on frame or rack
    • H05K7/1422—Printed circuit boards receptacles, e.g. stacked structures, electronic circuit modules or box like frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H01L2924/16153—Cap enclosing a plurality of side-by-side cavities [e.g. E-shaped cap]

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】よりシールド性能が高い高周波モジュールを提供する。
【解決手段】筐体と、スルーホールを有し、筐体上に電気的に接続するように設けられ、絶縁層と、絶縁層の端部とスルーホールの周縁を覆うように設けられている配線層と、を有する配線基板と、配線基板上にあり、スルーホールを隔てて配置され、高周波を送受信するための第１回路及び第２回路と、前記スルーホールの周縁に設けられている配線層と電気的に接続し、第１回路と第２回路を遮蔽するように設けられ、配線層と接するように形成されている仕切り部を有し、第１回路と第２回路とを覆っているシールドカバーと、を含み、仕切り部または筐体の少なくとも一方にスルーホールと連通する溝部が形成され、溝部は、接触面から溝部のまでの深さをＬ、自然数をｎ、高周波の波長をλとしたとき、Ｌ＝ｎ×λ／２を満たすように形成されている。
【選択図】図１

Description

本発明の実施形態は、高周波モジュールに関する。
近年、情報伝達のために、１〜３０ＧＨｚのマイクロ波や、３０〜３００ＧＨｚのミリ
波を用いており、例えば、大容量通信システムや、車載レーダシステム等の高周波信号を
用いたシステムが注目を集めている。
この高周波を用いたシステムに搭載される高周波モジュールでは、受信回路に送信波や
外部からの不要波が回り込むと受信性能の劣化が生じる。この送信波と不要波の回り込み
を防ぐために、送信回路と受信回路の間と、送信回路と受信回路を覆うように金属のシー
ルドカバーを配置し、シールドすることがよく行われる。
特開２０１１−４４６２３号公報
従来の高周波モジュールでは、送信回路と受信回路を覆うようにシールドカバーを用い
た場合、特に送信回路と受信回路との間に設けられているシールドカバーが、送受信回路
が設けられている基板との間の接触が不十分で所望のシールドを確保することが難しかっ
た。
そこで本発明では、よりシールド性能が高い高周波モジュールの提供を目的とする。
上記目的を達成するために、実施形態の高周波モジュールは、筐体と、スルーホールを
有し、筐体上に電気的に接続するように設けられ、絶縁層と、絶縁層の端部とスルーホー
ルの周縁を覆うように設けられている配線層と、を有する配線基板と、配線基板上にあり
、スルーホールを隔てて配置され、高周波を送受信するための第１回路及び第２回路と、
スルーホールの周縁に設けられている配線層と電気的に接続し、第１回路と第２回路を遮
蔽するように設けられ、配線層と接するように形成されている仕切り部を有し、第１回路
と第２回路とを覆っているシールドカバーと、を含み、仕切り部または筐体の少なくとも
一方にスルーホールと連通する溝部が形成され、溝部は、接触面から溝部の端部までの深
さをＬ、自然数をｎ、高周波の波長をλとしたとき、Ｌ＝ｎ×λ／２を満たすように形成
されているとを特徴としている。
第１の実施形態に係る高周波モジュールを示す断面図。 第２の実施形態に係る高周波モジュールを示す断面図。 第３の実施形態に係る高周波モジュールを示す断面図。
以下、図面を参照し、実施形態について説明する。なお、各図面中、同じ要素には同じ
符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１は、第１の実施形態に係る高周波モジュールを示す図である。図１に示すように、
本実施形態に係る高周波モジュール１は、筐体２と、配線基板３と、送信回路４と、受信
回路５と、シールドカバー６とから構成されている。
筐体２は、金属から形成された板状のものであり、配線基板３を支持するために設けら
れている。なお、本実施形態では、筐体２とシールドカバー６は金属としているが、これ
に限られることはなく、樹脂材料の表面に金属メッキを施した物を用いてもよい。
配線基板３は、筐体２上に設けられており、配線基板３上に設けられている送信回路４
と受信回路５との間にスルーホールＨが設けられている。また、配線基板３は、配線層３
ａと絶縁層３ｂとから構成されている。
配線層３ａは、筐体２に接するように配置され、絶縁層３ｂの端部を覆うように設けら
れている。また、配線層３ａはスルーホールＨ内に連続して形成されており、スルーホー
ルＨの周縁の絶縁層３ｂを覆うように設けられている。このように、絶縁層３ｂの端部や
スルーホールＨの周縁を配線層３ａにより覆うことで、グランドパターンを形成させるこ
とが可能となる。また、絶縁層３ｂは配線層３ａ上に設けられており、絶縁性の樹脂から
形成されている。
送信回路４（第１回路）は、配線基板３上に設けられており、高周波信号を外部へと送
信するための回路である。そして、受信回路５（第２回路）は、外部から発信された高周
波信号を受信するための回路である。また、送信回路４と受信回路５はスルーホールＨを
隔てて（挟んで）それぞれ配置されている。なお、送信回路４と受信回路５は、スルーホ
ールＨを隔ててそれぞれ配置されていればどのように設けてもよい。
シールドカバー６は、送信回路４と受信回路５との間に仕切り部６ａが連続して設けら
れ送信回路と受信回路を遮蔽するように形成されている。そして、送信回路４と受信回路
５を覆うように設けられている。そして、シールドカバー６は、配線基板３の端部とスル
ーホールＨの周縁に形成されている配線層３ａと電気的に接続するように設けられている
。材質としては、導電性の金属材料が用いられる。
また、シールドカバー６は、仕切り部６ａにスルーホールＨと連通するように形成され
ている第１溝部Ｍ１が設けられている。第１溝部Ｍ１の深さＬ１は、配線基板３の配線層
３ａとシールドカバー６とが接する面である接触面Ｓから第１溝部Ｍ１の端部までの深さ
であり、溝の深さをＬ、自然数をｎ、高周波信号の波長をλとしたとき、次式を満たす深
さＬ１に形成されている。
Ｌ＝ｎ×λ／２ ・・・（１）
このように、仕切り部６ａは、電気回路的に配線層３ａの接触面Ｓから第１溝部Ｍ１の
端部までが開口し、断面がコの字形状となるように連続して形成されているため、導波管
と等価の機能を有することになる。
本実施形態では、（１）式で示す深さとなるように仕切り部６ａに第１溝部Ｍ１を設け
ることにより、シールドカバー６と配線層３ａとの間の電気的なインピーダンスを０に近
づけることができ、高いシールド性能を確保することができる。
配線層３ａとシールドカバー６とが接する面である接触面Ｓからみた第１溝部Ｍ１の電
気的なインピーダンスＺｉｎは、虚数単位をｊ、特性インピーダンスをＺ０、位相定数を
βとしたとき、次式で表される。
Figure 2013214550
すなわち、（２）式から電気的なインピーダンスＺｉｎを０にするためには、深さＬが
（１）式を満たせば電気的なインピーダンスＺｉｎを０とすることができ、高いシールド
性能を確保することができる。
以上、本実施形態の高周波モジュールでは、配線基板３のグランドパターンと、シール
ドカバー６とが電気的に接続するように設けられている。そして、シールドカバー６の仕
切り部６ａに第１溝部Ｍ１が形成されており、深さがＬ＝ｎ×λ／２となるように形成さ
れている。これにより、よりシールド性能が高い高周波モジュールとなる。
（第２の実施形態）
図２は、第２の実施形態に係る高周波モジュールを示す図である。本実施形態では、シ
ールドカバーの支持部に形成されていた溝部が筐体に形成されている点で第１の実施形態
とは異なり、その他の構成は第１の実施形態と同様であるため、説明を省略する。
筐体１１は、配線基板３に形成されているスルーホールＨと連通するように第２溝部Ｍ
２が形成されており、シールドカバー１２と配線基板３の配線層３ａとが接している接触
面Ｓから第２溝部Ｍ２の端部までの深さＬ２が（１）式を満たすように形成されている。
すなわち、配線基板３のスルーホールＨと筐体１１の第２溝部Ｍ２の端部までの深さが
（１）式を満たすように形成されている。これにより、筐体１１は配線基板３と電気的に
接続しているため、シールドカバー１２と同様の役割をはたしているため、第１の実施形
態と同様の効果を得ることができる。
シールドカバー１２は、送信回路４と受信回路５との間に仕切り部１２ａが連続して設
けられ、送信回路４と受信回路５を覆うように設けられている。そして、シールドカバー
１２は、配線基板３の端部とスルーホールＨの周縁に形成されている配線層３ａと電気的
に接続するように設けられている。
以上、本実施形態の高周波モジュールでは、配線基板３のグランドパターンと、シール
ドカバー６とが電気的に接続するように設けられている。そして、筐体１１に第２溝部Ｍ
２が形成されており、接触面Ｓから第２溝部Ｍ２の端部までの深さが（１）式となるよう
に形成されている。これにより、よりシールド性能が高い高周波モジュールとなる。
（第３の実施形態）
図３は、第３の実施形態に係る高周波モジュールを示す図である。本実施形態では、第
１の実施形態のシールドカバー６と第２の実施形態の筐体１１を用いた高周波モジュール
２０である。この場合、２つの異なる波長の高周波信号をシールドさせるために、シール
ドカバー６に設けられている第１溝部Ｍ１が形成されている側の深さＬ１と、筐体１１に
設けられている第２溝部Ｍ２が形成されている側の深さＬ２の深さ（１）式を満たし、異
なる深さになるようにしてもよい。これにより、更にシールド性能が高い高周波モジュー
ルとなる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その
他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種
々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範
囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含ま
れる。
１…高周波モジュール
２…筐体
３…配線基板
３ａ…配線層
３ｂ…絶縁層
４…送信回路（第１回路）
５…受信回路（第２回路）
６…シールドカバー
６ａ…仕切り部
Ｈ…スルーホール
Ｓ…接触面
Ｍ１…第１溝部
Ｍ２…第２溝部
Ｌ１，Ｌ２…深さ

Claims (2)

  1. 筐体と、
    スルーホールを有し、前記筐体上に電気的に接続するように設けられ、絶縁層と、前記
    絶縁層の端部と前記スルーホールの周縁を覆うように設けられている配線層と、を有する
    配線基板と、
    前記配線基板上にあり、前記スルーホールを隔てて配置され、高周波を送受信するため
    の第１回路及び第２回路と、
    前記スルーホールの周縁に設けられている前記配線層と電気的に接続し、前記第１回路
    と前記第２回路を遮蔽するように設けられ、前記配線層と接するように形成されている仕
    切り部を有し、前記第１回路と前記第２回路とを覆っているシールドカバーと、
    を含み、
    前記仕切り部または前記筐体の少なくとも一方に前記スルーホールと連通する溝部が形
    成され、
    前記溝部は、前記接触面から前記溝部の端部までの深さをＬ、自然数をｎ、高周波の波
    長をλとしたとき、Ｌ＝ｎ×λ／２を満たすように形成されていることを特徴とする高周
    波モジュール。
  2. 前記溝部は、前記仕切り部に形成された第１溝部と、前記筐体に形成された第２溝部を
    有しており、前記第１溝部と前記第２溝部は異なる波長に対応して形成されたことを特徴
    とする請求項１に記載の高周波モジュール。
JP2012082851A 2012-03-30 2012-03-30 高周波モジュール Abandoned JP2013214550A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012082851A JP2013214550A (ja) 2012-03-30 2012-03-30 高周波モジュール
US13/788,033 US20130258618A1 (en) 2012-03-30 2013-03-07 High frequency module
DE102013204574A DE102013204574A1 (de) 2012-03-30 2013-03-15 Hochfrequenzmodul

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012082851A JP2013214550A (ja) 2012-03-30 2012-03-30 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2013214550A true JP2013214550A (ja) 2013-10-17

Family

ID=49154923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012082851A Abandoned JP2013214550A (ja) 2012-03-30 2012-03-30 高周波モジュール

Country Status (3)

Country Link
US (1) US20130258618A1 (ja)
JP (1) JP2013214550A (ja)
DE (1) DE102013204574A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014156683A1 (ja) * 2013-03-28 2014-10-02 株式会社日立国際電気 高周波回路装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
JP4592333B2 (ja) * 2004-05-31 2010-12-01 三洋電機株式会社 回路装置およびその製造方法
CN101438636B (zh) * 2006-05-17 2013-06-05 三菱制纸株式会社 抗蚀图的形成方法、电路基板的制造方法和电路基板
JP2009206506A (ja) * 2008-01-31 2009-09-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびこれを搭載した携帯機器
US20110255250A1 (en) * 2010-04-19 2011-10-20 Richard Hung Minh Dinh Printed circuit board components for electronic devices
JP5750859B2 (ja) 2010-10-07 2015-07-22 日本ガスケット株式会社 シリンダヘッドガスケット

Also Published As

Publication number Publication date
DE102013204574A1 (de) 2013-10-02
US20130258618A1 (en) 2013-10-03

Similar Documents

Publication Publication Date Title
JP5431433B2 (ja) 高周波線路−導波管変換器
JP6524079B2 (ja) 光送受信器
JP6012220B2 (ja) 高周波シールド構造
JP2006024618A (ja) 配線基板
JP2017121011A (ja) ミリ波アンテナおよびそれを用いたミリ波センサ
TWI513104B (zh) 電子裝置
JP2009213050A (ja) 高周波装置
US8477069B2 (en) Portable electronic device and antenna thereof
JP2015023394A (ja) 無線モジュール
JP2016072818A (ja) 回路基板
JP6474121B2 (ja) 同軸ケーブル・マイクロストリップ線路変換器
JP2013214550A (ja) 高周波モジュール
JP5601326B2 (ja) 通信システム
WO2018150468A1 (ja) 電子機器
US10111318B2 (en) Circuit substrate, and noise reduction method for circuit substrate
WO2020046000A3 (ko) 안테나 구조물을 포함하는 전자 장치
US9369216B2 (en) Communication apparatus
JP2017216587A (ja) 誘電体基板及びアンテナ装置
US20070181996A1 (en) Circuit board
JP4752796B2 (ja) フレキシブルプリント配線板
JP6159476B2 (ja) Ｎｆｃアンテナアセンブリおよびそれを備える移動通信装置
US9509045B2 (en) EMC shield apparatus
JP2008175622A (ja) 車載電波レーダ装置
KR20170067610A (ko) 고주파 전송선로
JP2016178415A (ja) 高周波検波回路

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20150216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150309

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20150918