JP2013211291A - 撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップ - Google Patents

撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップ Download PDF

Info

Publication number
JP2013211291A
JP2013211291A JP2012078609A JP2012078609A JP2013211291A JP 2013211291 A JP2013211291 A JP 2013211291A JP 2012078609 A JP2012078609 A JP 2012078609A JP 2012078609 A JP2012078609 A JP 2012078609A JP 2013211291 A JP2013211291 A JP 2013211291A
Authority
JP
Japan
Prior art keywords
test
photoelectric conversion
conversion film
organic photoelectric
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012078609A
Other languages
English (en)
Other versions
JP5806635B2 (ja
Inventor
Takahiko Ichiki
孝彦 一木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012078609A priority Critical patent/JP5806635B2/ja
Priority to PCT/JP2013/002010 priority patent/WO2013145694A1/ja
Priority to KR20147030266A priority patent/KR20150001780A/ko
Publication of JP2013211291A publication Critical patent/JP2013211291A/ja
Priority to US14/496,910 priority patent/US9343508B2/en
Application granted granted Critical
Publication of JP5806635B2 publication Critical patent/JP5806635B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K39/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic radiation-sensitive element covered by group H10K30/00
    • H10K39/30—Devices controlled by radiation
    • H10K39/32—Organic image sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】撮像素子の製造工程中において、光電変換膜の良否を検査可能とする。
【解決手段】半導体ウエハ110上に形成された、多数の光電変換画素からなる撮像領域112を含む複数の撮像素子部101aと、テストパターン10とを備え、テストパターン10は、光電変換画素の有機光電変換膜130および対向電極131とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜130aおよびテスト用対向電極131a、テスト用有機光電変換膜130aの下面側に電気的に接続された第１のテスト用端子127a、およびテスト用対向電極131aに電気的に接続された第２のテスト用端子127bを含むものとする。撮像領域112およびテストパターン10を覆うように半導体ウエハ110上の全域に亘って保護膜132を形成した後に、テスト用端子127a,127bの一部を露出するように部分的に除去する。
【選択図】図３

Description

本発明な、固体撮像素子の製造過程に生成される撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップに関するものである。
近年、従来のシリコン系固体撮像素子に代わる新たな固体撮像素子として、有機光電変換層を受光部に持ち、その上部が保護膜で覆われた有機ＣＭＯＳセンサ等の固体撮像素子が提案されている（特許文献１等）。これは、シリコン基板上に形成された信号読出し回路の上方に、有機光電変換膜を成膜して作製されるフォトダイオードを備えた撮像デバイスである。このデバイスを製造する際に、信号読出し回路は標準的な半導体プロセスで形成されるため、信号読出し回路については製造時の検査方法が確立されている。一方、有機光電変換膜についての検査方法は十分に確立されていない。生産性の向上のためにも有機光電変換膜の欠陥検査は必須である。
特許文献１には、固体撮像素子の製造工程途中で有機光電変換膜の欠陥検査を行うために、撮像領域とは異なる位置にテストパターンを構築し、外部と電気的接触を取ることができる端子の構造が提案されている。この構造により、欠陥検査方法が破壊検査か非破壊検査であるかに関わらず、撮像領域に影響を及ぼさずに有機光電変換膜の欠陥検査を行うことが可能となる。
特開２０１１−２１６８５３号公報
しかしながら、特許文献１には、有機光電変換膜を検査するにあたっての検査部の構造の詳細は述べられていない。
有機光電変換膜は酸素、水分などに非常に影響を受けやすく、これらの侵入による特性の変動が激しい。そこで、有機光電変換膜の成膜後、有機光電変換膜が外気に触れないようにその上に保護膜を形成することが必須である。ゆえに、保護膜形成の後に欠陥検査を行うことが現実的である。
特許文献１では、パターニング成膜により保護膜をテスト用端子上には成膜しないようして、テスト用端子に対し外部アクセスが可能とする構造が開示されている。
しかしながら、保護膜はその製法上、成膜のパターニングが難しい。また、保護膜をパターニング成膜すると、保護性能および密着性が十分に得られない場合がある。
また、特許文献１には、有機光電変換膜を検査するにあたっての検査方法についての詳細は述べられていない。
有機光電変換膜は従来のSi系フォトダイオードとは性質が異なるため、効率的に欠陥検査を行うには、有機光電変換膜に適した検査手法を構築、適用することが必要となる。
本発明は、上記事情に鑑みてなされたものであり、保護膜による撮像領域の保護機能を十分なものとしつつ、撮像素子の製造工程中において、撮像領域に影響を与えることなく有機光電変換膜の良否を検査することが可能な構造を有する撮像素子形成ウエハを提供することを目的とする。また、有機光電変換膜を有する撮像素子を歩留まり高く製造する製造方法を提供することを目的とする。
本発明の撮像素子形成ウエハは、信号読出し回路を備えた半導体ウエハと、
半導体ウエハ上に形成された、多数の光電変換画素からなる撮像領域を含む複数の撮像素子部と、
半導体ウエハ上の前記撮像領域以外に形成されたテストパターンとを備え、
光電変換画素は、半導体ウエハ上に順に積層された画素電極、有機光電変換膜および対向電極を含み、
テストパターンが、前記光電変換画素の前記有機光電変換膜および前記対向電極とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜およびその上に形成されたテスト用対向電極、前記テスト用有機光電変換膜の下面側に電気的に接続された第１のテスト用端子、および前記テスト用上部電極層に電気的に接続された第２のテスト用端子を含み、
さらに、前記撮像領域および前記テストパターンを覆うように前記半導体ウエハ上の全域に亘って形成された後に、前記撮像領域を露出させることなく前記第１のテスト用端子の一部および前記第２のテスト用端子の一部を露出するように部分的に除去された保護膜を備えていることを特徴とするものである。
前記テストパターンが前記半導体ウエハ上の撮像素子部間のダイシングライン上に設けられていることが望ましい。
前記テストパターンが、前記画素電極と同時に形成された該画素電極と同一材料からなる第１のテスト用電極と第２のテスト用電極とを備え、
前記第１のテスト用電極上に前記テスト用有機光電変換膜が形成され、前記テスト用対向電極が前記テスト用有機光電変換膜を覆うと共に前記第２のテスト用電極を覆うように形成されており、
前記第１のテスト用端子が前記第１のテスト用電極を介して、前記テスト用有機光電変換膜の下面側に電気的に接続され、前記第２のテスト用端子が前記第２のテスト用電極を介して、前記テスト用対向電極に電気的に接続されている構成とすることができる。
本発明の固体撮像素子の製造方法は、本発明の撮像素子形成ウエハを作製する工程と、
該撮像素子形成ウエハの前記テストパターンの、前記第１のテスト用端子および前記第２のテスト用端子に外部から触針プローブを接触させて、テスト用有機光電変換膜の機能検査を行うことにより前記撮像素子形成ウエハの良否を判定する検査工程とを含み、
該検査工程において、撮像素子形成ウエハが否と判定された場合には以後の製造工程の継続を中止し、良と判定された場合には以後の製造工程を継続することを特徴とする。
前記機能検査は、前記テストパターンを前記触針プローブにより外部回路と接続させ、前記有機光電変換膜に逆電圧をかけて電流を通し、前記有機光電変換膜からの発光を検出するものとすることができる。
本発明の他の固体撮像素子の製造方法は、本発明の撮像素子形成ウエハを作製する工程と、
該撮像素子形成ウエハの前記テストパターンの、前記第１のテスト用端子および前記第２のテスト用端子に外部から触針プローブを接触させて、テスト用有機光電変換膜の機能検査を行うことにより該テストパターンに対応する撮像領域の良否を判定する検査工程とを含み、
該検査工程において、否と判定された撮像領域については以後の製造工程の継続を中止し、良と判定された撮像領域については以後の製造工程を継続することを特徴とする。
前記機能検査を、前記テストパターンを前記触針プローブにより外部回路と接続させ、前記有機光電変換膜に正電圧をかけた状態で、前記テストパターンに単一波長の光を照射し、前記外部回路に流れた電流を検出するものとすることができる。
なお、前記正電圧を掃引させて、前記電流を検出するようにしてもよい。
前記機能検査を、前記テストパターンを前記触針プローブにより外部回路と接続させ、前記有機光電変換膜に正電圧をかけた状態で、前記外部回路に流れる暗電流の変化を検出するものとすることができる。
なお、前記正電圧を掃引させて、前記暗電流を検出するようにしてもよい。
本発明の撮像素子チップは、信号読出し回路を備えた半導体基板と、
該半導体基板上に形成された、多数の光電変換画素からなる撮像領域を含む撮像素子部と、
前記半導体基板上の前記撮像領域以外に形成されたテストパターンとを備え、
前記光電変換画素が、前記半導基板上に順に積層された画素電極、有機光電変換膜および対向電極を含むものであり、
前記テストパターンが、前記光電変換画素の前記有機光電変換膜および前記対向電極とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜およびその上に形成されたテスト用対向電極、前記テスト用有機光電変換膜の下面側に電気的に接続された第１のテスト用端子、および前記テスト用上部電極層に電気的に接続された第２のテスト用端子を含むものであり、
さらに、前記撮像領域および前記テストパターンを覆うように前記半導体基板の全域に亘って形成された保護膜を備え、該保護膜に前記第１のテスト用端子の一部および前記第２のテスト用端子の一部を露出するように部分開口が設けられていることを特徴とする。
本発明の撮像素子形成ウエハは、一旦ウエハの全面に保護膜を形成した後、テスト用端子の一部を露出させた構造を有しているため、保護膜の密着性が高く、有機光電変換部を保護する保護性能を十分なものとすることができる。
本発明の撮像素子形成ウエハを用いれば、撮像素子の製造工程途中にウエハの良否および／または撮像領域の有機光電変換膜の良否をテストパターンのテスト用有機光電変換膜の機能検査により早期に判断することができる。これにより、工程の最後でのみ検査を行った場合に比べて、不良品に余計な工程を実施せずに済むため、コスト低減が可能となる。
本発明の固体撮像素子の製造方法を用いれば、製造工程途中に撮像素子形成ウエハの良否または撮像領域の有機光電変換膜の良否をテストパターンのテスト用有機光電変換膜の機能検査により早期に判断することができる。これにより、工程の最後でのみ検査を行っていた場合に比べて、不良品に余計な工程を実施せずに済むため、コスト低減が可能となる。
固体撮像素子１００の横断面模式図 撮像素子形成ウエハの平面図および一部拡大図 撮像素子部の設計変更例を示す平面図 図２ＡのIII-III線断面模式図 図２ＡのIV-IV線断面模式図 有機光電変換膜の断面模式図 設計変更例１のテストパターンの模式平面図 設計変更例１のテストパターンの模式断面図 設計変更例２のテストパターンの模式平面図 設計変更例２のテストパターンの模式断面図 第１の検査方法の説明図 光電変換素子の撮像時感度とＥＬ発光時強度の対応を示す模式図 第２の検査方法の説明図 第２の検査方法において電圧掃引をした場合の良品および不良品の光電流の変化を模式的に示すグラフ 第３の検査方法の説明図 第３の検査方法において電圧掃引をした場合の良品および不良品の暗電流の変化を模式的に示すグラフ 本発明の固体撮像素子製造方法により得られる固体撮像素子を備えたデジタルカメラの機能ブロック図
以下、本発明の実施形態について図面を用いて説明する。
まず、固体撮像素子１００の構成について簡単に説明する。図１は、固体撮像素子１００の縦断面模式図である。この固体撮像素子１００は、撮像素子チップ１０１と、撮像素子チップ１０１の背面側に貼り付けられた回路基板１０３とを備える。
面積的には、回路基板１０３＞撮像素子チップ１０１となっており、回路基板１０３の中央部分に撮像素子チップ１０１が貼り付けられている。撮像素子チップ１０１の周辺部つまり撮像領域の周辺部には接続パッドが形成されており、この接続パッドと回路基板１０３とがワイヤ１０４でボンディングされている。
撮像素子チップ１０１は、本発明の撮像素子形成ウエハから個片化されて形成されるものである。図２Ａは、本発明の撮像素子形成ウエハの平面図および、その一部拡大図を示すものである。
本発明における撮像素子形成ウエハ１とは、半導体ウエハ１１０と、ウエハ１１０上に半導体装置製造技術や製膜技術を用いて形成された多数の光電変換画素からなる撮像領域１１２を含む撮像素子部１０１ａと、撮像素子部１０１ａ間のダイシングライン１０５に形成された、個々の撮像素子部１０１ａと対応するテストパターン１０とを含むものである。
撮像領域および各光電変換画素の大きさは仕様により異なるが、一例をあげると、撮像領域の大きさは５ｍｍ×５ｍｍ程度、画素の大きさは０．９μｍ×０．９μｍ〜３μｍ×３μｍ程度である。
半導体ウエハ１１０上において個々の撮像素子部１０１ａは矩形に形成される。各撮像素子部１０１ａにおいては、中央部に矩形の撮像領域１１２が形成され、周辺部に接続パッド１１３が形成されている。
撮像素子チップ１０１は、この撮像素子形成ウエハ１からダイシングにより個片化された、半導体基板上に撮像素子部１０１ａが形成されてなるものである。本実施形態のようにダイシングライン１０５上にテストパターン１０が設けられている場合には、個片化された撮像素子チップ１０１上にテストパターンの全部または一部が残存してもよいし、しなくてもよい。
テストパターン１０は、本実施形態のようにダイシングライン１０５上に形成されることが好ましいが、撮像素子部１０１ａ内の所要の接続パッド１１３や撮像領域１１２以外の領域に設けられて入れもよい。
例えば、図２Ｂに撮像素子部１０１ａ’として示すように、撮像領域１１２と接続パッド１１３との間にテストパターン１０’が設けられていてもよい。撮像素子部１０１ａ内に設けられている場合には、個片化された撮像素子チップ１０１内にテストパターン１０が残存することとなり、この図２Ｂに示す撮像素子部１０１ａ’をウエハから個片化したものは本発明の撮像素子チップの実施形態に相当する。
図３は、図２ＡのIII―III線断面模式図であり、撮像素子部１０１ａおよびテストパターン１０の横断面模式図である。図４は、図２ＡのIV−IV線断面模式図であり、テストパターン１０の縦断面模式図である。なお、図２Ｂに示したテストパターン１０’の断面は図３、図４に示すテストパターン１０の断面と同一である。
半導体ウエハ１１０には、撮像素子部毎に信号電荷蓄積部を含む各画素対応の信号読出し回路１２２が形成されている信号読出し回路１２２は、一般的なＣＭＯＳ型イメージセンサと同様に、個々の画素対応に図示省略のＭＯＳトランジスタ回路である。各信号読出回路１２２は、対応する信号電荷蓄積部の蓄積電荷に応じた信号を撮像画像信号として、該当する接続パッド１１３を通して外部に読み出す。なお、信号読出し回路はＣＣＤ型としてもよい。
半導体ウエハ１１０の上面には図示しない金属配線層および絶縁層１２４が積層されている。
まず、撮像素子部１０１ａの構成を説明する。
半導体ウエハ１１０上の絶縁層１２４上において、個々の画素対応の画素電極１２５が撮像領域内に二次元アレイ状に配列形成されている。
画素電極１２５の材料としては、例えば、金属、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が挙げられる。具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムタングステン（ＩＷＯ）、酸化チタン等の導電性金属酸化物、窒化チタン（ＴｉＮ）等の金属窒化物、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等の金属、更にこれらの金属と導電性金属酸化物との混合物又は積層物、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、これらとＩＴＯとの積層物、などが挙げられる。画素電極１２５の材料として特に好ましいのは、窒化チタン、窒化モリブデン、窒化タンタル、窒化タングステンのいずれかである。
撮像領域１１２のうち全ての画素電極１２５が配置される領域の外側の画素電極１２５と同一面上には、対向電極１３１にバイアス電圧を印加するための、画素電極１２５と同一材料からなるバイアス電圧印加用電極１２５ｃが形成されている。
各画素電極１２５と、画素対応の信号電荷蓄積部１２２とは、絶縁層１２４内に立設されたビアプラグ１２６によって電気的に接続されている。各ビアプラグ１２６の途中には、個々に分離された金属膜１２７が絶縁層１２４内に埋設されており、金属膜１２７が信号電荷蓄積部１２２の遮光を図る様になっている。金属膜１２７は、絶縁層１２４のうち下半分が積層された後に形成され、その上に、絶縁層１２４の上半分が積層される。
各画素電極１２５の上には、撮像領域毎の画素電極１２５に共通の有機光電変換膜１３０が積層されている。
有機光電変換膜１３０は、その断面構成の模式図を図５に示すように、本実施形態では光電変換層１３０Ａとその下側（半導体基板側）に形成された電荷ブロッキング層１３０Ｂとを含んで構成される。
電荷ブロッキング層１３０Ｂは、画素電極１２５から光電変換層１３０Ａに電荷（例えば電子）が注入されてしまうのを防ぐための層である。なお、電荷ブロッキング層１３０Ｂは、画素電極１２５と光電変換層１３０Ａとの間に２つ以上設けられていてもよい。
光電変換層１３０Ａは、光を受光して、その光量に応じた電荷（電子、正孔）を発生する有機の光電変換材料を含んで構成された層である。ここでは、光電変換層１３０Ａの材料としては、可視光全域に渡って感度を持つ材料を用いる。
電荷ブロッキング層１３０Ｂおよび光電変換層１３０Ａの具体的な材料としては、例えば、特開２０１１―２１６８５３号公報記載の材料を適宜使用することができる。なお、電荷ブロッキング層と光電変換層との間にバッファ層を備えていてもよいし、さらに他の層を含んでいてもよい。
有機光電変換膜１３０を構成する複数層のうち、少なくとも光電変換層は有機材料から構成される。電荷ブロッキング層を含め、他の層は有機材料からなるものであってもよいし、無機材料からなるものであってもよい。
有機光電変換膜１３０の上には、有機光電変換膜１３０を覆うように一枚構成のＩＴＯ等の可視光に対し透明な対向電極１３１が積層されている。
対向電極１３１は、ビアプラグ１３３で半導体ウエハ１１０の高濃度不純物層１３４に接続されており、高濃度不純物層１３４及び図示省略の配線層及び該当の接続パッド１１３を介して外部から所要電圧が対向電極１３１に印加される。
対向電極１３１の材料としては、例えば、金属、金属酸化物、金属窒化物、金属硼化物、有機導電性化合物、これらの混合物等が挙げられる。具体例としては、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化インジウム亜鉛（ＩＺＯ）、酸化インジウムタングステン（ＩＷＯ）、酸化チタン等の導電性金属酸化物、ＴｉＮ等の金属窒化物、金（Ａｕ）、白金（Ｐｔ）、銀（Ａｇ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、アルミニウム（Ａｌ）等の金属、更にこれらの金属と導電性金属酸化物との混合物又は積層物、ポリアニリン、ポリチオフェン、ポリピロール等の有機導電性化合物、これらとＩＴＯとの積層物、などが挙げられる。
撮像領域１１２において、各光電変換画素は、画素電極１２５、有機光電変換膜１３０および対向電極１３１から構成されている。
対向電極１３１上には保護膜１３２が備えられており、撮像素子部全域が保護膜１３２により覆われている。なお、接続パッド１１３はワイヤボンディングの直前に開口が設けられる。
保護膜１３２は、光電変換膜１３０の保護機能（水分や酸素が浸入しにくい緻密性）と透明性とを兼ね備えた材料の薄膜である。保護膜１３２は、波長４００ｎｍ〜７００ｎｍにおける光透過率が８０％以上であれば、光電変換膜１３０に十分に可視光を入射させることができる。
保護膜１３２は、無機材料をＡＬＣＶＤ法によって成膜したものであることが好ましい。ＡＬＣＶＤ法は原子層ＣＶＤ法であり緻密な無機膜を形成することが可能で、光電変換膜の有効な保護膜となり得るからである。ＡＬＣＶＤ法はＡＬＥ法もしくはＡＬＤ法としても知られている。ＡＬＣＶＤ法により成膜すべき無機材料は、無機酸化物（例えばＡｌ2Ｏ3、ＳｉＯ2，ＴｉＯ2，ＺｒＯ2，ＭｇＯ，ＨｆＯ2，Ｔａ2Ｏ5）であることが好ましく、その中でも最も効果が高いのはＡｌ2Ｏ3である。
尚、光電変換膜１３０の保護性能をより向上させるために、保護膜１３２上又は保護膜１３２下に更にもう１つ保護膜を設けても良い。この場合の保護膜は、例えば酸化窒化珪素膜（ＳｉＯＮ膜）で構成される。尚、光電変換膜１３０の保護効果が特に高いのは、保護膜１３２上にもう１つ保護膜を設けた構成である。
上述のように保護膜の成膜にはＡＬＣＶＤを用い、ウエハ全面に対して一様な保護膜を形成する。保護膜は、すなわち、撮像素子部のみならず、テストパターンおよびダイシングラインを含め全域に形成される。
次にテストパターン１０の構成について説明する。
テストパターン１０は、テスト用電極１２５ａ、テスト用電極１２５ａを覆うように成膜されたテスト用有機光電変換膜１３０ａ、テスト用有機光電変換膜１３０ａを覆うように形成されたテスト用対向電極１３１ａ、テスト用対向電極に接続されたテスト用電極１２５ｂ、テスト用電極１２５ａとビアプラグ１２６ａを介して電気的に接続された絶縁層１２４内に形成された金属配線層１２７ａ、および、テスト用電極１２５ｂとビアプラグ１２６ｂを介して電気的に接続された絶縁層１２４内に形成された金属配線層１２７ｂとを備えている。
本実施形態においては、テスト用電極１２５ａおよびビアプラグ１２６ａを介してテスト用有機光電変換膜１３０ａの下面に接続されている金属配線層１２７ａが第１のテスト用端子であり、テスト用電極１２５ｂおよびビアプラグ１２６ｂを介してテスト用対向電極１３１ａに接続された金属配線層１２７ｂが第２のテスト用端子である。
テストパターン１０上には、撮像領域に設けられている保護膜が連続して形成されているが、金属配線層１２７ａおよび１２７ｂの一部が露出するようにその上の絶縁層１２４および保護膜１３２が一部除去されて開口１４０が設けられている。
テスト用電極１２５ａおよびテスト用電極１２５ｂは画素電極１２５の製造時に同一材料により同時に形成される。
また、テスト用有機光電変換膜１３０ａは、撮像領域の光電変換膜１３０と同一材料により同時に形成される。
また、金属配線層１２７ａ、１２７ｂは、撮像領域１１２の金属膜１２７と同一工程により形成される。また、ビアプラグ１２６ａ、１２６ｂは、撮像領域１１２のビアプラグ１２６と同一工程により形成される。
テストパターン１０の横幅（ダイシングライン１０５に垂直方向）は画素電極１２５ａ、有機光電変換膜１３０ａ、対向電極１３１ａのうち最大の幅を持つものと等しい。画素電極１２５ａ、有機光電変換膜１３０ａ、対向電極１３１ａのいずれの幅が最大であってもよいが、画素電極１２５ａと対向電極１３１ａが直接接触してはならない。
本実施形態のように、テストパターンはダイシングライン上に構築することが望ましい。その場合、テストパターンの横幅は、ダイシングライン幅を超えないものとする。ダイシングライン幅は、例えば、１６０μｍ程度である。
上記構成の撮像素子形成ウエハは、固体撮像素子１００の撮像素子チップ製造工程において作製されるものである。
この撮像素子形成ウエハ１では、接続パッド１１３を露出させることなく、テスト用端子１２７ａおよび１２７ｂに対して触針プローブを接触させ外部回路と接続し、テストパターンのテスト用光電変換膜１３０ａが十分な光電変換機能を持っているか否かを検査することができ、これにより、各テストパターン１０に対応する撮像領域１１２の光電変換膜１３０の良否判断を行うことができる。なお、テスト用端子１２７ａと画素電極、およびテスト用端子１２７ｂと対向電極との間に、バッファアンプをはさんでもよい。この場合、バッファアンプは半導体ウエハ内に設置される。
なお、接続パッド１１３は、図１に示すワイヤ１０４をボンディングするときまで絶縁層１２４で覆ったままとし、ボンディングする直前に接続パッド１１３上を開口し、接続パッド１１３の表面を若干削って電気接続が良好となるように清浄面が露出できる様にしている。
良否判定の結果、良と判定されたものについてはダイシングにより個片化された後、回路基板上の所定位置に載置され、接続パッド開口がなされて、図１に示すワイヤワイヤボンディングがなされ、固体撮像素子１００が得られる。
斯かる構成の光電変換膜積層型固体撮像素子チップでは、入射光が保護膜１３２，対向電極１３１を通して有機光電変換膜１３０に入射すると、有機光電変換膜１３０内で入射光量に応じた正孔・電子対が発生する。正孔は、対向電極１３１に流れ、電子が各画素電極１２５を通して信号電荷蓄積部１２２に流れ、信号電荷蓄積部１２２の蓄積電荷量に応じた撮像画像信号が、信号読出回路によって外部に読み出される。
テストパターンの設計変更例を説明する。
図６は、設計変更例１のテストパターンの模式平面図であり、図７はその模式断面図である。なお、上記実施形態のテストパターン１０と同等の箇所には同一符号を付し、詳細な説明を省略する。
図６および図７に示すように設計変更例１のテストパターン１０Ａは、上記テストパターン１０の構成に加え、第１および第２の触針電極１２５ｄおよび１２５ｅが、テスト用電極１２５ａおよび１２５ｂと並んで形成されている。第１の触針電極１２５ｄは、第１の金属配線層１２７ａとビアプラグ１２６ｄを介して接続されており、本実施形態においてこれが第１のテスト用端子に相当する。第２の触針電極１２５ｅは、第２の金属配線層１２７ｂとビアプラグ１２６ｅを介して接続されており、本実施形態においてこれが第２のテスト用端子に相当する。
そして、第１および第２の触針電極１２５ｄ、１２５ｅを露出させる開口１４１は保護膜のみを除去したものである。
図８は、設計変更例２のテストパターンの模式平面図であり、図９はその模式断面図である。ここでも、上記実施形態のテストパターン１０と同等の箇所には同一符号を付し、詳細な説明を省略する。
図８および図９に示すように設計変更例２のテストパターン１０Ｂは、上記テストパターン１０の構成におけるテスト用電極１２５ｂを備えていない。ここでは、ビアプラグ１２６ｂが直接にテスト用対向電極１３１ａと接触するよう構成されている。
テスト用電極１２５ａにビアプラグ１２６ａを介して接続された金属配線層１２７ａ、およびビアプラグ１２６ｂに接続された金属配線層１２７ｂが第１および第２のテスト用端子である点は、テストパターン１０と同じであり、触針用の開口１４２は、保護膜１３２および絶縁層１２４の一部を除去して形成されている点についても共通である。
いずれの構成のテストパターン１０、１０Ａ、１０Ｂも、撮像領域の光電変換画素形成の工程において同時に形成することができる。
次に、上述した固体撮像素子１００の製造方法について説明する。
信号読出し回路１２２を有し、表面に金属配線層および層間絶縁層１２４が形成された半導体ウエハ上の、絶縁層１２４上に、画素電極１２５の材料として導電性材料を成膜する。次に、成膜した導電性材料膜をフォトリソグラフィ及びエッチングによってパターニングし、画素電極１２５、バイアス電圧印加用電極１２５ｃ、テスト用電極１２５ａ、１２５ｂを同時に形成する。
次に、各撮像領域内の画素電極１２５およびテストパターンの画素電極１２５ａが形成された領域のみを開口するマスクを用意し、このマスクを介して、各画素領域において複数の画素電極１２５に亘って形成される有機光電変換膜１３０およびテスト用電極１２５ａ上にテスト用有機光電変換膜１３０ａを同時に形成する。
次に、撮像領域１１２の有機光電変換膜１３０を覆う対向電極１３１およびテストパターン１０のテスト用有機光電変換膜１３０ａを覆うテスト用対向電極１３１ａを形成する。ここでも対向電極を形成すべき領域のみを開口するマスクを用い、対向電極１３１およびテスト用対向電極１３１ａを同時に形成する。
次に、撮像領域１１２およびテストパターン１０を含むウエハ表面全域に亘る一様な保護膜１３２を形成する。既述の通り保護膜１３２はＣＶＤにより形成する。
その後、テストパターン１０の第１のテスト用端子１２７ａおよび第２のテスト用端子１２７ｂを露出させるように保護膜１３２および絶縁層１２４を一部エッチング除去し、開口１４０を設ける。
なお、保護膜１３２の形成後、テスト用端子露出前に、各撮像領域１１２上の保護膜１３２上にカラーフィルタを形成してもよい。
以上の工程により図２の下図に示すような、半導体ウエハ上に多数の撮像素子部１０１ａおよびテストパターン１０を有する撮像素子形成ウエハ１を作製することができる。
次に、撮像素子形成ウエハ１の有機光電変換膜１３０の良否、もしくは撮像素子形成ウエハ１の各撮像領域の有機光電変換膜１３０の良否を、テストパターン１０のテスト用光電変換膜の検査を行うことにより判定する。
有機物で構成されている光電変換層は、わずかな水蒸気や酸素で容易に劣化してしまうため、もし保護膜成膜前に欠陥検査をしようとすると不活性ガス雰囲気下（窒素など）で行うことが必須であるが、工程上難しい（真空一貫で有機膜〜保護膜まで成膜するため）。また、検査の後、保護膜の成膜前または成膜中に光電変換層が劣化してしまう可能性もある。したがって、保護膜成膜後に欠陥検査を行うこととしている。
非常に小さな粒子である酸素、水などの気体を効果的に遮断するには、保護膜の緻密さが重要である。既述のように、ＡＬＣＶＤ法を用いることで、緻密な保護膜を形成することが可能である。
しかしながらＡＬＣＶＤ法は特性上、成膜材料である反応気体の回り込みがあるため、マスクを用いて局所的に成膜（パターニング）することは難しく、保護膜の成膜時において、テスト用端子上に成膜することなく、かつ撮像領域を保護する性能および十分な密着性を得るのは困難である。
本構成は、保護膜のウエハ全面への成膜、その後触針部を開口する構成であるため、保護膜の成膜は容易となる。また、局所的な保護膜の成膜と比較して全面への成膜は保護膜の密着性および保護機能の観点からも好ましい。
検査方法について説明する。検査方法には以下の３つの方法があり、いずれを用いてもよい。なお、第１の検査方法は、撮像素子形成ウエハ１自体の良否を判定するための検査方法であり、第２および第３の検査方法は、撮像素子形成ウエハ１中の各撮像領域の良否を判定するための検査方法である。
（第１の検査方法）
図１０は、第１の検査方法を説明するための説明図である。テストパターン１０は図４に示したものと同一である。
開口１４０にプローブ３ａおよび３ｂを挿入してプローブ先端を第１および第２のテスト用端子１２７ａ、１２７ｂにそれぞれ接触させ、図示しない外部回路とテストパターン１０を接続し、テスト用有機光電変換膜１３０ａに対して、通常とは逆向きの電圧をかけることで有機光電変換膜に電流を通し、発光させる。
本構成の撮像素子を通常駆動させる場合、対向電極が正、画素電極が負となるように電圧を印加するが、本検査ではテスト用対向電極１３１ａが負（−）、テスト用電極１２５ａが正極（＋）となるように電圧をかける。電圧は５Ｖ〜３０Ｖの範囲内であることが望ましい。また、この検査方法を行う場合、テストパターンの有機光電変換膜のサイズは５０μｍ×５０μｍ以上であることが望ましい。
そして、発光ＥＬをテスト用光電変換膜１３０ａの上方に配置したＣＣＤカメラ５で検出する。ＣＣＤカメラ５は赤外領域（〜１１００ｎｍ）まで検出できるものを用いることが望ましい。
図１１に、光電変換素子の撮像時感度とＥＬ発光時強度の対応を示す模式図を示す。図１１に示すように、撮像時に感度の低い部分（暗部）は、ＥＬ発光強度が弱く、撮影時に感度の高い部分（明部）は、ＥＬ発光強度が強いことが、事前の検討で明らかになっている。
このＥＬ発光強度分布から欠陥の有無の情報を取得して、ウエハ上の光電変換膜の良否を判定する。
成膜工程における作業環境の影響により、ウエハ全域に亘り欠陥が生じる場合がある。成膜中に生じる欠陥で問題となるものは数画素にわたって感度が低くなる現象である。原因は外部からガス（水、酸素など）が、膜表面のわずかな穴から侵入して広がったものである。膜表面の穴は、基板上の微細なごみを起点とするが、この穴自体は重大な欠陥とはならない。この穴は基板表面全体に一様に存在するとしてよい。これら微細ごみによる穴は、場所によらず作業環境の酸素、水濃度および曝露時間に等しく影響を受けるため、テストパターンの検査をすることで、ウエハ上の全体の膜の状態を類推することが可能である。すなわち、テストパターンにおいて、図１１に示すような発光強度分布が示された場合、このようながウエハ上の各撮像領域において、同様に、感度のバラツキが生じていると類推される。例えば、テストパターンにおける発光強度の弱い箇所の密度に閾値を設け、該閾値以上であればそのウエハを不良とし、該閾値未満であれば良と判定すればよい。
なお、図２に示す実施形態においてテストパターンは、１つの撮像領域に対し１つ設けているが、本検査方法の場合には、ウエハ上に１つのみであってもよい。また、撮像領域の数とは無関係に、互いにある程度の距離を隔ててウエハ上の複数箇所にテストパターンを形成するようにしてもよい。
第１の検査方法により、撮像素子形成ウエハ１が良品と判定された場合には製造工程を継続し、不良品と判定された場合には製造工程を中止する。
すなわち、第１の検査方法により良と判定された撮像素子形成ウエハ１については、撮像素子形成ウエハ１をダイシングして複数の撮像素子チップ１０１を得、さらに各撮像素子チップ１０１を回路基板１０３上に載置し、撮像素子チップ１０１の接続パッド１１３の清浄面を露出させ、この接続パッド１１３と、回路基板１０３との間でワイヤボンディングを行うことにより、固体撮像素子１００を製造する。
（第２の検査方法）
図１２は、第２の検査方法を説明するための説明図である。テストパターン１０は図４に示したものと同一である。
開口１４０にプローブ３ａおよび３ｂを挿入してプローブ先端を第１および第２のテスト用端子１２７ａ、１２７ｂにそれぞれ接触させ、図示しない外部回路とテストパターン１０を接続させ、テスト用有機光電変換膜１３０ａに対して、通常駆動の際と同じ向きの電圧(正電圧）をかける。
この状態で、テスト用有機光電変換膜１３０ａ上に配置された光源６を用いて、テスト用有機光電変換膜１３０ａに単一波長の光Ｌを照射する。光Ｌの波長は可視光領域（３８０〜７８０ｎｍ）のものとする。
光Ｌの照射に伴い、外部回路に流れた電流を検出し、その値から撮像素子の感度を確認する。
予め良否判定の光電流の数値を定め、その数値未満であれば不良、以上であれば良と判定するものとすればよい。
なお、通常駆動電圧を印加し、その際の電流値を取得して、良否を検出することも可能であるが、印加電圧を掃引することによってより良否判定を明確に行うことができる。
図１３は電圧掃引した場合の良品（正常）についてと不良品（Ｅｒｒｏｒ）との電流値の変化を模式的に示すものである。電界強度は横軸右側が大である。
通常駆動電圧では違いの判別が難しくても、電圧を掃引することによって、図１３のように正常な場合と不良品との違いが明らかになる。このような電圧掃引により良否を判定する方法は、電圧に依存する有機膜の電気的特徴を活かした、有機撮像素子に独自の方法である。
（第３の検査方法）
図１４は、第３の検査方法を説明するための説明図である。テストパターン１０は図４に示したものと同一である。
開口１４０にプローブ３ａおよび３ｂを挿入してプローブ先端を第１および第２のテスト用端子１２７ａ、１２７ｂにそれぞれ接触させ、図示しない外部回路とテストパターン１０を接続させる。
この状態で、テスト用有機光電変換膜１３０ａに対して、通常駆動の際と同じ向きの電圧（正電圧）をかけ、その際の暗電流を測定する。
暗電流を調べることによって、膜状態の確認（膜内に欠損があると、そこから熱励起によって電流が湧き出す場合がある）と、短絡の有無の確認（電極間で短絡があると暗電流の値が極端に大きくなる）が可能である。
ここでも、正常時の暗電流を基準として、その数値からのずれにより良否を判定すればよい。
なお、通常駆動電圧を印加し、その際の暗電流により良否を検出することもかのうであるが、印加電圧を掃引することによってより良否判定を明確に行うことができる。
図１５は、電圧掃引した場合の良品（正常）についてと不良品（Ｅｒｒｏｒ）との暗電流の変化を模式的に示すものである、電界強度は横軸右側が大である。
通常駆動電圧では違いの判別が難しくても、電圧を掃引することによって、図１５のように正常な場合と不良品との違いが明らかになる。このような電圧掃引により良否を判定する方法は、電圧に依存する有機膜の電気的特徴を活かした、有機撮像素子に独自の方法である。
上記第２および第３の検査方法については、図２に示すように、テストパターンを１つの撮像領域に対し１つ設けて１つのテストパターンを１つの撮像領域の良否判定に用いてもよいし、１つのテストパターンを複数の撮像領域に対応させてもよい。例えば、ダイシングライン上にテストパターンを設ける場合には、そのテストパターンを、それを挟んで隣接する２つの撮像領域の良否判定に用いるようにしてもよい。
また、以上の検査の他にも、有機光電変換膜の光応答速度を測定することにより良否判定を行うこともできる。
なお、上記第１の検査方法により、良と判定された撮像素子形成ウエハ１について、さらに、第２あるいは第３の検査方法により、個々の撮像領域についての良否を判定するようにしてもよい。
第２あるいは第３の検査方法により、個々の撮像素子部について良否判定の後、撮像素子形成ウエハ１をダイシングして撮像素子チップ１０１を得て、上記の検査の結果、良品と評価された撮像素子部からなる撮像素子チップ１０１に対しては以後の製造工程を継続し、不良品と評価された撮像素子部からなる撮像素子チップに対しては製造工程を継続しない。
すなわち、第２あるいは第３の検査方法により良と判定された撮像素子部からなる撮像素子チップ１０１のみ用いて固体撮像素子１００を製造する。具体的には撮像素子チップ１０１を回路基板１０３上に載置し、撮像素子チップ１０１の接続パッド１１３の清浄面を露出させ、この接続パッド１１３と、回路基板１０３との間でワイヤボンディングを行うことにより固体撮像素子１００を製造する。
上記のように、第１の検査方法もしくは第２、第３の検査方法により、ダイシング前の段階で、撮像素子形成ウエハ１の良否、もしくは撮像素子形成ウエハ１中の各撮像領域１１２の良否を判断する検査を行うことにより、固体撮像素子１００の製造歩留まりが向上し、固体撮像素子１００の製造コストの低減を図ることが可能となる。
図１６は、本発明の製造方法により製造される固体撮像素子を備えた撮像装置の一実施形態であるデジタルカメラの構成図である。このデジタルカメラは、固体撮像素子１００と、固体撮像素子１００の前段に置かれた撮影レンズ２１と、固体撮像素子１００から出力されるアナログの画像データを自動利得調整（ＡＧＣ）や相関二重サンプリング処理等のアナログ処理するアナログ信号処理部２２と、アナログ信号処理部２２から出力されるアナログ画像データをデジタル画像データに変換するアナログデジタル変換部（Ａ／Ｄ）２３と、後述のシステム制御部（ＣＰＵ）２９からの指示によって撮影レンズ２１，Ａ／Ｄ２３，アナログ信号処理部２２，固体撮像素子１００の駆動制御を行う駆動部（タイミングジェネレータを含む）２４と、ＣＰＵ２９からの指示によって発光するフラッシュ２５とを備える。
本実施形態のデジタルカメラは更に、Ａ／Ｄ２３から出力されるデジタル画像データを取り込み補間処理やホワイトバランス補正，ＲＧＢ／ＹＣ変換処理等を行うデジタル信号処理部２６と、画像データをＪＰＥＧ形式などの画像データに圧縮したり逆に伸長したりする圧縮／伸長処理部２７と、メニューなどを表示したりスルー画像や撮像画像を表示する表示部２８と、デジタルカメラ全体を統括制御するシステム制御部（ＣＰＵ）２９と、フレームメモリ等の内部メモリ３０と、ＪＰＥＧ画像データ等を格納する記録メディア３２との間のインタフェース処理を行うメディアインタフェース（Ｉ／Ｆ）部３１と、これらを相互に接続するバス４０とを備える。また、システム制御部２９には、ユーザからの指示入力を行う操作部３３が接続されている。
本発明のウエハおよび製造方法を用いれば、固体撮像素子を歩留まりよく得ることができるので、固体撮像素子を備えた上記のような撮像装置をより安価に製造することが可能となる。
１ 撮像素子形成ウエハ
３ａ、３ｂ プローブ
５ ＣＣＤカメラ
６ 光源
１０，１０Ａ，１０Ｂ テストパターン
１００ 固体撮像素子
１０１ 撮像素子チップ
１０１ａ 撮像素子部
１０３ 回路基板
１０４ ワイヤ
１０５ ダイシングライン
１１０ 半導体ウエハ
１１２ 撮像領域
１１３ 接続パッド
１２２ 信号読出し回路
１２５ 画素電極
１２５ａ、１２５ｂ テスト用電極
１３０ 有機光電変換膜
１３０ａ テスト用有機光電変換膜
１３１ 対向電極
１３１ａ テスト用対向電極
１３２ 保護膜
１４０、１４１、１４２ 保護膜開口

Claims (11)

  1. 信号読出し回路を備えた半導体ウエハと、
    該半導体ウエハ上に形成された、多数の光電変換画素からなる撮像領域を含む複数の撮像素子部と、
    前記半導体ウエハ上の前記撮像領域以外に形成されたテストパターンとを備え、
    前記光電変換画素は、前記半導体ウエハ上に順に積層された画素電極、有機光電変換膜および対向電極を含み、
    前記テストパターンが、前記光電変換画素の前記有機光電変換膜および前記対向電極とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜およびその上に形成されたテスト用対向電極、前記テスト用有機光電変換膜の下面側に電気的に接続された第１のテスト用端子、および前記テスト用上部電極層に電気的に接続された第２のテスト用端子を含み、
    さらに、前記撮像領域および前記テストパターンを覆うように前記半導体ウエハ上の全域に亘って形成された後に、前記撮像領域を露出させることなく前記第１のテスト用端子の一部および前記第２のテスト用端子の一部を露出するように部分的に除去された保護膜を備えていることを特徴とする撮像素子形成ウエハ。
  2. 前記テストパターンが前記半導体ウエハ上の撮像素子部間のダイシングライン上に設けられていることを特徴とする請求項１記載の撮像素子形成ウエハ。
  3. 前記テストパターンが、前記画素電極と同時に形成された該画素電極と同一材料からなる第１のテスト用電極と第２のテスト用電極とを備え、
    前記第１のテスト用電極上に前記テスト用有機光電変換膜が形成され、前記テスト用対向電極が前記テスト用有機光電変換膜を覆うと共に前記第２のテスト用電極を覆うように形成されており、
    前記第１のテスト用端子が前記第１のテスト用電極を介して、前記テスト用有機光電変換膜の下面側に電気的に接続され、前記第２のテスト用端子が前記第２のテスト用電極を介して、前記テスト用対向電極に電気的に接続されていることを特徴とする請求項１または２記載の撮像素子形成ウエハ。
  4. 請求項１から３いずれか１項記載の撮像素子形成ウエハを作製する工程と、
    該撮像素子形成ウエハの前記テストパターンの、前記第１のテスト用端子および前記第２のテスト用端子に外部から触針プローブを接触させて、前記テスト用有機光電変換膜の機能検査を行うことにより前記撮像素子形成ウエハの良否を判定する検査工程とを含み、
    該検査工程において、前記撮像素子形成ウエハが否と判定された場合には以後の製造工程の継続を中止し、良と判定された場合には以後の製造工程を継続することを特徴とする固体撮像素子の製造方法。
  5. 前記機能検査が、
    前記テストパターンを前記触針プローブにより外部回路と接続させ、
    前記有機光電変換膜に逆電圧をかけて電流を通し、
    前記有機光電変換膜からの発光を検出するものであることを特徴とする請求項４記載の固体撮像素子の製造方法。
  6. 請求項１から３いずれか１項記載の撮像素子形成ウエハを作製する工程と、
    該撮像素子形成ウエハの前記テストパターンの、前記第１のテスト用端子および前記第２のテスト用端子に外部から触針プローブを接触させて、前記テスト用有機光電変換膜の機能検査を行うことにより前記テストパターンに対応する撮像領域の良否を判定する検査工程とを含み、
    該検査工程において、否と判定された撮像領域については以後の製造工程の継続を中止し、良と判定された撮像領域については以後の製造工程を継続することを特徴とする固体撮像素子の製造方法。
  7. 前記機能検査が、
    前記テストパターンを前記触針プローブにより外部回路と接続させ、
    前記有機光電変換膜に正電圧をかけた状態で、前記テストパターンに単一波長の光を照射し、前記外部回路に流れた電流を検出するものであることを特徴とする請求項６記載の固体撮像素子の製造方法。
  8. 前記機能検査において、前記正電圧を掃引させて、前記電流を検出することを特徴とする請求項７記載の固体撮像素子の製造方法。
  9. 前記機能検査が、
    前記テストパターンを前記触針プローブにより外部回路と接続させ、
    前記有機光電変換膜に正電圧をかけた状態で、前記外部回路に流れる暗電流の変化を検出するものであることを特徴とする請求項６記載の固体撮像素子の製造方法。
  10. 前記機能検査において、前記正電圧を掃引させて、前記暗電流を検出することを特徴とする請求項９記載の固体撮像素子の製造方法。
  11. 信号読出し回路を備えた半導体基板と、
    該半導体基板上に形成された、多数の光電変換画素からなる撮像領域を含む撮像素子部と、
    前記半導体基板上の前記撮像領域以外に形成されたテストパターンとを備え、
    前記光電変換画素が、前記半導基板上に順に積層された画素電極、有機光電変換膜および対向電極を含むものであり、
    前記テストパターンが、前記光電変換画素の前記有機光電変換膜および前記対向電極とそれぞれ同時に形成された同一構成のテスト用有機光電変換膜およびその上に形成されたテスト用対向電極、前記テスト用有機光電変換膜の下面側に電気的に接続された第１のテスト用端子、および前記テスト用上部電極層に電気的に接続された第２のテスト用端子を含むものであり、
    さらに、前記撮像領域および前記テストパターンを覆うように前記半導体基板の全域に亘って形成された保護膜を備え、該保護膜に前記第１のテスト用端子の一部および前記第２のテスト用端子の一部を露出するように部分開口が設けられていることを特徴とする撮像素子チップ。
JP2012078609A 2012-03-30 2012-03-30 固体撮像素子の製造方法 Active JP5806635B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012078609A JP5806635B2 (ja) 2012-03-30 2012-03-30 固体撮像素子の製造方法
PCT/JP2013/002010 WO2013145694A1 (ja) 2012-03-30 2013-03-25 撮像素子形成ウエハ、固体撮像素子の製造方法および撮像素子チップ
KR20147030266A KR20150001780A (ko) 2012-03-30 2013-03-25 촬상 소자 형성 웨이퍼, 고체 촬상 소자의 제조 방법 및 촬상 소자 칩
US14/496,910 US9343508B2 (en) 2012-03-30 2014-09-25 Wafer for forming imaging element, method for manufacturing solid-state imaging element, and imaging element chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012078609A JP5806635B2 (ja) 2012-03-30 2012-03-30 固体撮像素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013211291A true JP2013211291A (ja) 2013-10-10
JP5806635B2 JP5806635B2 (ja) 2015-11-10

Family

ID=49258997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012078609A Active JP5806635B2 (ja) 2012-03-30 2012-03-30 固体撮像素子の製造方法

Country Status (4)

Country Link
US (1) US9343508B2 (ja)
JP (1) JP5806635B2 (ja)
KR (1) KR20150001780A (ja)
WO (1) WO2013145694A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039328A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JP2016178148A (ja) * 2015-03-19 2016-10-06 三菱電機株式会社 光電変換素子およびその製造方法
JPWO2016143553A1 (ja) * 2015-03-11 2017-12-21 ソニー株式会社 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器
CN111052384A (zh) * 2017-09-12 2020-04-21 索尼半导体解决方案公司 成像器件、成像器件的制造方法、成像装置和电子设备
WO2024018717A1 (ja) * 2022-07-20 2024-01-25 パナソニックＩｐマネジメント株式会社 検査方法および撮像素子の製造方法
JP7492401B2 (ja) 2020-08-03 2024-05-29 日本放送協会 積層型撮像素子およびその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11201605781WA (en) * 2014-01-22 2016-09-29 Lintec Corp Protective film-forming film, sheet for forming protective film, complex sheet for forming protective film, and inspection method
DE102014119539A1 (de) 2014-12-23 2016-06-23 Osram Oled Gmbh Organisches optoelektronisches Bauelement und Verfahren zum Herstellen eines organischen optoelektronischen Bauelements
KR102577261B1 (ko) 2017-01-09 2023-09-11 삼성전자주식회사 이미지 센서, 이미지 센서 제조 방법
KR102569929B1 (ko) * 2018-07-02 2023-08-24 삼성디스플레이 주식회사 디스플레이 장치
US10825990B2 (en) 2019-02-01 2020-11-03 Samsung Electronics Co., Ltd. Image sensor and methods of fabricating and measuring image sensor

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513520A (ja) * 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd プローブ装置
JPH08293836A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 二次元自由空間双方向光接続装置
JP2004207487A (ja) * 2002-12-25 2004-07-22 Nikon Corp 光照射装置及びこれを用いた受光素子検査装置
JP2006245045A (ja) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子とその製造方法
JP2008028111A (ja) * 2006-07-20 2008-02-07 Renesas Technology Corp 半導体装置
JP2008204767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 電子デバイス装置の製造方法および電子デバイス装置の製造装置
JP2011216853A (ja) * 2010-03-17 2011-10-27 Fujifilm Corp 固体撮像素子及びその製造方法並びに撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202865A (ja) * 2005-01-19 2006-08-03 Sony Corp 固体撮像装置および固体撮像装置の製造方法
JP4911445B2 (ja) * 2005-06-29 2012-04-04 富士フイルム株式会社 有機と無機のハイブリッド光電変換素子
JP4719597B2 (ja) * 2006-03-16 2011-07-06 富士フイルム株式会社 光電変換素子及び固体撮像素子
JP4444371B1 (ja) * 2009-09-01 2010-03-31 富士フイルム株式会社 撮像素子及び撮像装置
JP2012182426A (ja) * 2011-02-09 2012-09-20 Canon Inc 固体撮像装置、固体撮像装置を用いた撮像システム及び固体撮像装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513520A (ja) * 1991-07-03 1993-01-22 Matsushita Electric Ind Co Ltd プローブ装置
JPH08293836A (ja) * 1995-04-21 1996-11-05 Hitachi Ltd 二次元自由空間双方向光接続装置
JP2004207487A (ja) * 2002-12-25 2004-07-22 Nikon Corp 光照射装置及びこれを用いた受光素子検査装置
JP2006245045A (ja) * 2005-02-28 2006-09-14 Fuji Photo Film Co Ltd 光電変換膜積層型固体撮像素子とその製造方法
JP2008028111A (ja) * 2006-07-20 2008-02-07 Renesas Technology Corp 半導体装置
JP2008204767A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 電子デバイス装置の製造方法および電子デバイス装置の製造装置
JP2011216853A (ja) * 2010-03-17 2011-10-27 Fujifilm Corp 固体撮像素子及びその製造方法並びに撮像装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016039328A (ja) * 2014-08-08 2016-03-22 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法
JPWO2016143553A1 (ja) * 2015-03-11 2017-12-21 ソニー株式会社 固体撮像装置および製造方法、半導体ウェハ、並びに電子機器
US10991743B2 (en) 2015-03-11 2021-04-27 Sony Corporation Solid state image pickup device and production method, semiconductor wafer, and electronic apparatus
JP2016178148A (ja) * 2015-03-19 2016-10-06 三菱電機株式会社 光電変換素子およびその製造方法
CN111052384A (zh) * 2017-09-12 2020-04-21 索尼半导体解决方案公司 成像器件、成像器件的制造方法、成像装置和电子设备
JP7492401B2 (ja) 2020-08-03 2024-05-29 日本放送協会 積層型撮像素子およびその製造方法
WO2024018717A1 (ja) * 2022-07-20 2024-01-25 パナソニックＩｐマネジメント株式会社 検査方法および撮像素子の製造方法

Also Published As

Publication number Publication date
KR20150001780A (ko) 2015-01-06
JP5806635B2 (ja) 2015-11-10
US9343508B2 (en) 2016-05-17
WO2013145694A1 (ja) 2013-10-03
US20150048352A1 (en) 2015-02-19

Similar Documents

Publication Publication Date Title
JP5806635B2 (ja) 固体撮像素子の製造方法
JP6017107B2 (ja) イメージセンサ及びその製造方法、並びにセンサデバイス
CN107924923B (zh) 固态摄像装置和电子设备
TWI502187B (zh) 基板檢查裝置及基板檢查方法
US9006675B2 (en) Radiation detector, radiographic imaging device and radiographic imaging system
TWI505452B (zh) 固態成像裝置，固態成像裝置之製造方法，及電子裝備
JP2012084883A (ja) ウェーハレベル発光ダイオード（ｌｅｄ）チップのための検出方法及び検出装置並びにそれらのプローブカード
JP2009170730A (ja) 裏面照射型固体撮像素子の検査装置
JP5848047B2 (ja) 放射線検出素子、放射線画像撮影装置、及び放射線画像撮影システム
CN101013711A (zh) 成像设备、放射线成像设备及其制造方法
US10338234B2 (en) Radiographic image capturing device
TWI493215B (zh) X-ray plane detector manufacturing method and X-ray plane detector with TFT array substrate
CN103219399B (zh) 检测元件、辐射检测器、医疗装置和产生检测元件的方法
US9153618B2 (en) Photoelectric conversion apparatus, imaging apparatus using the same, and manufacturing method thereof
KR101692837B1 (ko) 고 신호 전압 및 고 신호／잡음비를 갖는 적외선 센서
JP2012138412A (ja) 半導体装置及びその製造方法、固体撮像装置及びその製造方法、並びに電子情報機器
KR102556237B1 (ko) 엑스레이 검출기용 어레이기판 및 이를 포함하는 엑스레이 검출기
JP5172829B2 (ja) カラー画像センサ
WO2024018717A1 (ja) 検査方法および撮像素子の製造方法
US7122819B2 (en) Method and apparatus for imager die package quality testing
KR20190119372A (ko) 시모스 이미지 센서의 검사 방법 및 이를 수행하기 위한 장치
JP3997408B2 (ja) 半導体集積回路装置の保護膜の評価方法
JP2006128371A (ja) 固体撮像素子及びその測定方法
JPH10223707A (ja) ウエハテスト方法及び装置
JP2007305928A (ja) 固体撮像装置の製造・検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150904

R150 Certificate of patent or registration of utility model

Ref document number: 5806635

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250