JP2013210810A - 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 - Google Patents
汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 Download PDFInfo
- Publication number
- JP2013210810A JP2013210810A JP2012080185A JP2012080185A JP2013210810A JP 2013210810 A JP2013210810 A JP 2013210810A JP 2012080185 A JP2012080185 A JP 2012080185A JP 2012080185 A JP2012080185 A JP 2012080185A JP 2013210810 A JP2013210810 A JP 2013210810A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- general
- input
- selection signal
- output port
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Microcomputers (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】複数の汎用入出力ポートIOと、各々IOに対応しアドレス変数が設定される複数のアドレスレジスタARと、特定機能が設定される複数の特定機能端子Bと、各端子Bに対応し選択信号が入力される複数の選択信号入力端子Sと、各端子Bに接続された第1の端子、第2の端子、及びIOに接続された第3の端子を備え各端子Sに接続され、選択信号が入力されると第1、第3の端子とが、入力されないと第2,第3の端子とが接続され、1つは第2の端子がARの1つに直接接続された複数の切替部と、ARと該ARが直接接続されていない切替部の第2の端子との間に接続され、IOが端子Bに接続されたARが、端子Bが接続されていないIOと接続されるように第2の端子との接続状態を制御する接続制御部とを備える。
【選択図】図1
Description
1a〜1g,2a〜2f,3a〜3e,4a〜4d,5a〜5c,6a〜6b,7a スイッチ回路
1g1 第4の端子
1g2 第5の端子
1g3 第6の端子
41 マイクロコントローラ(半導体装置)
41a 汎用入出力接続制御回路
41b CPU
41c メモリ
42〜44 IC
51 マイクロコントローラ
61a〜61h 切替部
61a1 第1の端子
61a2 第2の端子
61a3 第3の端子
Claims (7)
- 複数の汎用入出力ポートと、
各々が前記複数の汎用入出力ポートの各々に対応して設けられると共に、アドレス変数が設定される複数のアドレスレジスタと、
各々が前記複数の汎用入出力ポートの各々に対応して設けられると共に、各々に特定機能が設定される複数の特定機能端子と、
各々が前記複数の特定機能端子の各々に対応して設けられると共に、各々に選択信号が入力される複数の選択信号入力端子と、
各々が前記特定機能端子に接続された第1の端子、第2の端子、及び前記汎用入出力ポートに接続された第3の端子を備えると共に、前記選択信号入力端子に接続され、前記選択信号が前記選択信号入力端子を介して入力された際に前記第1の端子と前記第3の端子とが接続され、前記選択信号が入力されない場合に前記第2の端子と前記第3の端子とが接続されるように切り替える複数の切替部であって、いずれか1つの切替部の前記第2の端子が前記アドレスレジスタの1つに直接接続された複数の切替部と、
前記アドレスレジスタと該アドレスレジスタが直接接続されていない残りの切替部の第2の端子との間に接続され、前記複数の切替部の切り替えにより、接続対象のアドレスレジスタに対応する汎用入出力ポートが特定機能端子に接続されている場合に、前記特定機能端子が接続されていない汎用入出力ポートと接続されるように、アドレスレジスタと前記第2の端子との接続状態を制御する接続制御部と、
を備えた汎用入出力ポート接続制御回路。 - 前記汎用入出力ポート、前記アドレスレジスタ、前記特定機能端子、前記選択信号入力端子、及び前記切替部は、各々、第1〜第nの汎用入出力ポート、第1〜第nのアドレスレジスタ、第1〜第nの特定機能端子、第1〜第nの選択信号入力端子、及び第1〜第nの切替部からなり、
前記第1〜第nのアドレスレジスタは、第1のアドレスレジスタから第nのアドレスレジスタの順に下位から上位のビットが前記アドレス変数として設定され、
前記接続制御部は、対応する汎用入出力ポートが特定機能端子に接続された前記アドレスレジスタの接続先を、上位のビットが設定されたアドレスレジスタの前記第2の端子側に切り替える
請求項1記載の汎用入出力ポート接続制御回路。 - 前記接続制御部は、
第4の端子と第5の端子のいずれかを前記第1〜第nの選択信号入力端子からの前記選択信号の出力の有無に基づいて第6の端子に選択的に接続するスイッチ部を、前記第1〜第nの切替部に各々並列に上位ビット側に設けてなり、
前記第1の切替部に各々並列に上位ビット側に設けられた各スイッチ部は、前記第1の選択信号入力端子から前記選択信号が入力されない場合、前記第4の端子に接続された自アドレスレジスタを選択して前記第6の端子に接続し、前記選択信号が入力された場合、前記第5の端子に接続された下位ビット側のアドレスレジスタを選択して前記第6の端子に接続し、
前記第2〜第nの切替部に各々並列に上位ビット側に設けられた各スイッチ部は、前記第2〜第nの選択信号入力端子から前記選択信号が入力されない場合、前記第4の端子に接続された前段のスイッチ部を選択して前記第6の端子に接続し、前記選択信号が入力された場合、前記第5の端子に接続された下位ビット側の前段のスイッチを選択して前記第6の端子に接続する
請求項2記載の汎用入出力ポート接続制御回路。 - 前記汎用入出力ポート、前記アドレスレジスタ、前記特定機能端子、前記選択信号入力端子、及び前記切替部は、各々、第1〜第nの汎用入出力ポート、第1〜第nのアドレスレジスタ、第1〜第nの特定機能端子、第1〜第nの選択信号入力端子、及び第1〜第nの切替部からなり、
前記第1〜第nのアドレスレジスタは、第1のアドレスレジスタから第nのアドレスレジスタの順に上位から下位のビットが前記アドレス変数として設定され、
前記接続制御部は、対応する汎用入出力ポートが特定機能端子に接続された前記アドレスレジスタの接続先を、下位のビットが設定されたアドレスレジスタの前記第2の端子側に切り替える
請求項1記載の汎用入出力ポート接続制御回路。 - 前記接続制御部は、
第4の端子と第5の端子のいずれかを前記第1〜第nの選択信号入力端子からの前記選択信号の出力の有無に基づいて第6の端子に選択的に接続するスイッチ部を、前記第1〜第nの切替部に各々並列に下位ビット側に設けてなり、
前記第1の切替部に各々並列に下位ビット側に設けられた各スイッチ部は、前記第1の選択信号入力端子から前記選択信号が入力されない場合、前記第4の端子に接続された自アドレスレジスタを選択して前記第6の端子に接続し、前記選択信号が入力された場合、前記第5の端子に接続された上位ビット側のアドレスレジスタを選択して前記第6の端子に接続し、
前記第2〜第nの切替部に各々並列に下位ビット側に設けられた各スイッチ部は、前記第2〜第nの選択信号入力端子から前記選択信号が入力されない場合、前記第4の端子に接続された前段のスイッチ部を選択して前記第6の端子に接続し、前記選択信号が入力された場合、前記第5の端子に接続された上位ビット側の前段のスイッチを選択して前記第6の端子に接続する
請求項4記載の汎用入出力ポート接続制御回路。 - 請求項1から請求項5のいずれか1項に記載の汎用入出力ポート接続制御回路と、該汎用入出力ポート接続制御回路を用いる中央処理装置と、
を備えた半導体装置。 - 複数の汎用入出力ポートに対する、各々が前記複数の汎用入出力ポートの各々に対応して設けられると共にアドレス変数が設定される複数のアドレスレジスタと、各々が前記複数の汎用入出力ポートの各々に対応して設けられると共に各々に特定機能が設定される複数の特定機能端子との接続を切り替える汎用入出力ポート接続制御方法であって、
各々が前記複数の特定機能端子の各々に対応して設けられた複数の選択信号入力端子を介して選択信号を入力する選択信号入力手順と、
各々が前記特定機能端子に接続された第1の端子、第2の端子、及び前記汎用入出力ポートに接続された第3の端子を備えると共に、いずれか1つの第2の端子が前記アドレスレジスタの1つに直接接続され、かつ前記選択信号入力端子に接続された複数の切替部により、前記選択信号が前記選択信号入力端子を介して入力された際に前記第1の端子と前記第3の端子とを接続し、前記選択信号が入力されない場合に前記第2の端子と前記第3の端子とを接続するように切り替える切替手順と、
前記アドレスレジスタとアドレスレジスタが直接接続されていない残りの切替部の第2の端子との間に接続された接続制御部により、前記複数の切替部による切替手順で接続対象のアドレスレジスタに対応する汎用入出力ポートが特定機能端子に接続されている場合に、前記特定機能端子が接続されていない汎用入出力ポートと接続されるように、アドレスレジスタと前記第2の端子との接続状態を制御する接続制御手順と、
を含む汎用入出力ポート接続制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080185A JP5930802B2 (ja) | 2012-03-30 | 2012-03-30 | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012080185A JP5930802B2 (ja) | 2012-03-30 | 2012-03-30 | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013210810A true JP2013210810A (ja) | 2013-10-10 |
JP5930802B2 JP5930802B2 (ja) | 2016-06-08 |
Family
ID=49528592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012080185A Active JP5930802B2 (ja) | 2012-03-30 | 2012-03-30 | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5930802B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05250497A (ja) * | 1992-03-05 | 1993-09-28 | Mitsubishi Electric Corp | マイクロコンピュータの入出力機能選択装置 |
JPH07152720A (ja) * | 1993-11-30 | 1995-06-16 | Kawasaki Steel Corp | マイクロプロセッサ |
JP2000330968A (ja) * | 1999-04-08 | 2000-11-30 | Microchip Technol Inc | マイクロコントローラにおける、1つ以上のファンクション回路においてのピン割り当てを再設定する装置および方法 |
US7417452B1 (en) * | 2006-08-05 | 2008-08-26 | Altera Corporation | Techniques for providing adjustable on-chip termination impedance |
-
2012
- 2012-03-30 JP JP2012080185A patent/JP5930802B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05250497A (ja) * | 1992-03-05 | 1993-09-28 | Mitsubishi Electric Corp | マイクロコンピュータの入出力機能選択装置 |
JPH07152720A (ja) * | 1993-11-30 | 1995-06-16 | Kawasaki Steel Corp | マイクロプロセッサ |
JP2000330968A (ja) * | 1999-04-08 | 2000-11-30 | Microchip Technol Inc | マイクロコントローラにおける、1つ以上のファンクション回路においてのピン割り当てを再設定する装置および方法 |
US7417452B1 (en) * | 2006-08-05 | 2008-08-26 | Altera Corporation | Techniques for providing adjustable on-chip termination impedance |
Also Published As
Publication number | Publication date |
---|---|
JP5930802B2 (ja) | 2016-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100812225B1 (ko) | 멀티프로세서 SoC 플랫폼에 적합한 크로스바 스위치구조 | |
JP4726337B2 (ja) | ワンチップマイクロコンピュータ | |
US20080077718A1 (en) | Stacked card address assignment | |
JP4322173B2 (ja) | データ転送方法及びシステム、入出力要求装置、並びに、データ転送プログラム及び同プログラムを記録したコンピュータ読取可能な記録媒体 | |
JP5930802B2 (ja) | 汎用入出力ポート接続制御回路、半導体装置、及び汎用入出力ポート接続制御方法 | |
EP2488956A1 (en) | Direct peripheral interconnect | |
JP5288541B2 (ja) | 溶接電源 | |
US20120203936A1 (en) | Direct peripheral interconnect | |
JP2011198356A (ja) | 複数の独立したシーケンスプログラムを並列実行するプログラマブルコントローラ | |
US20150355617A1 (en) | Sequencer system and address setting method | |
US20070220236A1 (en) | Reconfigurable computing device | |
JP6024752B2 (ja) | 情報処理装置およびその制御方法 | |
JP2003196149A (ja) | メモリ制御装置 | |
JP2006259912A (ja) | スイッチ装置、プロセッサ間通信システム、プロセッサ間通信システムの制御方法、及びプログラム | |
JP4209648B2 (ja) | メモリ装置 | |
EP2071776A1 (en) | Method for routing data traffic in a network | |
JP2003044293A (ja) | 割り込み処理装置 | |
JP2010049508A (ja) | 複数バスの選択方式およびこの方式を備えたプログラマブルコントローラ | |
JP5020856B2 (ja) | プログラマブル・ロジック・コントローラ | |
JP5977209B2 (ja) | ステートマシン回路 | |
JP2003067010A (ja) | ビット演算制御装置及びこれを備えるプログラマブルロジックコントローラ | |
JP2010033336A (ja) | 信号処理装置及び信号処理方法 | |
JP4832721B2 (ja) | 半導体装置およびマイクロコントローラ | |
JP2004038767A (ja) | バス調停装置 | |
JP2007323491A (ja) | ダイレクトメモリアクセス制御装置および制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150310 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160328 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160426 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5930802 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |