JP2013197741A - プログラマブルロジックデバイス - Google Patents

Abstract

【課題】 パストランジスタのゲート絶縁膜破壊を防ぐことができるプログラマブルロジックデバイスを提供する。
【解決手段】 本発明の実施形態に係るプログラマブルロジックデバイスのロジックスイッチは、第１の配線に接続された第１の端子、第２および第３の配線に接続された第２および第３の端子を有する第１のメモリと、前記第１の配線に接続された第４の端子、第４および第５の配線に接続された第５および第６の端子を有する第２のメモリと、前記第１の配線にゲートが接続され、ソース・ドレイン端がそれぞれ第６、第７の配線に接続されるパストランジスタとを含み、第１のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第８、第６の配線に接続され、ゲートが第９の配線に接続され、第２のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第１０、第７の配線に接続され、ゲートが第１１の配線に接続される。
【選択図】 図１

Description

本発明の実施形態はプログラマブルロジックデバイスに関する。

論理演算回路や配線回路を再構成する必要のあるＦＰＧＡ（Field Programmable Gate Array）には、プログラマブルスイッチが用いられる。プログラマブルスイッチはメモリを有し、このメモリに保持されたデータに基づいてスイッチのオン／オフを切り換える素子である。従来、そのメモリとして揮発性メモリ（例えばＳＲＡＭ）が使用されている。しかしながら、揮発性メモリを用いると、電源遮断後に電源供給を再開するたびに、メモリへデータを書き込む必要がある。

そこで、プログラマブルスイッチのメモリとして、不揮発性のメモリトランジスタを用いる方式がある。不揮発性のメモリトランジスタを用いたプログラマブルスイッチは、例えば、１つのセルを２つの不揮発性メモリトランジスタと、１つのスイッチングトランジスタ（以降、パストランジスタとも称する）を含む。このような不揮発性メモリトランジスタでは、メモリにデータを書き込む方式として、ＦＮ（Fowler-Nordheim）トンネルを用いた方式と、ホットキャリアを用いた方式とがある。しかしながら、どちらの方式であっても、メモリにデータを書き込むときに、パストランジスタのゲート絶縁膜が破壊される恐れがある。

米国特許第５８１２４５０号

本発明の実施形態は、パストランジスタのゲート絶縁膜破壊を防ぐことができるプログラマブルロジックデバイスを提供することを目的とする。

上記目的を達成するために、本発明の実施形態によるプログラマブルロジックデバイスは、ロジックスイッチと、第１のセレクトゲートトランジスタと、第２のセレクトゲートトランジスタを有するプログラマブルロジックデバイスであって、前記ロジックスイッチは、第１の配線に接続されて信号を出力する第１の端子と、第２の配線に接続されて信号の入力を受ける第２の端子と、第３の配線に接続された第３の端子とを有する第１のメモリと、前記第１の配線に接続されて信号を出力する第４の端子と、第４の配線に接続されて信号の入力を受ける第５の端子と、第５の配線に接続された第６の端子とを有する第２のメモリと、前記第１の配線にゲートが接続され、ソース・ドレイン端がそれぞれ第６の配線と第７の配線に接続されるパストランジスタとを含み、前記第１のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第８の配線と前記第６の配線に接続され、ゲートが第９の配線に接続され、前記第２のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第１０の配線と前記第７の配線に接続され、ゲートが第１１の配線に接続されることを特徴としている。

本発明の第１の実施形態に係るプログラマブルロジックデバイス。 本発明の第１の実施形態に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第１の実施形態に係るプログラマブルロジックデバイスが書き込みモード時の電圧印加タイミングを示す図。 本発明の第１の実施形態に係るプログラマブルロジックデバイスの動作モード。 本発明の第１の実施形態に係るプログラマブルロジックデバイスの消去モード。 本発明の第２の実施形態に係るプログラマブルロジックデバイス。 本発明の第２の実施形態に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第２の実施形態に係るプログラマブルロジックデバイスが書き込みモード時の電圧印加タイミングを示す図。 本発明の第２の実施形態に係るプログラマブルロジックデバイスの動作モード。 本発明の第３の実施形態に係るプログラマブルロジックデバイス。 本発明の第３の実施形態に係るプログラマブルロジックデバイスのセル。 本発明の第３の実施形態に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第３の実施形態に係るプログラマブルロジックデバイスの動作モード。 本発明の第３の実施形態の変形例に係るプログラマブルロジックデバイス。 本発明の第３の実施形態の変形例に係るプログラマブルロジックデバイスのセル。 本発明の第３の実施形態の変形例に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第３の実施形態の変形例に係るプログラマブルロジックデバイスの動作モード。 本発明の第４の実施形態に係るプログラマブルロジックデバイス。 本発明の第４の実施形態に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第４の実施形態に係るプログラマブルロジックデバイスの動作モード。 本発明の第５の実施形態に係るプログラマブルロジックデバイス。 本発明の第５の実施形態に係るプログラマブルロジックデバイスの書き込みモード。 本発明の第６の実施形態に係るプログラマブルロジックデバイス。 本発明の第６の実施形態に係るプログラマブルロジックデバイスの書き込みモード。

［第１の実施形態］
図１は本実施形態に係るプログラマブルロジックデバイスを示す回路図である。プログラマブルロジックデバイス１には、セルがアレイ状に並べられる。各セルは、２つの不揮発メモリトランジスタ（以降では、メモリトランジスタとも称する）と１つのパストランジスタとを含み、ロジックスイッチを構成する。図１では、一例として４つのセルを示している。これら４つのセルを、それぞれ第１セル（メモリトランジスタＭＴ１ａ、ＭＴ１ｂとパストランジスタＰＴ１を有するセル）、第２セル（メモリトランジスタＭＴ２ａ、ＭＴ２ｂとパストランジスタＰＴ２を有するセル）、第３セル（メモリトランジスタＭＴ３ａ、ＭＴ３ｂとパストランジスタＰＴ３を有するセル）、第４セル（メモリトランジスタＭＴ４ａ、ＭＴ４ｂとパストランジスタＰＴ４を有するセル）と称する。

プログラマブルロジックデバイス１では、セルアレイの入出力端子となるパストランジスタのソース・ドレイン端にトランジスタ（セレクトゲートトランジスタと称する）を設ける。例えば、図１のパストランジスタＰＴ１のソース端と、セレクトゲートトランジスタＳＧ１ａのドレイン端は、いずれも配線Ｘ１に接続されている。また、パストランジスタＰＴ１のドレイン端と、セレクトゲートトランジスタＳＧ１ｂのドレイン端は、いずれも配線Ｙ１に接続されている。セルアレイの同じ行に配置されたセルの各パストランジスタのソース端に接続されるセレクトゲートトランジスタは共通である。例えば、第１セルのパストランジスタＰＴ１と第２セルのパストランジスタＰＴ２のソース端には、共通のセレクトゲートトランジスタＳＧ１ａが設けられる。また、セルアレイの同じ列に配置されたセルの各パストランジスタのドレイン端に接続されるセレクトゲートトランジスタは共通である。例えば、第１セルのパストランジスタＰＴ１と第３セルのパストランジスタＰＴ３のドレイン端には、共通のセレクトゲートトランジスタＳＧ１ｂが設けられる。

メモリトランジスタは、電荷蓄積膜として導電性のフローティングゲートを用いたＦＧ（Floating Gate）型トランジスタでも良いし、絶縁性のシリコン窒化物あるいはシリコン酸窒化物の膜を電荷蓄積膜として用いたＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型トランジスタでも良い。メモリトランジスタの電荷蓄積膜に電子が多く蓄積され、閾値電圧Ｖｔｈが高くなった状態を書き込み状態とし、電荷蓄積膜に蓄積された電子の量が少なく、閾値電圧Ｖｔｈが低くなった状態を消去状態とする。

（書き込みモード）
第１セルの２つのメモリトランジスタＭＴ１ａ、ＭＴ１ｂが消去状態で、どちらか一方のメモリトランジスタ（例えば、メモリトランジスタＭＴ１ａ）にデータを書き込む場合について説明する。１つのセルに含まれる２つのメモリトランジスタにデータを書き込む場合には、いずれか一方のメモリトランジスタが書き込み状態、他方が消去状態となるように、相補的にデータを書き込む。

本実施形態のプログラマブルロジックデバイス１では、第１セルと第２セルがワード線ＷＬ１ａ、ＷＬ１ｂを共有する。そのため、第１セルのメモリトランジスタにデータを書き込む場合には、第２セルのメモリトランジスタにデータを書き込まないように、ビット線ＢＬ２ａ、ＢＬ２ｂに印加する電圧を調整する必要がある。なお、本実施形態では、第１セルと第２セルのビット線は独立であるとする。

図２は、第１セルの一方のメモリトランジスタにデータを書き込む場合の、第１セルと第２セルの各配線に印加する電圧を示す図である。また、図３は、これらの電圧を印加するタイミングを示す図である。まず、配線ＳＬ１とＳＬ２に電源電圧Ｖｄｄを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオン状態とする。そして、配線ＸＳ１、ＸＳ２、ＹＳ１、ＹＳ２からセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂを介してパストランジスタＰＴ１〜ＰＴ４に対してゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。これによって、パストランジスタＰＴ１〜ＰＴ４のソース・ドレイン端の電位を持ち上げることができる。なお、第１セルと第２セルに着目した場合、セレクトゲートトランジスタＳＧ２ａの動作は第１セルと第２セルには影響しない。しかしながら、プログラマブルロジックデバイス１に含まれるいずれかのメモリトランジスタに選択的にデータの書き込みを行う場合、全てのセレクトゲートトランジスタをオン状態にする。

その後、第２セルのメモリトランジスタに接続されるビット線ＢＬ２ａ、ＢＬ２ｂに書き込み防止用の電圧Ｖ_ｉｎｈを印加する。また、第１セルのメモリトランジスタに接続されるビット線ＢＬ１ａ、ＢＬ１ｂには、０Ｖを印加する。

そして最後に、データの書き込み対象であるメモリトランジスタＭＴ１ａのゲートに接続されたワード線ＷＬ１ａに書き込み電圧Ｖ_ｐｒｇを印加し、書き込み対象ではないメモリトランジスタＭＴ１ｂのゲートに接続されたワード線ＷＬ１ｂに電圧Ｖ_ｐａｓｓを印加する。Ｖ_ｐａｓｓはチャネルが形成されない程度のゲート電圧であって、例えば０Ｖである。

すると、メモリトランジスタＭＴ１ａにはチャネルが形成され、このチャネルとゲートとの間に大きな電位差が生じ、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、第２セルのメモリトランジスタＭＴ２ａにはチャネルが形成されるが、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じない。そのため、メモリトランジスタＭＴ２ａにはデータが書き込まれない。

また、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂのゲート電極は０Ｖであるため、チャネルとゲートとの間に電位差が生じず、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂにはデータが書き込まれない。

なお、第３セルおよび第４セルは、ワード線ＷＬ２ａ、ＷＬ２ｂにＶ_ｐａｓｓを印加すれば、データを書き込ませないようにすることができる。

このように、プログラマブルロジックデバイス１では、１つのセルに含まれる２つのメモリトランジスタのいずれか一方に選択的にデータの書き込みができる。そのうえ、データの書き込みが行われるメモリトランジスタと同じワード線に接続されたメモリトランジスタには、データの書き込みを行わせないことができる。

次に、書き込み防止電圧Ｖ_ｉｎｈとゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔの電圧範囲について説明する。データ書き込み対象ではないメモリトランジスタへの誤書き込み防止と、パストランジスタＰＴ１〜ＰＴ４のゲート絶縁膜の破壊を防止するためには、いくつかの電圧印加条件を満たさなければならない。

第１の条件として、パストランジスタのゲート絶縁膜破壊を防止するためには、書き込み電圧Ｖ_ｐｒｇとゲート絶縁膜破壊防止電圧Ｖ_ｐｒｔの差分の電位差以上の耐圧をゲート絶縁膜が有する必要がある。なお、以下では膜厚は全てＳｉＯ_２換算の膜厚であるとして説明する。パストランジスタのゲート絶縁膜のＳｉＯ_２換算膜厚Ｔ（ＳｉＯ_２）は、以下のように求められる。
（式１） Ｔ（ＳｉＯ_２）＝Ｔ_ｏｘ＊ε（ＳｉＯ_２）／ε
ここで、Ｔ_ｏｘはパストランジスタのゲート絶縁膜の実測膜厚であり、ε（ＳｉＯ_２）はＳｉＯ_２の誘電率であり、εはパストランジスタのゲート絶縁膜の誘電率である。

データを書き込まないセルにおいて、そのセルのメモリトランジスタのソース端に接続されるビット線には書き込み防止電圧Ｖ_ｉｎｈが印加される。また、パストランジスタのソース・ドレイン端にはゲート絶縁膜破壊防止電圧Ｖ_ｐｒｔが印加される。すなわち、データを書き込まないセルのパストランジスタのトンネル絶縁膜にかかる電位差は、（Ｖ_ｉｎｈ−Ｖ_ｐｒｔ）となり、電界Ｅ_ｔは、以下の式で表される。
（式２） Ｅ_ｔ＝（Ｖ_ｉｎｈ−Ｖ_ｐｒｔ）／Ｔ（ＳｉＯ_２）
ゲート絶縁膜が破壊される電界をＥ_ＢＫとすると、Ｅ_ｔは、Ｅ_ＢＫより小さくなければならない。
（式３） Ｅ_ｔ≦Ｅ_ＢＫ
第２の条件として、データを書き込まないセルへの誤書き込みを防ぐために印加される書き込み防止電圧Ｖ_ｉｎｈについて考察する。メモリトランジスタには、データを書き込むのにゲート絶縁膜へ印加する必要がある書き込み最低電界Ｅ_ｌｉｍ１と、データを書き込まないときにゲート絶縁膜に印加することができる非書き込み最高電界Ｅ_ｌｉｍ２がある。書込み防止電圧Ｖ_ｉｎｈは以下の条件を満たす必要がある。
（式４） Ｖ_ｉｎｈ≧（Ｅ_ｌｉｍ１−Ｅ_ｌｉｍ２）＊Ｔ_Ｍ
Ｔ_Ｍは、メモリトランジスタのゲート絶縁膜の膜厚の総和である。ポリシリコンなどの導電型浮遊ゲートを有するメモリトランジスタの場合、Ｔ_Ｍはトンネル膜の膜厚とブロック膜の膜厚の和である。窒化シリコン膜などの絶縁膜に電荷を捕獲させるメモリトランジスタの場合、Ｔ_Ｍはトンネル膜の膜厚と電荷捕獲膜の膜厚と、ブロック膜の膜厚の和である。

一般的なフラッシュメモリにおいて、Ｅ_ｌｉｍ１とＥ_ｌｉｍ２の差は５ＭＶ／ｃｍ程度である。また、パストランジスタのゲート絶縁膜に高電圧が印加されるのは、メモリトランジスタに書き込みを行うときのみである。例えば、フラッシュメモリでは、書き込み時にフラッシュメモリのトンネル絶縁膜にかかる電界は２０ＭＶ／ｃｍ程度である。また、高信頼なパストランジスタを実現するために、パストランジスタのゲート絶縁膜にかかる電界の上限（すなわち、ゲート絶縁膜が破壊される電界Ｅ_ＢＫ）は、１０ＭＶ／ｃｍとされている。

ロジックスイッチの高速性を確保するためには、パストランジスタのゲート絶縁膜の膜厚は数ｎｍが望ましい。一方で、メモリトランジスタのゲート絶縁膜の総和は１５ｎｍ程度である。例えば、メモリトランジスタのゲート絶縁膜の膜厚の総和が１３ｎｍで、Ｅ_ｌｉｍ１とＥ_ｌｉｍ２の差が５ＭＶ／ｃｍである場合、誤書き込み防止電圧Ｖ_ｉｎｈは、（式４）から６．５Ｖ以上と求められる。さらに、パストランジスタのゲート絶縁膜が３ｎｍであった場合、誤書き込み防止電圧Ｖ_ｉｎｈを６．５Ｖとすると、ゲート絶縁膜破壊防止電圧Ｖ_ｐｒｔは（式２）から３．５Ｖ以上と求められる。このように、メモリトランジスタのゲート絶縁膜とパストランジスタのゲート絶縁膜に応じて、書き込み防止電圧Ｖ_ｉｎｈとゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを決めることができる。

（動作モード）
図４は、プログラマブルロジックデバイス１が動作モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。動作モードの時には、配線ＳＬ１とＳＬ２に０Ｖを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオフ状態とする。そして、各セルに接続された２つのビット線の一方に０Ｖ、他方に電源電圧Ｖｄｄを与える。例えば、図４では、ビット線ＢＬ１ａ、ＢＬ２ａに０Ｖ、ビット線ＢＬ１ｂ、ＢＬ２ｂに電源電圧Ｖｄｄを与える。

メモリトランジスタＭＴ１ａが書き込み状態で、メモリトランジスタＭＴ１ｂが消去状態の場合を例にして説明する。メモリトランジスタＭＴ１ａ、ＭＴ１ｂのゲートに読み出し用の電圧Ｖ_ｒｅａｄ（消去状態の閾値電圧＜Ｖ_ｒｅａｄ＜書き込み状態の閾値電圧）を印加すると、メモリトランジスタＭＴ１ｂを介して、パストランジスタＰＴ１のゲートに電源電圧Ｖｄｄが印加される。そのため、パストランジスタＰＴ１がオン状態となる。配線Ｙ１、Ｙ２がプログラマブルロジックデバイス１への信号入力用の配線であり、配線Ｘ１、Ｘ２が信号出力用の配線であるとする。すると、配線Ｙ１の入力信号が、パストランジスタＰＴ１を介して配線Ｘ１に出力される。

（消去モード）
図５は、プログラマブルロジックデバイス１が消去モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。消去モードでは、プログラマブルロジックデバイス１に含まれる全てのメモリトランジスタを消去状態にする。消去モードでは、セレクトゲートトランジスタＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂをオフ状態にする。そして、全てのワード線ＷＬ１ａ、ＷＬ１ｂ、ＷＬ２ａ、ＷＬ２ｂに負の消去電圧−Ｖ_ｐｒｇを印加し、全てのビット線ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ａ、ＢＬ２ｂにＶｓｓの電圧を印加する。電圧Ｖｓｓは、例えば０Ｖである。

［第２の実施形態］
図６は第２の実施形態に係るプログラマブルロジックデバイスを示す回路図である。プログラマブルロジックデバイス２は、２つのメモリトランジスタと１つのパストランジスタを含むセルがアレイ状に並べられる。本実施形態では、隣り合う２つのセル（第１セルと第２セル／第３セルと第４セル）でビット線を共有する。他の構成は第１の実施形態と同様である。本実施形態によれば、隣り合う２つのセルでビット線を共有するため、チップ面積を削減することができる。

（書き込みモード）
第１セルの２つのメモリトランジスタＭＴ１ａ、ＭＴ１ｂが消去状態で、どちらか一方のメモリトランジスタ（例えば、メモリトランジスタＭＴ１ａ）にデータを書き込む場合について説明する。

図７は、第１セルの一方のメモリトランジスタにデータを書き込む場合の、第１セルと第２セルの各配線に印加する電圧を示す図である。また、図８は、これらの電圧を印加するタイミングを示す図である。

まず、配線ＳＬ１とＳＬ２に電源電圧Ｖｄｄを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオン状態とする。そして、配線ＸＳ１、ＸＳ２、ＹＳ１、ＹＳ２からセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂを介してパストランジスタＰＴ１〜ＰＴ４に対してゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。これによって、パストランジスタＰＴ１〜ＰＴ４のソース・ドレイン端の電位を持ち上げることができる。なお、第１セルと第２セルに着目した場合、セレクトゲートトランジスタＳＧ２ａの動作は第１セルと第２セルには影響しない。しかしながら、プログラマブルロジックデバイス１に含まれるいずれかのメモリトランジスタに選択的にデータの書き込みを行う場合、全てのセレクトゲートトランジスタをオン状態にする。

その後、非選択のセルに接続されるビット線ＢＬ２ａ、ＢＬ２ｂに書き込み防止用の電圧Ｖ_ｉｎｈを印加する。また、第１セルのメモリトランジスタに接続されるビット線ＢＬ１ａ、ＢＬ１ｂには、０Ｖを印加する。

そして最後に、データの書き込み対象であるメモリトランジスタＭＴ１ａのゲートに接続されたワード線ＷＬ１ａに書き込み電圧Ｖ_ｐｒｇを印加し、書き込み対象ではないメモリトランジスタＭＴ１ｂのゲートに接続されたワード線ＷＬ１ｂにＶ_ｐａｓｓを印加する。

すると、メモリトランジスタＭＴ１ａにはチャネルが形成され、このチャネルとゲートとの間に大きな電位差が生じ、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、第２セルのメモリトランジスタＭＴ２ａにはチャネルが形成されるが、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じない。そのため、メモリトランジスタＭＴ２ａにはデータが書き込まれない。

また、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂのゲート電極は０Ｖであるため、チャネルとゲートとの間に電位差が生じず、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂにはデータが書き込まれない。なお、書き込み防止電圧Ｖ_ｉｎｈとゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔの電圧範囲は、第１の実施形態と同様である。

ただし、本実施形態では、隣り合う２つのセルでビット線を共有するため、書き込みモードのときに、メモリトランジスタＭＴ２ｂのソース端には書き込み防止電圧Ｖ_ｉｎｈが印加され、ゲートにはＶ_ｐａｓｓが印加される。そのため、書き込み防止電圧Ｖ_ｉｎｈとＶ_ｐａｓｓとの電位差によってはメモリトランジスタＭＴ２ｂがオン状態となる可能性がある。そのため、選択書き込みが成立する範囲が狭くなる。

（動作モード）
図９は、プログラマブルロジックデバイス２が動作モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。動作モードの時には、配線ＳＬ１とＳＬ２に０Ｖを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオフ状態とする。そして、各セルに接続された２つのビット線の一方に０Ｖ、他方に電源電圧Ｖｄｄを与える。本実施形態では、２つの隣接したセルでビット線を共有するため、例えばビット線ＢＬ１ａにＶｄｄ、ＢＬ２ａに０Ｖ、ＢＬ２ｂにＶｄｄを印加する。このように各配線に電圧を印加すると、第１の実施形態と同様にプログラマブルロジックデバイス２を動作させることができる。

（消去モード）
プログラマブルロジックデバイス２が消去モードの時には、第１の実施形態と同様に、セレクトゲートトランジスタＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂをオフ状態にする。そして、全てのワード線ＷＬ１ａ、ＷＬ１ｂ、ＷＬ２ａ、ＷＬ２ｂに負の消去電圧−Ｖ_ｐｒｇを印加し、全てのビット線ＢＬ１ａ、ＢＬ２ａ、ＢＬ２ｂにＶｓｓの電圧を印加する。電圧Ｖｓｓは、例えば０Ｖである。これによって、第１の実施形態と同様に、プログラマブルロジックデバイス２に含まれる全てのメモリトランジスタを消去状態にすることができる。

［第３の実施形態］
本実施形態のプログラマブルロジックスイッチは、１つのセルが複数のメモリトランジスタを含むメモリストリングと１つのパストランジスタとで構成される。図１０は、本実施形態のプログラマブルロジックスイッチ３を示す図である。図１１は、プログラマブルロジックスイッチ３の第１セルとセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂとを示す図である。なお、第１セル以外のセルも、第１セルと同様の構成である。

図１０、図１１に示すように、第１セルには、メモリストリングＭＳ１ａ、ＭＳ１ｂが含まれる。メモリストリングＭＳ１ａ、ＭＳ１ｂは、それぞれｎ個（ｎは２以上の整数）のメモリトランジスタを含む。これらのメモリトランジスタは、隣り合うメモリトランジスタのソース・ドレイン端同士が直列に接続される。図１１の例では、メモリストリングＭＳ１ａ、ＭＳ１ｂがそれぞれ４つずつのメモリトランジスタ（ＭＴ１ａ〜ＭＴ１ｄと、ＭＴ１ｅ〜ＭＴ１ｈ）が直列に接続される。メモリストリングＭＳ１ａ、ＭＳ１ｂの一端は、ビット線ＢＬ１ａ、ＢＬ１ｂにそれぞれ接続される。また、メモリストリングＭＳ１ａ、ＭＳ１ｂの他端は、パストランジスタＰＴ１のゲートに接続される。

メモリストリングＭＳ１ａ、ＭＳ１ｂは、パストランジスタＰＴ１から同じ距離にあるメモリトランジスタが対を成す。図１１では、メモリトランジスタ対ＭＰ１〜ＭＰ４を破線で囲って示している。メモリトランジスタＭＴ１ａ〜ＭＴ１ｈのゲートは、それぞれワード線ＷＬ１ａ〜ＷＬ１ｈに接続されている。また、第１のセルと第２のセルは、ワード線ＷＬ１ａ〜ＷＬ１ｈを共有する。

本実施形態のメモリトランジスタ対は、第１および第２の実施形態の１つのセルに含まれる２つのメモリトランジスタに相当する。つまり、メモリトランジスタ対ＭＰ１〜ＭＰ４にデータを書き込む場合には、対を成すメモリトランジスタの一方が書き込み状態、他方が消去状態となるように、相補的にデータを書き込む。

（書き込みモード）
書き込みモードでは、セルのメモリトランジスタ対の中から１つを選択し、そのメモリトランジスタ対の一方にデータを書き込む。一例として、メモリトランジスタ対ＭＰ２の一方のメモリトランジスタＭＴ１ｂを書き込み状態、ＭＴ１ｇを消去状態とする場合を用いて説明する。

図１２は、書き込みモードでの各配線に印加する電圧を示す図である。本実施形態では、第１および第２の実施形態と同様に、ＦＮトンネル電流により書き込みを行う。配線ＳＬ１とＳＬ２に電源電圧Ｖｄｄを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオン状態とする。そして、配線ＸＳ１、ＸＳ２、ＹＳ１、ＹＳ２からセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂを介してパストランジスタＰＴ１〜ＰＴ４に対してゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。これによって、パストランジスタＰＴ１〜ＰＴ４のソース・ドレイン端の電位を持ち上げることができる。なお、本実施形態においても、書き込みモードの時には、全てのセレクトゲートトランジスタをオン状態にし、パストランジスタにゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。

その後、非選択セルである第２セルに接続されるビット線ＢＬ２ａ、ＢＬ２ｂに書き込み防止用の電圧Ｖ_ｉｎｈを印加する。また、第１セルのメモリトランジスタに接続されるビット線ＢＬ１ａ、ＢＬ１ｂには０Ｖを印加する。

メモリストリングＭＳ１ａの書き込み対象のメモリトランジスタＭＴ１ｂ以外のメモリトランジスタに接続されたワード線ＷＬ１ａ、ＷＬ１ｃ、ＷＬ１ｄ、には、電圧Ｖ_{ｐａｓｓ２}を印加する。電圧Ｖ_{ｐａｓｓ２}は、メモリトランジスタがオン状態であっても書き込みが起こらない電圧である。メモリストリングＭＳ１ｂのワード線ＷＬ１ｅ〜ＷＬ１ｈや、第３セル、第４セルに接続されたワード線ＷＬ２ａ〜ＷＬ２ｈには、電圧Ｖ_ｐａｓｓを印加する。

そして最後に、データの書き込み対象であるメモリトランジスタＭＴ１ｂのゲートに接続されたワード線ＷＬ１ｂに書き込み電圧Ｖ_ｐｒｇを印加する。これによって、メモリトランジスタＭＴ１ｂにはチャネルが形成され、このチャネルとゲート間に生じる大きな電位差により、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、メモリストリングＭＳ１ｂのメモリトランジスタのゲートには、電圧Ｖ_ｐａｓｓが印加されているためチャネルが形成されず、書き込みは生じない。

また、ワード線ＷＬ１ｂが接続された第２セルのメモリトランジスタにはチャネルが形成される。しかしながら、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じず、データが書き込まれない。

（動作モード）
図１３は、プログラマブルロジックデバイス３が動作モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。図１３は、メモリトランジスタ対ＭＰ２を選択して動作する場合の例である。動作モードの時には、配線ＳＬ１とＳＬ２に０Ｖを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオフ状態とする。そして、各セルに接続された２つのビット線の一方に０Ｖ、他方に電源電圧Ｖｄｄを与える。

第１セルのメモリトランジスタＭＴ１ｂが書き込み状態で、メモリトランジスタＭＴ１ｇが消去状態の場合を例にして説明する。非選択のメモリトランジスタ対ＭＰ１、ＭＰ３、ＭＰ４に接続されたワード線ＷＬ１ａ、ＷＬ１ｃ、ＷＬ１ｄ、ＷＬ１ｅ、ＷＬ１ｆ、ＷＬ１ｈには、電圧Ｖ_{ｐａｓｓ２}を印加する。そして、メモリトランジスタ対ＭＰ２に接続されたワード線ＷＬ１ｂ、ＷＬ１ｇに、読み出し用の電圧Ｖ_ｒｅａｄを印加する。すると、メモリトランジスタＭＴ１ｂはオフ状態となり、メモリトランジスタＭＴ１ｇがオン状態となる。このため、パストランジスタＰＴ１のゲートに電源電圧Ｖｄｄが印加され、パストランジスタＰＴ１がオン状態となる。これによって、配線Ｙ１に入力された信号が、パストランジスタＰＴ１を介して配線Ｘ１に出力される。

（消去モード）
プログラマブルロジックデバイス３が消去モードの時には、第１の実施形態と同様に、セレクトゲートトランジスタＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂをオフ状態にする。そして、全てのワード線ＷＬ１ａ〜ＷＬ１ｈ、ＷＬ２ａ〜ＷＬ２ｈに負の消去電圧−Ｖ_ｐｒｇを印加し、全てのビット線ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ａ、ＢＬ２ｂにＶｓｓの電圧を印加する。電圧Ｖｓｓは、例えば０Ｖである。これによって、プログラマブルロジックデバイス３に含まれる全てのメモリトランジスタを消去状態にすることができる。

［第３の実施形態の変形例］
対を成すメモリトランジスタのゲートに接続されるワード線は共通であっても良い。本変形例のプログラマブルロジックスイッチ３ａを図１４に示す。図１５は、プログラマブルロジックスイッチ３ａの第１セルとセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂとを示す図である。なお、第１セル以外のセルも、第１セルと同様の構成である。

図１４、図１５に示すように、プログラマブルロジックスイッチ３ａのメモリストリングＭＳ１ａ、ＭＳ１ｂは、制御トランジスタＣＴ１〜ＣＴ４を有する。制御トランジスタＣＴ１、ＣＴ４は、直列に接続されたメモリトランジスタに直列に接続され、ビット線ＢＬ１ａ、ＢＬ１ｂにそれぞれ接続される。制御トランジスタＣＴ２、ＣＴ３は、直列に接続されたメモリトランジスタに直列に接続され、パストランジスタＰＴ１のゲートに接続される。制御トランジスタＣＴ２とＣＴ３は、書き込み時にパストランジスタのゲート絶縁膜が破壊されることを防ぐために設けている。ただし、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂを設けることによって、パストランジスタのゲート絶縁膜破壊を防ぐことができるため、制御トランジスタＣＴ２とＣＴ３は設けなくても良い。

（書き込みモード）
書き込みモードでは、セルのメモリトランジスタ対の中から１つを選択し、そのメモリトランジスタ対の一方にデータを書き込む。一例として、メモリトランジスタ対ＭＰ２の一方のメモリトランジスタＭＴ１ｂを書き込み状態、ＭＴ１ｇを消去状態とする場合を用いて説明する。

図１６は、書き込みモードでの各配線に印加する電圧を示す図である。本実施形態では、第１および第２の実施形態と同様に、ＦＮトンネル電流により書き込みを行う。配線ＳＬ１とＳＬ２に電源電圧Ｖｄｄを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオン状態とする。そして、配線ＸＳ１、ＸＳ２、ＹＳ１、ＹＳ２からセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂを介してパストランジスタＰＴ１〜ＰＴ４に対してゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。これによって、パストランジスタＰＴ１〜ＰＴ４のソース・ドレイン端の電位を持ち上げることができる。なお、本実施形態においても、書き込みモードの時には、全てのセレクトゲートトランジスタをオン状態にし、パストランジスタにゲート絶縁膜の破壊を防止する電圧Ｖ_ｐｒｔを印加する。

その後、非選択セルである第２セルに接続されるビット線ＢＬ２ａ、ＢＬ２ｂに書き込み防止用の電圧Ｖ_ｉｎｈを印加する。また、第１セルのメモリトランジスタに接続されるビット線ＢＬ１ａには０Ｖを印加し、ビット線ＢＬ１ｂには、電圧Ｖｄｄ２を印加する。電圧Ｖｄｄ２は、メモリストリングＭＳ１ｂのメモリトランジスタへの書き込みを防止するための電圧である。メモリストリングＭＳ１ｂのメモリトランジスタにワード線から書き込み電圧Ｖ_ｐｒｇを印加したときに、ＦＮトンネル電流による書き込みに必要な電位差よりも、書き込み電圧Ｖ_ｐｒｇと電圧Ｖｄｄ２の差が低くなるように、電圧Ｖｄｄ２を設定する。

また、書き込み対象のメモリトランジスタ対以外のメモリトランジスタに接続されたワード線ＷＬ１ａ、ＷＬ１ｃ、ＷＬ１ｄには、電圧Ｖ_{ｐａｓｓ２}を印加する。電圧Ｖ_{ｐａｓｓ２}は、メモリトランジスタがオン状態であっても書き込みが起こらない電圧である。

そして最後に、データの書き込み対象であるメモリトランジスタＭＴ１ｂのゲートに接続されたワード線ＷＬ１ｂに書き込み電圧Ｖ_ｐｒｇを印加する。これによって、メモリトランジスタＭＴ１ｂにはチャネルが形成され、このチャネルとゲート間に生じる大きな電位差により、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、メモリトランジスタＭＴ１ｇには、ビット線ＢＬ１ｂから電圧Ｖｄｄ２が印加されているため、書き込みは生じない。また、データの書き込み対象以外のメモリトランジスタ対ＭＰ１、ＭＰ３、ＭＰ４のメモリトランジスタのゲートには電圧Ｖ_{ｐａｓｓ２}が印加されており、電圧Ｖ_{ｐａｓｓ２}は書き込み電圧Ｖ_ｐｒｇよりも低い電圧であるため、書き込みは生じない。

また、ワード線ＷＬ１ｂが接続された第２セルのメモリトランジスタにはチャネルが形成される。しかしながら、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じず、データが書き込まれない。

（動作モード）
図１７は、プログラマブルロジックデバイス３ａが動作モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。図１７は、メモリトランジスタ対ＭＰ２を選択して動作する場合の例である。動作モードの時には、配線ＳＬ１とＳＬ２に０Ｖを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオフ状態とする。そして、各セルに接続された２つのビット線の一方に０Ｖ、他方に電源電圧Ｖｄｄを与える。

第１セルのメモリトランジスタＭＴ１ｂが書き込み状態で、メモリトランジスタＭＴ１ｇが消去状態の場合を例にして説明する。非選択のメモリトランジスタ対ＭＰ１、ＭＰ３、ＭＰ４に接続されたワード線ＷＬ１ａ、ＷＬ１ｃ、ＷＬ１ｄには、電圧Ｖ_{ｐａｓｓ２}を印加する。そして、メモリトランジスタ対ＭＰ２に接続されたワード線ＷＬ１ｂに、読み出し用の電圧Ｖ_ｒｅａｄを印加する。すると、メモリトランジスタＭＴ１ｂはオフ状態となり、メモリトランジスタＭＴ１ｇがオン状態となる。このため、パストランジスタＰＴ１のゲートに電源電圧Ｖｄｄが印加され、パストランジスタＰＴ１がオン状態となる。これによって、配線Ｙ１に入力された信号が、パストランジスタＰＴ１を介して配線Ｘ１に出力される。

（消去モード）
プログラマブルロジックデバイス３ａが消去モードの時には、第１の実施形態と同様に、セレクトゲートトランジスタＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂをオフ状態にする。そして、全てのワード線ＷＬ１ａ〜ＷＬ１ｄ、ＷＬ２ａ〜ＷＬ２ｄに負の消去電圧−Ｖ_ｐｒｇを印加し、全てのビット線ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ａ、ＢＬ２ｂにＶｓｓの電圧を印加する。電圧Ｖｓｓは、例えば０Ｖである。これによって、プログラマブルロジックデバイス３ａに含まれる全てのメモリトランジスタを消去状態にすることができる。

［第４の実施形態］
図１８は第４の実施形態に係るプログラマブルロジックデバイスを示す回路図である。プログラマブルロジックデバイス４は、２つのメモリストリングと１つのパストランジスタを含むセルがアレイ状に並べられる。本実施形態では、隣り合う２つのセル（第１セルと第２セル／第３セルと第４セル）でビット線を共有する。他の構成は第３の実施形態と同様である。本実施形態によれば、隣り合う２つのセルでビット線を共有するため、チップ面積を削減することができる。

（書き込みモード）
書き込みモードでは、セルのメモリトランジスタ対の中から１つを選択し、そのメモリトランジスタ対の一方にデータを書き込む。一例として、メモリトランジスタ対ＭＰ２の一方のメモリトランジスタＭＴ１ｂを書き込み状態、ＭＴ１ｇを消去状態とする場合を用いて説明する。

図１９は、書き込みモードでの各配線に印加する電圧を示す図である。本実施形態では、隣り合う２つのセルでビット線を共有するため、メモリストリングＭＳ１ｂに接続されたビット線ＢＬ２ａには、書き込み防止用の電圧Ｖ_ｉｎｈが印加される。その他の配線に印加する電圧および電圧印加タイミングは第３の実施形態と同様である。メモリトランジスタＭＴ１ｂは、ゲートに書き込み電圧Ｖ_ｐｒｇが印加され、ソース端にビット線ＢＬ１ａから０Ｖが印加される。これによって、メモリトランジスタＭＴ１ｂにはチャネルが形成され、このチャネルとゲート間に生じる大きな電位差により、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、メモリストリングＭＳ１ｂのメモリトランジスタのゲートには、電圧Ｖ_ｐａｓｓが印加されているためチャネルが形成されず、書き込みは生じない。

また、ワード線ＷＬ１ｂが接続された第２セルのメモリトランジスタにはチャネルが形成される。しかしながら、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じず、データが書き込まれない。

（動作モード）
図２０は、プログラマブルロジックデバイス４が動作モードの時にメモリセルアレイの各配線に印加する電圧を示す図である。動作モード時には、配線ＳＬ１とＳＬ２に０Ｖを与え、セレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂをオフ状態とする。そして、各セルに接続された２つのビット線の一方に０Ｖ、他方に電源電圧Ｖｄｄを与える。非選択のメモリトランジスタ対に接続されたワード線には、電圧Ｖ_{ｐａｓｓ２}を印加する。そして、選択されたメモリトランジスタ対に接続されたワード線に、読み出し用の電圧Ｖ_ｒｅａｄを印加する。

本実施形態では、２つの隣接したセルでビット線を共有するため、例えばビット線ＢＬ１ａにＶｄｄ、ＢＬ２ａに０Ｖ、ＢＬ２ｂにＶｄｄを印加する。このように各配線に電圧を印加すると、第３の実施形態と同様にプログラマブルロジックデバイス４を動作させることができる。

（消去モード）
プログラマブルロジックデバイス４が消去モードの時には、第３の実施形態と同様に、セレクトゲートトランジスタＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂをオフ状態にする。そして、全てのワード線ＷＬ１ａ〜ＷＬ１ｄ、ＷＬ２ａ〜ＷＬ２ｄに負の消去電圧−Ｖ_ｐｒｇを印加し、全てのビット線ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ａ、ＢＬ２ｂにＶｓｓの電圧を印加する。これによって、プログラマブルロジックデバイス４に含まれる全てのメモリトランジスタを消去状態にすることができる。

なお、本実施形態においても、第３の実施形態の変形例を適用して、対を成すメモリトランジスタのゲートに接続されるワード線は共通とすることができる。

［第５の実施形態］
図２１は第５の実施形態に係るプログラマブルロジックデバイスを示す回路図である。プログラマブルロジックデバイス５は、第１の実施形態のプログラマブルロジックデバイス１からセレクトゲートトランジスタＳＧ１ａ、ＳＧ１ｂ、ＳＧ２ａ、ＳＧ２ｂを除いた構成である。ただし、プログラマブルロジックデバイス５では、パストランジスタのゲート絶縁膜をプログラマブルロジックデバイス１のパストランジスタのゲート絶縁膜よりも厚くする必要がある。

（書き込みモード）
図２２は第１セルの一方のメモリトランジスタにデータを書き込む場合の、第１セルと第２セルの各配線に印加する電圧を示す図である。また、図２２は、これらの電圧を印加するタイミングを示す図である。まず、第２セルのメモリトランジスタに接続されるビット線ＢＬ２ａ、ＢＬ２ｂに書き込み防止用の電圧Ｖ_ｉｎｈを印加する。また、第１セルのメモリトランジスタに接続されるビット線ＢＬ１ａ、ＢＬ１ｂには、０Ｖを印加する。

そして、データの書き込み対象であるメモリトランジスタＭＴ１ａのゲートに接続されたワード線ＷＬ１ａに書き込み電圧Ｖ_ｐｒｇを印加し、書き込み対象ではないメモリトランジスタＭＴ１ｂのゲートに接続されたワード線ＷＬ１ｂにＶ_ｐａｓｓを印加する。Ｖ_ｐａｓｓはチャネルが形成されない程度のゲート電圧であって、例えば０Ｖである。

すると、メモリトランジスタＭＴ１ａにはチャネルが形成され、このチャネルとゲートとの間に大きな電位差が生じ、ＦＮトンネル電流によってチャネル中の電子が電荷蓄積膜に注入される。一方、第２セルのメモリトランジスタＭＴ２ａにはチャネルが形成されるが、ソース・ドレイン端に書き込み防止電圧Ｖ_ｉｎｈが印加されているため、チャネルとゲートとの間にＦＮトンネル電流によるデータ書き込みに必要な電位差が生じない。そのため、メモリトランジスタＭＴ２ａにはデータが書き込まれない。

また、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂのゲート電極は０Ｖであるため、チャネルとゲートとの間に電位差が生じず、メモリトランジスタＭＴ１ｂ、ＭＴ２ｂにはデータが書き込まれない。

第３セルおよび第４セルは、ワード線ＷＬ２ａ、ＷＬ２ｂにＶ_ｐａｓｓを印加すれば、データを書き込ませないようにすることができる。

このように、プログラマブルロジックデバイス５では、１つのセルに含まれる２つのメモリトランジスタのいずれか一方に選択的にデータの書き込みができる。そのうえ、データの書き込みが行われるメモリトランジスタと同じワード線に接続されたメモリトランジスタには、データの書き込みを行わせないことができる。

次に、書き込み防止電圧Ｖ_ｉｎｈの電圧範囲と、パストランジスタのゲート絶縁膜の膜厚について説明する。

第１の条件として、パストランジスタのゲート絶縁膜破壊を防止するためには、書き込み電圧Ｖ_ｐｒｇとゲート絶縁膜破壊防止電圧Ｖ_ｐｒｔの差分の電位差以上の耐圧をゲート絶縁膜が有する必要がある。パストランジスタのゲート絶縁膜のＳｉＯ_２換算膜厚Ｔ（ＳｉＯ_２）は、第１の実施形態にて説明した（式１）によって表される。

データを書き込まないセルにおいて、そのセルのメモリトランジスタのソース端に接続されるビット線には書き込み防止電圧Ｖ_ｉｎｈが印加される。すなわち、データを書き込まないセルのパストランジスタのトンネル絶縁膜にかかる電位差は、Ｖ_ｉｎｈとなり、電界Ｅ_ｔは、以下の式で表される。
（式５） Ｅ_ｔ＝（Ｖ_ｉｎｈ）／Ｔ（ＳｉＯ_２）
ゲート絶縁膜が破壊される電界をＥ_ＢＫとすると、Ｅ_ｔは、Ｅ_ＢＫより小さくなければならない。

第２の条件として、データを書き込まないセルへの誤書き込みを防ぐために印加される書き込み防止電圧Ｖ_ｉｎｈについて考察する。書き込み防止電圧Ｖ_ｉｎｈは、第１の実施形態にて説明した（式４）を満たす必要がある。

一般的なフラッシュメモリにおいて、書き込み最低電界Ｅ_ｌｉｍ１と非書き込み最高電界Ｅ_ｌｉｍ２の差は５ＭＶ／ｃｍ程度である。また、パストランジスタのゲート絶縁膜に高電圧が印加されるのは、メモリトランジスタに書き込みを行うときのみである。例えば、フラッシュメモリでは、書き込み時にフラッシュメモリのトンネル絶縁膜にかかる電界は２０ＭＶ／ｃｍ程度である。また、高信頼なパストランジスタを実現するために、パストランジスタのゲート絶縁膜にかかる電界の上限（すなわち、ゲート絶縁膜が破壊される電界Ｅ_ＢＫ）は、１０ＭＶ／ｃｍとされている。

ロジックスイッチの高速性を確保するためには、パストランジスタのゲート絶縁膜の膜厚は数ｎｍが望ましい。一方で、メモリトランジスタのゲート絶縁膜の総和は１５ｎｍ程度である。例えば、メモリトランジスタのゲート絶縁膜の膜厚の総和が１３ｎｍで、Ｅ_ｌｉｍ１とＥ_ｌｉｍ２の差が５ＭＶ／ｃｍである場合、誤書き込み防止電圧Ｖ_ｉｎｈは、（式４）から６．５Ｖ以上と求められる。よって、パストランジスタのゲート絶縁膜破壊を防止するためには、（式２）からパストランジスタのゲート絶縁膜が６．５ｎｍ以上の膜厚が必要であると求められる。

プログラマブルロジックデバイス５の動作モードと消去モードは第１の実施形態と同様である。

［第６の実施形態］
図２３は第６の実施形態に係るプログラマブルロジックデバイスを示す回路図である。プログラマブルロジックデバイス６は、２つのメモリトランジスタと１つのパストランジスタを含むセルがアレイ状に並べられる。本実施形態では、隣り合う２つのセル（第１セルと第２セル／第３セルと第４セル）でビット線を共有する。他の構成は第５の実施形態と同様である。本実施形態によれば、隣り合う２つのセルでビット線を共有するため、チップ面積を削減することができる。本実施形態によれば、図２４に示すように各配線に電圧を印加すれば、第５の実施形態と同様にメモリトランジスタＭＴ１ａにデータを書き込むことができる。電圧の印加タイミングは第５の実施形態と同様である。

また、書き込み防止電圧Ｖ_ｉｎｈの電圧範囲と、パストランジスタのゲート絶縁膜の膜厚も第５の実施形態と同様である。ただし、本実施形態では、隣り合う２つのセルでビット線を共有するため、書き込みモードのときに、メモリトランジスタＭＴ２ｂのソース端には書き込み防止電圧Ｖ_ｉｎｈが印加され、ゲートにはＶ_ｐａｓｓが印加される。そのため、書き込み防止電圧Ｖ_ｉｎｈとＶ_ｐａｓｓとの電位差によってはメモリトランジスタＭＴ２ｂがオン状態となる可能性がある。そのため、選択書き込みが成立する範囲が狭くなる。

プログラマブルロジックデバイス６の動作モードと消去モードは第２の実施形態と同様である。

以上のような実施形態の構成をとることで、メモリトランジスタへの書き込み時にパストランジスタのゲート絶縁膜破壊を防ぐことができる。第１〜第４の実施形態では、セレクトゲートトランジスタを設けるが、マトリックス状のセルの各列と各行に１つずつセレクトゲートトランジスタを設ければ良いため、大幅な面積増大は生じない。

なお、上記実施形態に限定されることはなく、本発明の要旨を逸脱しない範囲において、適宜変更しても良い。例えば、セレクトゲートトランジスタは、ロジックトランジスタではなく、メモリトランジスタでも良い。つまり、セルに含まれるメモリトランジスタ（ＭＴ１ａ、ＭＴ１ｂなど）と同様のトランジスタでセレクトゲートトランジスタを構成しても良い。

１、２、３、４、５、６…プログラマブルロジックデバイス、 ＭＴ１ａ、ＭＴ１ｂ、ＭＴ２ａ、ＭＴ２ｂ、ＭＴ３ａ、ＭＴ３ｂ、ＭＴ４ａ、ＭＴ４ｂ…メモリトランジスタ、 ＰＴ１、ＰＴ２、ＰＴ３、ＰＴ４…パストランジスタ、 ＳＧ１ａ、ＳＧ２ａ、ＳＧ１ｂ、ＳＧ２ｂ…セレクトゲートトランジスタ、 ＷＬ１ａ、ＷＬ１ｂ、ＷＬ２ａ、ＷＬ２ｂ…ワード線、 ＢＬ１ａ、ＢＬ１ｂ、ＢＬ２ａ、ＢＬ２ｂ…ビット線、 ＳＬ１、ＳＬ２、ＸＳ１、ＸＳ２、Ｘ１、Ｘ２、Ｙ１、Ｙ２、ＹＳ１、ＹＳ２… 配線

Claims (11)

1. ロジックスイッチと、第１のセレクトゲートトランジスタと、第２のセレクトゲートトランジスタを有するプログラマブルロジックデバイスであって、
   前記ロジックスイッチは、
   第１の配線に接続されて信号を出力する第１の端子と、第２の配線に接続されて信号の入力を受ける第２の端子と、第３の配線に接続された第３の端子とを有する第１のメモリと、
   前記第１の配線に接続されて信号を出力する第４の端子と、第４の配線に接続されて信号の入力を受ける第５の端子と、第５の配線に接続された第６の端子とを有する第２のメモリと、
   前記第１の配線にゲートが接続され、ソース・ドレイン端がそれぞれ第６の配線と第７の配線に接続されるパストランジスタとを含み、
   前記第１のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第８の配線と前記第６の配線に接続され、ゲートが第９の配線に接続され、
   前記第２のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第１０の配線と前記第７の配線に接続され、ゲートが第１１の配線に接続されることを特徴とするプログラマブルロジックデバイス。
2. 前記第１のメモリは、電荷を蓄積する絶縁膜を有し、前記第１の端子、前記第２の端子、前記第３の端子がそれぞれドレイン、ソース、ゲートであるメモリトランジスタであり、
   前記第２のメモリは、電荷を蓄積する絶縁膜を有し、前記第４の端子、前記第５の端子、前記第６の端子がそれぞれドレイン、ソース、ゲートであるメモリトランジスタであることを特徴とする請求項１に記載のプログラマブルロジックデバイス。
3. 前記第１のメモリを書き込み状態にする場合には、前記第３の配線に書き込み電圧を印加し、前記第５の配線に前記書き込み電圧よりも低い第１の電圧を印加することを特徴とする請求項１または２に記載のプログラマブルロジックデバイス。
4. 前記ロジックスイッチを複数有し、前記複数のロジックスイッチのうちの第１のロジックスイッチの第３の配線と第５の配線は、第２のロジックスイッチは第３の配線と第５の配線と接続され、
   前記ロジックスイッチのうちの第１のロジックスイッチにデータを書き込む場合には、前記第１のセレクトゲートトランジスタと前記第２のセレクトゲートトランジスタをオン状態にして前記第６の配線と前記第７の配線に第２の電圧を印加し、
   前記第２のロジックスイッチの前記第２の配線と前記第４の配線に第３の電圧を印加することを特徴とする請求項１乃至３のいずれか一項に記載のプログラマブルロジックデバイス。
5. 前記パストランジスタのゲート絶縁膜のＳｉＯ_２換算膜厚の総和をＴ（ＳｉＯ_２）、前記第２の電圧をＶ_ｐｒｔ、前記第３の電圧をＶ_ｉｎｈとすると、Ｖ_ｐｒｔ≧Ｖ_ｉｎｈ−１０（ＭＶ／ｃｍ）×Ｔ（ＳｉＯ_２）を満たすことを特徴とする請求項４に記載のプログラマブルロジックデバイス。
6. 前記ロジックスイッチのデータを消去する場合には、前記第１のセレクトゲートトランジスタと前記第２のセレクトゲートトランジスタをオフ状態にして、前記第３の配線と前記第５の配線に消去電圧を印加し、前記第２の配線と前記第４の配線に第４の電圧を印加することを特徴とする請求項１乃至５のいずれか一項に記載のプログラマブルロジックデバイス。
7. 前記ロジックスイッチを動作させる場合には、前記第１のセレクトゲートトランジスタと前記第２のセレクトゲートトランジスタをオフ状態にして、前記第３の配線と前記第５の配線に読み出し電圧を印加し、前記第２の配線と前記第４の配線の一方に第５の電圧、他方に接地電圧を印加することを特徴とする請求項１乃至６のいずれか一項に記載のプログラマブルロジックデバイス。
8. ロジックスイッチと、第１のセレクトゲートトランジスタと、第２のセレクトゲートトランジスタを有するプログラマブルロジックデバイスであって、
   前記ロジックスイッチは、
   直列に接続された複数のメモリトランジスタを含み、一端が第１の配線に接続され、他端が第２の配線に接続された第１のメモリストリングと、
   前記第１のメモリストリングの複数のメモリトランジスタと相補的なデータを記憶する複数の直列に接続されたメモリトランジスタを含み、一端が前記第１の配線に接続され、他端が第４の配線に接続された第２のメモリストリングと、
   前記第１の配線にゲートが接続され、ソース・ドレイン端がそれぞれ第６の配線と第７の配線に接続されるパストランジスタとを含み、
   前記第１のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第８の配線と前記第６の配線に接続され、ゲートが第９の配線に接続され、
   前記第２のセレクトゲートトランジスタは、ソース・ドレイン端がそれぞれ第１０の配線と前記第７の配線に接続され、ゲートが第１１の配線に接続されることを特徴とするプログラマブルロジックデバイス。
9. 前記ロジックスイッチを複数有し、前記複数のロジックスイッチのうちの第１のロジックスイッチの第２の配線と第４の配線は、第２のロジックスイッチは第２の配線と第４の配線と接続され、
   前記ロジックスイッチのうちの第１のロジックスイッチにデータを書き込む場合には、前記第１のセレクトゲートトランジスタと前記第２のセレクトゲートトランジスタをオン状態にして前記第６の配線と前記第７の配線に第２の電圧を印加し、
   前記第１のロジックスイッチのメモリトランジスタのゲートに接続された第２のロジックスイッチの前記第２の配線と前記第４の配線に第３の電圧を印加することを特徴とする請求項８に記載のプログラマブルロジックデバイス。
10. 前記ロジックスイッチを複数有し、前記複数のロジックスイッチのうちの第１のロジックスイッチの第２の配線と第４の配線は、第２のロジックスイッチは第２の配線と第４の配線と接続され、行方向に隣り合う２つのロジックスイッチは、一方のロジックスイッチの第４の配線と他方のロジックスイッチの第２の配線が接続されていることを特徴とする請求項１乃至９のいずれか一項に記載のプログラマブルロジックデバイス。
11. 複数のロジックスイッチを有するプログラマブルロジックデバイスであって、
    前記ロジックスイッチのそれぞれは、
    第１の配線に接続されて信号を出力する第１のドレインと、第２の配線に接続されて信号の入力を受ける第１のソースと、第３の配線に接続された第１のゲートとを有する第１のメモリトランジスタと、
    前記第１の配線に接続されて信号を出力する第２のドレインと、第４の配線に接続されて信号の入力を受ける第２のソースと、第５の配線に接続された第２のゲートとを有する第２のメモリトランジスタと、
    前記第１の配線に第３のゲートが接続され、第３のソース・ドレインがそれぞれ第６の配線と第７の配線に接続されるパストランジスタとを含み、
    複数前記ロジックスイッチのうちの第１のロジックスイッチにデータを書き込む場合には、前記第１のロジックスイッチの前記第３の配線および前記第５の配線に接続された第２のロジックスイッチの前記第２の配線と前記第４の配線に第６の電圧を印加し、前記パストランジスタのゲート絶縁膜のＳｉＯ_２換算膜厚の総和をＴ（ＳｉＯ_２）、前記第６の電圧をＶ_ｉｎｈとすると、Ｖ_ｉｎｈ≦１０（ＭＶ／ｃｍ）×Ｔ（ＳｉＯ_２）を満たすことを特徴とするプログラマブルロジックデバイス。

Images