JP2013197402A - 磁気メモリ及びその製造方法 - Google Patents

磁気メモリ及びその製造方法 Download PDF

Info

Publication number
JP2013197402A
JP2013197402A JP2012064282A JP2012064282A JP2013197402A JP 2013197402 A JP2013197402 A JP 2013197402A JP 2012064282 A JP2012064282 A JP 2012064282A JP 2012064282 A JP2012064282 A JP 2012064282A JP 2013197402 A JP2013197402 A JP 2013197402A
Authority
JP
Japan
Prior art keywords
layer
conductive adhesive
ferromagnetic
ferromagnetic layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012064282A
Other languages
English (en)
Other versions
JP5480321B2 (ja
Inventor
Chikayoshi Kamata
田 親 義 鎌
Minoru Amano
野 実 天
Tadaomi Daibo
坊 忠 臣 大
Junichi Ito
藤 順 一 伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012064282A priority Critical patent/JP5480321B2/ja
Priority to US13/623,306 priority patent/US8841139B2/en
Publication of JP2013197402A publication Critical patent/JP2013197402A/ja
Application granted granted Critical
Publication of JP5480321B2 publication Critical patent/JP5480321B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/26—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers
    • H01F10/30—Thin magnetic films, e.g. of one-domain structure characterised by the substrate or intermediate layers characterised by the composition of the intermediate layers, e.g. seed, buffer, template, diffusion preventing, cap layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】熱的に安定であると同時に低電流の磁化反転を可能とするスピン注入書き込み方式の磁気抵抗効果素子およびそれを用いた磁気メモリ及びその製造方法を提案する。
【解決手段】本実施形態の磁気メモリの製造方法は、第１基板上に剥離層を形成する工程と、前記剥離層上に、第１強磁性層、第１非磁性層、および第２強磁性層を順次形成する工程であって、前記第１および第２強磁性層のうちの少なくとも一方が単結晶構造を有する工程と、前記第２強磁性層上に第１導電性接着層を形成する工程と、トランジスタおよび配線が形成された第２基板上にトランジスタと電気的に接続している第２導電性接着層を形成する工程と、前記第１導電性接着層と前記第２導電性接着層が対向するように前記第１基板と前記第２基板を配置し、前記第１および第２導電性接着層を接着する工程と、前記剥離層により前記第１基板を前記第１強磁性層から分離する工程と、を備えている。
【選択図】図１２

Description

本発明の実施形態は、磁気メモリ及びその製造方法に関する。
将来のユビキタス社会の実現に向け、かつ小型携帯機器の普及に伴い、小型大容量、高速読み書きかつ低消費電力動作可能な不揮発性メモリの需要が年々急速に増加している。
トンネル磁気抵抗（ＴＭＲ（Tunneling Magneto Resistive））効果を示す強磁性トンネル接合を用いた磁気ランダムアクセスメモリ（ＭＲＡＭ（Magnetic Random Access Memory））は、次世代の固体不揮発メモリとして注目を集めている。強磁性トンネル接合のＭＴＪ（Magnetic Tunnel Junction）素子は、トランジスタと配線を形成した基板上に、磁化方向が可変な第１の強磁性層（記憶層）／非磁性層（絶縁体トンネルバリア層）／所定の磁化方向が固定された第２の強磁性層（磁化固定層）の積層構造を有している。
この強磁性トンネル接合に電流を流すと、トンネルバリア層をトンネルして電流が流れる。強磁性トンネル接合のＭＴＪ素子をメモリセルとして含む磁気メモリ装置においては、少なくとも１つの強磁性層を基準層とみなして、その磁化方向を固定し、他の強磁性層を記録層とする。このセルにおいて、基準層（磁化固定層）と記録層の磁化の配置が平行または反平行状態に対し２進情報の“０”または“１”を対応づけることにより、情報を記憶することができる。
情報の読み出しは，トンネルバリア層をトンネルして流れる電流を通電させて抵抗値を検出する。この場合、ＭＴＪ素子の抵抗値は、第１および第２の強磁性層の磁化の相対角の余弦に応じて変化する。そして、接合抵抗値は、第１および第２の強磁性層の磁化の向きが平行状態（同じ向き）のときに極小値、反平行状態（逆の向き）のときに極大値をとる。この抵抗変化は、トンネル磁気抵抗効果（ＴＭＲ効果）と呼ばれる。
記憶層への情報の記録は，ＭＴＪ素子に直接通電することにより、基準層から注入されるスピントルクにより記憶層の磁化を反転させる方式（スピン注入書き込み方式）が提案されている。このスピン注入書き込み方式は、メモリセルが微細化されるほど、書き込みに必要な電流が減少し、大容量化が容易である。メモリセルからの情報読み出しは、強磁性トンネル接合に電流を流し、ＴＭＲ効果による抵抗変化を検出することで行われる。このメモリセルを多数配置することで磁気メモリが構成される。
また、第１および第２の強磁性層が膜面に平行な磁化を有するＭＴＪ素子では、書き込み効率が悪く、ギガビット級の大容量化が困難である。これに対し、第１および第２の強磁性層が膜面に垂直な磁化を有するＭＴＪ素子（垂直磁化方式のＭＴＪ素子ともいう）では、書き込み効率がよく、大容量化が可能である。
垂直磁化方式のＭＴＪ素子は、トランジスタ上に直接、多結晶構造またはアモルファス構造の磁性体をスパッタ等で成膜していた。このため、第１の強磁性層および第２の強磁性層ともに結晶粒ごとに面内配向性が異なり、結晶粒間の磁気的な相互作用が弱くなる。これにより、ギガビット級の次世代ＭＲＡＭ用の膜特性が得られず、垂直磁気特性のばらつき等に大きな影響を及ぼしている。
米国特許出願公開２００６／０１７６７３５号明細書 特開２００６−２９５０４９号公報 米国特許出願公開２００４／０１１０３２０号明細書 米国特許出願公開２００９／０２０７５３２号明細書
本実施形態は、大容量化が可能であるとともに、低電流での磁化反転を可能にするスピン注入書き込み方式用の磁気メモリ及びその製造方法を提供する。
本実施形態による磁気メモリの製造方法は、第１基板上に剥離層を形成する工程と、前記剥離層上に、第１強磁性層、第１非磁性層、および第２強磁性層を順次形成する工程であって、前記第１および第２強磁性層のうちの少なくとも一方が単結晶構造を有する工程と、前記第２強磁性層上に第１導電性接着層を形成する工程と、トランジスタおよび配線が形成された第２基板上にトランジスタと電気的に接続している第２導電性接着層を形成する工程と、前記第１導電性接着層と前記第２導電性接着層が対向するように前記第１基板と前記第２基板を配置し、前記第１および第２導電性接着層を接着する工程と、前記剥離層により前記第１基板を前記第１強磁性層から分離する工程と、を備えていることを特徴とする。
第１実施形態の製造方法によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第１変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第２変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第３変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第４変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第５変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第６変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第７変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の第８変形例によって製造される磁気抵抗効果膜を示す断面図。 第１実施形態の製造方法を説明する断面図。 図１１（ａ）、１１（ｂ）は、第１実施形態の製造方法を説明する断面図。 図１２（ａ）、１２（ｂ）は、第１実施形態の製造方法を説明する断面図。 第２実施形態の製造方法によって製造される磁気抵抗効果膜を示す断面図。 第２実施形態の第１変形例によって製造される磁気抵抗効果膜を示す断面図。 第２実施形態の第２変形例によって製造される磁気抵抗効果膜を示す断面図。 図１６（ａ）、１６（ｂ）は、第２実施形態の製造方法を説明する断面図。 図１７（ａ）、１７（ｂ）は、第２実施形態の製造方法を説明する断面図。 第３実施形態の製造方法によって製造される磁気抵抗効果膜を示す断面図。 第３実施形態の第１変形例によって製造される磁気抵抗効果膜を示す断面図。 第３実施形態の第２変形例によって製造される磁気抵抗効果膜を示す断面図。 図２１（ａ）、２１（ｂ）は、第３実施形態の製造方法を説明する断面図。 図２２（ａ）乃至図２２（ｃ）は、第３実施形態の製造方法を説明する断面図。 第４実施形態の製造方法によって製造される磁気抵抗効果膜を示す断面図。 第４実施形態の製造方法を説明する断面図。 図２５（ａ）、２５（ｂ）は、第４実施形態の製造方法を説明する断面図。 図２６（ａ）、２６（ｂ）は、第４実施形態の製造方法を説明する断面図。 第５実施形態による磁気メモリのメモリセルを示す断面図。 第５実施形態による磁気メモリの回路図。 第６実施形態による磁気メモリを示す斜視図。 第６実施形態の磁気メモリに用いられる磁気抵抗効果膜を示す断面図。 第６実施形態の磁気メモリに用いられる磁気抵抗効果膜の実施例を示す図。 第６実施形態の磁気メモリに用いられる磁気抵抗効果膜の実施例を示す図。
以下、図面を参照して実施形態について詳細に説明する。
（第１実施形態）
第１実施形態による磁気メモリの製造方法について説明する。この第１実施形態の製造方法によって製造される磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、磁気抵抗効果素子を記憶素子として備えている。この磁気抵抗効果素子は磁気抵抗効果膜を備えており、この磁気抵抗効果膜１を図１に示す。この磁気抵抗効果膜１の製造は、まず単結晶基板、例えば（００１）面を主面とするＳｉ（以下、Ｓｉ（００１）ともいう）の単結晶基板１１を用意し、この単結晶基板１１上に剥離層１２を形成する。続いて、この剥離層１２上に第１強磁性層１３を形成し、第１強磁性層１３上に第１非磁性層１４を形成する。その後、この第１非磁性層１４上に第２強磁性層１５を形成し、この第２強磁性層１５上に導電性接着層１６ａを形成する。上記層の形成は、スパッタ法または分子線エピタキシー法（ＭＢＥ（Molecular Beam Epitaxy）法）または電子ビーム蒸着法を用いて、真空中で連続成膜する。これにより、第１および第２強磁性層１３、１５は少なくともいずれか一方が単結晶構造を有する。
単結晶基板１１は、（００１）面を主面とするＳｉの単結晶基板であったが、ＭｇＯ、Ａｌ２Ｏ３、ＳｒＴｉＯ３、ＭｇＡｌ２Ｏ４、ＴｉＯ２より選択された少なくとも１種よりなる（００１）面を主面とする単結晶基板であってもよい。このことは、後述する他の実施形態およびその変形例においても同様である。
本実施形態においては、（００１）面を主面とする単結晶基板を用いたが、（００１）面と等価な｛００１｝面を主面とする単結晶基板を用いてもよい。ここで、｛００１｝面は、（００１）面、（０１０）面、（１００）面、（００−１）面、（０−１０）面、（−１００）面、（００２）面、（０２０）面、（２００）面、（００−２）面、（０−２０）面、（−２００）面、（００Ｌ）面のいずれかを示すミラー指数の包括表現である。ここでＬは整数を表す。以下の記載においては、（・・・）面は、この面と等価な面｛・・・｝を総称して（・・・）面に置き換えることができる。
剥離層１２としては、ＬｉＦ、ＮａＦ、ＫＦ、ＲｂＦ、ＣｓＦなどのフッ化物、ＮａＣｌ、ＭｇＣｌ、ＣａＣｌ、ＳｒＣｌ、ＢａＣｌなどの塩化物、または、ＬｉＯ、ＮａＯ、ＫＯ、ＲｂＯ、ＣｓＯなどの酸化物を用いることができる。また、上記フッ化物、塩化物、および酸化物の積層構造であっても良い。これらのフッ化物、塩化物、および酸化物は、潮解性を有している。
第１非磁性層１４としては、ＭｇＯ、ＺｎＯ、ＭｇＡｌＯ、ＳｒＴｉＯ３、ＣａＯなどの絶縁体、およびそれらの積層構造を用いることができる。例えば、ＭｇＯ／ＺｎＯ、ＭｇＯ／ＺｎＯ／ＭｇＯ、ＭｇＡｌＯ／ＭｇＯ、ＳｒＴｉＯ３／ＭｇＯの積層構造を用いることができる。
第１強磁性層１３或いは第２強磁性層１５は、少なくとも何れか一方がＭｎ、Ｇａ、Ａｌから選択される少なくとも１つの元素を含み、膜面に対して垂直方向に磁化容易軸を有する磁性層である。第１の例として例えばＭｎおよびＡｌからなる合金が挙げられる。ＭｎＡｌ合金は、軽元素で構成されている材料であるため磁気摩擦定数（ダンピングファクター）が小さい。したがって磁化反転に必要なエネルギーが少なくて済むため、スピン偏極した電子によって磁化を反転させるための電流密度を大幅に低減できる。また、ＭｎＡｌ合金は[００１]方向に上向きスピン、或いは下向きスピンのどちらか一方のスピンバンドに対してエネルギーギャップが存在するためにハーフメタリックな特性を持ち、高スピン分極率を有し、これにより大きな磁気抵抗比を得ることが可能となる。
第２の例としては、ＭｎおよびＧａを含む磁性層が挙げられる。第１強磁性層１３、第２強磁性層１５いずれもＭｎＧａ合金で形成される場合、第１強磁性層１３と第２強磁性層１５のＭｎの組成比と異ならせることにより、第１強磁性層１３と第２強磁性層１５の保持力に差を設ける。また、ＭｎおよびＡｌからなる合金と、ＭｎおよびＧａからなる合金を積層させてもよい。積層して例としては、例えばＭｎＧａ／ＭｎＡｌ、ＭｎＧａ／ＭｎＡｌ／ＭｎＧａなどが挙げられる。
第３の例として、Ｍｎ、Ｇａ、Ａｌから選択される少なくとも１つの元素を含まない磁性層が挙げられる。例えば、Ｆｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕの群から選択された少なくとも１つの元素とを含む合金が挙げられる。例えばＦｅＰｔ、ＦｅＰｄ、ＣｏＰｔが挙げられる。
第４の例としてＦｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素とＴｂ、Ｄｙ、Ｓｍ、Ｅｕ、Ｔｍの群から選択された少なくとも１つの元素とを含む磁性層が挙げられる。例えばＴｂＦｅ２、ＳｍＦｅ２、ＥｕＦｅ２等が挙げられる。
また、導電性接着層１６ａとしては、Ａｕ、Ｃｕ、Ｐｔ、Ａｇ、Ａｌ、Ｔａ、Ｔｉ、Ｗ、Ｃｒ、Ｍｏ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｍｇ、Ｒｕより選択された少なくとも１つの金属、または上記金属を少なくとも１つ以上含む金属、窒化物、ホウ化物、酸化物あるいは炭化物が用いられ、磁気抵抗効果素子のキャップ層を兼ねている。導電性接着層１６の膜厚は、０．１ｎｍ〜１００ｎｍであるが、２０ｎｍ以下であることが好ましい。
大きな磁気抵抗比を得るために，第１非磁性層１４と第１強磁性層１３或いは第２強磁性層１５の界面に、高いスピン分極率を有する元素であるＦｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素、あるいはＦｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素とＢ，Ｃ，Ｎ，Ａｌ，Ｓｉ，Ｐ，Ｔａ，Ｗ，Ｍｏの群から選択された少なくとも１つの元素を含む磁性層を挿入しても良い。またそれらの積層構造を用いることができる。例えば、ＣｏＦｅ／ＭｎＧａ、Ｃｏ／ＭｎＧａ、Ｆｅ／ＭｎＧａ，ＣｏＦｅＢ／ＭｎＧａ，ＣｏＦｅＴａ／ＭｎＧａ，ＣｏＦｅＳｉ／ＭｎＧａ，ＣｏＦｅ／ＴｂＦｅ２、ＣｏＦｅ／ＳｍＦｅ２、ＣｏＦｅ／ＥｕＦｅ２などが挙げられる。
（第１および第２変形例）
また、第１実施形態の第１変形例の製造方法によって製造される磁気抵抗効果膜１Ａを図２に示す。この磁気抵抗効果膜１Ａは、図１に示す磁気抵抗効果膜１において、格子ミスマッチングを低減させるために剥離層１２と基板１１の間に下地層２１を形成した構成を有している。
また、第２変形例の製造方法によって製造される磁気抵抗効果膜１Ｂを図３に示す。この磁気抵抗効果膜１Ｂは、図１に示す磁気抵抗効果膜１において、格子ミスマッチングを低減させるために剥離層１２と基板１１との間に下地層２１を形成するとともに、剥離層１２と第１強磁性層１３との間に格子緩和層１９を形成した構成を有している。
格子緩和層１９の第１の例としては、（００１）配向したＮａＣｌ構造を有し、かつＴｉ、Ｚｒ、Ｎｂ、Ｖ、Ｈｆ、Ｔａ、Ｍｏ、Ｗ、Ｂ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む窒化物層が挙げられる。
格子緩和層１９の第２の例としては、ＡＢＯ３からなる（００２）配向したペロブスカイト系導電性酸化物の単層が挙げられる。ここで、サイトＡはＳｒ、Ｃｅ、Ｄｙ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａのうちから選択された少なくとも１つの元素を含み、サイトＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂのうちから選択され少なくとも１つの元素を含む。
格子緩和層１９の第３の例としては、（００１）配向したＮａＣｌ構造を有し、かつＭｇ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む酸化物の層が挙げられる。
格子緩和層１９の第４の例としては、正方晶構造または立方晶構造を有し（００１）配向し、かつＡｌ、Ｃｒ、Ｆｅ、Ｃｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕの群から選択される少なくとも１つの元素を含む層が挙げられる。
下地層２１は、格子緩和層１９と同じ材料を用いることができる。すなわち、下地層２１の第１の例としては、（００１）配向したＮａＣｌ構造を有し、かつＴｉ、Ｚｒ、Ｎｂ、Ｖ、Ｈｆ、Ｔａ、Ｍｏ、Ｗ、Ｂ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む窒化物の層が挙げられる。
下地層２１の第２の例としては、ＡＢＯ３からなる（００２）配向したペロブスカイト系導電性酸化物の単層が挙げられる。ここで、サイトＡはＳｒ、Ｃｅ、Ｄｙ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａのうちから選択された少なくとも１つの元素を含み、サイトＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂのうちから選択され少なくとも１つの元素を含む。
下地層２１の第３の例としては、（００１）配向したＮａＣｌ構造を有し、かつＭｇ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む酸化物の層が挙げられる。
下地層２１の第４の例としては、正方晶構造または立方晶構造を有し（００１）配向し、かつＡｌ、Ｃｒ、Ｆｅ、Ｃｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕの群から選択される少なくとも１つの元素を含む層が挙げられる。なお、格子緩和層１９および下地層２１の材料としては、導電性材料および絶縁性材料のいずれも用いることが可能である。
（第３変形例）
第１実施形態の第３変形例の製造方法によって製造される磁気抵抗効果膜１Ｃを図４に示す。この磁気抵抗効果膜１Ｃは、図１に示す磁気抵抗効果膜１において、第２強磁性層１５と導電性接着層１６ａとの間に、第２非磁性層１７、第３強磁性層１８をこの順序で形成した構成を有している。
この第３変形例によって製造される磁気抵抗効果膜１Ｃにおいては、第１強磁性層１３は磁化の向きが可変な記録層（フリー層）となり、第２強磁性層１５は磁化の向きが固定された参照層（固定層）となっている。ここで、第１強磁性層１３の磁化の向きが「可変」であるとは、第１強磁性層１３と第２強磁性層１５との間に第１非磁性層１４を介して書き込み電流を流した前後で、第１強磁性層１３の磁化の向きが変化可能であることを意味する。また、第２強磁性層１５の磁化の向きが「固定」であるとは、第１強磁性層１３と第２強磁性層１５との間に第１非磁性層１４を介して書き込み電流を流した前後で、第２強磁性層１５の磁化の向きが変化しないことを意味する。
第３強磁性層１８はシフト調整層とも呼ばれ、第２強磁性層１５とは、磁化の向きが反平行（逆向き）の磁化を有している。第３強磁性層１８は、第２非磁性層１７を介して第２強磁性層１５と反強磁性結合（ＳＡＳ(Synthetic Anti-Ferromagnetic)結合）していてもよい。これにより、参照層となる第２強磁性層１５からの漏れ磁場による、記録層となる第１強磁性層１３の反転電流のシフトを緩和および調整することが可能となる。
第２非磁性層１７としては、第２強磁性層１５と第３強磁性層１８とが熱工程によって混ざらない耐熱性、および第３強磁性層１８を形成する際の結晶配向を制御する機能を具備することが望ましい。さらに、第２非磁性層１７の膜厚が厚くなると第３強磁性層１８と記録層１３との距離が離れるため、第３強磁性層１８から記憶層１３に印加されるシフト調整磁界が小さくなってしまう。このため、第２非磁性層１７の膜厚は、５ｎｍ以下であることが望ましい。
また、第３強磁性層１８は、膜面に垂直方向に磁化容易軸を有する、強磁性材料から構成される。第３強磁性層１８は、参照層１５に比べて記録層１３から離れている。このため、記録層１３に印加される漏れ磁場を第３強磁性層１８によって調整するには、第３強磁性層１８の膜厚、或いは飽和磁化Ｍｓの大きさを参照層１５のそれらより大きくする設定する必要がある。すなわち、参照層１５の膜厚、飽和磁化をそれぞれｔ２、Ｍｓ２、第３強磁性層１８（シフト調整層）の膜厚、飽和磁化をそれぞれｔ３、Ｍｓ３とすると、以下の関係式を満たす必要がある。
Ｍｓ２×ｔ２ ＜ Ｍｓ３×ｔ３
（第４および第５変形例）
また、第１実施形態の第４変形例の製造方法によって製造される磁気抵抗効果膜１Ｄを図５に示す。この第４変形例による磁気抵抗効果膜１Ｄは、図５に示すように、第３変形例において、格子ミスマッチングを低減させるために剥離層１２と基板１１の間に下地層２１を形成した構成となっている。
また、第５変形例の製造方法によって製造される磁気抵抗効果膜１Ｅを図６に示す。この第５変形例による磁気抵抗効果膜１Ｅは、図６に示すように、第３変形例において、格子ミスマッチングを低減させるために剥離層１２と基板１１との間に下地層２１を形成するとともに、剥離層１２と第１強磁性層１３との間に格子緩和層１９を形成した構成となっている。
（第６変形例）
第１実施形態の第６変形例の製造方法によって製造される磁気抵抗効果膜１Ｆを図７に示す。この磁気抵抗効果膜１Ｆは、図１に示す磁気抵抗効果膜１において、剥離層１２と第１強磁性層１３との間に、第３強磁性層１８、第２非磁性層１７をこの順序で形成した構成を有している。この第６変形例によって製造される磁気抵抗効果素子１Ｆにおいては、第１強磁性層１３は磁化の向きが固定された参照層となり、第２強磁性層１５は磁化の向きが可変な記録層となっている。第３強磁性層１８は、第２非磁性層１７を介して第１強磁性層１３と反強磁性結合（ＳＡＳ結合）していてもよい。これにより、参照層となる第１強磁性層１３からの漏れ磁場による、記録層となる第２強磁性層１５の反転電流のシフトを緩和および調整することが可能となる。
この第６変形例においては、第２非磁性層１７としては、第１強磁性層１３と第３強磁性層１８とが熱工程によって混ざらない耐熱性、および第３強磁性層１８を形成する際の結晶配向を制御する機能を具備することが望ましい。さらに、第２非磁性層１７の膜厚が厚くなると第３強磁性層１８と記録層１５との距離が離れるため、第３強磁性層１８から記憶層１５に印加されるシフト調整磁界が小さくなってしまう。このため、第２非磁性層１７の膜厚は、５ｎｍ以下であることが望ましい。
（第７および第８変形例）
また、第１実施形態の第７変形例の製造方法によって製造される磁気抵抗効果膜１Ｇを図８に示す。この第７変形例による磁気抵抗効果膜１Ｇは、図８に示すように、第６変形例において、格子ミスマッチングを低減させるために剥離層１２と基板１１の間に下地層２１を形成した構成となっている。
また、第８変形例の製造方法によって製造される磁気抵抗効果膜１Ｈを図９に示す。この第８変形例による磁気抵抗効果膜１Ｈは、図９に示すように、第６変形例において、格子ミスマッチングを低減させるために剥離層１２と基板１１との間に下地層２１を形成するとともに、剥離層１２と第３強磁性層１８との間に格子緩和層１９を形成した構成となっている。
（実施例）
次に、第１実施形態による磁気メモリの製造方法の一実施例を説明する。この実施例の製造方法によって製造される磁気メモリは磁気抵抗効果素子を記憶素子として有しており、この磁気抵抗効果素子は、図３に示す磁気抵抗効果膜１Ｂを有している。
予め、周知のＴＳＶ(Through silicon via)技術を用いて多数の穴を開けた直径が３００ｍｍのＳｉ（００１）の単結晶基板１１を用意する。この単結晶基板１１上にＳｒＲｕＯ３からなる下地層２１をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この下地層２１上にＬｉＦからなる剥離層１２をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この剥離層１２上にＳｒＲｕＯ３の格子緩和層１９をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この格子緩和層１９上にＭｎＧａからなる第１強磁性層１３をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１強磁性層１３上にＭｇＯからなる第１非磁性層１４を、スパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１非磁性層１４上にＭｎＧａからなる第２強磁性層１５をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第２強磁性層１５上にＴａからなる例えば厚さが１０ｎｍの導電性接着層１６ａをスパッタ法またはＭＢＥ法を用いて真空中で形成する（図３）。このようにして、スパッタ法またはＭＢＥ法を用いて真空中で連続成膜し、単結晶構造の強磁性層を有する磁気抵抗効果素子１Ｂが形成される。
次に、図１０に示すように、トランジスタおよび配線を形成した直径が３００ｍｍの基板２０を用意し、この基板２０上に、Ｔａからなる厚さが１０ｎｍの導電性接着層１６ｂをスパッタ法により成膜する。この導電性接着層１６ｂは、トランジスタ形成基板と電気的に接続されている。
上記成膜した導電性接着層１６ａ、１６ｂの表面粗さは、１ｎｍ以下であることが望ましく、表面粗さが１ｎｍ以上の場合は、ＣＭＰ(Chemical Mechanical Polishing)やＧＣＩＢ(Gas Claster Ion Beam)等で表面を平滑化する必要がある。
次に、図１０に示すトランジスタおよび配線が形成された基板２０の導電性接着層１６ｂを図３に示す磁気抵抗効果素子１Ｂが形成された基板１１の金属接着層１６ａに接着させる（図１１（ａ））。導電性接着層１６ｂが導電性接着層１６ａに接着した状態を図１１（ｂ）に示す。この接着工程は、真空度が１．０×１０−６Ｐａ以下の雰囲気中において、２枚の基板の導電性接着層１６ａ、１６ｂの表面に付着している酸化物や吸着層をＡｒイオンビームまたはＡｒ中性原子ビームを用いて除去し、その後、室温下で圧接荷重１００００ｋｇｆを掛けて２枚の基板を導電性接着層１６ａ、１６ｂを介して接着させる。接着した導電性接着層１６ａ、１６ｂの接着強度は１０ＭＰａ以上得られ、接着強度としては十分な強度を得ることができる。また、導電性接着層１６ａ、１６ｂとして、充分な接着強度が得られない接着層の材料を用いた場合は、２００℃程度に加熱しながら接着する方法や、室温で接着した後２００℃程度で後アニールを行なうことにより、接着強度の向上を図ることができる。
次に、図１２（ａ）に示すように、単結晶基板１１を除去する。この除去工程は、スピナーやウォータジェット等の手法を用いることにより、潮解性の高いＬｉＦからなる剥離層１２は容易に水に溶解し剥離する。なお、ＬｉＦの水への溶解度は０．２７ｇ／１００ｍＬ（２０℃）である。また、上述したように、ＴＳＶ技術を用いて単結晶基板１１に予め穴を開けておくことにより、単結晶基板１１の中心部への水の浸水性を高めることが可能となり、容易に単結晶基板１１を剥離することができる。単結晶基板１１を剥離した後は、格子緩和層１９、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、および導電性接着層１６ａからなる積層構造は、導電性接着層１６ｂが形成された基板２０に接着した状態となっている。
なお、剥離層１２を剥離した後、格子緩和層１９の露出した剥離層１２側の面を例えばＣＭＰを用いて平坦化してもよいし、平坦化せずに露出した状態にしてもよい。その後、図示しないハードマスク層を形成し、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９、ハードマスク層を、リソグラフィー技術を用いて磁気抵抗効果素子の形状にパターニングする。続いて、図示しない層間絶縁膜を形成し、例えばＣＭＰを用いて格子緩和層１９の表面を露出した後、格子緩和層１９に接続する配線を形成して磁気メモリを完成する。
以上説明したように、トランジスタおよび配線が形成された基板２０上に、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９が形成された構造の磁気抵抗効果素子を得ることができる。この磁気抵抗効果素子は、第１および第２強磁性層１３、１５が少なくともいずれか一方が単結晶構造を有しており、多結晶構造またはアモルファス構造の磁性体を用いた場合よりも、磁気的特性が向上する。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
なお、上記説明では、図３に示す磁気抵抗効果膜１Ｂを例にとって説明したが、図１、図２、図４乃至図９に示す磁気抵抗効果膜１、１Ａ、１Ｃ、１Ｄ、１Ｅ、１Ｆ、１Ｇ、１Ｈのいずれかを用いても同様に、第１および第２強磁性層１３、１５が単結晶構造の磁気抵抗効果素子を形成することができる。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
（第２実施形態）
第２実施形態による磁気メモリの製造方法について説明する。この第２実施形態の製造方法によって製造される磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、磁気抵抗効果素子を記憶素子として備えている。この磁気抵抗効果素子は磁気抵抗効果膜を備えており、この磁気抵抗効果膜１Ｉを図１３に示す。この磁気抵抗効果膜１Ｉの製造は、まず単結晶基板、例えばＳｉ（００１）の単結晶基板１１を用意し、この単結晶基板１１上に下地層２１を形成する。この下地層２１上に水素雰囲気中で剥離層１２Ａを形成する。続いて、この剥離層１２Ａ上に格子緩和層１９を形成する。この格子緩和層１９上に第１強磁性層１３を形成し、第１強磁性層１３上に第１非磁性層１４を形成する。その後、この第１非磁性層１４上に第２強磁性層１５を形成し、この第２強磁性層１５上に導電性接着層１６ａを形成する。上記層の形成は、スパッタ法またはＭＢＥ法を用いて、剥離層１２Ａの成膜を除いて真空中で成膜する。これにより、第１および第２強磁性層１３、１５は単結晶構造を有する。
この第２実施形態の製造方法に用いられる剥離層１２Ａの第１の例として、化学式ＡＢ２で表される水素吸蔵合金が挙げられる。ここで、サイトＡはＴｉ、Ｚｒ、Ｈｆより選択される１つの元素を表し、サイトＢは遷移金属Ｍｎ、Ｎｉ、Ｃｒ、Ｖ、Ｆｅ、Ｔｉ、Ｚｒ、Ｓｃ、Ｖ、Ｃｏ、Ｃｕ、Ｚｎ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇから選択される少なくとも１つの元素を表す。
剥離層１２Ａの第２の例として、化学式ＡＢ５で表される水素吸蔵合金が挙げられる。この水素吸蔵合金は、水素化合物を作るＡと水素化物を作らない金属元素Ｂを組み合わせたものであって、サイトＡは希土類元素Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄの群から選択される少なくとも１つの元素を表し、サイトＢが触媒効果を持つ遷移元素Ｎｉ、Ｃｏ、Ａｌの元素を表す。例えば、第２の例の剥離層１２として、ＬａＮｉ５、ＲｅＮｉ５などが挙げられる。
剥離層１２Ａの第３の例として、Ｖをベースとした比較的空隙の多い体心立方晶の水素吸蔵合金が挙げられる。
剥離層１２Ａの第４の例として、Ｍｇを含む水素吸蔵合金（ＭｇＮｉ２）が挙げられる。
剥離層１２Ａの第５の例として、Ｃａと、Ｎｉ、Ｔｉ、Ｍｎ、Ｚｒ、Ｓｃ、Ｖ、Ｃｒ、Ｆｅ、Ｃｏ、Ｃｕ、Ｚｎ、Ｎｂ、Ｍｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ａｇより選択される少なくとも１つの元素とを含む水素吸蔵合金が挙げられる。
剥離層１２Ａの第６の例として、Ｐｄ、Ｐｔより選択される少なくとも１つの元素を含む水素吸蔵合金が挙げられる。
剥離層１２Ａの第７の例として、ペロブスカイト構造の導電性酸化物材料が挙げられる。ペロブスカイト型酸化物をＡＢＯ３で表すと、サイトＡは、Ｓｒ、Ｃｅ、Ｄｒ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａから選択された少なくとも１つの元素から構成され、サイトＢは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂから選択された少なくとも１つの元素から構成される。
剥離層１２Ａの第８の例として、Ｆｅを含むヘリウム吸蔵合金などが挙げられる。
（第１変形例）
第２実施形態の第１変形例の製造方法によって製造される磁気抵抗効果膜１Ｊを図１４に示す。この磁気抵抗効果膜１Ｊは、図１３に示す磁気抵抗効果膜１Ｉにおいて、第２強磁性層１５と導電性接着層１６ａとの間に、第２非磁性層１７、第３強磁性層１８をこの順序で形成した構成を有している。
この第１変形例によって製造される磁気抵抗効果膜１Ｊにおいては、第１強磁性層１３は磁化の向きが可変な記録層（フリー層）となり、第２強磁性層１５は磁化の向きが固定された参照層（固定層）となる。第３強磁性層１８はシフト調整層とも呼ばれ、第２強磁性層１５とは、磁化の向きが反平行（逆向き）の磁化を有している。第３強磁性層１８は、第２非磁性層１７を介して第２強磁性層１５と反強磁性結合（ＳＡＳ結合）していてもよい。これにより、参照層となる第２強磁性層１５からの漏れ磁場による、記録層となる第１強磁性層１３の反転電流のシフトを緩和および調整することが可能となる。
第２非磁性層１７および第３強磁性層１８に用いられる材料としては、第１実施形態で説明した性質の材料が用いられる。
（第２変形例）
第２実施形態の第２変形例の製造方法によって製造される磁気抵抗効果膜１Ｋを図１５に示す。この磁気抵抗効果膜１Ｋは、図１３に示す磁気抵抗効果膜１Ｉにおいて、格子緩和層１９と第１強磁性層１３との間に、第３強磁性層１８、第２非磁性層１７をこの順序で形成してもよい。この第２変形例によって製造される磁気抵抗効果素子１Ｋにおいては、第１強磁性層１３は磁化の向きが固定された参照層となり、第２強磁性層１５は磁化の向きが可変な記録層となっている。第３強磁性層１８はシフト調整層とも呼ばれ、第１強磁性層１３とは、磁化の向きが反平行（逆向き）の磁化を有している。第３強磁性層１８は、第２非磁性層１７を介して第１強磁性層１３と反強磁性結合（ＳＡＳ結合）していてもよい。これにより、参照層となる第１強磁性層１３からの漏れ磁場による、記録層となる第２強磁性層１５の反転電流のシフトを緩和および調整することが可能となる。
（実施例）
次に、第２実施形態による磁気メモリの製造方法の一実施例を説明する。この実施例の製造方法によって製造される磁気メモリは磁気抵抗効果素子を記憶素子として有しており、この磁気抵抗効果素子は、図１３に示す磁気抵抗効果膜１Ｉを有している。
予め、直径が３００ｍｍのＳｉ（００１）の単結晶基板１１を用意する。この単結晶基板１１上にＳｒＲｕＯ３からなる下地層２１をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この下地層２１上にＭｇＮｉ２からなる剥離層１２Ａをスパッタ法またはＭＢＥ法を用いて水素雰囲気中で形成する。これにより、水素吸蔵合金からなる剥離層１２Ａは、成膜後に水素脆化した状態となっている。この剥離層１２Ａ上に格子緩和層１９をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この格子緩和層１９上にＭｎＧａからなる第１強磁性層１３をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１強磁性層１３上にＭｇＯからなる第１非磁性層１４を、スパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１非磁性層１４上にＭｎＧａからなる第２強磁性層１５をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第２強磁性層１５上にＴａからなる例えば厚さが１０ｎｍの導電性接着層１６ａをスパッタ法またはＭＢＥ法を用いて真空中で形成する（図１３）。このようにして、スパッタ法またはＭＢＥ法を用いて成膜し、単結晶構造の強磁性層を有する磁気抵抗効果素子１Ｉが形成される。
次に、図１０に示すように、トランジスタおよび配線を形成した直径が３００ｍｍの基板２０を用意し、この基板２０上に、Ｔａからなる厚さが１０ｎｍの導電性接着層１６ｂをスパッタ法により成膜する。この導電性接着層１６ｂは、トランジスタ形成基板と電気的に接続されている。
上記成膜した導電性接着層１６ａ、１６ｂの表面粗さは、１ｎｍ以下であることが望ましく、表面粗さが１ｎｍ以上の場合は、ＣＭＰやＧＣＩＢ等で表面を平滑化する必要がある。
次に、図１０に示すトランジスタおよび配線が形成された基板２０の導電性接着層１６ｂを図１３に示す磁気抵抗効果素子１Ｉが形成された基板１１の導電性接着層１６ａに接着させる（図１６（ａ））。導電性接着層１６ｂが導電性接着層１６ａに接着した状態を図１６（ｂ）に示す。この接着工程は、真空度が１．０×１０−６Ｐａ以下の雰囲気中において、２枚の基板の導電性接着層１６ａ、１６ｂの表面に付着している酸化物や吸着層をＡｒイオンビームまたはＡｒ中性原子ビームを用いて除去し、その後、室温下で圧接荷重１００００ｋｇｆを掛けて２枚の基板を導電性接着層１６ａ、１６ｂを介して接着させる。
次に、図１７（ａ）に示すように、単結晶基板１１を除去する。この除去工程は、接着させた基板各々をハンドラー等に吸着させ、ハンドラーを各々逆方向または上下にずらし、衝撃を与える（軽く力を与える）ことにより、水素脆化した剥離層１２より、容易に単結晶基板１１を剥離する。単結晶基板１１を剥離した後は、格子緩和層１９、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、および導電性接着層１６ａからなる積層構造は、導電性接着層１６ｂが形成された基板２０に接着した状態となっている。
なお、剥離層１２を剥離した後、格子緩和層１９の露出した剥離層１２側の面を例えばＣＭＰを用いて平坦化してもよいし、平坦化せずに露出した状態にしてもよい。その後、図示しないハードマスク層を形成し、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９、ハードマスク層を、リソグラフィー技術を用いて磁気抵抗効果素子の形状にパターニングする。続いて、図示しない層間絶縁膜を形成し、格子緩和層１９の表面を露出した後、格子緩和層１９に接続する配線を形成して磁気メモリを完成する。
以上説明したように、トランジスタおよび配線が形成された基板２０上に、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９が形成された構造の磁気抵抗効果素子を得ることができる。この磁気抵抗効果素子は、第１および第２強磁性層１３、１５が単結晶構造を有しており、多結晶構造またはアモルファス構造の磁性体を用いた場合よりも、磁気的特性が向上する。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
なお、上記説明では、図１３に示す磁気抵抗効果膜１Ｉを例にとって説明したが、図１４、図１５に示す磁気抵抗効果膜１Ｊ、１Ｋのいずれかを用いても同様に、第１および第２強磁性層１３、１５が単結晶構造の磁気抵抗効果素子を形成することができる。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
（第３実施形態）
第３実施形態による磁気メモリの製造方法について説明する。この第３実施形態の製造方法によって製造される磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、磁気抵抗効果素子を記憶素子として備えている。この磁気抵抗効果素子は磁気抵抗効果膜を備えており、この磁気抵抗効果膜１Ｌを図１８に示す。この磁気抵抗効果膜１Ｌの製造は、まず単結晶基板、例えばＳｉ（００１）の単結晶基板１１を用意し、この単結晶基板１１上に下地層２１Ａを形成する。この下地層２１Ａ上に真空中で第１強磁性層１３を形成し、第１強磁性層１３上に第１非磁性層１４を形成する。その後、この第１非磁性層１４上に第２強磁性層１５を形成し、この第２強磁性層１５上に導電性接着層１６ａを形成する。上記層の形成は、スパッタ法またはＭＢＥ法を用いて、真空中で連続成膜する。これにより、第１および第２強磁性層１３、１５は単結晶構造を有する。
下地層２１Ａは、後述するＣＭＰ処理において、ＳｉとのＣＭＰ選択比が大きく、ＣＭＰのストッパとなる材料が望ましい。例えば、下地層２１Ａの第１の例としては、Ｔａ、Ｃｕ、Ａｕ、Ｐｔ、Ａｇ、Ａｌ、Ｔｉ、Ｗ、Ｎｂ、Ｈｆより選択された１つの金属、または上記金属を少なくとも１つ含む合金が挙げられる。また、これらの積層構造であっても良い。
下地層２１Ａの第２の例として、ＡＢＯ３からなるペロブスカイト系導電酸化物が挙げられる。サイトＡは、Ｓｒ、Ｃｅ、Ｄｙ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａのうちから選択された少なくとも１つの元素を含み、サイトＢは、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂのうちから選択され少なくとも１つの元素を含む。
下地層２１の第３の例として、（００１）配向したＮａＣｌ構造を有し、かつＴｉ、Ｚｒ、Ｎｂ、Ｖ、Ｈｆ、Ｔａ、Ｍｏ、Ｗ、Ｂ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む窒化物が挙げられる。
（第１変形例）
第３実施形態の第１変形例の製造方法によって製造される磁気抵抗効果膜１Ｍを図１９に示す。この磁気抵抗効果膜１Ｍは、図１８に示す磁気抵抗効果膜１Ｌにおいて、第２強磁性層１５と導電性接着層１６ａとの間に、第２非磁性層１７、第３強磁性層１８をこの順序で形成した構成を有している。
この第１変形例によって製造される磁気抵抗効果膜１Ｍにおいては、第１強磁性層１３は磁化の向きが可変な記録層（フリー層）となり、第２強磁性層１５は磁化の向きが固定された参照層（固定層）となる。第３強磁性層１８はシフト調整層とも呼ばれ、第２強磁性層１５とは、磁化の向きが反平行（逆向き）の磁化を有している。第３強磁性層１８は、第２非磁性層１７を介して第２強磁性層１５と反強磁性結合（ＳＡＳ結合）していてもよい。これにより、参照層となる第２強磁性層１５からの漏れ磁場による、記録層となる第１強磁性層１３の反転電流のシフトを緩和および調整することが可能となる。
第２非磁性層１７および第３強磁性層１８に用いられる材料としては、第１実施形態で説明した性質の材料が用いられる。
（第２変形例）
第３実施形態の第２変形例の製造方法によって製造される磁気抵抗効果膜１Ｎを図２０に示す。この磁気抵抗効果膜１Ｎは、図１８に示す磁気抵抗効果膜１Ｌにおいて、格子緩和層１９と第１強磁性層１３との間に、第３強磁性層１８、第２非磁性層１７をこの順序で形成してもよい。この第２変形例によって製造される磁気抵抗効果素子１Ｎにおいては、第１強磁性層１３は磁化の向きが固定された参照層となり、第２強磁性層１５は磁化の向きが可変な記録層となっている。第３強磁性層１８はシフト調整層とも呼ばれ、第１強磁性層１３とは、磁化の向きが反平行（逆向き）の磁化を有している。第３強磁性層１８は、第２非磁性層１７を介して第１強磁性層１３と反強磁性結合（ＳＡＳ結合）していてもよい。これにより、参照層となる第１強磁性層１３からの漏れ磁場による、記録層となる第２強磁性層１５の反転電流のシフトを緩和および調整することが可能となる。
（実施例）
次に、第３実施形態による磁気メモリの製造方法の一実施例を説明する。この実施例の製造方法によって製造される磁気メモリは磁気抵抗効果素子を記憶素子として有しており、この磁気抵抗効果素子は、図１８に示す磁気抵抗効果膜１Ｌを有している。
予め、直径が３００ｍｍのＳｉ（００１）の単結晶基板１１を用意する。この単結晶基板は、ＴＴＶ(Total Thickness Variation)は、後述するＢＳＧ(Back Side Grinder)およびＣＭＰ処理時の面内分布を良くするため、１μｍ以下であることが望ましい。この単結晶基板１１上にＳｒＲｕＯ３からなる下地層２１Ａを真空中でスパッタ法またはＭＢＥ法により形成し、この下地層２１Ａ上にＭｎＧａからなる第１強磁性層１３を空中でスパッタ法またはＭＢＥ法により形成する。続いて、第１強磁性層１３上にＭｇＯからなる第１非磁性層１４を真空中でスパッタ法またはＭＢＥ法により形成し、この第１非磁性層上にＭｎＧａからなる第２強磁性層１５を空中でスパッタ法またはＭＢＥ法により形成する。そして第２強磁性層１５上にＴａからなる例えば厚さが１０ｎｍの導電性接着層１６ａをスパッタ法またはＭＢＥ法を用いて真空中で形成する（図１８）。このようにして、スパッタ法またはＭＢＥ法を用いて成膜し、単結晶構造の強磁性層を有する磁気抵抗効果素子１Ｉが形成される。
次に、図１０に示すように、トランジスタおよび配線を形成した直径が３００ｍｍの基板２０を用意し、この基板２０上に、Ｔａからなる厚さが１０ｎｍの導電性接着層１６ｂをスパッタ法により成膜する。この導電性接着層１６ｂは、トランジスタ形成基板と電気的に接続されている。
上記成膜した導電性接着層１６ａ、１６ｂの表面粗さは、１ｎｍ以下であることが望ましく、表面が１ｎｍ以上の場合は、ＣＭＰ等で表面を平坦化する必要がある。
次に、図１０に示すトランジスタおよび配線が形成された基板２０の導電性接着層１６ｂを図１８に示す磁気抵抗効果素子１Ｌが形成された基板１１の導電性接着層１６ａに接着させる（図２１（ａ））。導電性接着層１６ｂが導電性接着層１６ａに接着した状態を図２１（ｂ）に示す。この接着工程は、真空度が１．０×１０−６Ｐａ以下の雰囲気中において、２枚の基板の導電性接着層１６ａ、１６ｂの表面に付着している酸化物や吸着層をＡｒイオンビームまたはＡｒ中性原子ビームを用いて除去し、その後、室温下で圧接荷重１００００ｋｇｆを掛けて２枚の基板を導電性接着層１６ａ、１６ｂを介して接着させる。
次に、図２２（ａ）、２２（ｂ）に示すように、単結晶基板１１を除去する。この除去工程は、まず、単結晶Ｓｉ基板１１側をＢＳＧにより、単結晶Ｓｉ基板１１の残り厚さ１００μｍまで研磨する（図２２（ａ））。その後、ＣＭＰにより下地層２１Ａをストップ層として単結晶Ｓｉ基板１１を１００μｍを研磨する（２２（ｂ））。単結晶基板１１を剥離した後は、下地層２１Ａ、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、および導電性接着層１６ａからなる積層構造は、導電性接着層１６ｂが形成された基板２０に接着した状態となっている。
その後、図示しないハードマスク層を形成し、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および下地層２１Ａ、ハードマスク層を、リソグラフィー技術を用いて磁気抵抗効果素子の形状にパターニングする。続いて、図示しない層間絶縁膜を形成し、下地層２１Ａの表面を露出した後、下地層２１Ａに接続する配線を形成して磁気メモリを完成する。
以上説明したように、トランジスタおよび配線が形成された基板２０上に、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および下地層２１Ａが形成された構造の磁気抵抗効果素子を得ることができる。この磁気抵抗効果素子は、第１および第２強磁性層１３、１５が少なくともいずれか一方が単結晶構造を有しており、多結晶構造またはアモルファス構造の磁性体を用いた場合よりも、磁気的特性が向上する。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
なお、上記説明では、図１８に示す磁気抵抗効果膜１Ｌを例にとって説明したが、図１９、図２０に示す磁気抵抗効果膜１Ｍ、１Ｎのいずれかを用いても同様に、第１および第２強磁性層１３、１５が単結晶構造の磁気抵抗効果素子を形成することができる。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
（第４実施形態）
第４実施形態による磁気メモリの製造方法について説明する。この第４実施形態の製造方法によって製造される磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、磁気抵抗効果素子を記憶素子として備えている。この磁気抵抗効果素子は磁気抵抗効果膜を備えており、この磁気抵抗効果膜１Ｏを図２３に示す。
この磁気抵抗効果膜１Ｏの製造は、まず予め、周知のＴＳＶ技術を用いて多数の穴を開けた直径が３００ｍｍのＳｉ（００１）の単結晶基板１１を用意する。この単結晶基板１１上にＳｒＲｕＯ３からなる下地層２１をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この下地層２１上にＬｉＦからなる剥離層１２をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この剥離層１２上にＳｒＲｕＯ３の格子緩和層１９をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この格子緩和層１９上にＭｎＧａからなる第１強磁性層１３をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１強磁性層１３上にＭｇＯからなる第１非磁性層１４を、スパッタ法またはＭＢＥ法を用いて真空中で形成する。この第１非磁性層１４上にＭｎＧａからなる第２強磁性層１５をスパッタ法またはＭＢＥ法を用いて真空中で形成する。この第２強磁性層１５上にＴａからなる例えば厚さが１０ｎｍの金属接着層１６ａをスパッタ法またはＭＢＥ法を用いて真空中で形成する（図２３）。このようにして、スパッタ法またはＭＢＥ法を用いて真空中で連続成膜し、単結晶構造の強磁性層を有する磁気抵抗効果素子１Ｏが形成される。なお、本実施形態においては、第１強磁性層１３が記録層となり、第２強磁性層１５が参照層となるように、ＭｎＧａの組成を選択する。また、参照層となる第２強磁性層１５の磁化の方向が膜面に垂直な所定の方向を向くように着磁を行う。
次に、図２４に示すように、トランジスタおよび配線を形成した直径が３００ｍｍの基板２０を用意し、この基板２０上に、膜面に垂直な磁化を有するシフト調整層となる強磁性層２３をスパッタ法により形成する。この強磁性層２３上にＴａからなる厚さが１０ｎｍの導電性接着層１６ｂをスパッタ法により成膜する。なお、この強磁性層２３の磁化の方向は、基板１１上に形成された導電性接着層１６ａと、基板２０上に形成された導電性接着層１６ｂを接着したときに、参照層となる第２強磁性層１５の磁化の方向と逆の方向となるように、着磁する必要がある。この強磁性層２３の材料としては、ＰｔまたはＰｄを含む強磁性層が挙げられる。この導電性接着層１６ｂは、トランジスタ形成基板と電気的に接続されている。
また、上記成膜した導電性接着層１６ａ、１６ｂの表面粗さは、１ｎｍ以下であることが望ましく、表面が１ｎｍ以上の場合は、ＣＭＰ等で表面を平坦化する必要がある。
次に、図１４に示すトランジスタおよび配線が形成された基板２０の導電性接着層１６ｂを図２３に示す磁気抵抗効果素子１Ｏが形成された基板１１の導電性接着層１６ａに接着させる（図２５（ａ））。導電性接着層１６ｂが導電性接着層１６ａに接着した状態を図２５（ｂ）に示す。この接着工程は、真空度が１．０×１０−６Ｐａ以下の雰囲気中において、２枚の基板の導電性接着層１６ａ、１６ｂの表面に付着している酸化物や吸着層をＡｒイオンビームまたはＡｒ中性原子ビームを用いて除去し、その後、室温下で圧接荷重１００００ｋｇｆを掛けて２枚の基板を導電性接着層１６ａ、１６ｂを介して接着させる。接着した導電性接着層１６ａ、１６ｂの接着強度は１０ＭＰａ得られ、接着強度としては十分な強度を得ることができる。なお、第１実施形態で説明したように、２００℃程度に加熱しながら接着する方法や、室温で接着した後２００℃程度で後アニールを行なうことにより、接着強度の向上を図ることができる。
次に、図２６（ａ）に示すように、単結晶基板１１を除去する。この除去工程は、第１実施形態で説明したと同様に、スピナーやウォータジェット等の手法を用いることにより、潮解性の高いＬｉＦからなる剥離層１２は容易に水に溶解し剥離する。また、ＴＳＶ技術を用いて単結晶基板１１に予め穴を開けておくことにより、単結晶基板１１の中心部への水の浸水性を高めることが可能となり、容易に単結晶基板１１を剥離することができる。単結晶基板１１を剥離した後は、格子緩和層１９、第１強磁性層１３、第１非磁性層１４、第２強磁性層１５、および導電性接着層１６ａからなる積層構造は、導電性接着層１６ｂおよびシフト調整層２３が形成された基板２０に接着した状態となっている。
なお、剥離層１２を剥離した後、格子緩和層１９の露出した剥離層１２側の面を例えばＣＭＰを用いて平坦化してもよいし、平坦化せずに露出した状態にしてもよい。その後、図示しないハードマスク層を形成し、シフト調整層２３、導電性接着層１６ｂ、１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９、ハードマスク層を、リソグラフィー技術を用いて磁気抵抗効果素子の形状にパターニングする。続いて、図示しない層間絶縁膜を形成し、例えばＣＭＰを用いて格子緩和層１９の表面を露出した後、格子緩和層１９に接続する配線を形成して磁気メモリを完成する。
以上説明したように、トランジスタおよび配線が形成された基板２０上に、シフト調整性層２３、導電性接着層１６ｂ、導電性接着層１６ａ、第２強磁性層１５、第１非磁性層１４、第１強磁性層１３、および格子緩和層１９が形成された構造の磁気抵抗効果素子を得ることができる。この磁気抵抗効果素子は、第１および第２強磁性層１３、１５が単結晶構造を有しており、多結晶構造またはアモルファス構造の磁性体を用いた場合よりも、磁気的特性が向上する。このため、この磁気抵抗効果素子を磁気メモリの記憶素子として用いることにより、大容量化が可能であるとともに、低電流での磁化反転を可能にする磁気メモリを得ることができる。
また、この第４実施形態においては、第２強磁性層１５とシフト調整層２３を独立に着磁できるため、第１乃至第３実施形態の場合よりも小さな磁場で安定して反対向きの磁場を得ることができる。
また、第４実施形態の製造方法において、剥離層１２の代わりに第２実施形態で説明した水素で脆化する材料の剥離層２１Ａを用い、水素雰囲気中で剥離層２１Ａを形成すれば、第２実施形態で説明したと同じ方法で、単結晶基板１１の剥離を行うことができる。
なお、第４実施形態では、単結晶基板１１を用いて磁気抵抗効果素子を形成したが、単結晶基板を用いなくともよい。この場合、磁気抵抗効果素子の強磁性層は単結晶構造を有しないものとなる。
（第５実施形態）
第５実施形態による磁気メモリについて説明する。この第５実施形態の磁気メモリは、少なくとも１個のメモリセルを有し、このメモリセルは、第１乃至第４実施形態およびそれらの変形例のいずれかで説明した磁気抵抗効果素子を記憶素子として備えている。
この第５実施形態による磁気メモリのメモリセルの断面図を図２７に示す。この磁気メモリのメモリセルにおいては、Ｐ型半導体基板３０の基板表面に、酸化シリコンを用いたＳＴＩ(Shallow Trench Isolation)にからなる素子分離絶縁層３１が設けられ、素子分離絶縁層３１が存在しないＰ型半導体基板３０の表面領域が素子を形成する素子領域となる。この素子領域には、互いに離間して形成されたソース電極３２ａおよびドレイン電極３２ｂが配置されている。ソース電極３２ａおよびドレイン電極３２ｂは、半導体基板３０内に高濃度のＮ＋型不純物を導入して形成された領域である。ソース電極３２ａとドレイン電極３２ｂとの間の半導体基板３０の領域（チャネル領域）上にゲート絶縁膜３３を介して、ゲート電極３４が配置されている。また、ゲート電極３４は、ワード線ＷＬとして機能する。これより、Ｐ型半導体基板３０には、選択トランジスタ３５が配置されている。
ソース電極３２ａ上には、コンタクト層３６を介して配線層３７が配置されている。また、配線層３７は、ビット線／ＢＬとして機能する。ドレイン電極３２ｂ上には、コンタクト層３８を介して引き出し配線層３９が配置されている。この引き出し配線３９から半導体基板３０までが、第１乃至第４実施形態で説明した、トランジスタおよび配線が形成された基板２０である。引き出し配線層３９上には、第１乃至第４実施形態およびそれらの変形例のいずれかの方法で製造された磁気抵抗効果膜４０が積層されている。この磁気抵抗効果膜４０上に上部電極配線層４１が配置され、この上部電極配線層４１は、ビット線ＢＬとして機能する。また、半導体基板３０と上部電極配線層４１の間は、酸化シリコンからなる層間絶縁層が配置されている。
次に、第５実施形態による磁気メモリの動作について図２８を参照して説明する。この第５実施形態の磁気メモリは、マトリクス状に配列された複数のメモリセルＭＣを有するメモリセルアレイ５０を備えている。メモリセルアレイ５０には、それぞれが列方向に延在するように、複数のビット線対ＢＬ、／ＢＬが設置されている。また、メモリセルアレイ５０には、それぞれが行方向に延在するように、複数のワード線ＷＬが設置されている。ビット線ＢＬとの交差部分には、メモリセルＭＣが配置されている。各メモリセルＭＣは、第１乃至第４実施形態およびそれらの変形例のいずれかの方法で製造された磁気抵抗効果膜４０と、ＮチャンネルＭＯＳトランジスタからなる選択トランジスタ３５と、を備えている。磁気抵抗効果膜４０の一端子は、ビット線ＢＬに接続されている。磁気抵抗効果膜４０の他端子は、選択トランジスタ３５のドレイン端子に接続されている。選択トランジスタ３５のゲート端子は、ワード線ＷＬに接続されている。選択トランジスタ３５のソース端子は、ビット線／ＢＬに接続されている。ワード線ＷＬには、ロウデコーダ５２が接続されている。ビット線対ＢＬ、／ＢＬには、書き込み回路５４及び読み出し回路５５が接続されている。書き込み回路５４及び読み出し回路５５には、カラムデコーダ５３が接続されている。各メモリセルＭＣは、ロウデコーダ５２及びカラムデコーダ５３により選択される。
メモリセルＭＣへのデータの書き込みは、データ書き込みを行なうメモリセルＭＣを選択するために、このメモリセルＭＣに接続されたワード線ＷＬが活性化される。これにより、選択トランジスタ３５がオン状態となる。ここで、磁気抵抗効果膜４０には、書き込みデータに応じて、双方向の書き込み電流Ｉｗが供給される。磁気抵抗効果膜４０に左から右へ書き込み電流Ｉｗを供給する場合、書き込み回路５４は、ビット線ＢＬに正の電圧を印加し、ビット線／ＢＬに接地電圧を印加する。また、磁気抵抗効果膜４０に右から左へ書き込み電流Ｉｗを供給する場合、書き込み回路５４は、ビット線／ＢＬに正の電圧を印加し、ビット線ＢＬに接地電圧を印加する。このようにして、メモリセルＭＣにデータ“０”またはデータ“１”を書き込むことができる。
次に、メモリセルＭＣからのデータ読み出しは、まず、選択されたメモリセルＭＣの選択トランジスタ３５がオン状態にする。読み出し回路５５は、磁気抵抗効果膜４０に右から左へ流れる読み出し電流Ｉｒを供給する。そして、読み出し回路５５は、この読み出し電流Ｉｒに基づいて、磁気抵抗効果膜４０の抵抗値を検出する。これにより、磁気抵抗効果膜４０に記憶されたデータを読み出すことができる。
この第５実施形態の磁気メモリは、単結晶構造の磁性層を備えた磁気抵抗効果素子を記憶素子として有しているので、大容量化が可能であるとともに、低電流での磁化反転が可能になる。
（第６実施形態）
第６実施形態による磁気メモリについて図２９乃至図３２を参照して説明する。この第６実施形態の磁気メモリの斜視図を図２９に示す。この第６実施形態の磁気メモリは、基板２０Ａ上に並列に配置された複数の第１配線５２１、５２２、５２３と、これらの配線と交差するとともに並列に配置された複数の第２配線５４１、５４２、５４３と、第１配線５２１、５２２と第２配線５４１、５４２、５４３と交差領域に設けられた磁気抵抗効果膜４０を備えている。すなわち、この第６実施形態の磁気メモリはクロスポイント型である。
磁気抵抗効果膜４０は、第1実施形態乃至第３実施形態のいずれかの製造方法によって製造される。また、基板２０Ａには磁気抵抗効果膜４０を駆動する集積回路（図示せず）が形成されていてもよい。この磁気抵抗効果膜４０の一例を図３０に示す。この例の磁気抵抗効果膜４０は、第１配線上に設けられ、導電性接着層１６ａ、導電性接着層１６ｂ、強磁性層１５、非磁性層１４、強磁性層１３、および格子緩和層１９が、この順序で積層された構成を備えている。
このように構成された第６実施形態の磁気メモリは、単結晶構造の磁性層を備えた磁気抵抗効果膜を記憶素子として有しているので、大容量化が可能であるとともに、低電流での磁化反転が可能になる。
以下に、第６実施形態の磁気メモリに用いられる磁気抵抗効果膜４０に関する実施例について図３１および図３２を参照して説明する。図３１および図３２は、磁気抵抗効果膜４０の第１乃至第１３実施例および第１４乃至第２６実施例における、導電性接着層１６ａ、導電性接着層１６ｂ、強磁性層１３、強磁性層１５、非磁性層１４の具体的な構成を示す図である。
（第１実施例）
この第１実施例の磁気抵抗効果膜４０は、第1実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第２実施例）
この第２実施例の磁気抵抗効果膜４０は、第1実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴｉからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第３実施例）
この第３実施例の磁気抵抗効果膜４０は、第３実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴｉからなる導電性接着層１６ａ、厚さが１０ｎｍのＴｉからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴｉを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴｉが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第４実施例）
この第４実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴｉからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
この第４実施例も第３実施例と同様の効果が得られる。
（第５実施例）
この第５実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが３ｎｍのＴｉと厚さが５ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
また、導電性接着層１６ａとして原子の拡散係数が大きいＣｕを用いることにより、接合界面においてＣｕ原子の拡散が起こり、接着界面における接着強度が増加する利点がある。
（第６実施例）
この第６実施例の磁気抵抗効果膜４０は、第３実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが２ｎｍのＲｕと厚さが１０ｎｍのＴａがこの順序で積層された導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第７実施例）
この第７実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが３ｎｍのＴｉと厚さが５ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが１０ｎｍのＴｉからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる磁性層１５と接する導電性接着層１６ｂとしてＴｉを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
また、導電性接着層１６ａとして原子の拡散係数が大きいＣｕを用いることにより、接合界面においてＣｕ原子の拡散が起こり、接着界面における接着強度が増加する利点がある。
（第８実施例）
この第８実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴｉＮからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴｉＮを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴｉＮが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第９実施例）
この第９実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。 すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａＮからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。その後、第２配線５４１〜５４３を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａＮを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａＮが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第１０実施例）
この第１０実施例の磁気抵抗効果膜４０は、第３実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．８ｎｍのＳｒＴｉＯ３からなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第１１実施例）
この第１１実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＭｎＡｌがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第１２実施例）
この第１２実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが２ｎｍである単結晶構造のＭｎＡｌがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＭｎＡｌがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａおよびＭｎＡｌを含む強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａおよびＭｎＡｌを含む強磁性層１５の単結晶構造が崩れない利点がある。
（第１３実施例）
この第１３実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＣｏＦｅからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＣｏＦｅからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＣｏＦｅの単結晶構造が崩れない利点がある。
（第１４実施例）
この第１４実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＴｂＦｅ２からなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＴｂＦｅ２からなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＴｂＦｅ２の単結晶構造が崩れない利点がある。
（第１５実施例）
この第１５実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａおよびＣｏＦｅを含む強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａおよびＣｏＦｅを含む強磁性層１５の単結晶構造が崩れない利点がある。
（第１６実施例）
この第１６実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅＢがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅＢがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
この第１６実施例も第１５実施例と同様の効果を得ることができる。
（第１７実施例）
この第１７実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが３ｎｍのＴｉと厚さが５ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍのＭｎＧａと厚さが１ｎｍのＣｏＦｅＢがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍのＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
また、導電性接着層１６ａとして原子の拡散係数が大きいＣｕを用いることにより、接合界面においてＣｕ原子の拡散が起こり、接着界面における接着強度が増加する利点がある。
（第１８実施例）
この第１８実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａと厚さが３ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
この第１８実施例も第１７実施例と同様の効果を得ることができる。
（第１９実施例）
この第１９実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａと厚さが３ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが５ｎｍのＴａと厚さが３ｎｍのＣｕがこの順序で積層された導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
この第１９実施例も第１７実施例と同様の効果を得ることができる。
（第２０実施例）
この第２０実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第２１実施例）
この第２１実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴｉからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第２２実施例）
この第２２実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａと厚さが３ｎｍのＣｕがこの順序で積層された導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａの単結晶構造が崩れない利点がある。
（第２３実施例）
この第２３実施例の磁気抵抗効果膜４０は、第２実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが１０ｎｍのＴａからなる導電性接着層１６ａ、厚さが１０ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＭｎＡｌがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａと厚さが２ｎｍである単結晶構造のＭｎＡｌがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａおよびＭｎＡｌを含む強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａおよびＭｎＡｌを含む強磁性層１５の単結晶構造が崩れない利点がある。
（第２４実施例）
この第２４実施例の磁気抵抗効果膜４０は、第３実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａおよびＣｏＦｅを含む強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａおよびＣｏＦｅを含む強磁性層１５の単結晶構造が崩れない利点がある。
（第２５実施例）
この第２５実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが１０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅＢがこの順序で積層された強磁性層１５、厚さが１．０ｎｍのＭｇＯからなる非磁性層１４、および厚さが３０ｎｍである単結晶構造のＭｎＧａと厚さが１ｎｍである単結晶構造のＣｏＦｅＢがこの順序で積層された強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａおよびＣｏＦｅＢを含む強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａおよびＣｏＦｅＢを含む強磁性層１５の単結晶構造が崩れない利点がある。
（第２６実施例）
この第２６実施例の磁気抵抗効果膜４０は、第１実施形態の製造方法を用いて形成される。すなわち、第１配線５２１、５２２、５２３が形成された基板２０Ａ上に、厚さが５ｎｍのＴａからなる導電性接着層１６ａ、厚さが５ｎｍのＴａからなる導電性接着層１６ｂ、厚さが３０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１５、厚さが０．４ｎｍのＭｇＯ、厚さが１．８ｎｍのＳｒＴｉＯ３、厚さが０．４ｎｍのＭｇＯがこの順序で積層された非磁性層１４、および厚さが１０ｎｍである単結晶構造のＭｎＧａからなる強磁性層１３の積層構造を有する磁気抵抗効果膜４０を形成する。
単結晶構造のＭｎＧａからなる強磁性層１５と接する導電性接着層１６ｂとしてＴａを用いた場合は、素子を加工するプロセス等で３００℃〜４００℃のプロセス温度が掛かる際にＴａが拡散バリア層として機能し、ＭｎＧａからなる強磁性層１５の単結晶構造が崩れない利点がある。
上記第１乃至第２６実施例において、導電性接着層１６ｂが微結晶またはアモルファスである場合は、内部応力により強磁性層１５の単結晶構造が崩れない利点がある。
上記第１乃至第２６実施例の磁気抵抗効果膜４０は、第５実施形態によるメモリのメモリセルにおける磁気抵抗効果膜４０として用いることができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１〜１Ｏ 磁気抵抗効果膜
１１ 単結晶基板
１２ 剥離層
１２Ａ 剥離層
１３ 第１強磁性層
１４ 第１非磁性層
１５ 第２強磁性層
１６ａ 導電性接着層
１６ｂ 導電性接着層
１７ 第２非磁性層
１８ 第３強磁性層（シフト調整層）
１９ 格子緩和層
２０ 基板
２１ 下地層
２１Ａ 下地層
２３ 強磁性層（シフト調整層）

Claims (17)

  1. 第１基板上に剥離層を形成する工程と、
    前記剥離層上に、第１強磁性層、第１非磁性層、および第２強磁性層を順次形成する工程であって、前記第１および第２強磁性層のうちの少なくとも一方が単結晶構造を有する工程と、
    前記第２強磁性層上に第１導電性接着層を形成する工程と、
    トランジスタおよび配線が形成された第２基板上にトランジスタと電気的に接続している第２導電性接着層を形成する工程と、
    前記第１導電性接着層と前記第２導電性接着層が対向するように前記第１基板と前記第２基板を配置し、前記第１および第２導電性接着層を接着する工程と、
    前記剥離層により前記第１基板を前記第１強磁性層から分離する工程と、
    を備えていることを特徴とする磁気メモリの製造方法。
  2. 前記剥離層は潮解性材料を含み、前記第１基板を分離する工程は、前記剥離層を水で溶解することを特徴とする請求項１記載の磁気メモリの製造方法。
  3. 前記剥離層は、Ｌｉ、Ｎａ、Ｋ、Ｒｂ、およびＣｓの群から選択された少なくとも一つの元素を含むフッ化物、Ｎａ、Ｍｇ、Ｃａ、Ｓｒ、およびＢａの群から選択された少なくとも１つの元素を含む塩化物、またはＬｉ、Ｎａ、Ｋ、Ｒｂ、およびＣｓの群から選択された少なくとも１つの元素を含む酸化物を備えていることを特徴とする請求項１または２記載の磁気メモリの製造方法。
  4. 前記剥離層は水素またはヘリウムを含む脆化作用のある材料を含み、前記剥離層の形成は、水素またはヘリウムを含む雰囲気で行うことを特徴とする請求項１記載の磁気メモリの製造方法。
  5. 前記第１基板を分離する工程は、前記剥離層に衝撃を与えることにより行うことを特徴とする請求項４記載の磁気メモリの製造方法。
  6. 前記剥離層は、水素吸蔵合金またはペロブスカイト構造の材料を含むことを特徴とする請求項１、４、または５記載の磁気メモリの製造方法。
  7. 前記剥離層を形成する前に前記第１基板上に下地層を形成する工程を備え、前記剥離層は前記下地層上に形成されることを特徴とする請求項１乃至６のいずれかに記載の磁気メモリの製造方法。
  8. 前記下地層は、
    ｛００１｝配向したＮａＣｌ構造を有し、かつＴｉ、Ｚｒ、Ｎｂ、Ｖ、Ｈｆ、Ｔａ、Ｍｏ、Ｗ、Ｂ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む窒化物の層、
    ＡＢＯ３からなる｛００１｝配向したペロブスカイト系酸化物の層であって、サイトＡはＳｒ、Ｃｅ、Ｄｙ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａのうちから選択された少なくとも１つの元素を含み、サイトＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂのうちから選択された少なくとも１つの元素を含むペロブスカイト系酸化物の層、
    ｛００１｝配向したＮａＣｌ構造を有し、かつＭｇ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む酸化物の層、および
    正方晶構造または立方晶構造を有し｛００１｝配向し、かつＡｌ、Ｃｒ、Ｆｅ、Ｃｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕの群から選択される少なくとも１つの元素を含む層のいずれかを備えていることを特徴とする請求項７記載の磁気メモリの製造方法。
  9. 前記第１強磁性層を形成する前に、前記剥離層上に格子緩和層を形成する工程を更に備えていることを特徴とする請求項１乃至８のいずれかに記載の磁気メモリの製造方法。
  10. 前記格子緩和層は、
    ｛００１｝配向したＮａＣｌ構造を有し、かつＴｉ、Ｚｒ、Ｎｂ、Ｖ、Ｈｆ、Ｔａ、Ｍｏ、Ｗ、Ｂ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む窒化物の層、
    ＡＢＯ３からなる｛００１｝配向したペロブスカイト系酸化物の層であって、サイトＡはＳｒ、Ｃｅ、Ｄｙ、Ｌａ、Ｋ、Ｃａ、Ｎａ、Ｐｂ、Ｂａのうちから選択された少なくとも１つの元素を含み、サイトＢはＴｉ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｇａ、Ｎｂ、Ｍｏ、Ｒｕ、Ｉｒ、Ｔａ、Ｃｅ、Ｐｂのうちから選択された少なくとも１つの元素を含むペロブスカイト系酸化物の層、
    ｛００１｝配向したＮａＣｌ構造を有し、かつＭｇ、Ａｌ、Ｃｅの群から選択される少なくとも１つの元素を含む酸化物の層、および
    正方晶構造または立方晶構造を有し｛００１｝配向し、かつＡｌ、Ｃｒ、Ｆｅ、Ｃｏ、Ｒｈ、Ｐｄ、Ａｇ、Ｉｒ、Ｐｔ、Ａｕの群から選択される少なくとも１つの元素を含む層のいずれかを備えていることを特徴とする請求項９記載の磁気メモリの製造方法。
  11. 前記第１導電性接着層を形成する前に、前記第２強磁性層上に、第２非磁性層を形成し、前記第２非磁性層上に第３強磁性層を形成する工程を更に備え、前記第１および第２導電性接着層を接着したときに、前記第３強磁性層の磁化の方向が前記第２強磁性層の磁化の方向と互いに反対であることを特徴とする請求項１乃至１０のいずれかに記載の磁気メモリの製造方法。
  12. 前記第１強磁性層を形成する前に、前記剥離層上に第３強磁性層を形成し、前記第３強磁性層上に第２非磁性層を形成する工程を更に備え、前記第１および第２導電性接着層を接着したときに、前記第３強磁性層の磁化の方向が前記第１強磁性層の磁化の方向と互いに反対であることを特徴とする請求項１乃至１０のいずれかに記載の磁気メモリの製造方法。
  13. 前記第２導電性接着層を前記第２基板上に形成する前に、前記第２基板上に第４強磁性層を形成する工程を更に備え、前記第２導電性接着層は前記第４強磁性層上に形成され、前記第１および第２導電性接着層を接着したときに、前記第４強磁性層の磁化の方向が前記第２強磁性層の磁化の方向と互いに反対であることを特徴とする請求項１乃至１０のいずれかに記載の磁気メモリの製造方法。
  14. 前記第１および第２導電性接着層は、Ａｕ、Ｃｕ、Ｐｔ、Ａｇ、Ａｌ、Ｔａ、Ｔｉ、Ｗ、Ｃｒ、Ｍｏ、Ｖ、Ｎｂ、Ｚｒ、Ｈｆ、Ｍｇ、Ｒｕより選択された少なくとも１つ以上の元素を含む金属、窒化物、ホウ化物、酸化物あるいは炭化物であり、第１および第２導電性接着層は互いに同一材料あるいは異なる材料であることを特徴とする請求項１乃至１３のいずれかに記載の磁気メモリの製造方法。
  15. 前記第１基板は、Ｓｉ、ＭｇＯ、Ａｌ２Ｏ３、ＳｒＴｉＯ３、ＭｇＡｌ２Ｏ４、ＴｉＯ２より選択された単結晶基板であることを特徴とする請求項１乃至１４のいずれかに記載の磁気メモリの製造方法。
  16. 前記第１および第２強磁性層は、
    Ｍｎ、Ｇａ、Ａｌの群から選択された少なくとも１つの元素を含む磁性層、
    Ｆｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素を含む磁性層、
    Ｆｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素と、Ｃｒ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｒｕ、Ｏｓ、Ｒｅ、Ａｕ、Ｃｕの群から選択された少なくとも１つの元素とを含む磁性層、および
    Ｆｅ、Ｃｏ、Ｎｉの群から選択された少なくとも１つの元素と、Ｔｂ、Ｄｙ、Ｓｍ、Ｅｒ、Ｔｍの群から選択された少なくとも１つの元素とを含む磁性層
    のいずれかを備えていることを特徴とする請求項１乃至１５のいずれかに記載の磁気メモリの製造方法。
  17. 複数のメモリセルを有し、各メモリセルは、
    第１導電性接着層と、
    前記第１導電性接着層上に設けられた第２導電性接着層と、
    前記第２導電性接着層上に設けられた第１強磁性層と、
    前記第１強磁性層上に設けられた第２強磁性層と、
    前記第１強磁性層と前記第２強磁性層との間に設けられた第１非磁性層と、
    を含む磁気抵抗効果素子を備え、
    前記第１および第２強磁性層のうちの少なくとも一方が単結晶構造を有することを特徴とする磁気メモリ。
JP2012064282A 2012-03-21 2012-03-21 磁気メモリ及びその製造方法 Expired - Fee Related JP5480321B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012064282A JP5480321B2 (ja) 2012-03-21 2012-03-21 磁気メモリ及びその製造方法
US13/623,306 US8841139B2 (en) 2012-03-21 2012-09-20 Magnetic memory and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012064282A JP5480321B2 (ja) 2012-03-21 2012-03-21 磁気メモリ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013197402A true JP2013197402A (ja) 2013-09-30
JP5480321B2 JP5480321B2 (ja) 2014-04-23

Family

ID=49211008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012064282A Expired - Fee Related JP5480321B2 (ja) 2012-03-21 2012-03-21 磁気メモリ及びその製造方法

Country Status (2)

Country Link
US (1) US8841139B2 (ja)
JP (1) JP5480321B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150124929A (ko) * 2014-04-29 2015-11-06 내셔널 유니버시티 오브 싱가포르 자기저항 장치 제조 방법
US9859491B2 (en) 2014-03-13 2018-01-02 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
CN116120065A (zh) * 2022-12-02 2023-05-16 安徽大学 具有磁化反转现象的磁性材料及其制备方法与应用

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10783943B2 (en) * 2013-02-19 2020-09-22 Yimin Guo MRAM having novel self-referenced read method
JP6119051B2 (ja) * 2013-08-02 2017-04-26 株式会社東芝 磁気抵抗素子および磁気メモリ
KR20160019253A (ko) * 2014-08-11 2016-02-19 에스케이하이닉스 주식회사 전자 장치
US10388858B2 (en) * 2014-09-26 2019-08-20 Intel Corporation Fabrication of crystalline magnetic films for PSTTM applications
US10319904B2 (en) 2015-03-31 2019-06-11 Tdk Corporation Magnetoresistance effect element
WO2016158849A1 (ja) * 2015-03-31 2016-10-06 Tdk株式会社 磁気抵抗効果素子
US10115891B2 (en) * 2015-04-16 2018-10-30 Toshiba Memory Corporation Magnetoresistive memory device and manufacturing method of the same
WO2016209257A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Perpendicular magnetic memory with reduced switching current
JP2018056389A (ja) * 2016-09-29 2018-04-05 Tdk株式会社 磁気抵抗効果素子
US20190181119A1 (en) * 2017-12-07 2019-06-13 United Microelectronics Corp. Stacked semiconductor device and method for forming the same
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US10991407B1 (en) * 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11929105B2 (en) * 2020-12-29 2024-03-12 Changxin Memory Technologies, Inc. Method of fabricating a semiconductor device
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172599A (ja) * 2002-11-01 2004-06-17 Nec Corp 磁気抵抗デバイス及びその製造方法
JP2006210391A (ja) * 2005-01-25 2006-08-10 Japan Science & Technology Agency 磁気抵抗素子及びその製造方法
JP2008066668A (ja) * 2006-09-11 2008-03-21 Toshiba Corp 半導体装置及びその製造方法
WO2009031387A1 (ja) * 2007-09-06 2009-03-12 Fuji Electric Holdings Co., Ltd. （Ｆｅ，Ｃｏ，Ｎｉ）ＳｉＢ自由層を有する強磁性トンネル接合素子
JP2009099741A (ja) * 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
JP2011171454A (ja) * 2010-02-17 2011-09-01 Nec Corp 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
WO2011111473A1 (ja) * 2010-03-10 2011-09-15 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2821697B1 (fr) 2001-03-02 2004-06-25 Commissariat Energie Atomique Procede de fabrication de couches minces sur un support specifique et une application
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
JP2006286038A (ja) * 2005-03-31 2006-10-19 Toshiba Corp 磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの書き込み方法
JP2006295049A (ja) 2005-04-14 2006-10-26 Seiko Epson Corp 薄膜デバイスの製造方法、電子機器
JP4877575B2 (ja) * 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
WO2009031231A1 (ja) * 2007-09-07 2009-03-12 Renesas Technology Corp. 半導体装置
JP2009194224A (ja) 2008-02-15 2009-08-27 Fujitsu Ltd 磁気抵抗効果素子、ヘッドスライダ、磁気情報再生装置および磁気抵抗効果メモリ
US20110227018A1 (en) * 2008-09-08 2011-09-22 Canon Anelva Corporation Magnetoresistance element, method of manufacturing the same, and storage medium used in the manufacturing method
KR101884201B1 (ko) * 2011-06-07 2018-08-01 삼성전자주식회사 자성 패턴 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
JP2013197409A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗素子及びそれを備える磁気ランダムアクセスメモリ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172599A (ja) * 2002-11-01 2004-06-17 Nec Corp 磁気抵抗デバイス及びその製造方法
JP2006210391A (ja) * 2005-01-25 2006-08-10 Japan Science & Technology Agency 磁気抵抗素子及びその製造方法
JP2008066668A (ja) * 2006-09-11 2008-03-21 Toshiba Corp 半導体装置及びその製造方法
WO2009031387A1 (ja) * 2007-09-06 2009-03-12 Fuji Electric Holdings Co., Ltd. （Ｆｅ，Ｃｏ，Ｎｉ）ＳｉＢ自由層を有する強磁性トンネル接合素子
JP2009099741A (ja) * 2007-10-16 2009-05-07 Fujitsu Ltd 強磁性トンネル接合素子、強磁性トンネル接合素子の製造方法、磁気ヘッド、磁気記憶装置、及び磁気メモリ装置
JP2011171454A (ja) * 2010-02-17 2011-09-01 Nec Corp 磁気抵抗記憶素子及び磁気ランダムアクセスメモリ
WO2011111473A1 (ja) * 2010-03-10 2011-09-15 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9859491B2 (en) 2014-03-13 2018-01-02 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory
KR20150124929A (ko) * 2014-04-29 2015-11-06 내셔널 유니버시티 오브 싱가포르 자기저항 장치 제조 방법
KR102348625B1 (ko) 2014-04-29 2022-01-07 내셔널 유니버시티 오브 싱가포르 자기저항 장치 제조 방법
CN116120065A (zh) * 2022-12-02 2023-05-16 安徽大学 具有磁化反转现象的磁性材料及其制备方法与应用

Also Published As

Publication number Publication date
JP5480321B2 (ja) 2014-04-23
US20130249028A1 (en) 2013-09-26
US8841139B2 (en) 2014-09-23

Similar Documents

Publication Publication Date Title
JP5480321B2 (ja) 磁気メモリ及びその製造方法
KR102223189B1 (ko) 삽입층을 갖는 자기 접합 및 이를 이용한 자기 메모리
CN105244436B (zh) 使用不对称的自由层且适用于自旋转移矩存储器的磁性结
JP5123365B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5761788B2 (ja) 磁気抵抗素子および磁気メモリ
US9287323B2 (en) Perpendicular magnetoresistive elements
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
JP5096702B2 (ja) 磁気抵抗効果素子及びそれを搭載した不揮発性磁気メモリ
US20140203383A1 (en) Perpendicular magnetoresistive memory element
JP6180972B2 (ja) 磁気抵抗素子および磁気メモリ
KR20150054665A (ko) 스핀 전달 토크 자기 램의 응용 분야에서 사용될 수 있는 상부 피고정 층 수직 자기 이방성 자기 접합을 제공하는 방법 및 시스템
KR20160039798A (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
US9508924B2 (en) Method and system for providing rare earth magnetic junctions usable in spin transfer torque magnetic random access memory applications
TWI624088B (zh) 用於提供具有易錐面各向異性的磁性穿隧接面元件之方法及系統
KR102486310B1 (ko) 열적으로 보조되는 스핀 토크 전가 스위칭을 이용한 자기 접합을 제공하는 방법 및 시스템
US9792971B2 (en) Method and system for providing magnetic junctions with rare earth-transition metal layers
WO2011036795A1 (ja) 磁気抵抗効果素子および磁気メモリ
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
JP2013115400A (ja) 記憶素子、記憶装置
KR101739640B1 (ko) 다층 자성 박막 스택 및 이를 포함하는 비휘발성 메모리 소자
US10672977B2 (en) Perpendicular magnetoresistive elements
US20160260890A1 (en) Novel perpendicular magnetoresistive elements
US20200220071A1 (en) Perpendicular magnetoresistive elements
KR102480077B1 (ko) 마그네틱 장치에서 이용가능하고 기판 상에 위치하는 마그네틱 접합 및 그의 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131101

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140213

R151 Written notification of patent or utility model registration

Ref document number: 5480321

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees