JP2013197213A - 半導体基板製品の製造方法及びエッチング液 - Google Patents

半導体基板製品の製造方法及びエッチング液 Download PDF

Info

Publication number
JP2013197213A
JP2013197213A JP2012061162A JP2012061162A JP2013197213A JP 2013197213 A JP2013197213 A JP 2013197213A JP 2012061162 A JP2012061162 A JP 2012061162A JP 2012061162 A JP2012061162 A JP 2012061162A JP 2013197213 A JP2013197213 A JP 2013197213A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
water
etching
silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012061162A
Other languages
English (en)
Other versions
JP5548224B2 (ja
Inventor
Atsushi Mizutani
篤史 水谷
Akiko Yoshii
朗子 吉井
Tetsuya Kamimura
上村　　哲也
Tetsuya Shimizu
哲也 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012061162A priority Critical patent/JP5548224B2/ja
Priority to US13/770,409 priority patent/US20130244444A1/en
Priority to KR1020130021014A priority patent/KR102105333B1/ko
Publication of JP2013197213A publication Critical patent/JP2013197213A/ja
Application granted granted Critical
Publication of JP5548224B2 publication Critical patent/JP5548224B2/ja
Priority to US14/624,860 priority patent/US20150179471A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】十分なエッチング速度を維持しつつ、導電型不純物がドープされたシリコン層を保護して、酸化シリコン層を選択的にエッチングすることを可能にする半導体基板製品の製造方法およびエッチング液を提供する。
【解決手段】不純物を含むシリコンの層と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、前記エッチング液が水とフッ酸化合物と水溶性ポリマーとを含有する半導体基板製品の製造方法。
【選択図】なし

Description

本発明は、半導体基板製品の製造方法及びエッチング液に関する。
従来、絶縁ゲート型電界効果トランジスタのゲートリーク電流を低減し、消費電力を低く抑えるために、ゲート絶縁膜に高誘電率（Ｈｉｇｈ−ｋ）膜を用い、ゲート電極に金属を用いた、トランジスタが開発されている。この絶縁ゲート型電界効果トランジスタを形成するには、シリコン基板上に酸化シリコン膜でダミー非誘電膜を形成し、その上にダミーゲートを形成した後、ダミーゲートの両側のシリコン基板にｎ型不純物（もしくはｐ型不純物）を導入してソース、ドレインを形成する。さらに、ダミーゲートの両側に窒化シリコン膜のサイドウォールを形成した後、ダミーゲート、ダミー膜の順に除去する工程を行い、その後、高誘電率ゲート絶縁膜および金属ゲート電極を形成するのが一般的である。
上述の製造プロセスにおいて、ダミーゲートを除去した後の酸化シリコン膜のダミー膜の選択的除去に、希釈フッ酸を用いる例がある。しかしながら、希釈フッ酸を用いたダミー膜のウエットエッチングでは、サイドウォールとは選択エッチングが可能であるが、ソース、ドレインとの選択エッチング性が低く、サイドウォール下のダミーゲート端側に露出するソース、ドレインの一部分がエッチングされてボイド（窪み）が発生してしまう（例えば、非特許文献１参照）（添付の図２のボイドｖ参照）。これは、ソース、ドレイン間のチャネル形成領域となるシリコン基板の不純物濃度よりも、ソース、ドレインの不純物濃度のほうが高いためにウエットエッチング時に材料のもつ電極電位に差が生じ、しかもソース、ドレインとチャネル形成領域とでは導電型が逆の不純物がドーピングされていることも相まって、ガルバニック腐食を受けやすくなり、ソース、ドレイン端がエッチング液により溶解されるためである。
ソース、ドレインのゲート端にエクステンション層を形成した場合にも、同様にエクステンション層のゲート端側がエッチングされる現象が発生する。エクステンション層はソース、ドレインよりも不純物濃度が低いものの、エクステンション層とチャネル形成領域とには不純物濃度差があり、また不純物の導電型が逆であるためである。エクステンション層のゲート側端にボイドが発生すると、トランジスタを形成した場合、エクステンション層の端部に形成されるゲート絶縁膜がボイド中に形成され、その部分に電界が集中して絶縁破壊に至り、トランジスタが動作しなくなることがある。
Ａｎｔｏｉｎｅ Ｐａｃｃｏ ｅｔ ａｌ．，ＥＣＳ Ｔｒａｎｓ．，Ｖｏｌ．４１，Ｉｓｓｕｅ５，ｐ．３７−４３
本発明は、十分なエッチング速度を維持しつつ、導電型不純物がドープされたシリコン層を保護して、酸化シリコン層を選択的にエッチングすることを可能にする半導体基板製品の製造方法およびエッチング液を提供することを課題とする。
上記の課題は以下の手段により解決された。
〔１〕不純物を含むシリコンの層と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、前記エッチング液が水とフッ酸化合物と水溶性ポリマーとを含有する半導体基板製品の製造方法。
〔２〕前記エッチング液におけるフッ酸化合物の濃度が３質量％以下であることを特徴とする〔１〕に記載の半導体基板製品の製造方法。
〔３〕前記エッチング液における水溶性ポリマーの濃度が１質量％以下である〔１〕または〔２〕に記載の半導体基板製品の製造方法。
〔４〕前記水溶性ポリマーがポリビニルアルコールである〔１〕〜〔３〕のいずれか１項に記載の半導体基板製品の製造方法。
〔５〕前記エッチング液がさらに消泡剤を含む〔１〕〜〔４〕のいずれか１項に記載の半導体基板製品の製造方法。
〔６〕前記消泡剤がアセチレンアルコール、シリコーンオイル、または水溶性有機溶剤である〔５〕に記載の半導体基板製品の製造方法。
〔７〕前記水溶性有機溶剤がアルコール化合物またはエーテル化合物である〔６〕に記載の半導体基板製品の製造方法。
〔８〕前記水溶性有機溶剤がアルキレングリコールエーテル化合物である〔６〕記載の半導体基板製品の製造方法。
〔９〕前記不純物を含むシリコンの層が、さらにゲルマニウムを含む〔１〕〜〔８〕のいずれかに記載の半導体基板製品の製造方法。
〔１０〕不純物を含むシリコンの層と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングするエッチング液であって、水とフッ酸化合物と水溶性ポリマーとを含有するエッチング液。
〔１１〕前記フッ酸化合物の濃度が３質量％以下である〔１０〕に記載のエッチング液。
〔１２〕前記水溶性ポリマーの濃度が１質量％以下である〔１０〕または〔１１〕に記載のエッチング液。
〔１３〕前記エッチング液がさらに消泡剤を含む〔１０〕〜〔１２〕のいずれか１項に記載のエッチング液。
〔１４〕シリコンの層に不純物をドーピングしてなるｐ型不純物層またはｎ型不純物層と、酸化シリコンの層とを表面に露出した状態で有するシリコン基板を準備する工程と、
水とフッ酸化合物と水溶性ポリマーとを含有するエッチング液を準備する工程と、
前記シリコン基板に前記エッチング液を適用して、前記酸化シリコン層を選択的にエッチングする工程とを含む半導体基板製品の製造方法。
〔１５〕〔１〕〜〔９〕のいずれかで規定される工程を経て半導体基板製品を製造し、これに加工を加えて半導体製品とする半導体製品の製造方法。
本発明の製造方法によれば、不純物がドープされた酸化シリコン層に対して、十分なエッチング速度を維持しつつ、酸化シリコンの層を選択的にエッチングすることができる。その結果、近時微細化がさらに進むＨｉｇｈ−Ｋ／Ｍｅｔａｌ Ｇａｔｅトランジスタ等の半導体基板製品およびこれを用いた半導体装置をより高い品質で製造することができる。
また、本発明のエッチング液は、前記優れた品質を達成する半導体基板製品ないし半導体装置の製造への適用に有用である。
本発明の製造方法の好ましい一実施形態を模式的に示した要部拡大断面図である。 本発明の製造方法の好ましい一実施形態（つづき）を模式的に示した要部拡大断面図である。
以下に、本発明の製造方法およびエッチング液の好ましい実施形態について、図１に基づいて詳細に説明する。なお、下記詳細な説明では、一例として、ｎＭＯＳ絶縁ゲート型電界効果トランジスタのいわゆるゲートラストプロセスによる製造工程の一工程を説明するが、本発明はこれに限定して解釈されるものではない。
［実施形態］
図１（工程（ａ））に示すように、基板１１として単結晶シリコン基板を用いる。基板１１には、トランジスタが形成される領域にウエル１２を形成し、さらにチャネルドープ層１３を形成する。ウエル１２は、ｎＭＯＳトランジスタを作製する場合にはｐ型ウエルとする。例えば、イオン注入法によってイオン種にホウ素（Ｂ＋）用い、注入エネルギー１００ｋｅＶ〜２ＭｅＶ、ドーズ量１×１０１１ａｔｏｍ／ｃｍ２〜１×１０１２ａｔｏｍ／ｃｍ２とする。なお、ｐＭＯＳトランジスタを作製する場合にはｎ型ウエルとする。基板１１の導電型によっては、ウエル１２を作製しない場合がある。
また、チャネルドープ層１３は、ｎＭＯＳトランジスタを作製する場合にはｐ型とする。例えば、イオン注入法によってイオン種にホウ素（Ｂ＋）用い、注入エネルギー１０ｋｅＶ〜２０ｋｅＶ、ドーズ量１×１０１２ａｔｏｍ／ｃｍ２〜２×１０１３ａｔｏｍ／ｃｍ２とする。なおｐＭＯＳトランジスタを作製する場合にはｎ型とする。なお、ウエル１２形成の前もしくは後に、トランジスタ等の素子形成領域を電気的に区分する素子分離（図示せず）を絶縁膜素子分離（例えばＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）もしくは拡散層素子分離で形成するのが一般的である。
上記基板１１には、上記単結晶シリコン基板の他に、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板、シリコン層を有する化合物半導体基板等、シリコン層を有する種々の基板を用いることができ、基板１１に予め回路、素子等が形成されてもよい。
次に基板１１上にダミー膜、ダミーゲート膜（図示せず）の順に成膜する。ダミー膜１４には酸化シリコン膜を用いる。この酸化シリコン膜は、例えばＣＶＤ法、熱酸化法、急速熱酸化法、ラジカル酸化法等により形成され、膜中にゲルマニウム、炭素、等の不純物を含んでいてもよい。
次にリソグラフィー技術を用いて、ダミーゲート膜、ダミー膜を加工して、ダミーゲート（図示せず）を形成する。このとき、ダミーゲート下部には、同時加工されたダミー膜１４が残される。
以下、ｎＭＯＳトランジスタについて説明する。次にダミーゲートをマスクにして、ダミーゲートの両側における基板１１に、ホットキャリアを減少させて耐圧を向上させるために、エクステンション層１５，１６をゲート電極端下に入るように形成する。エクステンション層１５，１６は、例えばイオン注入技術を用い、ｎ型不純物（例えばヒ素（Ａｓ＋））をドープする。注入条件は、一例として、注入エネルギー０．１ｋｅＶ〜５ｋｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２〜２×１０１５ａｔｏｍ／ｃｍ２とする。なお、エクステンション層１５，１６には、トランジスタの移動度を向上させるためにエクステンション層１５，１６の形成領域に炭素がドープされていてもよい。これはエクステンション層１５，１６に炭素をドープすることによって引張応力が発生し、その引張応力をチャネルドープ層１３が受けることでｎＭＯＳ（ｎＭＩＳ）トランジスタの移動度が向上するためである。なお、ｐＭＯＳトランジスタの場合には、トランジスタの移動度を向上させるために圧縮応力を発生させるゲルマニウムをエクステンション層１５，１６にドープする。
さらに、イオン注入技術を用いて、エクステンション層１５，１６下部のソース１７端、ドレイン１８端となる位置にハロ層１９，２０を形成する。例えば、ｐ型不純物のイオン種にＢＦ２ ＋を用い、注入エネルギー１０ｋｅＶ〜１５ｋｅＶ、ドーズ量１×１０１３ａｔｏｍ／ｃｍ２〜１×１０１４ａｔｏｍ／ｃｍ２とする。ハロ層１９，２０は、短チャネル効果に伴って発生するパンチスルーの影響を軽減し、トランジスタの特性を所望値に合わせ込むためのもので、ソース１７，ドレイン１８と逆導電型の不純物をイオン注入することで形成され、一般的にはチャネルドープ層１３の不純物濃度よりも高濃度に形成される。図１（ａ）はハロ層１９，２０を形成した直後の状態を示している。ダミー膜１４を除去する前にハロ層１９，２０の形成を行うことにより、ダミー膜１４が緩衝膜になり、イオン注入によるチャネルドープ層１３へのダメージが抑制される利点がある。
次に、基板１１のダミーゲートが形成された側の全面にサイドウォール形成用絶縁膜を成膜した後、エッチバック技術によりサイドウォール形成用絶縁膜をダミーゲートの側壁に残すようにエッチングして、ダミーゲートの側壁にサイドウォール２１を形成する。サイドウォール形成用絶縁膜は、窒化シリコン膜で形成され、一般的な化学的気相成長法によればよい。
次に、ダミーゲートおよびサイドウォール２１をマスクにして、基板１１にソース１７、ドレイン１８を形成する。通常、ソース１７、ドレイン１８は、例えばイオン注入技術を用いてｎ型不純物（例えばリン（Ｐ＋）またはヒ素（Ａｓ＋））を、エクステンション層１５，１６よりも深い位置までドープして形成される。例えば、ｎ型不純物にヒ素（Ａｓ＋）を用い、注入エネルギー１０ｋｅＶ〜５０ｋｅＶ、ドーズ量１×１０１３ａｔｏｍ／ｃｍ２〜５×１０１５ａｔｏｍ／ｃｍ２とする。
次に既知の成膜技術によって、基板１１のダミーゲートが形成された側の全面に層間絶縁膜２２を形成する。そして層間絶縁膜２２の表面を平坦化しておく。この層間絶縁膜２２は、酸化シリコン膜、もしくは窒化シリコン膜、または酸窒化シリコン膜で形成される。その後、化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）もしくはエッチバック技術によって、層間絶縁膜２２よりダミーゲートの上部を露出させる。さらに、層間絶縁膜２２をエッチングマスクに用いてダミーゲートを選択的にエッチングして除去する。ダミーゲートのエッチングは、ウエットエッチングであっても、ドライエッチングであってもよい。
次に、ウエットエッチングによって、上記ダミー膜１４を選択的に除去する。このウエットエッチングでは、水とフッ酸化合物と水溶性ポリマーを含有するエッチング液を用いる。エッチング液については、後に詳述する。ダミー膜１４を除去した直後の状態が図２（工程（ｂ））に示した状態である。その結果、サイドウォール２１間にチャネルドープ層１３が露出した状態が得られる。上記エッチング液を用いることにより、下地のシリコン層であるエクステンション層１５，１６をエッチングすることなく酸化シリコンのダミー膜１４のみをエッチング除去できる。これによって、ゲート端のエクステンション層１５，１６にボイドの発生がないので、その部分にゲート絶縁膜が形成されても、電界集中が起こりにくくなり、トランジスタの信頼性が向上される。なお、図２では、理解の便宜のため、円の中にエクステンション１６の先端を拡大して示しており、そこにボイド（窪み）ｖが発生した状態で図示している。本発明によれば、このボイドｖの発生を好適に抑制・防止することができる。
次に、図示はしないが、露出されたチャネルドープ層１３の表面およびサイドウォール２１の側壁にゲート絶縁膜を形成し、さらに、サイドウォール２１間を埋め込むようにゲート電極膜を成膜する。その後、層間絶縁膜２２上の余剰なゲート電極膜およびゲート絶縁膜を除去する。この除去には、通常、ＣＭＰ技術を用いる。この結果、サイドウォール２１間のチャネルドープ層１３上にゲート絶縁膜を介してゲート電極膜からなるゲート電極が形成される。
上記、ゲート絶縁膜には、Ｈｉｇｈ−ｋ膜を用いることができる。Ｈｉｇｈ−ｋ膜としては、酸化ハフニウム（ＨｆＯ２）、酸化アルミニウムハフニウム（ＨｆＡｌＯ２）、酸化シリコンハフニウム（ＨｆＳｉＯ）、酸化タンタル（Ｔａ２Ｏ５）や酸化アルミニウム（Ａｌ２Ｏ３）、酸化ジルコニウム（ＺｒＯ２）等が挙げられる。これらの膜の成膜には、原子層蒸着（ＡＬＤ：Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法、化学的気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等の一般的な成膜方法を用いる。また、ゲート絶縁膜の膜厚は１ｎｍ〜３ｎｍとする。また、酸化シリコン膜、酸窒化シリコン膜との積層膜としてもよい。
上記ゲート電極には、窒化チタン（ＴｉＮ）、チタン（Ｔｉ）、チタンシリコン（ＴｉＳｉ）、ニッケル（Ｎｉ）、ニッケルシリサイド（ＮｉＳｉ）、ハフニウム（Ｈｆ）、ハフニウムシリサイド（ＨｆＳｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、タンタルシリサイド（ＴａＳｉ）、窒化タンタルシリサイド（ＴａＳｉＮ）、コバルト（Ｃｏ）、コバルトシリサイド（ＣｏＳｉ）、ルテニウム（Ｒｕ）やインジウム（Ｉｒ）等が挙げられる。これらの膜は、一般にＡＬＤ法や物理的気相堆積（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜される。
その後、層間絶縁膜を形成し、配線形成工程、その他の素子形成工程を行う。
なお、上記イオン注入工程におけるドーズ量、注入エネルギーは一例であって、トランジスタと特性に合わせて適宜決定される。
［エッチング液］
次に、上記ダミー膜１４を除去する工程において説明したウエットエッチングに極めて効果的に用いることができる本願発明のエッチング液の好ましい実施形態について説明する。本実施形態のエッチング液は、水とフッ酸化合物と水溶性ポリマーを含む。これにより、上述のような酸化シリコン膜の除去を、下地の不純物をドープしたシリコン層をエッチングすることなく行うことを可能にした。このような格別の効果を発現する理由は定かではないが、推定を含めて言うと、以下のとおりである。
エクステンション層１５，１６は不純物を有したシリコン層からなり、このシリコン層の表面にはＳｉ−Ｈ結合が露出していると考えられる。このＳｉ−Ｈに対してエッチング液中の水溶性ポリマーが吸着して保護膜を形成することにより、シリコン層のエッチングを阻止しているものと推察される。一方、酸化シリコンの表面にも水素結合（Ｓｉ−Ｏ−Ｈ）があり水溶性ポリマーが吸着すると考えられるが、Ｓｉ−Ｈに対して選択的ないし優先的に吸着し、結果として良好なエッチング速度を維持しながら、所望の選択性を奏するに至ったものと推察される。
（水）
本発明のエッチング液は、その媒体として水が適用されており、各含有成分が均一に溶解した水溶液であることが好ましい。水は、エッチング液の全質量に対してフッ酸化合物および水溶性ポリマーを除く残部であり、全体で１００質量％となることを意味している。水としては、本発明の効果を損ねない範囲で溶解成分を含む水性媒体であってもよく、あるいは不可避的な微量混合成分を含んでいてもよい。なかでも、蒸留水やイオン交換水、もしくは超純水といった浄化処理を施された水が好ましく、半導体装置製造に使用される超純水を用いることが特に好ましい。
（フッ酸化合物）
フッ酸化合物とは、系内でフッ素イオン（Ｆ−）を生じる化合物を意味し、フッ酸（フッ化水素酸）及びその塩を含むものと定義する。具体的には、フッ酸、フッ化アルカリ金属塩（ＮａＦ，ＫＦなど）、アミンのフッ化水素酸塩（フッ化水素酸モノエチルアミン、トリエチルアミン三フッ化水素酸など）、ピリジンフッ化水素酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム、フッ化テトラ−ｎ−ブチルアンモニウムなど）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６が挙げられる。なかでも、フッ酸、アミンのフッ化水素酸塩（フッ化水素酸モノエチルアミン、トリエチルアミン三フッ化水素酸など）、ピリジンフッ化水素酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム、フッ化テトラ−ｎ−ブチルアンモニウムなど）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６、好ましく、フッ酸、フッ化アンモニウム、第４級アルキルアンモニウムフッ化物（フッ化テトラメチルアンモニウム）、Ｈ２ＳｉＦ６、ＨＢＦ４、ＨＰＦ６がより好ましく、フッ酸が特に好ましい。
フッ酸化合物は、本実施形態のエッチング液の全質量に対して、０．０１〜１０質量％の範囲内で含有させることが好ましく、０．１〜３質量％含有させることがより好ましい。上記上限値以下とすることで、シリコン層のエッチングを抑制できるため好ましい。上記下限値以上とすることが、十分な速度で酸化シリコン層をエッチングすることができるため好ましい。
なお、本明細書において「化合物」と末尾に付して示すとき、あるいは化合物をその名称で表示するときを含め、当該化合物そのもののほか、その塩、錯体、そのイオンを含む意味に用いる。また、所望の効果を奏する範囲で、所定の一部を変化させた誘導体を含む意味である。さらに、置換・無置換を明記していない化合物について、任意の置換基を有していてもよい意味であるも同義である。
（水溶性ポリマー）
本実施形態のエッチング液を構成するのに使われる水溶性ポリマーとしては、特に限定されないが、水媒体に均一に分散するあるいは溶解するものであることが好ましく、所定の含有量で均一に溶解するものであることがより好ましい。このような水溶性ポリマーとしては、分子内に酸素原子を有するものが好ましく、具体的にはエーテル基（−Ｏ−）、カルボニル基（−ＣＯ−）もしくはヒドロキシル基（−ＯＨ）を有していることがより好ましい。水溶性ポリマーとしては、ノニオン性ポリマーがあり、具体的には、ポリビニルアルコール、ポリエチレングリコール、ポリビニルピロリドン、ポリ（メタ）アクリル酸エステル（好ましくは、ポリメタクリル酸メチル）、ポリエチレンイミン、ポリフェノール、またはポリアリルアミンが挙げられる。なかでも、ポリビニルアルコール、ポリビニルピロリドン、ポリエチレングリコールが好ましく、ポリビニルアルコールがより好ましい。
水溶性ポリマーは、本実施形態のエッチング液の全質量に対して、０．００００１〜３質量％の範囲で含有させることが好ましく、０．０００１〜１質量％であることがより好ましく、０．００１〜０．１質量％であることがさらに好ましい。上記濃度が低すぎると満足する防食性を得ることができない。また、高すぎると防食性は達成できるが、エッチング性を阻害してしまう。
本実施形態のエッチング液の上記ポリビニルアルコールは、ポリマーの重合度が３００〜３０００であることが好ましい。重合度が小さすぎると満足する防食性を得ることができない。また、大きすぎると防食性は達成できるが、エッチング性を阻害してしまう。またポリビニルアルコールは、けん化度が８０％以上であることが好ましい。ただし、完全けん化物ではないことが好ましい。けん化度が所定値以上であれば比較的水に溶解するが、けん化度を適宜調整することで、溶媒への溶解性、不純物を有したシリコンに対する保護膜形成性能の調整などが可能となる。本発明においてポリビニルアルコールのけん化度及び平均重合度は特に断らない限り下記の測定法に準ずるものとする。
＜ポリビニルアルコールのけん化度の測定法＞
ＪＩＳＫ６７２６記載の方法に準拠して測定する。
＜ポリビニルアルコールの平均重合度の測定法＞
ＪＩＳＫ６７２６記載の方法に準拠して測定する。
（消泡剤）
本発明のエッチング液は、消泡剤を含むことが好ましい。消泡剤としては、アセチレンアルコール、シリコーンオイル、および水溶性有機溶剤が好ましく用いられる。
・アセチレンアルコール
アセチレンアルコールは、分子内に炭素−炭素三重結合とヒドロキシル基を同時に有する化合物であり、その中でも本実施形態に好ましく用いられるのは、下記式（Ｉ）（式中のＲ１は水素原子または炭素数１〜６のアルキル基である）で表わされる化合物である。
Figure 2013197213
アセチレンアルコールとしては、例えばエア・プロダクツ・アンド・ケミカル社や川研ケミカル社から市販されている、サーフィノール４４０、サーフィノールＤＦ１１０Ｄ、などが好ましく使用可能である。また、他に好ましく使用可能なアセチレンアルコールとして、下記のものなどがある。
Figure 2013197213
・シリコーンオイル
シリコーンオイルは、下記式（ＩＩ）（式中の有機基はポリエーテル基：−Ｒ（Ｃ２Ｈ４Ｏ）ａ（Ｃ３Ｈ６Ｏ）ｂＲ’である）で表わされる。Ｒは炭素数１〜３のアルキレン基を表す。Ｒ’は炭素数１〜３のアルキル基を表す。
Figure 2013197213
前記式（ＩＩ）で表わされるシリコーンオイルとしては、例えば信越化学工業株式会社から市販されている、側鎖型非反応性シリコーンオイル：ＫＦ−３５１Ａ，ＫＦ−３５２Ａ，ＫＦ−３５３，ＫＦ−３５４Ｌ，ＫＦ−３５５Ａ，ＫＦ−６１５Ａ，ＫＦ−９４５，ＫＦ−６４０，ＫＦ−６４２，ＫＦ−６４３，ＫＦ−６０１１，ＫＦ−６０１２，ＫＦ−６０１５，ＫＦ−６０１７，ＫＦ−６０２０，Ｘ−２２−６１９１，Ｘ−２２−４５１５（いずれも製品名）などがある。
・水溶性有機溶剤
水溶性有機溶剤とは、水と任意の割合で混合できる有機溶剤のことであり、腐食防止の点で好ましい。例えば、メチルアルコール、エチルアルコール、１−プロピルアルコール、２−プロピルアルコール、２−ブタノール、エチレングリコール、プロピレングリコール、グリセリン、１，６−ヘキサンジオール、シクロヘキサンジオール、ソルビトール、キシリトール、２−メチル−２，４−ペンタンジオール、１，３−ブタンジオール、１，４−ブタンジオール等のアルコール系溶剤、アルキレングリコールアルキルエーテル（エチレングリコールモノメチルエーテル、エチレングリコールモノブチルエーテル、ジエチレングリコール、ジプロピレングリコール、プロピレングリコールモノメチルエーテル、ジエチレングリコールモノメチルエーテル、トリエチレングリコール、ポリエチレングリコール、プロピレングリコールモノメチルエーテル、ジプロピレングリコールモノメチルエーテル、トリプロピレングリコールモノメチルエーテル、ジエチレングリコールモノブチルエーテル、ジエチレングリコールモノブチルエーテル等）を含むエーテル系溶剤、ホルムアミド、モノメチルホルムアミド、ジメチルホルムアミド、アセトアミド、モノメチルアセトアミド、ジメチルアセトアミド、モノエチルアセトアミド、ジエチルアセトアミド、Ｎ−メチルピロリドン等のアミド系溶剤、ジメチルスルホン、ジメチルスルホキシド、スルホラン等の含硫黄系溶剤、γ−ブチロラクトン、δ−バレロラクトン等のラクトン系溶剤等が挙げられる。これらの中で好ましいのはアルコール系、エーテル系であり、更に好ましくは、アルキレングリコールアルキルエーテルである。水溶性有機溶剤は単独でも２種類以上適宜組み合わせて用いてもよい。なお、本明細書においては、水酸基（−ＯＨ）とエーテル基（−Ｏ−）とを分子内にもつ化合物は、原則的にはエーテル化合物に含まれるものとし（アルコール化合物とはしない）、いずれとも区別するときにはアルコール・エーテル化合物と称することがある。
エッチング液中における消泡剤の含有量は、消泡剤がアルキレングリコールエーテルもしくはシリコーンオイルの場合には、本実施形態のエッチング液の全質量に対して、０．００００１〜３質量％の範囲で含有させることが好ましく、０．０００１〜１質量％であることがより好ましく、０．００１〜０．１質量％であることがさらに好ましい。消泡剤が水溶性有機溶剤の場合には、本実施形態のエッチング液の全質量に対して、１０〜９０質量％の範囲で含有させることが好ましく、２０〜８５質量％であることがより好ましく、３０〜８０質量％であることがさらに好ましい。この範囲で、消泡剤を含むことで、エッチング時に発生する泡によってエッチングが阻害されるのを防止し、導電型不純物を含むシリコン層の耐エッチング性を高めることからも好ましい。
（被加工物）
加工される半導体装置の構造、形状、寸法等は特に限定されないが、上述したような、ダミーゲート、ダミー膜およびサイドウォールを用いてエクステンション層およびソース、ドレインを形成する絶縁ゲート型電界効果トランジスタの作製工程において、特にダミーゲート除去後のダミー膜のエッチングに高い効果が得られ好ましい。
本発明の製造方法およびエッチング液は、上述の製造工程にのみ適用されるのではなく、特に制限なく種々のエッチングに用いることができる。
（エッチング方式）
本発明で用いられるエッチング装置としては、特に限定されないが、枚葉式やバッチ式を用いることができる。枚葉式はウエハを１枚ずつエッチング処理する方式である。枚葉式の実施形態の一つとしては、スピンコーターでウエハ表面全体にエッチング液を行き渡らせてエッチングする方法である。
エッチング液の液温、エッチング液の吐出量、スピンコーターのウエハの回転数は、エッチング対象となる基板の選択によって、適した値に選択して用いられる。
本実施形態においてエッチングを行う条件は特に限定されないが、枚葉式のエッチングが好ましい。枚葉式のエッチングにおいては、半導体基板を所定の方向に搬送もしくは回転させ、その空間にエッチング液を吐出して前記半導体基板に前記エッチング液を接触させる。必要に応じて、スピンコーターを用いて半導体基板を回転させながらエッチング液を噴霧してもよい。他方、バッチ式のエッチングにおいては、エッチング液からなる液浴に半導体基板を浸漬させ、前記液浴内で半導体基板とエッチング液とを接触させる。これらのエッチング方式は素子の構造や材料等により適宜使い分けられればよい。
エッチングを行う環境温度は、枚葉式の場合、噴射空間を１５〜４０℃とすることが好ましく、２０〜３０℃とすることがより好ましい。エッチング液の方は１５〜４０℃とすることが好ましく、２０〜３０℃とすることがより好ましい。上記下限値以上とすることにより、酸化シリコン層に対する十分なエッチング速度を確保することができ好ましい。上記上限値以下とすることにより、エッチングの選択性を確保することができ好ましい。エッチング液の供給速度は特に限定されないが、基板の大きさにもよるが、０．３〜３Ｌ／ｍｉｎとすることが好ましく、０．５〜２Ｌ／ｍｉｎとすることがより好ましい。上記下限値以上とすることにより、エッチングの面内の均一性を確保することができ好ましい。上記上限値以下とすることにより、連続処理時に安定した選択性を確保でき好ましい。基板を回転させるときには、その大きさ等にもよるが、上記と同様の観点から、１００〜１０００ｒｐｍで回転させることが好ましい。
（薬液供給系と温調）
本発明において、温調した薬液供給ライン形式は、特に限定されないが、好ましい例を以下に記す。ここでいう温調とは、薬液を所定の温度に保持することをいう。通常は薬液を加熱して所定の温度に保持する。
薬液の供給ライン例
（１）（ａ）薬液保管タンク→（ｂ）温調タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ａ）または（ｂ）へ戻る。
（２）（ａ）薬液タンク→（ｂ）温調タンク→（ｄ）ウエハに吐出→（ａ）または（ｂ）へ戻る。
（３）（ａ）薬液タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ａ）へ戻る。
（４）（ａ）薬液タンク→（ｂ）温調タンク→（ｅ）エッチング浴槽（循環温調）。
（５）（ａ）薬液タンク→（ｅ）エッチング浴槽（循環温調）。
（６）（ｂ）温調タンク→（ｄ）ウエハに吐出→（ｂ）へ戻る。
（７）（ｂ）温調タンク→（ｃ）インライン温調→（ｄ）ウエハに吐出→（ｂ）へ戻る。
（８）（ｂ）温調タンク→（ｅ）エッチング浴槽（循環温調）などの使用方法がある。
本発明の方法で使用した薬液は、循環して再使用することができる。好ましくは、掛け流し（再使用なし）ではなく、循環して再使用する方法である。循環は加熱後１時間以上可能であり、繰り返しのエッチングができる。循環再加熱の上限時間は特にないが、エッチング速度が劣化するため、１週間以内での交換が好ましい。３日以内がより好ましく、１日ごとに新しい液に入れ替えることが特に好ましい。なお、上記ライン形式のエッチングにおいて前記薬液の温調温度の測定位置は適宜ライン構成やウエハとの関係で定めればよいが、典型的には、前記タンク温度によって管理すればよい。性能的により厳格な条件が求められる場合など、測定および管理が可能であれば、ウエハ表面温度によって定義してもよい。この場合は、放射温度計を用いて温度測定を行う。
本発明における下地層は、ｐ型不純物層とｎ型不純物層とを有するシリコン層またはｐ型不純物層とｎ型不純物層とを有しかつゲルマニウムもしくは炭素を含むシリコン層である。ここでいうシリコン層とは、単結晶シリコン層または多結晶シリコン層の一つ単結晶粒をいう。単結晶シリコン層とは、結晶全体にわたって原子配列の向きがそろったシリコン結晶のことであるが、実際には原子レベルで観察すると、様々な欠陥が存在する。また、ｐ型不純物層とは、上記下地層にｐ型不純物（例えば、Ｂ＋、ＢＦ２＋等）がドーピングされた層をいい、ｎ型不純物層とは、上記下地層にｎ型不純物（例えば、Ｐ＋、Ａｓ＋、Ｓｂ＋等）がドーピングされた層をいう。
本発明における被エッチング層は、構成元素がシリコンと酸素のものをいう。具体的には、二酸化シリコン（ＳｉＯ２）、二酸化シリコンのＳｉに未結合手（ダングリングボンド）が存在するもの、二酸化シリコンのＳｉの未結合手に水素が結合したもの、等であり、さらにそれらにゲルマニウムもしくは炭素を含むものであってもよい。
本発明におけるエッチング対象は、ｐ型不純物層とｎ型不純物層とを有するシリコン層またはｐ型不純物層とｎ型不純物層とを有しかつゲルマニウムもしくは炭素を含むシリコン層を下地層にした、酸化シリコンまたはゲルマニウムもしくは炭素を含む酸化シリコンである。ここでその意味について述べておく。
本発明の酸化シリコンのエッチング液は、異なる導電型不純層を有するシリコン層が下地であっても、ガルバニック腐食を起こさず酸化シリコンまたはゲルマニウムもしくは炭素を含む酸化シリコンの被エッチング層をエッチングにより除去することができる。
なお、本明細書において、半導体基板とは、シリコン基板（ウェハ）のみではなくそこに回路構造が施された基板構造体全体を含む意味でも用いる。半導体基板部材とは、上記で定義される半導体基板を構成する部材を指し１つの材料からなっていても複数の材料からなっていてもよい。なお、加工済みの半導体基板を半導体基板製品として区別して呼ぶことがあり、必要によってはさらに区別して、これに加工を加えダイシングして取り出したチップ及びその加工製品を半導体素子ないし半導体装置という。すなわち、広義には半導体素子（半導体装置）は半導体基板製品に属するものである。半導体基板の方向は特に限定されないが、説明の便宜上、本明細書では、サイドウォール２１側を上方（天部側）とし、基板１１側を下方（底部側）とする。なお、添付の図面では、半導体基板ないしその部材の構造を簡略化して図示しており、必要に応じて必要な形態として解釈すればよい。
［実施例１・比較例１］
以下の表１に示す各試験Ｎｏ．の成分および組成（質量％）としたエッチング液（試験液）を調液した。
＜電気化学測定：電位差＞
第１基板：単結晶＜１００＞シリコン基板のベアウエハに、イオン注入により、ホウ素をドーズ量：３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした。
第２基板：単結晶＜１００＞シリコン基板のベアウエハに、イオン注入により、ホウ素をドーズ量：３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした後、さらに、イオン注入により、ヒ素をドーズ量：５×１０１５ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでドーピングした。
評価試験は、ポテンシオスタット（Ｐｒｉｎｃｅｔｏｎ Ａｐｐｌｉｅｄ Ｒｅｓｅａｒｃｈ社、ＶｅｒｓａＳＴＡＴ３（商品名））により各基板の電位を測定し、第１基板と第２基板の電位差を求めた。測定に使用する電解液は表１に示したエッチング液を用いた。ポテンシオスタットの対極は白金であり、基準電極は銀／塩化銀電極である。
＜エッチング試験＞
上記実施形態で説明した製造方法により作製した前記図１（工程ａ）に示したパターンを用意した。
基板には単結晶＜１００＞シリコン基板を用い、チャネルドープ層をドーズ量３×１０１４ａｔｏｍ／ｃｍ２、注入エネルギー２１０ｋｅＶでホウ素をイオン注入して形成した。さらにエクステンション層を形成するよう、ドーズ量１．０×１０１５ａｔｏｍ／ｃｍ２、注入エネルギー３ｋｅＶでヒ素をイオン注入した。
サイドウォールには窒化シリコン膜を用い、ダミー膜にはＳｉＯ２膜を用いた。
上述のようなダミー膜とサイドウォールが形成された基板を、枚葉式装置（ＳＰＳ−Ｅｕｒｏｐｅ Ｂ．Ｖ．社製、ＰＯＬＯＳ（商品名）））にて下記の条件でエッチングした。
（エッチング条件）
・薬液温度：２５℃
・吐出量：２Ｌ／ｍｉｎ．
・ウエハ回転数５００ｒｐｍ
エッチング後、水にてリンスを行い、乾燥させた。
（Ｔ（ｗａｆｅｒ）測定法）
上記の薬液温度は下記のようにして測定した。株式会社堀場製作所製の放射温度計ＩＴ−５５０Ｆを枚葉式装置内のウェハ上３０ｃｍの高さに固定した。ウェハ中心から２ｃｍ外側のウェハ表面上に温度計を向け、薬液を流しながら温度を計測した。温度は、放射温度計からデジタル出力し、パソコンで記録した。なお、測定の時機についてエッチング処理の初期の温度が上昇過程にあり低くなることから、十分に安定した時機として、処理時間の最終の１０秒間の温度を平均した値をウエハ上の温度とした。
＜評価方法＞
評価は、チャネルドープ層上のＳｉＯ２膜の除去性とエクステンション層のボイドの有無について行った。いずれの評価も、ＴＥＭによりエクステンション層の断面観察を行い、目視により行った。なお、除去率は処理前後でのエクステンション層の面積の比率により評価した。
（ＳｉＯ２膜除去性）
ＳｉＯ２膜の除去性の評価は、下記のように区分して行った。
Ａ：除去率が１００％の場合
Ｂ：除去率が８０％以上１００％未満の場合
Ｃ：除去率が５０％以上８０％未満の場合
Ｄ：除去率が５０％未満の場合
（ボイド有無）
ボイドの評価は、エクステンション層にボイドが発生しているか、否かで判定し、ボイドが発生している場合には有と表し、ボイドが発生していない場合には無と表した。
Figure 2013197213
＜ポリマー種＞
Ｐ１：ポリビニルアルコール（重合度５００、けん化度９８％）
Ｐ２：ポリビニルアルコール（重合度２０００、けん化度９８％）
Ｐ３：ポリビニルアルコール（重合度５００、けん化度８８％）
Ｐ４：ポリビニルアルコール（重合度１７００、けん化度８８％）
Ｐ５：ポリビニルアルコール（重合度１００００、けん化度９８％）
Ｐ６：ポリエチレングリコール（重合度５００）
Ｐ７：ポリプロピレングリコール（重合度５００）
Ｐ８：ポリビニルピロリドン（重合度５００）
上記の結果のとおり、本発明の製造方法およびエッチング液によれば、ｐ型不純物層（ホウ素）とｎ型不純物層（ヒ素）を有するシリコン層からなる下地層に対して、その下地層をエッチングすることなく、ＳｉＯ２層からなる被エッチング層を選択的にエッチングすることができた。これにより、ダミーゲートおよびダミー膜を除去して、ゲート絶縁膜およびゲート電極を形成する工程を有するＭＩＳトランジスタの製造プロセスにおいて、特にダミー膜の除去工程に本発明の方法を適用することが非常に有効であり、優れた効果を示すことが分かる。
［実施例２・比較例２］
下地層としてのシリコン層に炭素もしくはゲルマニウムを含んでいる半導体基板を準備した以外、実施例１と同様にして各項目の評価を行った。その結果、本発明のエッチング液および製造方法によれば、実施例１と同様に優れた効果を奏することを確認した。
［実施例３・比較例３］
前述の水とフッ酸化合物と水溶性ポリマーを含有するエッチング液に下記に示す成分および組成（質量％）の消泡剤を添加して、エッチング液（試験液）を調液した。下記添加量は最終薬液中に含まれる成分濃度を示した。
＜消泡剤＞
Ｄ１：サーフィノール４４０ 添加量０．０１質量％（Ａｉｒ Ｐｒｏｄｕｃｔｓ社製，アセチレンアルコール）
Ｄ２：サーフィノールＤＦ１１０Ｄ 添加量０．０１質量％（Ａｉｒ Ｐｒｏｄｕｃｔｓ社製，アセチレンアルコール）
Ｄ３：エチレングリコール 添加量５０質量％
Ｄ４：エチレングリコールモノメチルエーテル 添加量５０質量％
Ｄ５：エチレングリコールモノブチルエーテル 添加量５０質量％
Ｄ６：プロピレングリコールモノメチルエーテル 添加量５０質量％
＜泡消失性試験＞
泡消失性試験は、試験液５ｍＬを内径約１５ｍｍ、長さ約２００ｍｍの共栓試験管に入れ、３分間激しく振り混ぜ、生じた泡がほとんど消失するまでの時間を測定した。時間の測定にはストップォッチを用いた。
泡消失性試験の結果、表１の１０１〜１０４の薬液にて消泡剤Ｄ１〜Ｄ６のいずれを用いたものも、５秒以内に泡が消失した。一方、消泡剤を含まない水とフッ酸化合物と水溶性ポリマーを含有するエッチング液の場合には、５秒以上の泡立ちが確認された。１０１〜１０４の薬液どの薬液でも結果は同様であった。
また、溶剤を含んだ薬液では各膜の腐食電流を抑制することができていた。測定条件は上記電気化学測定と同じである。１０１〜１０４の薬液どの薬液でも結果は同様であった。
１１ シリコン基板
１２ ウエル
１３ チャネルドープ層
１４ ダミー膜
１５，１６ エクステンション層
１７，１８ ハロ層
１９ ソース
２０ ドレイン
２１ サイドウォール
２２ 層間絶縁膜
ｖ ボイド（窪み）

Claims (15)

  1. 不純物を含むシリコンの層と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングする半導体基板製品の製造方法であって、前記エッチング液が水とフッ酸化合物と水溶性ポリマーとを含有する半導体基板製品の製造方法。
  2. 前記エッチング液におけるフッ酸化合物の濃度が３質量％以下であることを特徴とする請求項１に記載の半導体基板製品の製造方法。
  3. 前記エッチング液における水溶性ポリマーの濃度が１質量％以下である請求項１または２に記載の半導体基板製品の製造方法。
  4. 前記水溶性ポリマーがポリビニルアルコールである請求項１〜３のいずれか１項に記載の半導体基板製品の製造方法。
  5. 前記エッチング液がさらに消泡剤を含む請求項１〜４のいずれか１項に記載の半導体基板製品の製造方法。
  6. 前記消泡剤がアセチレンアルコール、シリコーンオイル、または水溶性有機溶剤である請求項５に記載の半導体基板製品の製造方法。
  7. 前記水溶性有機溶剤がアルコール化合物またはエーテル化合物である請求項６に記載の半導体基板製品の製造方法。
  8. 前記水溶性有機溶剤がアルキレングリコールエーテル化合物である請求項６記載の半導体基板製品の製造方法。
  9. 前記不純物を含むシリコンの層が、さらにゲルマニウムを含む請求項１〜８のいずれかに記載の半導体基板製品の製造方法。
  10. 不純物を含むシリコンの層と酸化シリコンの層とを有する半導体基板にエッチング液を適用して、前記酸化シリコンの層を選択的にエッチングするエッチング液であって、水とフッ酸化合物と水溶性ポリマーとを含有するエッチング液。
  11. 前記フッ酸化合物の濃度が３質量％以下である請求項１０に記載のエッチング液。
  12. 前記水溶性ポリマーの濃度が１質量％以下である請求項１０または１１に記載のエッチング液。
  13. 前記エッチング液がさらに消泡剤を含む請求項１０〜１２のいずれか１項に記載のエッチング液。
  14. シリコンの層に不純物をドーピングしてなるｐ型不純物層またはｎ型不純物層と、酸化シリコンの層とを表面に露出した状態で有するシリコン基板を準備する工程と、
    水とフッ酸化合物と水溶性ポリマーとを含有するエッチング液を準備する工程と、
    前記シリコン基板に前記エッチング液を適用して、前記酸化シリコン層を選択的にエッチングする工程とを含む半導体基板製品の製造方法。
  15. 請求項１〜９のいずれかで規定される工程を経て半導体基板製品を製造し、これに加工を加えて半導体製品とする半導体製品の製造方法。
JP2012061162A 2012-03-16 2012-03-16 半導体基板製品の製造方法及びエッチング液 Active JP5548224B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012061162A JP5548224B2 (ja) 2012-03-16 2012-03-16 半導体基板製品の製造方法及びエッチング液
US13/770,409 US20130244444A1 (en) 2012-03-16 2013-02-19 Method of producing a semiconductor substrate product and etching liquid
KR1020130021014A KR102105333B1 (ko) 2012-03-16 2013-02-27 반도체 기판 제품의 제조 방법 및 에칭액
US14/624,860 US20150179471A1 (en) 2012-03-16 2015-02-18 Method of producing a semiconductor substrate product and etching liquid

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012061162A JP5548224B2 (ja) 2012-03-16 2012-03-16 半導体基板製品の製造方法及びエッチング液

Publications (2)

Publication Number Publication Date
JP2013197213A true JP2013197213A (ja) 2013-09-30
JP5548224B2 JP5548224B2 (ja) 2014-07-16

Family

ID=49158029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012061162A Active JP5548224B2 (ja) 2012-03-16 2012-03-16 半導体基板製品の製造方法及びエッチング液

Country Status (3)

Country Link
US (2) US20130244444A1 (ja)
JP (1) JP5548224B2 (ja)
KR (1) KR102105333B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099831A (ja) * 2013-11-18 2015-05-28 富士フイルム株式会社 半導体基板の処理液、処理方法、これらを用いた半導体基板製品の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103928310B (zh) * 2014-04-28 2018-04-06 上海集成电路研发中心有限公司 打开多晶硅栅极的方法
US10332784B2 (en) * 2015-03-31 2019-06-25 Versum Materials Us, Llc Selectively removing titanium nitride hard mask and etch residue removal

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249465A (ja) * 1999-12-28 2001-09-14 Tokuyama Corp 残さ洗浄液
JP2005120373A (ja) * 2003-10-17 2005-05-12 Samsung Electronics Co Ltd 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007526653A (ja) * 2004-03-01 2007-09-13 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 超臨界流体ベースの組成物を用いたケイ素含有粒状物質除去の向上
JP2009212347A (ja) * 2008-03-05 2009-09-17 Stella Chemifa Corp 微細加工処理剤、及び微細加工処理方法
JP2010509777A (ja) * 2006-11-07 2010-03-25 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド メモリデバイス構造の洗浄製剤
WO2010039936A2 (en) * 2008-10-02 2010-04-08 Advanced Technology Materials, Inc. Use of surfactant/defoamer mixtures for enhanced metals loading and surface passivation of silicon substrates

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6670281B2 (en) * 1998-12-30 2003-12-30 Honeywell International Inc. HF etching and oxide scale removal
US6100162A (en) * 1999-05-14 2000-08-08 Micron Technology, Inc. Method of forming a circuitry isolation region within a semiconductive wafer
JP4593064B2 (ja) * 2002-09-30 2010-12-08 株式会社フジミインコーポレーテッド 研磨用組成物及びそれを用いた研磨方法
US6969688B2 (en) * 2002-10-08 2005-11-29 Taiwan Semiconductor Manufacturing Co., Ltd. Wet etchant composition and method for etching HfO2 and ZrO2
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US8101485B2 (en) * 2005-12-16 2012-01-24 Intel Corporation Replacement gates to enhance transistor strain
US8729662B2 (en) * 2008-09-12 2014-05-20 Semiconductor Components Industries, Llc Semiconductor device and manufacturing method thereof
WO2010127320A2 (en) * 2009-04-30 2010-11-04 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Methods for wafer bonding, and for nucleating bonding nanophases
US8974685B2 (en) * 2009-05-21 2015-03-10 Stella Chemifa Corporation Fine-processing agent and fine-processing method
JP5548225B2 (ja) * 2012-03-16 2014-07-16 富士フイルム株式会社 半導体基板製品の製造方法及びエッチング液

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001249465A (ja) * 1999-12-28 2001-09-14 Tokuyama Corp 残さ洗浄液
JP2005120373A (ja) * 2003-10-17 2005-05-12 Samsung Electronics Co Ltd 高いエッチング選択比を有するエッチング組成物、その製造方法、これを用いた酸化膜の選択的エッチング方法、及び半導体装置の製造方法
JP2007526653A (ja) * 2004-03-01 2007-09-13 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド 超臨界流体ベースの組成物を用いたケイ素含有粒状物質除去の向上
JP2006093242A (ja) * 2004-09-21 2006-04-06 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2010509777A (ja) * 2006-11-07 2010-03-25 アドバンスド テクノロジー マテリアルズ，インコーポレイテッド メモリデバイス構造の洗浄製剤
JP2009212347A (ja) * 2008-03-05 2009-09-17 Stella Chemifa Corp 微細加工処理剤、及び微細加工処理方法
WO2010039936A2 (en) * 2008-10-02 2010-04-08 Advanced Technology Materials, Inc. Use of surfactant/defoamer mixtures for enhanced metals loading and surface passivation of silicon substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015099831A (ja) * 2013-11-18 2015-05-28 富士フイルム株式会社 半導体基板の処理液、処理方法、これらを用いた半導体基板製品の製造方法
US10199210B2 (en) 2013-11-18 2019-02-05 Fujifilm Corporation Semiconductor substrate treatment liquid, treatment method, and method for manufacturing semiconductor-substrate product using these

Also Published As

Publication number Publication date
KR20130105365A (ko) 2013-09-25
JP5548224B2 (ja) 2014-07-16
US20150179471A1 (en) 2015-06-25
US20130244444A1 (en) 2013-09-19
KR102105333B1 (ko) 2020-04-28

Similar Documents

Publication Publication Date Title
US10934485B2 (en) Etching solution for selectively removing silicon over silicon-germanium alloy from a silicon-germanium/ silicon stack during manufacture of a semiconductor device
JP6855420B2 (ja) 半導体デバイスの製造中にシリコン−ゲルマニウム／シリコン積層体からシリコン−ゲルマニウム合金を選択的に除去するためのエッチング液
TWI683037B (zh) 於製造一半導體裝置時用於選擇性移除矽氮化物的蝕刻溶液
TWI659088B (zh) 蝕刻組成物
CN111164183B (zh) 用于在半导体器件制造过程中从硅-锗/硅堆叠同时去除硅和硅-锗合金的蚀刻溶液
TWI625382B (zh) 半導體基板產品的製造方法、蝕刻液的用途及半導體元件的製造方法
CN109423290B (zh) 用于在制造半导体器件过程中相对于氮化钛选择性地去除氮化钽的蚀刻溶液
KR101554191B1 (ko) 반도체 기판 제품의 제조방법 및 에칭액
US7790624B2 (en) Methods for removing a metal-comprising material from a semiconductor substrate
TWI545188B (zh) 半導體基板用洗淨劑、使用其的洗淨方法及半導體元件的製造方法
JP5548224B2 (ja) 半導体基板製品の製造方法及びエッチング液
US8916479B1 (en) Selective etching of titanium nitride
US8858818B2 (en) Method for minimizing defects in a semiconductor substrate due to ion implantation
JP2010067982A (ja) エッチング液

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140331

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140430

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140516

R150 Certificate of patent or registration of utility model

Ref document number: 5548224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250