JP2013183464A

JP2013183464A - ２軸ドライバの制御方法及び装置

Info

Publication number: JP2013183464A
Application number: JP2012043504A
Authority: JP
Inventors: Yoshiki Ikeba; 義樹池場
Original assignee: Tamagawa Seiki Co Ltd
Current assignee: Tamagawa Seiki Co Ltd
Priority date: 2012-02-29
Filing date: 2012-02-29
Publication date: 2013-09-12

Abstract

【課題】本発明は、一体状の基板上の一対のＣＰＵのＣＡＮコントローラを用いて、簡単な構成で迅速な２軸モータの制御をすることを目的とする。
【解決手段】本発明による２軸ドライバの制御方法及び装置は、一体状の基板(40)に設けた一対のＣＰＵ(4,4A)の各ＣＡＮコントローラ(32,34)を介して相互通信を行い、従来よりも迅速でかつコストダウンした２軸制御を行う方法と構成である。
【選択図】図１

Description

本発明は、２軸ドライバの制御方法及び装置に関し、特に、２軸制御を必要とするサーボドライバの場合、一対のＣＰＵ間をインター部品を用いることなく基板に設けられたＣＡＮ通信を用いて高速かつ低コストの情報交換を行うための新規な改良に関する。

従来、用いられていたこの種の２軸ドライバの制御方法及び装置としては、例えば、文献等を示していないが、一般に、各ＣＰＵ間の情報交換においては、Ｉ／Ｏポートを使用したデータのハンドシェイクによる方法、又は、デュアルポートＲＡＭによる方法が採用されている。

また、特許文献１の多軸サーボドライバに開示された構成としては、図２に示される通りである。
図２において、１は多軸サーボドライバであり、位置制御、速度制御などの処理を実行するＣＰＵ４と、制御するサーボモータの数、すなわち制御軸数を格納する制御軸数設定値１１と、位置制御および速度制御を実行する制御周期を格納する制御周期設定値１２と、前記制御周期設定値１２に設定された制御周期にしたがって制御周期信号Ｓ１を出力す
る制御周期発生回路８と、位置制御を行う位置制御部２１と、速度制御を行う速度制御部２２、一つのサーボモータを制御するために電流制御部２３を内蔵しＣＰＵ４とは独立したタイミングでインテリジェントに電流制御を行なう機能を有する電流制御ＬＳＩ６とサーボモータ１０に電流を流し回転動作させるモータ駆動パワー部９から構成されるサーボアンプ５複数とから構成される。３はパラメータ設定装置であり、制御するサーボモータの数（制御軸数）および位置制御および速度制御を実行する制御周期を設定する。設定された制御軸数は制御軸数設定値１１に格納され、設定された制御周期は制御周期設定値１２に格納される。なお、制御軸数設定値１１および制御周期設定値１２は書き換え可能な不揮発メモリに記憶されるようになっている。１０はサーボモータであり、フィードバック制御を行うためのエンコーダ７が連結されている。

特開２００６−２６２６３６号公報

従来の２軸及び多軸のサーボドライバは、以上のように構成されていたため、次のような課題が存在していた。
すなわち、前述のＩ／Ｏポートを利用したデータのハンドシェイクによる方法では、ＣＰＵの一部のピンをＩ／Ｏポートに設定しなければならないため、ＣＰＵが内蔵している機能を十分に生かすことができず、ＣＰＵ自体の負担も多くなっていた。

また、前述のデュアルポートＲＡＭによる場合、ＲＡＭ自体は高価であり、かつ、部品数を増やすことになっていた。
また、前述の特許文献１の場合、１個のＣＰＵを用いて多軸サーボモータを回転制御するため、各サーボモータ毎に複雑な構成の各軸用のサーボアンプを必要とし、各軸用のサーボアンプを１個のＣＰＵに付属させた各種制御回路等を介して多軸制御するため、各サーボモータに対する追随性に課題が存在していた。

本発明は、以上のような課題を解決するためになされたもので、特に、２軸制御を必要とするサーボドライバの場合、一対のＣＰＵ間をインター部品を用いることなく、基板に設けられたＣＡＮ通信を用いて高速かつ低コストの情報交換を行うようにすることである。

本発明による２軸ドライバの制御方法は、第１ＣＰＵコアと第１ＣＡＮコントローラを有する第１ＣＰＵ基板を備えた第１ＣＰＵと、前記第１ＣＰＵと一体もしくは一体状に接続された第２ＣＰＵ基板と、前記第２ＣＰＵ基板に設けられ第２ＣＡＮコントローラ及び第２ＣＰＵコアを有する第２ＣＰＵと、前記第１、第２ＣＡＮコントローラの各ＣＡＮ送信ピンへダイオードを接続し、前記各ダイオードを前記各ＣＡＮコントローラのＣＡＮ受信ピンと接続し、前記各ＣＰＵ間の通信パターンを接続した状態で、前記各ＣＰＵに接続された２軸ドライバの制御を行う方法であり、また、本発明による２軸ドライバ制御装置は、第１ＣＰＵコアと第１ＣＡＮコントローラを有する第１ＣＰＵ基板を備えた第１ＣＰＵと、前記第１ＣＰＵと一体もしくは一体状に接続された第２ＣＰＵ基板と、前記第２ＣＰＵ基板に設けられ第２ＣＡＮコントローラ及び第２ＣＰＵコアを有する第２ＣＰＵと、前記第１、第２ＣＡＮコントローラの各ＣＡＮ送信ピンへダイオードを接続し、前記各ダイオードを前記各ＣＡＮコントローラのＣＡＮ受信ピンと接続し、前記各ＣＰＵ間の通信パターンを接続した状態で、前記各ＣＰＵに接続された２軸ドライバの制御を行う構成である。

本発明による２軸ドライバの制御方法及び装置は、以上のように構成されていたため、次のような効果を得ることができる。
すなわち、第１ＣＰＵコアと第１ＣＡＮコントローラを有する第１ＣＰＵ基板を備えた第１ＣＰＵと、前記第１ＣＰＵと一体もしくは一体状に接続された第２ＣＰＵ基板と、前記第２ＣＰＵ基板に設けられ第２ＣＡＮコントローラ及び第２ＣＰＵコアを有する第２ＣＰＵと、前記第１、第２ＣＡＮコントローラの各ＣＡＮ送信ピンへダイオードを接続し、前記各ダイオードを前記各ＣＡＮコントローラのＣＡＮ受信ピンと接続し、前記各ＣＰＵ間の通信パターンを接続した状態で、前記各ＣＰＵに接続された２軸ドライバの制御を行うことにより、各ＣＰＵを連動させるための高価な部品を追加することを必要としないため、コストを削減することができる。
また、各ＣＰＵ間の情報交換を各ＣＡＮコントローラを介して高速に行うことができるため、２軸の同期制御等を簡単に行なうことができる。
また、各ＣＰＵのピンをデータ交換用のＩ／Ｏポートに設定する必要がなく、各ピンを他の機能への使用が可能となる。
また、各ＣＰＵ負担が少なくなることにより開発過程においてのドライバ機能追加が容易となる。

本発明による２軸ドライバの制御方法及び装置を示すブロック図である。従来構成のブロック図である。

本発明は、一対のＣＰＵ間をインター部品を用いることなく基板に設けられたＣＡＮ通信を用いて高速かつ低コストの情報交換を行うようにするための新規な改良に関する。

以下、図面と共に本発明による２軸ドライバの制御方法及び装置の好適な実施の形態について説明する。
尚、従来例と同一又は同等部分については、同一符号を用いて説明する。
図１において、符号３０で示されるものは、第１ＣＰＵコア４１及び第１ＣＡＮコントローラ３２を有する第１ＣＰＵ基板であり、前述の第１ＣＰＵコア４１と第１ＣＡＮコントローラ３２とにより第１ＣＰＵ４が形成されている。

前記第１ＣＰＵ４には、直接一体の基板又は接続の手段により、第２ＣＰＵ４Ａが設けられ、この第２ＣＰＵ４Ａは、第２ＣＰＵコア４２及び第２ＣＡＮコントローラ３４を有する第２ＣＰＵ基板３１で構成され、前記各ＣＰＵ基板３０及び３１が互いに一体の基板か、又は、別々の基板で一体状に接続されて構成された基板４０が構成されている。

前記各ＣＡＮコントローラ３２,３４の各ＣＡＮ送信ピンＴＸは、互いに、一対のダイオードＤ１，Ｄ２を介して接続され、前記各ダイオードＤ１，Ｄ２の接続点３５,３６には一対のプルアップ抵抗Ｒ１，Ｒ２が接続されている。
前記各ダイオードＤ１，Ｄ２が各ＣＡＮ送信ピンＴＸに接続されて０.Ｃ同等の信号とした各信号３７,３８を各ＣＰＵ４，４Ａの各ＣＡＮ受信ピンＲＸに接続することにより、各ＣＰＵ４,４Ａ間の通信パターンを接続することができる。

前記第１ＣＰＵコア４１は、第１モータ４４を駆動するための第１一軸ドライバ４３に接続され、前記第２ＣＰＵコア４２は第２モータ５１を駆動するための第２一軸ドライバ５０に接続されている。
従って、第１、第２ＣＰＵ４，４Ａ間の情報交換を各ＣＡＮコントローラ３２,３４のＣＡＮ送信ピンＴＸとＣＡＮ受信ピンＲＸを用いて各ＣＰＵ４，４Ａ間のＣＡＮ通信機能を介して行うことができ、各ＣＰＵ４，４Ａ間の情報交換を自在に行い、各モータ４４,５１の同期駆動制御等を迅速かつ正確に行うことができる。

本発明による２軸ドライバの制御方法及び装置は、一対のＣＰＵの各ＣＡＮコントローラを用いて２軸モータを迅速に制御し、駅のホームドア、各種ロボットの２軸モータ（２軸以上も可）の迅速な駆動制御を行うことができる。

４第１ＣＰＵ
４Ａ第２ＣＰＵ
３０第１ＣＰＵ基板
３１第２ＣＰＵ基板
３２第１ＣＡＮコントローラ
３４第２ＣＡＮコントローラ
３７,３８信号
４０基板
４１第１ＣＰＵコア
４２第２ＣＰＵコア
４３第１一軸ドライバ
４４第１モータ
５０第２一軸ドライバ
５１第２モータ
ＴＸＣＡＮ送信ピン
ＲＸＣＡＮ受信ピン

Claims

第１ＣＰＵコア(41)と第１ＣＡＮコントローラ(32)を有する第１ＣＰＵ基板(30)を備えた第１ＣＰＵ(4)と、前記第１ＣＰＵ(4)と一体もしくは一体状に接続された第２ＣＰＵ基板(31)と、前記第２ＣＰＵ基板(31)に設けられ第２ＣＡＮコントローラ(34)及び第２ＣＰＵコア(42)を有する第２ＣＰＵ(4A)と、前記第１、第２ＣＡＮコントローラ(32,34)の各ＣＡＮ送信ピン(TX)へダイオード(D1,D2)を接続し、前記各ダイオード(D1,D2)を前記各ＣＡＮコントローラ(32,34)のＣＡＮ受信ピン(RX)と接続し、前記各ＣＰＵ(4,4A)間の通信パターンを接続した状態で、前記各ＣＰＵ(4,4A)に接続された２軸ドライバ(43,50)の制御を行うことを特徴とする２軸ドライバの制御方法。
第１ＣＰＵコア(41)と第１ＣＡＮコントローラ(32)を有する第１ＣＰＵ基板(30)を備えた第１ＣＰＵ(4)と、前記第１ＣＰＵ(4)と一体もしくは一体状に接続された第２ＣＰＵ基板(31)と、前記第２ＣＰＵ基板(31)に設けられ第２ＣＡＮコントローラ(34)及び第２ＣＰＵコア(42)を有する第２ＣＰＵ(4A)と、前記第１、第２ＣＡＮコントローラ(32,34)の各ＣＡＮ送信ピン(TX)へダイオード(D1,D2)を接続し、前記各ダイオード(D1,D2)を前記各ＣＡＮコントローラ(32,34)のＣＡＮ受信ピン(RX)と接続し、前記各ＣＰＵ(4,4A)間の通信パターンを接続した状態で、前記各ＣＰＵ(4,4A)に接続された２軸ドライバ(43,50)の制御を行うことを特徴とする２軸ドライバの制御装置。