JP6596239B2 - 多重化通信装置 - Google Patents

Description

本発明は、多軸のエンコーダ信号を多重化して送信する多重化通信装置に関するものである。

従来、電子部品実装装置などの作業用ロボットは、例えば、電子部品を吸着する吸着ノズルの位置や向き等を変更する駆動源として電磁モータが装着ヘッドに内蔵されている。また、作業用ロボットは、電磁モータの変位等を検出するエンコーダから出力されるエンコーダ信号に基づいて、電磁モータを駆動制御するアンプ部が装置本体側に設けられる。この場合、アンプ部とエンコーダとを直接接続するのが一般的な接続方法である。

また、この種の作業用ロボットでは、吸着ノズルをより多様な方向（多軸）に精度よく動作させるために、より多くの電磁モータを装着ヘッドに内蔵したいという要望がある。作業用ロボットは、装着ヘッドに搭載する電磁モータやエンコーダの装置数が増加すると、アンプ部とエンコーダ等とを直接接続するワイヤーハーネスの本数が増加する。これに対し、アンプ部を有する装置本体側と装着ヘッドに搭載されたエンコーダとのワイヤーハーネスの本数を少なくするためにエンコーダ信号を多重化して共通の通信線を介して伝送する多重化通信装置がある（例えば、特許文献１など）。

国際公開第ＷＯ２０１３／０８４３２７号公報

しかしながら、この種の多重化通信装置では、例えば、装置本体部において、アンプ部と、多重化部とを多軸の各エンコーダに応じたエンコーダケーブルで接続する必要がある。この場合、装置本体側において、アンプ部と多重化部とを直接接続するエンコーダケーブルの本数が増加し、ケーブルダクトとして大きなエリアを確保する必要が生じて装置の設計自由度が低下するなどの改善の余地があった。

本発明は、上記の課題に鑑みてなされたものであり、製造コストの削減を図ることが可能な多重化通信装置を提供することを目的とする。

上記課題を鑑みてなされた本願に開示される技術に係る多重化通信装置は、装置本体部と、可動部に配置された複数のエンコーダと、装置本体部と複数のエンコーダの各々との間で伝送される複数のエンコーダ信号を多重化した多重化データを伝送し装置本体部と可動部とを接続する１つの多重用通信線と、を備える多重化通信装置において、装置本体部は、複数のエンコーダ信号を処理するサーボアンプ用基板と、複数のエンコーダ信号を多重化する多重化基板と、サーボアンプ用基板と、多重化基板とを直結し、複数のエンコーダ信号のうち、少なくとも２つのエンコーダ信号を伝送する基板間接続用コネクタと、を備え、可動部は、複数のエンコーダにより位置情報が検出される複数のモータを有し、装置本体部は、サーボアンプ用基板に実装されたイーサネット（登録商標）用ＩＣを備え、サーボアンプ用基板は、イーサネット（登録商標）用ＩＣを制御して、複数のモータの稼働時においては、多重用通信線による多重化データの伝送を実行し、複数のモータの停止時においては、イーサネット（登録商標）用ＩＣとイーサネット（登録商標）ケーブルにより接続された管理用端末との間で、複数のモータの稼働時における動作データ及び設定データの少なくとも一方のデータの伝送を実行することを特徴とする。

本発明では、製造コストの削減を図ることが可能な多重化通信装置を提供することが可能となる。

本発明の第１実施形態に係る作業用ロボットのブロック図である。 装置本体部の構成を示すブロック図である。 可動部の構成を示すブロック図である。 エンコーダ信号の半２重通信において実施される通信切り替え動作ついて説明するためのブロック図である。 比較例の作業用ロボットのブロック図である。 比較例の装置本体部の構成を示すブロック図である。 比較例の装置本体部の構成を示すブロック図である。 比較例のエンコーダ信号の半２重通信において実施される通信切り替え動作ついて説明するためのブロック図である。 多重化通信プロトコル（装置本体部から可動部への送信）を示す図である。 多重化通信プロトコル（可動部から装置本体部への送信）を示す図である。 多重化通信プロトコルの１軸分のエンコーダ信号に対応する真理値表を示す図である。 第２実施形態に係る作業用ロボットのブロック図である。 第３実施形態における装置本体部及び可動部のそれぞれが備える基板上の構成を示すブロック図である。 第３実施形態におけるエンコーダ信号の半２重通信において実施される通信切り替え動作ついて説明するためのブロック図である。 第４実施形態に係る作業用ロボットのブロック図である。 第５実施形態に係る作業用ロボットのブロック図である。

＜第１実施形態＞
以下、本発明の第１実施形態について図を参照して説明する。初めに、本願の多重化通信装置を適用する装置の一例として作業用ロボットについて説明する。
（作業用ロボット１０の構成）
図１は、作業用ロボット１０に適用される多重化通信装置の構成を示す模式図である。図１に示すように、作業用ロボット１０は、作業用ロボット１０を設置する場所に固定的に設ける装置本体部１０Ａと、装置本体部１０Ａに対して相対的に移動する可動部１０Ｂとを備える。作業用ロボット１０は、例えば、装置本体部１０Ａの位置決めコントローラ２１の制御に基づいて、生産ラインを搬送される対象物に可動部１０Ｂのロボットアーム（図示略）に保持されたワークの取り付けなどの作業を実施する作業用ロボットである。

装置本体部１０Ａは、上記した位置決めコントローラ２１と、多軸サーボアンプ用基板２３と、固定部側多重化基板２５とを有する。位置決めコントローラ２１は、ＣＰＵ、ＲＡＭ等を備えたコンピュータを主体として構成されている。位置決めコントローラ２１は、産業用ネットワーク用ケーブル２７（例えば、ＬＡＮケーブル）を介して、多軸サーボアンプ用基板２３と接続されている。なお、ここでいう「産業用ネットワーク」とは、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ、ＥｔｈｅｒＣＡＴ（登録商標）等である。また、産業用ネットワーク用ケーブル２７の規格としては、例えば、１００ｂａｓｅ−ｔｘを採用できる。位置決めコントローラ２１は、産業用ネットワーク経由で可動部１０Ｂが有するサーボモータ３３の位置、速度、又はトルクの指令を多軸サーボアンプ用基板２３に行い位置決め制御を行う。

多軸サーボアンプ用基板２３は、可動部１０Ｂに設けられた複数（本実施形態では６個）のサーボモータ３３により多軸に制御されるロボットアーム（図示略）に対し、各駆動軸に対応したサーボモータ３３をＰＩＤ制御（ベクトル制御）するアンプである。多軸サーボアンプ用基板２３は、例えば、パワーＭＯＳＦＥＴ、ＦＰＧＡ（Field Programmable Gate Array）などのプログラム可能なロジックデバイス、ＦＰＧＡに内蔵されるＣＰＵなどで構成され、可動部１０Ｂに設けられサーボモータ３３の各々に対応するエンコーダ３５による位置入力、電流センサの入力、ＰＷＭ出力等を行う。

固定部側多重化基板２５は、多軸サーボアンプ用基板２３と可動部１０Ｂ側のエンコーダ３５とで送受信されるエンコーダ信号を多重化して通信を行う基板である。多軸サーボアンプ用基板２３と固定部側多重化基板２５とは、それぞれの基板上に設けられた基板間接続用コネクタ２９Ａ，２９Ｂを直結して接続されている。多軸サーボアンプ用基板２３は、基板間接続用コネクタ２９Ａ，２９Ｂを介してエンコーダ信号を固定部側多重化基板２５と送受信する。

可動部１０Ｂは、可動部側多重化基板３１と、サーボモータ３３と、エンコーダ３５と、ブレーキ用リレー３７と、センサ類３９とを備える。可動部側多重化基板３１は、ギガビット・イーサネット（登録商標）用ＬＡＮ（以下、「ＧｂＥＬＡＮ」と表記する）ケーブル１０Ｃを介して、装置本体部１０Ａの固定部側多重化基板２５と接続されている。多重化基板２５，３１は、エンコーダ３５、ブレーキ用リレー３７、センサ類３９の各々に対応した信号を多重化し、ＧｂＥＬＡＮケーブル１０Ｃを介して送受信を行う。ＧｂＥＬＡＮケーブル１０Ｃは、例えば、作業用ロボット１０の動作に対して安定的な通信を確保するために、耐屈曲性を有するケーブルであることが好ましい。

サーボモータ３３は、可動部１０Ｂが有するロボットアームに対して所望の動作を行わせるためのものであり、本実施形態では６つ設けられている。この場合、例えば、作業用ロボット１０は、ロボットアームを６個の各軸を中心に動作させることが可能となる。サーボモータ３３は、例えば、Ｕ相，Ｖ相，Ｗ相の各相のコイルを有する三相交流で駆動するモータであり、電源線１０Ｄ（図２，図３参照）を介して各相のコイルが多軸サーボアンプ用基板２３に接続されている。エンコーダ３５は、６つのサーボモータ３３の各々に対応して６個設けられ、位置情報等のエンコーダ信号を生成する。エンコーダ３５の各々は、エンコーダケーブル４１を介して可動部側多重化基板３１と接続されている。

ブレーキ用リレー３７は、各サーボモータ３３を停止し、回転位置を固定してロック状態とするモータブレーキの動作を制御するためのリレーであり、例えば、リミットスイッチである。ブレーキ用リレー３７は、ＤＩＯ用ケーブル４３を介して可動部側多重化基板３１と接続されている。装置本体部１０Ａは、ブレーキ用リレー３７を制御してサーボモータ３３のオーバーランを防止することが可能となっている。

センサ類３９は、上記した産業用ネットワークにおいて、装置本体部１０Ａ側をマスターとして制御されるものである。センサ類３９は、例えば、産業用ネットワークで制御可能な各種センサ（変位センサ、圧力センサなど）、リレー、スイッチ、表示ランプ、バーコードリーダなどである。センサ類３９は、その種類に対応したセンサ用ケーブル４５を介して可動部側多重化基板３１と接続されている。

次に、装置本体部１０Ａと可動部１０Ｂの詳細な構成について図２，図３を参照して説明する。図２は、装置本体部１０Ａの構成を示している。図３は、可動部１０Ｂの構成を示している。

図２に示すように、装置本体部１０Ａは、図１に示すＧｂＥＬＡＮケーブル１０ＣがＲＪ４５コネクタ５１に接続されている。ＲＪ４５コネクタ５１は、例えば、パルストランス付きのＬＡＮコネクタである。ＲＪ４５コネクタ５１は、１０００ｂａｓｅ−ｔ用ＰＨＹ−ＩＣ５３を介して多重用ＦＰＧＡ５５に接続されている。多重用ＦＰＧＡ５５は、エンコーダ信号等を多重化して可動部１０Ｂ側へ送信する処理、あるいは可動部１０Ｂから受信した多重化データを分離する処理を実行する。多重用ＦＰＧＡ５５は、基板間接続用コネクタ２９Ａに接続されている。

基板間接続用コネクタ２９Ａは、多軸サーボアンプ用基板２３の基板間接続用コネクタ２９Ｂと直結されている。基板間接続用コネクタ２９Ｂは、エンコーダ通信用ＡＳＩＣ５７を介して制御用ＣＰＵ５９に接続されている。サーボモータ３３の各々に対応して設けられた駆動回路６１は、６個の外部コネクタ６３の各々に接続されている。外部コネクタ６３の各々は、図３に示す可動部１０Ｂの外部コネクタ８３と電源線１０Ｄを介して接続されている。外部コネクタ８３は、各サーボモータ３３に接続されている。制御用ＣＰＵ５９は、可動部１０Ｂのエンコーダ３５からのエンコーダ信号や駆動回路６１が有する電流センサの検出値等に基づいて、サーボモータ３３のそれぞれをＰＩＤ制御する。サーボモータ３３は、多軸サーボアンプ用基板２３から電源線１０Ｄを通じて供給される三相交流に応じて駆動する。

また、制御用ＣＰＵ５９は、産業用ネットワーク（例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ）の通信用のＡＳＩＣ６５と接続されている。ＡＳＩＣ６５は、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ６７を介してＲＪ４５コネクタ６９に接続されている。このＲＪ４５コネクタ６９には、例えば、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩのマスター装置（位置決めコントローラ２１など）が接続される。

図３に示すように、可動部１０Ｂは、図１に示すＧｂＥＬＡＮケーブル１０ＣがＲＪ４５コネクタ７１に接続されている。ＲＪ４５コネクタ７１は、１０００ｂａｓｅ−ｔ用ＰＨＹ−ＩＣ７３を介して多重用ＦＰＧＡ７５に接続されている。多重用ＦＰＧＡ７５は、エンコーダ信号等を多重化して装置本体部１０Ａ側へ送信する処理、あるいは装置本体部１０Ａから受信した多重化データを分離する処理等を実行する。多重用ＦＰＧＡ７５は、回路ブロックの一部に、産業用ネットワークの規格に準拠したスレーブ用のＩＰコア７５Ａを有する。ＩＰコア７５Ａは、スレーブ用ＩＣ７７を介してセンサ類３９に接続されている。スレーブ用ＩＣ７７は、例えば、センサ類３９に含まれる変位センサから入力されるアナログデータをデジタルデータに変換してＩＰコア７５Ａへ入力する。また、多重用ＦＰＧＡ７５は、装置本体部１０Ａから受信した多重化データの中から産業用ネットワークに係わるデータを分離してＩＰコア７５Ａを介してセンサ類３９へ出力する。

また、多重用ＦＰＧＡ７５は、６個のサーボモータ３３の各々に対応したＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ７９を介して外部コネクタ８１に接続されている。外部コネクタ８１は、エンコーダケーブル４１を介して、各サーボモータ３３のエンコーダ３５と接続されている。

また、多重用ＦＰＧＡ７５は、ブレーキ用リレー３７の駆動を制御する制御信号を出力するためのホトカプラＩＣ８５に接続されている。多重用ＦＰＧＡ７５は、装置本体部１０Ａから受信した多重化データの中からブレーキ用リレー３７の制御データを分離し、制御データに応じてホトカプラＩＣ８５を駆動する。ホトカプラＩＣ８５から出力された制御信号は、外部コネクタ８７、ＤＩＯ用ケーブル４３を介してブレーキ用リレー３７に出力される。

（半２重通信について）
本実施形態の多軸サーボアンプ用基板２３は、固定部側多重化基板２５の多重用ＦＰＧＡ５５を介して可動部１０Ｂと、エンコーダ信号を半２重通信によって行う。例えば、図２に示すエンコーダ通信用ＡＳＩＣ５７は、図４に示すように、基板間接続用コネクタ２９Ａ，２９Ｂを介して接続された多重用ＦＰＧＡ５５（図２参照）の多重側入力部５５Ｂと半２重通信を行う。多重側入力部５５Ｂ及び多重用ＦＰＧＡ５５は、例えば、ＲＳ４８５に準拠した半２重通信によりデータ（図中のＲＳ４８５＿ＴＸＤ、ＲＳ４８５＿ＲＸＤなど）の送受信を行う。また、エンコーダ通信用ＡＳＩＣ５７は、送受信を切り替えるための切り替え信号（図中のＲＳ４８５＿ＤＥ及びＴＤＭ＿ＲＳ４８５＿ＧＯ）を、多重側入力部５５Ｂに直接入力している。これにより、エンコーダ通信用ＡＳＩＣ５７は、多重通信を介して可動部１０Ｂの可動部側多重化基板３１との送受信の切替が可能となっている。

以上、詳細に説明した第１実施形態によれば以下の効果を奏する。
＜効果１＞多軸サーボアンプ用基板２３と多重化基板２５とは、基板間接続用コネクタ２９Ａ，２９Ｂにより直結され、エンコーダ信号を送受信する構成となっている。ここで、図５は、比較例の作業用ロボット２００の多重化通信装置を示している。なお、以下の説明では、上記した図１〜図４の説明と同様の構成については同一符号を付し、その説明を適宜省略する。図５に示す作業用ロボット２００の装置本体部２００Ａは、多軸サーボアンプ用基板２３と、多重化基板２５を複数の接続ケーブルで接続されている。即ち、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ等に対応した産業用ネットワーク用ケーブル２０３、ブレーキ用リレー３７に対応したＤＩＯ用ケーブル２０５、及びエンコーダ３５に対応したエンコーダケーブル２０７が必要となる。このため、固定部側である装置本体部２００Ａと、可動部１０Ｂとを多重通信で接続することで、省配線化が図られているが、装置本体部２００Ａ内におけるケーブル本数が増加することで設計の自由度が低下する問題がある。また、外部からのノイズを防ぐために高価なシールド付きのケーブルを多数用いることで、装置本体部２００Ａの製造コストの増加を招く虞がある。

これに対し、本実施形態の装置本体部１０Ａでは、基板間接続用コネクタ２９Ａ，２９Ｂにより直結することで、ケーブル本数の削減による省配線化、そのケーブルを接続するコネクタ数の削減による基板の小型化、さらには配線作業工数の削減を図ることで、製造コストの削減や装置の小型化を図ることが可能となる。

＜効果２＞また、例えば、多軸サーボアンプ用基板２３及び多重化基板２５のどちらか一方を、他方の基板平面に対して平行方向又は直交方向に沿って配置する構成が可能となり、基板を配置するスペースの削減を図れる。結果として、装置の小型化を図れる。

＜効果３＞図６及び図７は、比較例の装置本体部２００Ａの構成を示している。図６及び図７に示すように、装置本体部２００Ａは、多軸サーボアンプ用基板２３（図６参照）と多重化基板２５（図７参照）とをエンコーダケーブル２０７で接続する。この場合、基板外のケーブルでエンコーダ信号を伝送するため、ノイズ対策として例えば作動信号で通信を行うシリアル通信用ＩＣ（ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２０９，２１０）を使用する必要が生じる。多軸サーボアンプ用基板２３のエンコーダ通信用ＡＳＩＣ５７は、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２０９、外部コネクタ２１１、エンコーダケーブル２０７、外部コネクタ２１２、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２１０を介して多重用ＦＰＧＡ５５に接続されている。

これに対し、図２に示す本実施形態の装置本体部１０Ａでは、多軸サーボアンプ用基板２３と多重化基板２５とを基板間接続用コネクタ２９Ａ，２９Ｂで直結したことで、上記したＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２０９，２１０及び外部コネクタ２１１，２１２が不要となり、製造コストの削減を図ることが可能となる。その結果、図３に示すように、可動部１０Ｂの可動部側多重化基板３１のみにＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ７９を実装する構成となっている。

＜効果４＞同様に、図６及び図７に示すように、比較例の装置本体部２００Ａでは、制御用ＣＰＵ５９は、ホトカプラＩＣ２１５、外部コネクタ２１７、ＤＩＯ用ケーブル２０５、外部コネクタ２１８、ホトカプラＩＣ２１９を介して多重用ＦＰＧＡ５５と接続されている。これに対し、本実施形態の装置本体部１０Ａでは、これらの素子（ホトカプラＩＣ２１５など）を省略した構成とし、可動部１０Ｂ側の可動部側多重化基板３１のみにホトカプラＩＣ８５を実装する構成とすることで製造コストの削減を図ることが可能となっている。

＜効果５＞また、図５に示す比較例の可動部２００Ｂでは、可動部側多重化基板３１は、産業用ネットワーク用ケーブル２２１を介してスレーブ２２３と接続されている。また、スレーブ２２３は、センサ用ケーブル４５を介してセンサ類３９と接続されており、可動部側多重化基板３１から入力した産業用ネットワークに係わるデータに基づいてセンサ類３９を制御する。また、スレーブ２２３は、センサ類３９の検出信号を、産業用ネットワーク用ケーブル２２１を介して可動部側多重化基板３１に送信する処理を行う。

これに対し、本実施形態の可動部１０Ｂの多重用ＦＰＧＡ７５は、産業用ネットワークにおいてスレーブとして制御されるセンサ類３９を制御するＩＰコア７５Ａを有する（図３参照）。このため、スレーブ２２３の機能を多重用ＦＰＧＡ７５のＩＰコア７５Ａで実現することで、図５に示す可動部２００Ｂに比べて、産業用ネットワーク用ケーブル２２１やスレーブ２２３が不要となるため、製造コストの削減を図ることが可能となっている。

＜効果６＞また、図６及び図７に示すように、比較例の装置本体部２００Ａでは、ＡＳＩＣ６５は、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ２３１、ＲＪ４５コネクタ２３３、ＬＡＮケーブル２３５、ＲＪ４５コネクタ２３７、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ２３９を介して多重用ＦＰＧＡ５５と接続されている。この構成では、ＡＳＩＣ６５は、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ２３１等を介し多重用ＦＰＧＡ５５と接続されている。

一方、図２に示すＡＳＩＣ６５では、ＰＨＹを介さずにＡＳＩＣ６５と多重用ＦＰＧＡ５５とが接続されている。ここで、産業用ネットワークで使用されるスレーブ用のＡＳＩＣ６５等では、ＰＨＹとの間で通信のリンクが確立した後でなければ、外部の装置（多重用ＦＰＧＡ５５など）と通信を開始しない場合がある。そこで、図２に示すように、本実施例の多重用ＦＰＧＡ５５では、例えば、ＡＳＩＣ６５からのＭＩＩ（Media Independent Interface）の通信規格に準拠したＭＤＩＯ信号による問い合わせに対し、擬似的にリンク確立を示す信号を応答する仮想ＰＨＹ−ＩＣ５５Ａを備えている。これにより、図６及び図７に示す、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ２３１、ＬＡＮケーブル２３５等をなくして製造コストの削減を図ることが可能となる。

＜効果７＞また、図４に示すように、本実施形態のエンコーダ通信用ＡＳＩＣ５７は、基板間接続用コネクタ２９Ａ，２９Ｂを接続する構成によって、エンコーダ信号を半２重通信で伝送する場合の切り替え信号（図４中のＲＳ４８５＿ＤＥ及びＴＤＭ＿ＲＳ４８５＿ＧＯ）を、固定部側多重化基板２５へ直接入力して通信を切り替えることが可能となっている。

図８は、比較例の半２重通信に係わる部分を示している。図８に示すように、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２０９，２１０を介して接続した場合には、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２０９，２１０は、例えば、エンコーダケーブル２０７におけるノイズ低減を図るため、Ａ相、Ｂ相の作動信号を送受信する構成となっている。このため、半２重通信の送受信切り替え用信号（ＲＳ４８５＿ＤＥなど）を、エンコーダ通信用ＡＳＩＣ５７側から多重側入力部５５Ｂ側に直接送信することができない。また、シリアルのエンコーダ信号を多重化する場合、例えば、所定の周期ごとのタイムアウト処理によって半２重通信の送受信の切り替え制御をするが、切り替えタイミングを算出する処理が複雑で大きなロジックサイズのＦＰＧＡを使用する必要が生じる虞がある。また、エンコーダ３５の製造メーカごとの仕様の違いから対応する多重用ＦＰＧＡ５５等の開発に時間を要する。その結果、製造コストの増加を招く虞がある。

これに対し、図４に示す本実施形態の装置本体部１０Ａでは、切り替え信号を固定部側多重化基板２５の多重用ＦＰＧＡ５５（多重側入力部５５Ｂ）へ直接入力して通信を切り替えることで、エンコーダ通信用ＡＳＩＣ５７（アンプ側）で所望のタイミングに応じて送受信を切り替えることが可能となっている。

また、多重用ＦＰＧＡ５５は、多重通信により、切り替えタイミングを可動部１０Ｂの多重用ＦＰＧＡ７５へ通知する構成となっている。詳述すると、図９及び図１０は、多重化基板２５，３１との間で送信される多重化データの構成の一例を示している。縦軸は、多重化データのビット位置を示している。横軸は、多重化通信の送信クロックを示している。この場合、多重化データは、例えば８ビットで構成されている。多重化基板２５，３１は、例えば、１つの多重化データ当りの周期が８ｎｓｅｃ（周波数が１２５ＭＨｚ）に設定され、１Ｇｂｐｓ（８ビット×１２５ＭＨｚ）の通信回線を構築する。この通信回線は半２重通信である。図９及び図１０には、多重化データを送信する１クロック（８ｎｓｅｃ）ごとに送信されるデータを示しており、６つのエンコーダ３５の各々に対応するエンコーダ信号を、順にエンコーダ信号Ｅ１〜Ｅ６として図示している（図中のＥ１データなど）。多重化データは、３０クロックを１サイクル（１周期）として、半周期ごとに送受信が切り替えられる半二重通信を行う。図９は、装置本体部１０Ａから可動部１０Ｂへ向けて通信を行う、半周期（１／２サイクル）の０〜１４クロックを示している。図１０は、可動部１０Ｂから装置本体部１０Ａへ通信を行う、残りの半周期の１５〜２９クロックを示している。従って、図９及び図１０に示す例では、多重化基板２５，３１は、１４，２９クロック目で互いに同期を取って送受信を切り替える。

多重化データは、１／２サイクル（１５クロック）のうち、エンコーダ信号Ｅ１〜Ｅ６を送信する前の２クロック（図示例ではクロック０，１）でプリアンブル（ヘッダ情報などの制御情報）が設定されている。また、クロック２〜９のビット位置Ｂ０〜Ｂ２には、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩに係わるデータが設定されている。また、クロック２〜９のビット位置Ｂ３は、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩのデータの有無を示す情報が設定されている。また、クロック２〜９のビット位置Ｂ４〜Ｂ６には、エンコーダ信号Ｅ１〜Ｅ６と、そのデータの有無に係わる情報が設定されている。このデータの有無を示す情報は、例えば、多重化データのデータ転送レートに対して低速なエンコーダ信号Ｅ１〜Ｅ６が各ビット位置に設定されているか否かを示すための情報である。

図１１は、エンコーダ信号Ｅ１の真理値表を示している。図１１におけるＥ１データ（ａ）の列は、図９のクロック２のビット位置Ｂ４のエンコーダ信号（Ｅ１データ）が対応している。同様に、Ｅ１有無（ａ）の列は、クロック３のビット位置Ｂ４のデータ有無情報（Ｅ１有無）が対応している。同様に、Ｅ１データ（ｂ）の列は、図９のクロック４のビット位置Ｂ４のエンコーダ信号（Ｅ１データ）が対応している。同様に、Ｅ１有無（ｂ）の列は、クロック５のビット位置Ｂ４のデータ有無情報（Ｅ１有無）が対応している。

受信側では、例えば、Ｅ１データが「１」でＥ１有無が「１」である場合をハイレベルのビット値（図中の「Ｈ」）が設定されていると判定する。また、例えば、Ｅ１データが「０」でＥ１有無が「１」である場合をローレベルのビット値（図中の「Ｌ」）が設定されていると判定する。この場合、最も左の列のＮＯ２に示すデータ「００１０」は、データ伝送として有効な値を示していないデータとなる。このようなデータに対し、例えば、本発明における半２重通信の送信を停止するためのデータ送信停止信号ＤＥ−ＯＦＦ指示を割り当てる。そして、固定部側多重化基板２５は、多軸サーボアンプ用基板２３からデータ送信停止信号ＤＥ−ＯＦＦを入力した場合、データ送信停止信号ＤＥ−ＯＦＦを可動部側多重化基板３１へ送信し、半２重通信の切り替えを通知する。同様に、例えば、最も左の列のＮＯ１０に示すデータ「１０１０」に対し、例えば、半２重通信の送信を許可するためのデータ送信許可信号ＤＥ−ＯＮ指示を割り当てて使用することが可能となる。また、上記したデータ送信停止信号ＤＥ−ＯＦＦ等と同様に、有効な値を示していないＮＯ８に示すデータ「１０００」を、ＣＲＣエラー等の異常を報知するためのデータとして使用してもよい。

上記したように、本実施形態の多重化データは、切り替え信号を含めて伝送することによって、装置本体部１０Ａから可動部１０Ｂへ半２重通信の切り替えを通知することが可能となっている。

なお、図９及び図１０におけるクロック１０〜１３のデータは、固定部側多重化基板２５によって、ハミング符号の前方誤り訂正符号ＦＥＣ（１５，１１）として付加される４ビットの符号ビットが設定される。また、ビット位置Ｂ７のＤＯ−Ｂ１等は、ブレーキ用リレー３７に係わるＤＩＯ用のデータが設定される。なお、図１０に示す可動部１０Ｂから装置本体部１０Ａに向けた多重化データの構成は、図９に示す装置本体部１０Ａから可動部１０Ｂに向けた多重化データの構成と同様であるため、その詳細な説明を省略する。

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。上記した第１実施形態では、多軸サーボアンプ用基板２３と、固定部側多重化基板２５とを基板間接続用コネクタ２９Ａ，２９Ｂにより接続することで、エンコーダケーブル２０７等（図６及び図７参照）の削減を実現した。これに対し、第２実施形態では、図１２に示すように、多軸サーボアンプ用基板２３のＰＩＤ制御を実施するＩＰコアと、固定部側多重化基板２５の多重化処理を行うＩＰコアとを１つのＦＰＧＡ２５１内に構築している。このような構成では、１つのＦＰＧＡ２５１内の異なるロジック部分において、エンコーダ信号の処理と、多重化の処理を実行できる。また、ロジック間でデータの伝送が可能となり、エンコーダケーブル２０７等の接続ケーブルの削減が実現できる。これにより、製造コストの削減を図ることが可能となる。

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態では、多軸サーボアンプ用基板２３と、固定部側多重化基板２５とを同一基板とする構成である。図１３は、装置本体部１０Ａと、可動部１０Ｂとの各処理部の接続を示している。なお、以下の説明では、上記した第１実施形態と同様の構成については同一符号を付し、その説明を適宜省略する。また、図１３中の同一基板上のハッチングで示す部分は、１つのＦＰＧＡ内に設けられるもの（内部ブロック、ＣＰＵ等）を示している。なお、図１３は、多軸サーボアンプ用基板２３Ａの主な処理部を示している。

図１３に示すように、装置本体部１０Ａは、図１に示す多軸サーボアンプ用基板２３及び固定部側多重化基板２５の両方の機能を有する兼用の多軸サーボアンプ用基板２３Ａを備える。多軸サーボアンプ用基板２３Ａは、図１３に示すように、１つのＦＰＧＡ内の内部ブロックとして仮想ＰＨＹ−ＩＣ５５Ａと、多重通信ＩＰコア２６１と、多軸ＰＩＤ制御用ＩＰコア２６３とを有する。多重通信ＩＰコア２６１は、多重化処理を行うＩＰコアである。多軸ＰＩＤ制御用ＩＰコア２６３は、ＰＩＤ制御を実行するＩＰコアである。多重通信ＩＰコア２６１と多軸ＰＩＤ制御用ＩＰコア２６３とは、エンコーダ通信用ＡＳＩＣ５７を介して、同一基板上の配線パターン２６７により接続されている。

このため、例えば、図１４に示すように、エンコーダ通信用ＡＳＩＣ５７は、多重通信ＩＰコア２６１の入力部２６１Ａと配線パターン２６７を介して接続され半２重通信を行うことが可能となる。

また、多重通信ＩＰコア２６１等を内部ブロックとして有するＰＦＧＡが備えるＣＰＵ２６５は、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ用のＡＳＩＣ６５、多軸ＰＩＤ制御用ＩＰコア２６３と内部バスにより接続されている。また、ＡＳＩＣ６５は、１００ｂａｓｅ−ｔｘ用ＰＨＹ−ＩＣ６７や仮想ＰＨＹ−ＩＣ５５Ａと接続されている。

多重通信ＩＰコア２６１は、１０００ｂａｓｅ−ｔ用ＰＨＹ−ＩＣ５３、ＧｂＥＬＡＮケーブル１０Ｃを介して可動部１０Ｂの産業用イーサネットスレーブ基板３１Ａの１０００ｂａｓｅ−ｔ用ＰＨＹ−ＩＣ７３と接続されている。産業用イーサネットスレーブ基板３１Ａは、１つのＦＰＧＡ内の内部ブロックとして、ＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩ用のスレーブＩＰコア２７１と、仮想ＰＨＹ−ＩＣ２７３と、多重通信ＩＰコア２７５とを有する。スレーブＩＰコア２７１は、ＦＰＧＡが備えるＣＰＵ２７９と、ＳＰＩ−Ｉ／Ｆ２７７とのそれぞれと内部バスにより接続されている。多重通信ＩＰコア２７５は、装置本体部１０Ａから受信したＭＥＣＨＡＴＲＯＬＩＮＫ（登録商標）−ＩＩＩに係わるデータを仮想ＰＨＹ−ＩＣ２７３を介してスレーブＩＰコア２７１に送信する。仮想ＰＨＹ−ＩＣ２７３は、仮想ＰＨＹ−ＩＣ５５Ａと同様に、疑似信号を送信する内部ブロックである。ＳＰＩ−Ｉ／Ｆ２７７は、スレーブＩＰコア２７１から内部バスにより受信したデータを、スレーブ用ＩＣ７７を介してセンサ類３９へ送信する。

また、多重通信ＩＰコア２７５は、多重化データからエンコーダ信号を分離して、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ７９、エンコーダケーブル４１を介してエンコーダ３５のＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２８１へ送信する。エンコーダ３５は、ＲＳ−４８５ＤＲＩＶＥＲ−ＩＣ２８１を介してエンコーダ信号がエンコーダ用ＡＳＩＣ２８３に入力される。エンコーダ用ＡＳＩＣ２８３は、装置本体部１０Ａからのエンコーダ信号に応じた処理を行う。

上記した第３実施形態の装置本体部１０Ａにおいても、上記した第１実施形態と同様に、同一基板上に各処理部を実装することで、エンコーダケーブル等を省略し、製造コストの削減を図ることが可能となる。

＜第４実施形態＞
次に、本発明の第４実施形態について説明する。上記した第１実施形態では、多軸サーボアンプ用基板２３と、固定部側多重化基板２５とを基板間接続用コネクタ２９Ａ，２９Ｂにより接続することで、エンコーダケーブル２０７等（図６及び図７参照）の削減を実現した。これに対し、第４実施形態では、図１５に示すように、固定部側多重化基板２５の多重化処理を行うＩＰコアと、位置決めコントローラ２１の制御処理を行うＩＰコアとを１つのＦＰＧＡ３０１内に構築している。

また、多軸サーボアンプ用基板２３と、固定部側多重化基板２５とは、産業用ネットワーク用ケーブル３０３、ＤＩＯ用ケーブル３０５、エンコーダケーブル３０７のそれぞれにより互いに接続されている。このような構成では、省配線によるコスト削減は図れないものの、装置本体部１０Ａが備えるＦＰＧＡの数や基板数を削減することで製造コストの削減を図ることが可能となっている。例えば、多軸サーボアンプ用基板２３の構成を変更できない場合に有効である。

＜第５実施形態＞
次に、本発明の第５実施形態について説明する。図１６に示す第５実施形態は、イーサネット（登録商標）用ＩＣを兼用する構成である。例えば、多軸サーボアンプ用基板２３上に、管理用端末（例えば、外部ＰＣ）３１１を接続するためのイーサネット（登録商標）用ＩＣ（１００ｂａｓｅ−ｔｘ用ＩＣ又は１０００ｂａｓｅ−ｔ用ＩＣ）が実装されている場合に、このイーサネット（登録商標）用ＩＣに多重通信を行うＧｂＥＬＡＮケーブル１０Ｃを接続可能とするために、接続の切り替え機能を多軸サーボアンプ用基板２３に備えてもよい。例えば、多軸サーボアンプ用基板２３は、外部から操作されることで、イーサネット（登録商標）用ＩＣによる通信を、管理用端末３１１との通信又はＧｂＥＬＡＮケーブル１０Ｃによる多重化通信のいずれかに切り替え可能に構成してもよい。

多軸サーボアンプ用基板２３及び固定部側多重化基板２５は、例えば、サーボモータ３３を駆動してロボットアームを動作させる実稼働時には、イーサネット（登録商標）用ＩＣに接続されたＧｂＥＬＡＮケーブル１０Ｃを介した多重化通信を実行する。また、障害発生時やメンテナンス時には、ユーザは、例えば、管理用端末３１１上のソフトウェアや装置本体部１０Ａが備えるイーサネット（登録商標）の切り替え器を操作して、イーサネット（登録商標）用ＩＣの接続の切り替えを行い、多軸サーボアンプ用基板２３と管理用端末３１１との通信を確立させてもよい。あるいは、ユーザは、例えば、ＧｂＥＬＡＮケーブル１０Ｃをイーサネット（登録商標）用ＩＣから抜いて、イーサネット（登録商標）用ＩＣと管理用端末３１１とをＬＡＮケーブルで接続して通信を確立してもよい。なお、多軸サーボアンプ用基板２３等は、自動で通信の切り替えを検出、変更可能な構成でもよい。

ユーザは、管理用端末３１１を操作して、例えば、装置本体部１０Ａの内部メモリからサーボモータ３３の稼働時における動作データ（オーバーシュートの発生状況など）や、多軸サーボアンプ用基板２３の動作を設定する設定データ等のデータ伝送を実行する。このような構成では、多重化通信用のイーサネット（登録商標）用ＩＣを、管理用のイーサネット（登録商標）用ＩＣとは別に設ける必要がなくなるため、製造コストの削減を図ることが可能となる。

尚、本発明は上記実施形態に限定されるものでなく、その趣旨を逸脱しない範囲で様々な変更が可能である。
例えば、上記第１実施形態では、多軸サーボアンプ用基板２３と多重化基板２５とで通信されるエンコーダ信号の全てを、基板間接続用コネクタ２９で実施したが、一部のみでもよい。例えば、６個のサーボモータ３３及びエンコーダ３５のうち、一部の装置のエンコーダ信号のみを基板間接続用コネクタ２９で通信し、残りのエンコーダ信号をエンコーダケーブルで通信する構成でもよい。
また、ＧｂＥＬＡＮケーブル１０Ｃは、例えば、光ファイバーケーブルやＵＳＢ（Universal Serial Bus）３．０の通信規格に準拠したＵＳＢケーブルでもよい。多重化基板２５と多重化通信装置３１とは、有線に限らず、無線通信を行ってもよい。

また、上記実施形態では本願の多重化通信装置を適用する装置として、作業用ロボット１０を例に説明したが、本願はこれに限定されるものではなく、電子部品を回路基板に実装する実装装置、半導体基板を製造する半導体製造装置や回路基板に半田を印刷するスクリーン印刷装置などの他の装置に適用することができる。

１０ 作業用ロボット、１０Ａ 装置本体部、１０Ｂ 可動部、１０Ｃ ＧｂＥＬＡＮケーブル（多重用通信線）、２３ 多軸サーボアンプ用基板（サーボアンプ用基板）、２５，３１ 多重化基板、２９Ａ，２９Ｂ 基板間接続用コネクタ、３５ エンコーダ。

Claims (7)

1. 装置本体部と、可動部に配置された複数のエンコーダと、前記装置本体部と前記複数のエンコーダの各々との間で伝送される複数のエンコーダ信号を多重化した多重化データを伝送し前記装置本体部と前記可動部とを接続する１つの多重用通信線と、を備える多重化通信装置において、
   前記装置本体部は、
   前記複数のエンコーダ信号を処理するサーボアンプ用基板と、
   前記複数のエンコーダ信号を多重化する多重化基板と、
   前記サーボアンプ用基板と、前記多重化基板とを直結し、前記複数のエンコーダ信号のうち、少なくとも２つのエンコーダ信号を伝送する基板間接続用コネクタと、を備え、
   前記可動部は、
   前記複数のエンコーダにより位置情報が検出される複数のモータを有し、
   前記装置本体部は、
   前記サーボアンプ用基板に実装されたイーサネット（登録商標）用ＩＣを備え、
   前記サーボアンプ用基板は、
   前記イーサネット（登録商標）用ＩＣを制御して、前記複数のモータの稼働時においては、前記多重用通信線による前記多重化データの伝送を実行し、前記複数のモータの停止時においては、前記イーサネット（登録商標）用ＩＣとイーサネット（登録商標）ケーブルにより接続された管理用端末との間で、前記複数のモータの稼働時における動作データ及び設定データの少なくとも一方のデータの伝送を実行することを特徴とする多重化通信装置。
2. 前記多重化基板は、前記サーボアンプ用基板の基板平面に対して平行方向又は直交方向に沿って配置されることを特徴とする請求項１に記載の多重化通信装置。
3. 前記複数のエンコーダ信号をシリアル通信により伝送するシリアル通信用ＩＣを、前記可動部の前記複数のエンコーダ信号を多重化する前記多重化基板に実装することを特徴とする請求項１又は請求項２に記載の多重化通信装置。
4. 前記可動部は、
   前記複数のモータのうち、少なくとも１つのモータの回転を停止させるためのモータブレーキを制御するブレーキ用リレーを有し、
   前記ブレーキ用リレーを制御するためのホトカプラ出力用ＩＣを、前記可動部の前記複数のエンコーダ信号を多重化する前記多重化基板に実装することを特徴とする請求項１乃至請求項３のいずれかに記載の多重化通信装置。
5. 前記サーボアンプ用基板と前記多重化基板との間を、半２重化通信により接続して前記複数のエンコーダ信号を伝送するものであり、前記サーボアンプ用基板から送信した前記半２重通信で用いる切り替え信号を、前記多重化基板の入力信号として用いることを特徴とする請求項１に記載の多重化通信装置。
6. 前記複数のエンコーダ信号を多重化した前記多重化データに、前記切り替え信号を含めて伝送することを特徴とする請求項５に記載の多重化通信装置。
7. 前記可動部は、
   前記複数のエンコーダ信号を多重化する処理を実行し、コンフィグレーション情報に基づいて回路が構築される可動部用プログラマブル論理デバイスと、
   産業用ネットワークにおいて前記装置本体部をマスターとして制御されるスレーブ機器と、を有し、
   前記可動部用プログラマブル論理デバイスは、前記スレーブ機器を制御するＩＰコアを有することを特徴とする請求項１乃至請求項６のいずれかに記載の多重化通信装置。

Images