JP2013182903A - 半導体装置 - Google Patents

Abstract

【課題】ダイナミッククランプダイオードからなるダイナミッククランプ回路周辺での電界集中を防止し、耐圧の低下やリーク電流の増加などを防止することができる半導体装置を提供する。
【解決手段】耐圧構造２０とは別の領域にポリシリコンからなるダイナミッククランプダイオード２４ａを配置することで、耐圧構造２０内で電界集中が起こる箇所が存在しなくなり、耐圧の低下、リーク電流の増加などを防止することができる。
【選択図】 図１

Description

この発明は、自動車の内燃機関点火用イグナイタなどに用いられる半導体装置に関する。特に、インダクタンス負荷でスイッチングを行った際の逆起電圧などインダクタンス負荷に蓄積されたエネルギーを半導体スイッチをオンさせることにより吸収するとき、そのオン信号を半導体スイッチに与えるためのダイナミッククランプ回路を内蔵した半導体装置に関する。

自動車の内燃機関点火用イグナイタなどでは、インダクタンス負荷でスイッチングを行った際のインダクタンス負荷に蓄積されたエネルギーを半導体スイッチをオンさせることにより吸収するときに、そのオン信号を半導体スイッチに与えるダイナミッククランプ回路を内蔵した半導体装置が多用されている。

図１０は、ダイナミッククランプ回路を内蔵した半導体装置を用いたイグニッションシステムの要部構成図である。
図１１および図１２は、従来のダイナミッククランプ回路を内蔵した半導体装置１の構成図であり、図１１は要部平面図、図１２は図１１のＸ−Ｘ線で切断した要部断面図である。

図１０において、半導体装置１を構成するＩＧＢＴ２のコレクタ端子３とゲート電極４の間には、複数の定電圧ダイオード６−１，６−２，・・・・で構成される定電圧ダイオード群６と逆流防止ダイオード７が接続されたダイナミッククランプ回路を構成するダイナミッククランプダイオード２４が形成されている。また、ゲート電極４とゲート端子８の間にはゲート抵抗９が接続されている。

ゲート保護ダイオード１０及び１１はＥＳＤ（静電気放電：Ｅｌｅｃｔｒｏ−Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）などの外来サージからＩＧＢＴ２のゲート４を保護するためのものでゲート抵抗９とともに外来サージを大きく減衰させる効果がある。

図１０において、駆動回路１２からオン信号（Ｈｉｇｈレベル：通常３〜５Ｖ）がゲート端子８に印加されると、ゲート抵抗９を通してＩＧＢＴ２のゲート４の電位（ゲート電位）が上昇してＩＧＢＴ２がオンする。ＩＧＢＴ２がオンすると、バッテリー１３からイグニッションコイル１４の１次コイ１４ａにバッテリー１３の電圧が印加され、１次コイル１４ａにバッテリー１３の電圧を１次コイル１４ａのインダクタンスで割った値のｄｉ／ｄｔの勾配で上昇する電流が流れる。

イグニッションコイル１４の１次コイル１４ａに流れる電流は、時間とともに増加し、所定のタイミングで駆動回路１２からオフ信号（Ｌｏｗレベル：通常０〜１Ｖ）がゲート端子８に印加され、ＩＧＢＴ２がオフする。このＩＧＢＴ２がオフすることにより、イグニッションコイル１４の１次コイル１４ａに蓄積したエネルギーにより、イグニッションコイル１４の１次コイル１４ａに印加される電圧が上昇し、コレクタ端子３の電位は上昇する。

１次コイル１４ａの電圧上昇により、イグニッションコイル１４の２次コイル１４ｂには１次コイル１４ａと２次コイル１４ｂの巻き数比に応じた高い電圧が発生する。この２次コイル１４ｂに発生する高い電圧はスパークプラグ１５のギャップ間に印加され、このキャップ間で放電が発生する。この放電によりエンジンのシリンダー内でガソリンと空気の混合気体が点火され、シリンダーが動作を開始する。

尚、図１０において、毎回ＩＧＢＴ２がオンしたとき、そのオンした瞬間に、イグニッションコイル１４の１次コイル１４ａにバッテリー１３の電圧が印加される。このとき、２次コイル１４ｂには、１次と２次コイル１４ｂの巻き数比に応じた電圧が発生する。例えば、巻き数比が１：１００でバッテリー電圧が１３Ｖとすると、２次コイル１４ｂには１３００Ｖの電圧が発生する。この２次電圧がスパークプラグ１５に印加されると、ＩＧＢＴ２がオンした瞬間（正規のタイミングでない期間）にスパークプラグ１５は誤放電（誤点弧）することになる。この誤放電時には２次コイル１４ｂからスパークプラグ１５を通してＧＮＤへ放電電流が流れる。この誤放電（誤点弧）を防止するために、誤点弧防止ダイオード１６を設ける。この誤点弧防止ダイオード１６を設けることで、２次コイル１４ｂで発生した電圧の一部を誤点弧防止ダイオード１５で負担するため、スパークプラグ１５に印加される電圧が低減されて、スパークプラグ１５の誤放電を防止できる。

ＩＧＢＴ２を通して１次コイル１４ａに流れる１次電流の遮断時に、イグニッションコイルの１次コイル１４ａの逆起電力（１次コイル１４ａに蓄積したエネルギーで発生する起電力）によりコレクタ端子３に高い電圧が発生する。この高い電圧がＩＧＢＴ２のアバランェ電圧を超えると、ＩＧＢＴ２にアバランシェ電流が流れてＩＧＢＴ２を破壊する。

このため、ＩＧＢＴ２にアバランシェ電圧が印加されないように、ダイナミッククランプダイオード２４を設けている。
このダイナミッククランプダイオード２４は、イグニッションコイル１４の１次コイル１４ａのインダクタンスに蓄えられたエネルギーをＩＧＢＴ２をオンさせて吸収するために、ＩＧＢＴ２にそのトリガー信号を与える働きをする。

その動作は、ＩＧＢＴ２のゲート・コレクタ間に定電圧ダイオード群６の逆方向電圧及び逆流防止ダイオード７で構成されるダイアミッククランプダイオード２４を接続することで、定電圧ダイオード群６の逆方向電圧及び逆流防止ダイオード７の順方向電圧の合計で決まるクランプ電圧（イグナイタの場合通常４００〜６００Ｖ）以上の電圧がＩＧＢＴ２のエミッタ・コレクタ間に印加されたとき、このダイナミッククランプダイオード２４に電流が流れる。この電流はゲート抵抗９から駆動回路１２を通りＧＮＤへ流れる。

この電流によりゲート抵抗９には電圧降下が発生する。この電圧降下によりＩＧＢＴ２のゲート４の電圧は上昇し、ＩＧＢＴ２はオンする。ＩＧＢＴ２がオンすると、１次コイル１４ａのインダクタンスに蓄えられたエネルギーがＩＧＢＴ２を通してＧＮＤへ放出される。このエネルギーの放出は、見方を変えると、ＩＧＢＴ２でこのエネルギーを吸収したことになる。

なお、イグニッションコイル１４の設計によっては、ＩＧＢＴ２の遮断によってクランプ電圧に達しない場合もある。このようなイグニッションコイル１４であっても、スパークプラグ１５の失火（ミスファイア）等による無声放電が起こる場合がある。この無声放電時には放電電圧がクランプ電圧に達するほど高くなるため、無声放電時にＩＧＢＴ２が破壊しないように、ダイナミッククランプダイオード２４を付加することが必要である。

図１１において、耐圧構造２０で囲まれた領域内にＩＧＢＴ２を構成するＩＧＢＴセルが埋め込まれた活性領域２１とワイヤボンディングを行うためのゲートパッド２２、エミッタパッド２３が設けられている。なお、耐圧構造２０は低い電圧の場合は特に必要ではないが、耐圧が１００Ｖ程度以上では必要となる。

通常ゲートパッド２２の直下には活性領域２１は存在しないが、エミッタパッド２３の下にはＩＧＢＴセルが埋め込まれた活性領域２１が存在する。ただし、エミッタパッド２３はワイヤボンディングを行う箇所直下に段差が生じるとワイヤボンディング時のダメージによりシェルクラックなどが発生する。このシェルクラックはコレクタ・エミッタ（ＣＥ）間をショートするなどの不具合を起こすため、エミッタパッド２３の下には活性領域２１のセルを形成しない場合もある。

耐圧構造２０内の一部には、チップ周辺部表面のコレクタ電位となる部分と、活性部周辺のゲート電位となる部分との間（図１２に示すｎ^＋拡散領域３６とｐ^＋拡散領域３２の間のｎ⁻ドリフト領域２７上に厚いフィールド酸化膜３３を介して）にダイナミッククランプダイオード２４を構成する定電圧ダイオード群２４（図１０に示す定電圧ダイオード６−１．６−２、・・・と逆流防止ダイオード７）が形成されている。

図１２において、ｐ^＋基板２５の上にｎ^＋バッファ層２６及びｎ⁻ドリフト層２７が積層されている。ｐ^＋基板２５の表面にはコレクタ電極３８が形成されている。ｎ⁻ドリフト層２７の表面にはｐベース領域２８と、その一部に形成されたｎ^＋エミッタ領域２９と、ゲート酸化膜３０を介しポリシリコンで形成されたゲート電極３１とからなるＩＧＢＴセルが活性領域２１に形成されている。
ゲートパッド２２の直下のｎ⁻ドリフト層２７表面にはｐ^＋拡散領域３２が形成され、フィールド酸化膜３３を介してポリシリコン層３１ａが形成されている。ポリシリコン層３１ａはゲート電極３１に接続し、両者は同時に形成される。

ポリシリコン層３１ａの上には層間絶縁膜３４を介してゲートＡｌ電極３５が形成されており、このゲートＡｌ電極３５を被覆する点線で示すパッシベーション４２に開口部を設けゲートパッド２２としている。

この半導体装置の最外周のｎ⁻ドリフト層２７の表面にはｎ^＋拡散領域３６が形成されている。ポリシリコン層３１ａに形成されたｎ領域４０−１，４０−２，４０−３，・・・とｐ領域４１−１，４１−２，・・・のｎ領域とｐ領域を交互に形成することにより、定電圧ダイオードの直列接続が形成され、また逆流防止ダイオードの直列接続が形成される。この低電圧ダイオードと逆流防止ダイオードはダイナミッククランプ回路２４ａを構成するダイナミッククランプダイオード２４となる。

ｎ領域４０の最もｎ^＋拡散領域３６に近いｎ領域４０−１はＡｌ電極３７によりほぼコレクタ電位に等しいｎ^＋拡散領域３６に接続される。図１０に示す様にダイナミッククランプダイオード２４はコレクタ３、ゲート電極４間に接続される。

なお、図１２に示す断面図では、このダイナミッククランプダイオード２４はポリシリコンのｎ領域４０−１／ｐ領域４１−１／ｎ領域４０−２／ｐ領域４１−２・・・・・が繰り返されるため、図１０とは異なっている。図１２の断面図ではダイオードの逆方向接合と順方向接合が互いに向かい合って交互に繰り返される。ｎ領域４０−１／ｐ領域４１−１／ｎ領域４０−２／ｐ領域４１−２・・・・・が繰り返されてポリシリコンで形成される場合には、拡散長が短く、接合で注入された少数キャリアは隣の接合には影響を与えない。そのため、例えば、ｐ領域４１／ｎ領域４０で構成されるダイオードの順方向電圧の合計がｐ領域４１／ｎ領域４０で構成されるダイオードの逆方向電圧（逆耐圧）の合計に加算されクランプ電圧が高くなる。しかし、図１２に示すダイナミッククランプダイオード２４と図１０の回路に示したダイナミッククランプダイオード６（６−１，６−２，６−３，・・・）、７の場合と保護の効果としては同じである。

前記した従来のダイナミッククランプ回路２４ａを内蔵した半導体装置では、耐圧構造２０の一部に酸化膜（フィールド酸化膜３３）を介してダイナミッククランプダイオード２４が形成されている。そのため、図１１のＡの箇所では、ダイナミッククランプダイオード２４直下の空乏層の広がり方とダイナミッククランプダイオード２４が無い部分の空乏層の広がり方が異なる。ダイナミッククランプダイオード２４直下の空乏層の広がり方がダイナミッククランプダイオード２４が無い部分の空乏層の広がり方より広がる。

そうすると、その境界付近に空乏層の曲がりが発生して、電界強度が高い箇所が出来やすくなる。その結果、耐圧が正常に得られない場合が発生する。
また、耐圧は正常であっても、低温でのダイナミッククランプが連続的に発生する動作などでは、空乏層の広がりが狭くなり、電界強度が高まり、ホットキャリアによる影響と見られるリーク電流の増加などの現象が発生する場合がある。

また、ダイナミッククランプダイオード２４を耐圧構造２０の一部に設けると耐圧構造が制約され、耐圧構造が占める面積が増加し、チップ面積が増加して製造コストが上昇する。

この構造ではダイナミッククランプダイオード回路を形成する箇所は耐圧構造を形成する箇所に限定され、耐圧構造２０とダイナミッククランプダイオード回路２４ａを接続する必要があり、ダイナミッククランプダイオード回路を形成する場所の選択の自由度が小さい。

この発明の目的は、前記の課題を解決して、ダイナミッククランプ回路周辺での電界集中を防止し、耐圧の低下やリーク電流の増加などを防止することができる半導体装置を提供することにある。

また、耐圧構造が占める面積を縮小し、ダイナミッククランプ回路を形成する箇所の自由度を広げ、コスト上昇を招かずにダイナミッククランプ回路を形成することができる半導体装置を提供することにある。

前記の目的を達成するために、特許請求の範囲の請求項１に記載の発明によれば、第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成された第２導電型のベース領域と、該ベース領域の表面に選択的に形成された第１導電型のエミッタ領域を第１主面に有する縦型パワー半導体素子と、該パワー半導体素子の第１主面上に絶縁層を介して形成され、前記ドリフト層の第1主面側に接続された第1電極とゲート電極との間に接続され中央の前記第１電極に向かって小さくなる複数のループ状の定電圧ダイオードの直列接続により構成されるポリシリコンからなるダイナミッククランプダイオードを備え、該ダイナミッククランプダイオードが前記縦型パワー半導体素子の外周部を囲む耐圧構造の内側の領域上に配置され、前記縦型パワー半導体素子の耐圧に比べて前記ダイナミッククランプダイオードのクランプ電圧の方が低い構成の半導体装置とする。

また、特許請求の範囲の請求項２記載の発明によれば、請求項１に記載の発明において、前記クランプ電圧では前記ダイナミッククランプダイオードの前記第1電極に接続された一端直下の前記ドリフト層が空乏化されないとよい。

また、特許請求の範囲の請求項３記載の発明によれば、請求項２に記載の発明において、前記ダイナミッククランプダイオードの前記一端直下に前記ドリフト層を貫通し空乏層の伸びを抑えるストッパ層が配置されるとよい。

また、特許請求の範囲の請求項４に記載の発明によれば、請求項３に記載の発明において、前記ストッパ層が、前記ドリフト層と同じ導電型で高濃度であるとよい。
また、特許請求の範囲の請求項５に記載の発明によれば、請求項３に記載の発明において、前記ストッパ層が、トレンチと、該トレンチを充填する高濃度不純物が添加されたポリシリコンと、前記トレンチを取り囲む絶縁層もしくは前記トレンチを取り囲み前記ドリフト層と同じ導電型で高濃度の不純物層を備えるとよい。

また、特許請求の範囲の請求項６に記載の発明によれば、請求項１〜５のいずれか一項に記載の発明において、前記ダイナミッククランプダイオードの平面形状が円形もしくは矩形であるとよい。

また、特許請求の範囲の請求項７に記載の発明によれば、請求項１〜６のいずれか一項に記載の発明において、前記ダイナミッククランプダイオード上に前記縦型パワー半導体素子のゲートパッドもしくはエミッタパッドが絶縁膜を介して配置されるとよい。

また、特許請求の範囲の請求項８に記載の発明によれば、請求項１〜７のいずれか一項に記載の発明において、前記ダイナミッククランプダイオードの耐圧が１００Ｖ以上あるとよい。

また、特許請求の範囲の請求項９に記載の発明によれば、請求項１〜８のいずれか一項に記載の発明において、前記縦型パワー半導体素子が、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）もしくはパワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）であるとよい。

この発明によれば、耐圧構造とは別の領域にダイナミッククランプ回路を配置することで、耐圧構造上にダイナミッククランプ回路が存在しなくなるため、電界集中が起こる箇所が存在しなくなり、耐圧の低下、リーク電流の増加などが防止することができる。

また、ダイナミッククランプ回路の直下ではダイナミッククランプダイオードが電位勾配を持つフィールドプレートとして作用するため電界集中が発生し難く安定した耐圧が得られる。

また、ダイナミッククランプダイオードを絶縁膜を挟んで複数積層し、耐圧構造上にダイナミッククランプ回路を形成しないことで、ダイナミッククランプ回路の縮小化を図ることができ、さらに耐圧構造の幅を短縮することができる。その結果、製造コストの低減を図ることができる。

また、ダイナミッククランプ回路を形成する箇所の自由度を広げ、コスト上昇を招かずにダイナミッククランプ回路を形成することができる。

この発明の第１実施例に係る半導体装置１００の要部平面図である。 図１のＸ−Ｘ線で切断した要部断面図である。 コレクタ電圧がクランプ電圧に到達したときの空乏層の広がりを示した図である。 この発明の第２実施例に係る半導体装置２００の要部平面図である。 この発明の第３実施例に係る半導体装置３００の要部平面図である。 図５のＸ−Ｘ線で切断した要部断面図である。 この発明の第４実施例に係る半導体装置４００の要部平面図である。 図７のＸ−Ｘ線で切断した要部断面図である。 この発明の第５実施例に係る半導体装置５００の要部平面図である。 ダイナミッククランプ回路を内蔵した半導体装置を用いたイグニッションシステムの要部構成図である。 従来のダイナミッククランプ回路を内蔵した半導体装置の要部平面図である。 図１１のＸ−Ｘ線で切断した要部断面図である。

実施の形態を以下の実施例で説明する。
＜実施例１＞
図１および図２は、この発明の第１実施例に係る半導体装置１００の構成図であり、図１は要部平面図、図２は図１のＸ−Ｘ線で切断した要部断面図である。図１および図２において、図１１および図１２と同一部位には同一の符号を付した。

この半導体装置１００は、ｐ^＋基板２５と、ｐ^＋基板上に配置されるｎ^＋バッファ層２６と、このｎ^＋バッファ層２６上に配置されるｎ⁻ドリフト層２７を備える。ｎ⁻ドリフト層２７上に選択的に配置されるｐベース領域２８、ｐ^＋拡散領域３２ａ、ｎ^＋拡散領域３６を備える。ｐベース領域２８の表面層に配置されるｎ^＋エミッタ領域２９と、このｎ^＋エミッタ領域２９とｎ⁻ドリフト層２７に挟まれたｐベース領域２８上にゲート酸化膜３０を介して配置されるポリシリコンで形成されたゲート電極３１とを備える。

ゲート電極３１上とｎ⁻ドリフト層２７上に配置された絶縁膜３３と、絶縁膜３３上に配置され、前記ゲート電極３１と接続するポリシリコン層３１ａと、このポリシリコン層３１ａに交互に配置されるｎ層４０（４０−１，４０−２，４０−３、・・・）とｐ層４１（４１−１，４１−２、・・・）からなるダイナミッククランプ回路を構成するダイナミッククランプダイオード２４ａとを備える。符号で４０，４１は総称した番号であり、４０−１，４０−２，４０−３・・・および４１−１，４１−２、・・・は個々の領域に付した番号である。

ｎ^＋拡散領域３６とｐ^＋拡散領域３２ａに挟まれて配置される耐圧構造２０と、ポリシリコン層３１ａ上、ゲート電極３１上に配置される層間絶縁膜３４と、層間絶縁膜３４上に配置され、ｎ^＋エミッタ領域２９とｐベース領域２８に電気的に接続されるエミッタＡｌ電極２３ａを備える。ｎ^＋拡散領域３６ａと電気的に接続するＡｌ電極３７ａと、ポリシリコン層３１ａと接続するゲートＡｌ電極３５を備える。ゲートＡｌ電極３５がパッシベーション膜４２の開口部から露出したゲート電極パッド２２と、エミッタＡｌ電極２３ａがパッシベーション膜４２から露出したエミッタ電極パッド２３と、ｐ^＋基板２５の表面に配置されるコレクタ電極３８とを備える。

図１および図２において、図１１および図１２と異なるのは、ダイナミッククランプダイオード２４ａが耐圧構造２０の一部上ではなく、耐圧構造２０とは別にリング状に形成されたｐ^＋拡散領域３２ａで囲まれたｎ⁻ドリフト領域２７上に絶縁膜３３を介して形成されている点である。尚、耐圧構造２０で囲まれた領域内にＩＧＢＴセルが形成された活性領域２１とワイヤボンディングを行うためのゲートパッド２２およびエミッタパッド２３が設けられている点は図１１および図１２と同じである。

ＩＧＢＴ２のコレクタ電圧は、ｐ^＋基板２５と、ｎ^＋バッファ層２６と、ｎ⁻ドリフト層２７と、ｎ^＋拡散領域３６ａを通してＡｌ電極３７ａに印加され、ｎ^＋拡散領域３６ａに接続するダイナミッククランプダイオード２４ａに印加される。

図３は、コレクタ電圧がクランプ電圧に到達したときの空乏層の広がりを示した図である。図３に示すように、コレクタ電圧がクランプ電圧に到達しても空乏層４３はｎ^＋拡散領域３６ａ直下のｎ⁻ドリフト層２７には広がらない。なお、本図では空乏層端がｎ^＋バッファ層２６に到達していない様に描かれているがｎ⁻ドリフト層２７の濃度や厚さ、クランプ電圧の値によっては到達する場合もある。

また、ダイナミッククランプダイオード２４ａの最外周下のｎ⁻ドリフト層２７の表面には、ｐ^＋領域３２ａが形成される。図２では、このｐ^＋領域３２ａは耐圧構造２０の端部に配置されるｐ^＋領域３２ａと重なっている。ダイナミッククランプダイオード２４ａの一部の上には層間絶縁膜３４を介してゲートＡｌ電極３５が形成されており、そのゲートＡｌ電極３５上に形成されるパッシベーション膜４２に開口部を設けゲートパッド２２としている。

このようにゲートパッド２２下にダイナミッククランプダイオード２４ａの一部を形成することにより面積効率を上げることが可能となる。ただし、この場合コレクタ電位が上昇した場合、ダイナミッククランプダイオード２４ａの中央付近の電位はゲート電位に対し高くなるため、層間絶縁膜の厚さや膜質を考慮し、十分な耐圧を確保する必要がある。

また、電極Ａｌ上に層間絶縁膜３４を介してゲートパッド２２を設けるなどの２層配線した場合は、ゲートパッド２２の大きさを十分大きくできるので、ダイナミッククランプダイオード２４ａの全体をゲートパッド２２直下に形成することが可能となる。また、ダイナミッククランプダイオード２４ａは必ずしもゲートパッド２２の下に形成する必要はなく、活性領域２１内の任意の場所に設けても構わない。但し、その場所にはセルは形成しない。

つまり、ダイナミッククランプダイオード２４ａを形成する箇所は耐圧領域２０以外の任意の箇所を選定できるので、形成箇所の選定に対して自由度が向上する。たとえば、チップの中央に形成した場合、端部にある場合に比較してダイナミッククランプによるゲート電圧の上昇がゲート配線抵抗の影響を受け難くチップ全体に均等に与えられる利点がある(ゲートポリシリコンには配線抵抗が存在するため、ダイナミッククランプダイオードとゲート電極の接続点に近い所のゲート電圧が先に上昇し、離れた場所のゲート電圧の上昇が遅れるため電流が近い所に集中する。チップの中央にダイナミッククランプダイオードを配置することで、距離の差が小さくなり、比較的均一にオンすることができる。)。

尚、前記半導体装置１００においては、縦型パワー半導体素子はＩＧＢＴ２を例にあげて説明したがパワーＭＯＳＦＥＴとしても構わない。また、ダイナミッククランプ回路を内蔵した半導体装置を用いたイグニッションシステムにおいては、ダイナミッククランプダイオード２４ａの耐圧（クランプ電圧）は１００Ｖ以上とするとよい。

また、ｎ領域４０とｐ領域４１の繰り返しで構成される前記のダイナミッククランプダイオード２４ａを、ｎ領域４０とｐ領域４１からなるｐｎ接合を一つ置きに導電膜で短絡してもよい。この場合はｐｎダイオードが直列接続された図１０のダイナミッククランプダイオード６，７と同じ構成になる。
＜実施例２＞
図４は、この発明の第２実施例に係る半導体装置２００の要部平面図である。図１と異なるのは、ダイナミッククランプダイオード２４ｂが同心円上ではなく矩形になっている点とダイナミッククランプダイオード２４ｂの一部がエミッタパッド２３下に形成されている点である。

これは、エミッタパッド２３下に活性領域のセルを形成しない場合に適用可能である。ダイナミッククランプダイオード２４ｂはこの他に長円形などであっても問題ないこと、エミッタパッド２３とゲートパッド２２の間隔を小さくして、エミッタパッド２３下に一部を、ゲートパッド２２下に残りの一部を形成することが可能であることもいうまでもない。

前記の実施例１および実施例２において、耐圧構造２０上にはダイナミッククランプダイオード２４ａ、２４ｂが存在しないため、電界集中が起こる箇所が存在しない．そのため、耐圧の低下、リーク電流の増加などの懸念がない。

また、ダイナミッククランプダイオード２４ａ、２４ｂ直下では電位勾配を持つフィールドプレートとして作用するため電界集中が発生し難く安定した耐圧が得られる。
さらに、耐圧構造２０にダイナミッククランプダイオード２４ａ、２４ｂを形成しないため、耐圧構造２０の幅を狭く設計することができる。その結果、チップサイズが縮小化され製造コストを低減することがてきる。
＜実施例３＞
図５および図６は、この発明の第３実施例に係る半導体装置３００の構成図であり、図５は要部平面図、図６は図５のＸ−Ｘ線で切断した要部断面図である。この半導体装置３００と実施例１の半導体装置１００との違いは、ダイナミッククランプダイオード２４ａが、微細加工されて小さなダイナミッククランプダイオード２４ｃとした場合であり、中央部にｎ^＋バッファ層２４に達するストッパ層４４を設けている点である。このストッパ層４４は高濃度のｎ拡散層４４ａで形成する。このストッパ層４４を設けることで、
コレクタ電圧がクランプ電圧に到達した時点で、左右から伸びてくる空乏層４３が中央で接して繋がる（ピンチオフする）ことが防止される。空乏層４３がピンチオフするのが防止されるために、コレクタ電圧は電圧降下することなくダイナミッククランプダイオード２４ｃに伝達され、コレクタ電圧がクランプ電圧で効果的に抑えられる。
＜実施例４＞
図７および図８は、この発明の第４実施例に係る半導体装置４００の構成図であり、図７は要部平面図、図８は図７のＸ−Ｘ線で切断した要部断面図である。この半導体装置４００と実施例１の半導体装置１００との違いは、ダイナミッククランプダイオード２４ａが、二層に配置されて小さなダイナミッククランプダイオード２４ｄとした場合であり、中央部にｎ^＋バッファ層２６に達するストッパ層４４を設けている点である。

一層目のダイナミッククランプダイオード２４ｄ−１と二層目のダイナミッククランプダイオード２４ｄ−２は同一諸元で形成され、それぞれは層間絶縁膜３４を挟んでＡｌ電極４６で接続される。二層目のダイナミッククランプダイオード２４ｄ−２の中央部はゲートパッドに接続する。この場合も実施例４と同様の効果が得られる。ただし、この場合ｐ^＋拡散領域３２ａ付近はその上部にあるポリシリコン層３１ａの電位が高く空乏層が伸び難いため、フィールド酸化膜３３の厚さを厚くするなどの工夫が必要である。
＜実施例５＞
図９は、この発明の第５実施例に係る半導体装置５００の要部平面図である。この半導体装置５００と実施例４の半導体装置４００との違いは、ｎ^＋バッファ層２６に達するストッパ層４４がトレンチ４７と、このトレンチ４７の周りに高濃度のｎ拡散層４８と、トレンチ４７を充填するポリシリコン４９で構成されている点である。このポリシリコン４９はポリシリコン層３１ａを形成するときに同時に充填するとよい。また、前記の高濃度のｎ拡散層４８の代わりに絶縁層を配置しても構わない。この実施例５の場合も実施例４と同様の効果が得られる。また、実施例３や実施例４のストッパ層４４にも実施例５のストッパ層が適用できることは言うまでもない。

前記の実施例１〜５を纏めると以下のようになる。
１）耐圧構造とは別の領域にダイナミッククランプ回路を配置することで、耐圧構造上にダイナミッククランプ回路が存在しなくなるため、電界集中が起こる箇所が存在しなくなり、耐圧の低下、リーク電流の増加などを防止することができる。
２）ダイナミッククランプ回路の直下ではダイナミッククランプダイオードが電位勾配を持つフィールドプレートとして作用するため電界集中が発生し難く安定した耐圧が得られる。
３）ダイナミッククランプダイオードを絶縁膜を挟んで複数積層し、耐圧構造上にダイナミッククランプ回路を形成しないことで、ダイナミッククランプ回路の縮小化を図ることができ、さらに耐圧構造の幅を短縮することができる。その結果、製造コストの低減を図ることができる。
４）ダイナミッククランプ回路を形成する箇所の自由度を広げ、コスト上昇を招かずにダイナミッククランプ回路を形成することができる。

１，１００，２００，３００，４００，５００ 半導体装置
２ ＩＧＢＴ
３ コレクタ端子
４ ゲート電極
５ エミッタ端子
６ 定電圧ダイオード
７ 逆流防止ダイオード
８ ゲート端子
９ ゲート抵抗
１０、１１ ゲート保護ダイオード
１２ 駆動回路
１３ バッテリー
１４ イグニッションコイル
１５ スパークプラグ
１６ オン時誤点弧防止ダイオード
２０ 耐圧構造
２１ 活性領域
２２ ゲートパッド
２３ エミッタパッド
２３ａ エミッタＡｌ電極
２４，２４ａ ダイナミッククランプダイオード
２５ ｐ^＋基板
２６ ｎ^＋バッファ層
２７ ｎ⁻ドリフト層
２８ ｐベース領域
２９ ｎ^＋エミッタ領域
３０ ゲート酸化膜
３１ ゲート電極
３１ａ ポリシリコン層
３２，３２ａ ｐ^＋拡散領域
３３ フィールド酸化膜
３４、４５ 層間絶縁膜
３５ ゲートＡｌ電極
３６，３６ａ ｎ^＋拡散領域
３７，３７ａ、４６ Ａｌ電極
４０ ｎ領域（総称）
４０−１，４０−２．４０−３、・・・ ｎ領域（個別）
４１ ｐ領域（総称）
４１−１，４１−２、・・・ ｐ領域（個別）
４２ パッシベーション膜
４３ 空乏層
４４ ストッパ層
４７ トレンチ
４８ 高濃度のｎ拡散層
４９ ポリシリコン

Claims (9)

1. 第１導電型のドリフト層と、該ドリフト層の表面に選択的に形成された第２導電型のベース領域と、該ベース領域の表面に選択的に形成された第１導電型のエミッタ領域を第１主面に有する縦型パワー半導体素子と、該パワー半導体素子の第1主面上に絶縁層を介して形成され、前記ドリフト層の第1主面側に接続された第1電極とゲート電極との間に接続され中央の前記第１電極に向かって小さくなる複数のループ状の定電圧ダイオードの直列接続により構成されるポリシリコンからなるダイナミッククランプダイオードを備え、該ダイナミッククランプダイオードが前記縦型パワー半導体素子の外周部を囲む耐圧構造の内側の領域上に配置され、前記縦型パワー半導体素子の耐圧に比べて前記ダイナミッククランプダイオードのクランプ電圧の方が低いことを特徴とする半導体装置。
2. 前記クランプ電圧では前記ダイナミッククランプダイオードの前記第1電極に接続された一端直下の前記ドリフト層が空乏化されないことを特徴とする請求項１に記載の半導体装置。
3. 前記ダイナミッククランプダイオードの前記一端直下に前記ドリフト層を貫通し空乏層の伸びを抑えるストッパ層が配置されることを特徴とする請求項２に記載の半導体装置。
4. 前記ストッパ層が、前記ドリフト層と同じ導電型で高濃度であることを特徴とする請求項３に記載の半導体装置。
5. 前記ストッパ層が、トレンチと、該トレンチを充填する高濃度不純物が添加されたポリシリコンと、前記トレンチを取り囲む絶縁層もしくは前記トレンチを取り囲み前記ドリフト層と同じ導電型で高濃度の不純物層を備えることを特徴とする請求項３に記載の半導体装置。
6. 前記ダイナミッククランプダイオードの平面形状が円形もしくは矩形であることを特徴とする請求項１〜５のいずれか一項に記載の半導体装置。
7. 前記ダイナミッククランプダイオード上に前記縦型パワー半導体素子のゲートパッドもしくはエミッタパッドが絶縁膜を介して配置されることを特徴とする請求項１〜６のいずれか一項に記載の半導体装置。
8. 前記ダイナミッククランプダイオードの耐圧が１００Ｖ以上あることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
9. 前記縦型パワー半導体素子が、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）もしくはパワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）であることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。