JP2013172620A

JP2013172620A - パワーモジュール

Info

Publication number: JP2013172620A
Application number: JP2012036658A
Authority: JP
Inventors: Koichiro Honma; 浩一郎本間; Takuya Saeki; 卓也佐伯
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2012-02-22
Filing date: 2012-02-22
Publication date: 2013-09-02
Anticipated expiration: 2032-02-22
Also published as: JP6029288B2

Abstract

【課題】パワーモジュールが搭載される機器を小型化でき、スイッチングノイズを効果的に抑制できるパワーモジュールを得ること。
【解決手段】パワーモジュールは、ブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子を駆動する駆動回路と、前記複数のスイッチング素子に対する一対の電源端子と、前記一対の電源端子間に接続されたスナバ回路と、前記複数のスイッチング素子、前記駆動回路、及び前記スナバ回路を機械的に一体的に収容するパッケージとを備える。
【選択図】図１

Description

本発明は、パワーモジュールに関する。

従来、モータを駆動するためのパワーデバイスとして、複数のトランジスタをブリッジ接続して構成されるインバータ主回路と、そのインバータ主回路を駆動する駆動回路とを内蔵したパワーモジュール、あるいは、パワーモジュールに過電流保護機能や過熱保護機能等の自己保護機能を組み込んだインテリジェントパワーモジュール（Intelligent Power Module：ＩＰＭ）が用いられている。インバータは高周波でスイッチングするため、サージ電圧（ノイズ）を発生しやすく、ノイズによりインバータ回路が誤動作または故障することを防止するため、インバータの電源ライン間にスナバコンデンサを挿入してノイズ吸収する方法が一般的である。

特許文献１には、電力変換装置において、整流ダイオードモジュールの出力端子間に、スナバコンデンサとＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）の２ｉｎ１モジュールとが並列に接続されることが記載されている。これにより、２ｉｎ１モジュールにより発生されるスパイク電圧を防止できるとされている。

特開２００９−２２５５７０号公報

特許文献１に記載の技術では、スナバコンデンサが２ｉｎ１モジュール（パワーモジュール）の外部に外付けとなるため、インバータ主回路から遠い位置にスナバコンデンサが配置されるので、ノイズ抑制効果が薄れてしまい、要求されるレベルを満たすことが困難な傾向にある。

このとき、仮に、ノイズ抑制効果が要求されるレベルを満たすように、スナバコンデンサの容量を上げると、スナバコンデンサが大型化してしまう。これにより、スナバコンデンサ及び２ｉｎ１モジュールを実装するためのプリント基板も大型化してしまうので、スナバコンデンサ及び２ｉｎ１モジュールが搭載される電力変換装置（機器）が大型化し、その製造コストが増大する傾向にある。

本発明は、上記に鑑みてなされたものであって、パワーモジュールが搭載される機器を小型化でき、スイッチングノイズを効果的に抑制できるパワーモジュールを得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明の１つの側面にかかるパワーモジュールは、ブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子を駆動する駆動回路と、前記複数のスイッチング素子に対する一対の電源端子と、前記一対の電源端子間に接続されたスナバ回路と、前記複数のスイッチング素子、前記駆動回路、及び前記スナバ回路を機械的に一体的に収容するパッケージとを備えたことを特徴とする。

本発明によれば、複数のスイッチング素子の近くにスナバ回路を接続することが可能となり、例えばスナバ回路を大型化することなく、ノイズ抑制効果が要求されるレベルを満たすようにすることができる。すなわち、パワーモジュールが搭載される機器を小型化でき、スイッチングノイズを効果的に抑制できる。

図１は、実施の形態１にかかるパワーモジュールの構成を示す図である。図２は、実施の形態１にかかるパワーモジュールの構成を示す図である。図３は、実施の形態２にかかるパワーモジュールの構成を示す図である。図４は、実施の形態２にかかるパワーモジュールの構成を示す図である。図５は、実施の形態１又は２にかかるパワーモジュールが適用されるモータ制御システムの構成を示す図である。図６は、実施の形態１又は２にかかるパワーモジュールが適用されるモータ制御システムの構成を示す図である。

以下に、本発明にかかるパワーモジュールの実施の形態を図面に基づいて詳細に説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。

実施の形態１．
実施の形態１にかかるパワーモジュール１００について図１及び図２を用いて説明する。図１は、パワーモジュール１００内の回路構成を示す図である。図２は、パワーモジュール１００の外観構成を示す平面図である。

パワーモジュール１００は、例えば、機器（例えば、図５に示すブラシレスＤＣモータ３０６）をインバータ制御するために用いられる。すなわち、パワーモジュール１００は、直流電力を外部（例えば、図５に示すＡＣ−ＤＣコンバータ３０３）から受ける。そして、パワーモジュール１００は、直流電力を（例えば、Ｕ相、Ｖ相、Ｗ相の３相の）交流電力に変換し、交流電力を機器へ供給することで、機器を駆動させる。

具体的には、パワーモジュール１００は、インバータ主回路１０、駆動回路ＨＶＩＣ、駆動回路ＬＶＩＣ、制御用端子Ｃ１〜Ｃ１０、電源端子Ｐ、Ｎ、出力端子Ｕ、Ｖ、Ｗ、スナバ回路２、パッケージ４０、及び端子ピン９−Ｃ１〜９−Ｗを備える。

インバータ主回路１０は、複数のスイッチング素子１２〜１７、及び複数の還流ダイオード１８〜２３を有する。インバータ主回路１０では、入力ノードＩＮ１と入力ノードＩＮ２との間において、例えば、複数のスイッチング素子１２〜１７がフルブリッジ接続されている。複数の還流ダイオード１８〜２３は、複数のスイッチング素子１２〜１７に対応している。各還流ダイオード１８〜２３は、対応するスイッチング素子１２〜１７の両端に逆接続されている。

インバータ主回路１０は、駆動回路ＨＶＩＣ及び駆動回路ＬＶＩＣからそれぞれ駆動信号を受ける。インバータ主回路１０は、駆動信号に従って、複数のスイッチング素子１２〜１７をそれぞれ所定のタイミングでオン・オフさせる。すなわち、インバータ主回路１０は、複数のスイッチング素子１２〜１７のそれぞれのスイッチング動作を所定のタイミングで行うことで、入力ノードＩＮ１、ＩＮ２を介して供給された直流電力を交流電力に変換し、変換された交流電力を出力ノードＯＮ１〜ＯＮ３を介して出力端子Ｕ、Ｖ、Ｗへ出力する。

各スイッチング素子１２〜１７は、その制御端子に供給された駆動信号（例えば、矩形波又は正弦波の信号）に応じてオン・オフする素子であり、例えばＦＥＴ（電界効果トランジスタ）でもよいし、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）でもよいし、他のタイプのトランジスタでもよい。

複数のスイッチング素子１２〜１７のうち、入力ノードＩＮ１を介してＨｉサイドの電源端子Ｐに接続された例えば３つのスイッチング素子１２〜１４及び３つの還流ダイオード１８〜２０は、ＨｉサイドアームＨＡを構成し、入力ノードＩＮ２を介してＬｏサイドの電源端子Ｎに接続された例えば３つのスイッチング素子１５〜１７及び３つの還流ダイオード２１〜２３は、ＬｏサイドアームＬＡを構成する。ＨｉサイドアームＨＡとＬｏサイドアームＬＡとは、それぞれ、出力ノードＯＮ１〜ＯＮ３を介して出力端子Ｕ、Ｖ、Ｗが接続されている。

駆動回路ＨＶＩＣは、制御用端子Ｃ１〜Ｃ７を介して外部（例えば、図５に示すマイコン３０４）から制御信号を受ける。駆動回路ＨＶＩＣは、制御信号に従って、駆動信号を生成してＨｉサイドアームＨＡにおける各スイッチング素子１２〜１４へ供給する。これにより、駆動回路ＨＶＩＣは、ＨｉサイドアームＨＡにおける各スイッチング素子１２〜１４を駆動する。

駆動回路ＬＶＩＣは、制御用端子Ｃ４、Ｃ８〜Ｃ１０を介して外部（例えば、図５に示すマイコン３０４）から制御信号を受ける。駆動回路ＬＶＩＣは、制御信号に従って、駆動信号を生成してＬｏサイドアームＬＡにおける各スイッチング素子１５〜１７へ供給する。これにより、駆動回路ＬＶＩＣは、ＬｏサイドアームＬＡにおける各スイッチング素子１５〜１７を駆動する。

制御用端子Ｃ１〜Ｃ１０は、駆動回路ＨＶＩＣ及び／又は駆動回路ＬＶＩＣに接続されている。例えば、制御用端子Ｃ１〜Ｃ７は、駆動回路ＨＶＩＣに接続されている。例えば、制御用端子Ｃ４、Ｃ８〜Ｃ１０は、駆動回路ＬＶＩＣに接続されている。

電源端子Ｐ、Ｎは、それぞれ、インバータ主回路１０の入力ノードＩＮ１、ＩＮ２に接続されている。すなわち、電源端子Ｐ、Ｎは、外部（例えば、図５に示すＡＣ−ＤＣコンバータ３０３）から供給された直流電力をインバータ主回路１０へさらに供給するための一対の電源端子として機能する。また、電源端子Ｐ、Ｎと入力ノードＩＮ１、ＩＮ２との間には、それぞれ、スナバ回路２を接続するための接続ノードＣＮ１、ＣＮ２が設けられている。

スナバ回路２は、一対の電源端子Ｐ、Ｎ間に接続されている。例えば、スナバ回路２は、スナバコンデンサ２ａを有する。スナバコンデンサ２ａは、第１の電極２ａ１及び第２の電極２ａ２を有する。第１の電極２ａ１は、電源端子Ｐと入力ノードＩＮ１との間の接続ノードＣＮ１に接続されている。第２の電極２ａ２は、電源端子Ｎと入力ノードＩＮ２との間の接続ノードＣＮ２に接続されている。これにより、スナバ回路２は、複数のスイッチング素子１２〜１７のスイッチング動作で発生するスイッチングノイズを吸収でき、スイッチングノイズがパワーモジュール１００の外部に漏洩することを抑制できる。

なお、図１では、スナバ回路２の構成として、スナバコンデンサ２ａ単体の構成が例示されているが、スナバ回路２は、接続ノードＣＮ１と接続ノードＣＮ２との間でスナバコンデンサ２ａ及び抵抗素子（図示せず）が直列接続された構成であってもよいし、スナバコンデンサ２ａに代えてツェナダイオード（図示せず）で構成されたものでもよい。

パッケージ４０は、図１及び図２に示すように、インバータ主回路１０、駆動回路ＨＶＩＣ、及び駆動回路ＬＶＩＣを機械的に一体的に収容する。パッケージ４０は、例えば、モールド樹脂等の絶縁物でインバータ主回路１０、駆動回路ＨＶＩＣ、及び駆動回路ＬＶＩＣを包むことで、インバータ主回路１０、駆動回路ＨＶＩＣ、及び駆動回路ＬＶＩＣを機械的に一体的に収容する。

端子ピン９−Ｃ１〜９−Ｗは、制御用端子Ｃ１〜Ｃ１０、電源端子Ｐ、Ｎ、出力端子Ｕ、Ｖ、Ｗに対応している。例えば、端子ピン９−Ｃ１〜９−Ｃ１０は、制御用端子Ｃ１〜Ｃ１０に接続されている。例えば、端子ピン９−Ｐ、９−Ｎは、電源端子Ｐ、Ｎに接続されている。例えば、端子ピン９−Ｕ、９−Ｖ、９−Ｗは、出力端子Ｕ、Ｖ、Ｗに接続されている。

このように、パワーモジュール１００は、１つのパッケージ４０で構成され、プリント基板ＰＣＢ（図６参照）上に実装したり、あるいはプリント基板ＰＣＢ外部に搭載してプリント基板ＰＣＢとリード線で接続され、例えば３相のブラシレスＤＣモータ３０６（図５参照）などのモータ駆動用に使用される。モータ駆動時は、スイッチング素子１２〜１７を高周波でスイッチングするため、スイッチングノイズが発生しやすい。

そこで、本実施の形態では、自己が発生するスイッチングノイズによるインバータ主回路１０の誤動作を防止するために、スナバ回路２がパッケージ４０内で電源端子Ｐ、Ｎの直近に接続されている（図１参照）。

近年、スイッチング素子には、ＭＯＳ−ＦＥＴやＩＧＢＴなどのトランジスタが使用されることが多い。本実施の形態においても、各スイッチング素子１２〜１７は、例えば、ＦＥＴやＩＧＢＴなどのトランジスタでもよいものとしている。各還流ダイオード１８〜２３は、スイッチング素子１２〜１７（例えば、トランジスタ）がオフになる瞬間にモータ巻線からスイッチング素子１２〜１７に逆起電力が印加されるため、その逆起電力によりスイッチング素子１２〜１７（例えば、トランジスタ）が破壊しないよう、逆起電力を電源側に還流させるためのものである。還流ダイオードにかかる損失を下げ、より小型化を図るため、各還流ダイオード１８〜２３は、高速スイッチング可能なダイオードが望ましい。

また、各スイッチング素子１２〜１７や各還流ダイオード１８〜２３は、一般に、珪素（シリコン：Ｓｉ）系半導体によって形成されるが、Ｓｉ系半導体と比較して、大きなエネルギーバンド幅を持つワイドバンドギャップ（ＷＢＧ）半導体によって形成されていることが更に好ましい。このワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンド等がある。

例えば、このようなワイドバンドギャップ半導体によって形成されたスイッチング素子１２〜１７や還流ダイオード１８〜２３は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子１２〜１７や還流ダイオード１８〜２３の小型化が可能であり、これら小型化されたスイッチング素子１２〜１７や還流ダイオード１８〜２３を用いることにより、これらの素子を組み込んだパワーモジュール１００の小型化が可能となる。

また、耐熱性も高いため、ヒートシンクＨＳ（図６参照）の放熱フィンの小型化が可能であり、パワーモジュール１００及びヒートシンクＨＳの全体として一層の小型化が可能になる。さらに、電力損失が低いため、スイッチング素子１２〜１７や還流ダイオード１８〜２３の高効率化が可能であり、延いては、パワーモジュール１００の高効率化が可能になる。したがって、ワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子を用いて、パワーモジュール１００に接続される電源回路やパワーモジュール１００内部のインバータ主回路１０を構成することにより、パワーモジュール１００を搭載する機器のさらなる小型化、高効率化を図ることができる。

なお、スイッチング素子及びダイオード素子の両方がワイドバンドギャップ半導体によって形成されていることがより望ましいが、いずれか一方の素子がワイドバンドギャップ半導体よって形成されていてもよく、いずれの場合においても、実施の形態に記載の効果を得ることができる。

ここで、仮に、スナバ回路２がパッケージ４０の外部に設けられている場合について考える。この場合、インバータ主回路１０から遠い位置にスナバ回路２が配置されるので、ノイズ抑制効果が薄れてしまい、要求されるレベルを満たすことが困難な傾向にある。

それに対して、実施の形態１では、パッケージ４０がインバータ主回路１０の複数のスイッチング素子１２〜２３、駆動回路ＨＶＩＣ、ＬＶＩＣ、及びスナバ回路２を機械的に一体的に収容する。これにより、インバータ主回路１０の複数のスイッチング素子１２〜２３の近くに例えば最短でスナバ回路２を接続することが可能となり、例えばスナバ回路２（例えば、スナバコンデンサ２ａ）を大型化することなく、ノイズ抑制効果が要求されるレベルを満たすようにすることができる。すなわち、パワーモジュール１００が搭載される機器を小型化でき、スイッチングノイズを効果的に抑制できる。

あるいは、仮に、スナバ回路２がパッケージ４０の外部に設けられている場合であって、パワーモジュール１００が搭載される機器に電源配線が複数あり（例えば＋１４０Ｖラインが２本、ＧＮＤラインが３本）、パッケージ４０上で複数の電源用の端子ピンが離れて配置されているような場合を考える。この場合、複数のスナバ回路（例えば、複数のスナバコンデンサ）を配置しないとノイズ抑制効果が得られなかったり、例えばスナバコンデンサの容量を上げないとノイズ抑制効果が得られない傾向にあり、プリント基板ＰＣＢのサイズを拡大する必要が生じるとともに、コストアップにつながる可能性がある。

それに対して、実施の形態１では、パッケージ４０がインバータ主回路１０の複数のスイッチング素子１２〜２３、駆動回路ＨＶＩＣ、ＬＶＩＣ、及びスナバ回路２を機械的に一体的に収容する。これにより、パッケージ４０上で複数の電源用の端子ピンが離れて配置されている場合でも、パッケージ４０内において、インバータ主回路１０の複数のスイッチング素子１２〜２３の近くに例えば最短でスナバ回路２を接続することが可能となるので、１つのスナバ回路を配置すれば十分であり、例えばスナバコンデンサの容量を上げる必要性も低減できる。これにより、プリント基板ＰＣＢのサイズ拡大を抑制できるとともに、コストアップも抑制できる。

また、実施の形態１では、各スイッチング素子１２〜１７及び各還流ダイオード１８〜２３の少なくとも一方をワイドバンドギャップ半導体で形成すれば、従来のＳｉを用いたものよりも高速にスイッチングが可能になるとともに、高速スイッチング化で従来よりノイズが増大する課題に対しても、本実施の形態のようにスナバ回路２をパッケージ４０内に内蔵してスイッチング素子の直近に配置することで優れたノイズ吸収効果が期待できる。

なお、上記ではインバータ主回路に供給される電源（直流電圧）を例えば＋１４０Ｖとして記したが、高圧電源に限らず＋２４Ｖなどの低圧電源であっても同様の効果が期待できる。

実施の形態２．
次に、実施の形態２にかかるパワーモジュール２００について説明する。以下では、実施の形態１と異なる部分を中心に説明する。

実施の形態１では、複数のスイッチング素子１２〜１７をスイッチング動作させるための駆動信号をパッケージ４０内で生成しているが、実施の形態２では、複数のスイッチング素子１２〜１７をスイッチング動作させるための駆動信号をパッケージ２４０の外部から受ける。

具体的には、パワーモジュール２００は、図３及び図４に示すように、駆動回路ＨＶＩＣ、ＬＶＩＣを有さず、パッケージ４０に代えてパッケージ２４０を有し、制御用端子Ｃ１〜Ｃ１０に代えて制御用端子Ｃ１１〜Ｃ１６を有し、端子ピン９−Ｃ１〜９−Ｃ１０に代えて端子ピン９−Ｃ１１〜９−Ｃ１６を有する。パッケージ２４０は、パッケージ４０に比べて小さくなっている（図２、図４参照）。制御用端子Ｃ１１〜Ｃ１６の数は、制御用端子Ｃ１〜Ｃ１０の数に比べて少なくなっている（図１、図３参照）。端子ピン９−Ｃ１１〜９−Ｃ１６の数は、端子ピン９−Ｃ１〜９−Ｃ１０の数に比べて少なくなっている（図２、図４参照）。

また、パワーモジュール２００には、ドライバＩＣ２３０が接続される。すなわち、ドライバＩＣ２３０は、パッケージ２４０の外部に配される。ドライバＩＣ２３０は、端子ピン９−Ｃ１１〜９−Ｃ１６を介して制御用端子Ｃ１１〜Ｃ１６に接続される。

例えば、ドライバＩＣ２３０は、外部（例えば、図５に示すマイコン３０４）から制御信号を受ける。ドライバＩＣ２３０は、制御信号に従って、駆動信号（例えば、矩形波又は正弦波の信号）を生成して、端子ピン９−Ｃ１１〜９−Ｃ１６及び制御用端子Ｃ１１〜Ｃ１６経由で複数のスイッチング素子１２〜１７へ駆動信号を供給する。これにより、ドライバＩＣ２３０は、各スイッチング素子１２〜１７を駆動する。

このように、実施の形態２では、実施の形態１の構成に対して駆動回路ＨＶＩＣ、ＬＶＩＣを省いたので、パッケージ２４０の大きさを実施の形態１に比べて小さくでき、制御用端子Ｃ１１〜Ｃ１６の数や端子ピン９−Ｃ１〜９−Ｃ１０の数を実施の形態１に比べて減らすことができる。これにより、実施の形態１と同様の効果に加えて、パワーモジュール２００をさらに小型化できるという効果が得られる。

また、パワーモジュール２００に接続されるドライバＩＣ２３０として汎用のドライバＩＣを使用することが可能となるため、インバータ制御方法の選択肢を広げることができる。

なお、実施の形態１又は２にかかるパワーモジュールは、例えば、ファンを回転させるブラシレスＤＣモータを制御するためのモータ制御システムに適用されてもよい。

例えば、モータ制御システムＳでは、図５に示すように、商用交流電源３０８をＡＣ−ＤＣコンバータ３０３に入力し、ＡＣ−ＤＣコンバータ３０３で交流電圧から直流電圧への変換を行い、得られた直流電圧をパワーモジュール（ＩＰＭ）１００及びマイコン３０４に入力する。マイコン３０４からの制御信号に基づき、パワーモジュール１００は、ブラシレスＤＣモータ３０６に交流電圧を印加し、ブラシレスＤＣモータ３０６を運転することでファン３０７を回転させる。マイコン３０４から制御される運転周波数を可変にすることで、ブラシレスＤＣモータ３０６の回転数すなわちファン３０７の回転数が調整できる。ＡＣ−ＤＣコンバータ３０３、マイコン３０４、及びパワーモジュール１００は、ブラシレスＤＣモータ３０６を制御するための制御回路３０５を構成する。

このようなモータ制御システムＳにおいて、商用交流電源３０８を除く構成は、例えば、図６に示すような形態で実装される。すなわち、プリント基板ＰＣＢとモータブラケットＭＢとの間に、ＡＣ−ＤＣコンバータ３０３、マイコン３０４、パワーモジュール１００が配され、プリント基板ＰＣＢとモータフレームＭＦとの間に、ブラシレスＤＣモータ３０６が配される。そして、モータブラケットＭＢ及びモータフレームＭＦで構成されるモータケースＭＣの外部にファン３０７が配されている。ブラシレスＤＣモータ３０６における回転子の回転運動は、シャフトＳＦを介してファン３０７に伝達される。

このとき、上記で説明したように、スナバ回路２を大型化することなくパワーモジュール１００のノイズ抑制効果が要求されるレベルを満たすようにすることができるので、パワーモジュール１００が搭載されるモータ制御システムＳにおけるモータケースＭＣを小型化でき、スイッチングノイズを効果的に抑制できる。

なお、図５及び図６では、実施の形態１にかかるパワーモジュール１００をモータ制御システムＳに適用した場合について例示的に示しているが、実施の形態２にかかるパワーモジュール２００をモータ制御システムＳに適用したい場合は、マイコン３０４とパワーモジュール２００との間にドライバＩＣ２３０（図３参照）を追加すれば、同様に適用できる。

また、上記の全ての実施の形態において、ＡＣ−ＤＣコンバータ３０３やパワーモジュール１００、２００を構成するスイッチング素子およびダイオード素子は、一般に、珪素（シリコン：Ｓｉ）系半導体によって形成されるが、Ｓｉ系半導体と比較して、大きなエネルギーバンド幅を持つワイドバンドギャップ（ＷＢＧ）半導体によって形成されていることが好ましい。このワイドバンドギャップ半導体としては、例えば、炭化珪素（ＳｉＣ）や窒化ガリウム（ＧａＮ）系材料、またはダイヤモンド等がある。

例えば、このようなワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子は、耐電圧性が高く、許容電流密度も高いため、スイッチング素子やダイオード素子の小型化が可能であり、これら小型化されたスイッチング素子やダイオード素子を用いることにより、これらの素子を組み込んだモータの小型化が可能となる。

また、耐熱性も高いため、ヒートシンクＨＳ（図６参照）の小型化が可能であり、モータの一層の小型化が可能になる。

さらに、電力損失が低いため、スイッチング素子やダイオード素子の高効率化が可能であり、延いては、モータの高効率化が可能になる。

したがって、ワイドバンドギャップ半導体によって形成されたスイッチング素子やダイオード素子を用いて、モータ内部の電源回路やインバータ回路を構成することにより、モータを搭載する機器のさらなる小型化、高効率化を図ることができる。

なお、スイッチング素子及びダイオード素子の両方がワイドバンドギャップ半導体によって形成されていることがより望ましいが、いずれか一方の素子がワイドバンドギャップ半導体よって形成されていてもよい。

以上の実施の形態に示した構成は、本発明の構成の一例であり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、一部を省略する等、変更して構成することも可能であることは言うまでもない。

以上のように、本発明にかかるパワーモジュールは、モータの制御に有用である。

２スナバ回路
１０インバータ主回路
１２〜１７スイッチング素子
１８〜２３還流ダイオード
４０パッケージ
１００パワーモジュール
２００パワーモジュール
２３０ドライバＩＣ
２４０パッケージ
３０３ＡＣ−ＤＣコンバータ
３０４マイコン
３０５制御回路
３０６ブラシレスＤＣモータ
３０７ファン
３０８商用電源
ＨＶＩＣ駆動回路
ＬＶＩＣ駆動回路

Claims

ブリッジ接続された複数のスイッチング素子と、
前記複数のスイッチング素子を駆動する駆動回路と、
前記複数のスイッチング素子に対する一対の電源端子と、
前記一対の電源端子間に接続されたスナバ回路と、
前記複数のスイッチング素子、前記駆動回路、及び前記スナバ回路を機械的に一体的に収容するパッケージと、
を備えたことを特徴とするパワーモジュール。
ブリッジ接続された複数のスイッチング素子と、
前記複数のスイッチング素子に対する一対の電源端子と、
前記一対の電源端子間に接続されたスナバ回路と、
前記複数のスイッチング素子、及び前記スナバ回路を機械的に一体的に収容するパッケージと、
を備えたことを特徴とするパワーモジュール。
前記パワーモジュールは、ブラシレスＤＣモータの制御に用いられる
ことを特徴とした請求項１又は２に記載のパワーモジュール。
前記複数のスイッチング素子のそれぞれは、ワイドバンドギャップ半導体によって形成されている
ことを特徴とする請求項１から３のいずれか１項に記載のパワーモジュール。
前記複数のスイッチング素子に対応した複数のダイオード素子をさらに備え、
前記複数のダイオード素子のそれぞれは、ワイドバンドギャップ半導体によって形成されている
ことを特徴とする請求項１から４のいずれか１項に記載のパワーモジュール。
前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料、及びダイヤモンドの少なくとも１つを主成分として含む
ことを特徴とする請求項４又は５に記載のパワーモジュール。