JP2010239760A - インバータ回路 - Google Patents

Abstract

【課題】自己保護機能を有するＩＰＭを搭載しているインバータ装置において、ＩＰＭの自己保護動作時の回生電流によりＩＰＭのＧＮＤとマイコンのＧＮＤの間で電位差が発生し、ＩＰＭにＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力され、パワーデバイスの誤動作、破壊を招くことがある。
【解決手段】ＩＰＭ４の上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号をＩＰＭ上アーム保護装置１４及びＩＰＭ下アーム保護装置１５に入力し、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭ４のＧＮＤ端子近傍のＧＮＤを短絡する構成とする。
【選択図】図１

Description

本発明は、自己保護機能を有するＩＰＭを有するインバータ回路に関するものである。

従来のインバータ回路においてＩＧＢＴ等のパワーデバイス、論理回路を含む駆動回路、及び自己保護回路を有するＩＰＭ（インテリジェントパワーモジュール）が搭載されている。図６は従来のインバータ回路の例である。

交流電源１をＡＣ／ＤＣ変換部２で直流に変換し、前記直流電源をコンデンサ３で平滑してＩＰＭ４に供給し、前記ＩＰＭ４によってモータ５を駆動する。

ＩＰＭ４は、上アームを構成するＩＧＢＴ６と、下アームを構成するＩＧＢＴ７と、前記ＩＧＢＴ６を駆動するための駆動回路８と、前記ＩＧＢＴ７を駆動するための駆動回路９と、自己保護回路である過電流検出回路１０と過熱検出回路１１を有し、マイコン１２からの制御信号であるＰＷＭ信号によりＩＧＢＴ６、７をアクティブハイにてターンオン、ターンオフする。

また、ＩＰＭ４は、過電流検出回路１０と過熱検出回路１１によってＩＰＭの過電流もしくは過熱を検知すると、ＩＰＭ４の自己保護機能によりＩＧＢＴ６またはＩＧＢＴ７をターンオフし、内部デバイスを保護する一方、インバータ回路の動作遮断を行うため異常信号（Ｆｏ信号）を出力し、マイコン１２はＦｏ信号を入力すると、ＰＷＭ信号の出力を停止し、ＩＰＭ４の動作を停止させる。以上のように、自己保護回路動作によって、過電流および過熱によるＩＰＭ内部デバイスの破壊を防止する。

上記インバータ回路においては、ＩＰＭ４の自己保護動作に伴い、モータ５の回転中にモータコイルに蓄積されたエネルギーがＤＣラインやＧＮＤラインを介し、コンデンサ３、スナバコンデンサ１３に回生電流が流れる。

特許文献１記載のインバータ保護回路は、上記従来のインバータ回路を有し、ＩＰＭの下アームに保護動作が働き下アームのパワーデバイスがターンオフされた場合、少なくとも前記ＩＰＭの上アームのうちＦｏ信号の検出直前にターンオンしているパワーデバイスをオン状態とすることで、前記回生電流を低減し、回生電流によってコンデンサ３の両端の電圧が上昇しＩＰＭ４の内部デバイスが誤動作、破壊することを防止する保護回路が記載されている。
特開２０００−２２４８６１号公報

しかしながら、前記した従来の技術によるインバータ保護回路では、前記の回生電流によりＩＰＭ４のＧＮＤとマイコン１２のＧＮＤの間で電位差が発生した場合に、マイコン１２がＦｏ信号を入力しＰＷＭ信号の出力を停止した場合でも、ＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力され、パワーデバイスの誤動作、破壊を招くことがある。

本発明は、上記従来の課題を解決するもので、ＩＰＭ４の自己保護動作の回生電流によりＩＰＭ４のＧＮＤとマイコン１２のＧＮＤの間で電位差が発生した場合でも、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防
ぐことを目的とする。

上記課題を解決するため、本発明のインバータ回路は、前記ＩＰＭ４の上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号を入力として、上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭ４のＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、前記上アーム及び下アームをターンオフする構成としたものである。

本発明のインバータ回路は、ＩＰＭ４の自己保護動作の回生電流によりＩＰＭ４のＧＮＤとマイコン１２のＧＮＤの間で電位差が発生した場合でも、ＩＰＭ内部のパワーデバイスをオンさせる駆動回路とＩＰＭ４のＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、ＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことができる。

第１の発明は、プリント配線板に実装され、直流電力を交流電力に変換するインバータ回路であって、前記インバータ回路内には複数のパワーモジュールとこれを駆動するための駆動回路と自己保護機能を有するＩＰＭを有し、前記パワーモジュールをアクティブハイでＰＷＭ制御するマイコンを有し、前記ＩＰＭからのＦｏ信号を前記マイコンに出力することにより前記パワーモジュールをターンオフする保護方法を有するインバータ回路において、前記上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号を入力として、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭのＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、ＩＰＭにはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

第２の発明は、第１の発明で、Ｆｏ信号の出力をラッチ出力し、前記ラッチ出力を入力として前記ＩＰＭの上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭのＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、Ｆｏ信号がオフになった後もＩＰＭにはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせることが可能になり、Ｆｏ信号のオン時間の制約がなくＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

第３の発明は、第２の発明で、前記ラッチ出力を解除するタイミングを、前記マイコンのＧＮＤと前記ＩＰＭのＧＮＤの電位差が前記ＩＰＭの上アーム及び下アームのオン閾電圧以下になった場合とすることにより、ＩＰＭが自己保護動作より復帰する際にＩＰＭにはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスが確実にオフの状態であるため、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。

（実施の形態１）
図１は本発明の実施の形態１におけるインバータ回路の構成図である。

図１において、上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号をＩＰＭ上アーム保護装置１４及びＩＰＭ下アーム保護装置１５に入力し、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭ４のＧＮＤ端子近傍のＧＮＤを短絡する構成としている。

このことにより、ＩＰＭ４の上アーム及び下アームの駆動回路はＩＰＭ４のＧＮＤと同電位となるため、ＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

（実施の形態２）
図２は本発明の実施の形態２におけるインバータ回路の構成図である。図２において、図１と同じ構成要素については同じ符号を用い、説明を省略する。

図２において、Ｆｏ信号はアクティブハイである。このとき、上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号をＩＰＭ上アーム保護用のｎｐｎトランジスタ１６のベース及びＩＰＭ下アーム保護用のｎｐｎトランジスタ１７のベースに入力し、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭ４のＧＮＤ端子近傍のＧＮＤを低インピーダンス回路で接続する構成としている。

このことにより、ＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

（実施の形態３）
図３は本発明の実施の形態３におけるインバータ回路の構成図である。図３において、図１及び２と同じ構成要素については同じ符号を用い、説明を省略する。

図３において、Ｆｏ信号はアクティブローである。このとき、上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号をｐｎｐトランジスタ１８のベースに入力する。これにより、ＩＰＭ上アーム保護用のｎｐｎトランジスタ１６のベース及びＩＰＭ下アーム保護用のｎｐｎトランジスタ１７のベースにオン電圧Ｖｃｃが入力され、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭ４のＧＮＤ端子近傍のＧＮＤを低インピーダンス回路で接続する構成としている。

このことにより、ＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせ、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

（実施の形態４）
図４は、本発明の実施の形態４におけるインバータ回路の構成図である。図４において、図１〜３と同じ構成要素については同じ符号を用い、説明を省略する。

図４において、Ｆｏ信号はアクティブローである。このとき、上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、Ｆｏ信号の出力をラッチ回路１９によってラッチ出力し、前記ラッチ出力をｐｎｐトランジスタ１８のベースに入力する。Ｆｏ信号とマイコン１２によるラッチＲＥＳＥＴ信号とラッチ出力Ａのタイミングチャートは、タイミングチャート２０の通りである。

このことにより、Ｆｏ信号がオフになった後もＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスを確実にオフさせることが可能になり、Ｆｏ信号のオン時間の制約がなくＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

（実施の形態５）
図５は、本発明の実施の形態５におけるインバータ回路の構成図である。図５において、図１〜４と同じ構成要素については同じ符号を用い、説明を省略する。

図５において、Ｆｏ信号はアクティブローである。このとき、マイコン１２のＧＮＤに対するＩＰＭ４のＧＮＤ電位をリード線等による最短経路にてマイコン１２のＩＰＭ△Ｖ端子で読み取ることにより、ラッチ回路１９のラッチ出力をマイコン１２によるラッチＲＥＳＥＴ信号により解除するタイミングを、前記マイコン１２のＧＮＤと前記ＩＰＭ４のＧＮＤの電位差が前記ＩＰＭ４の上アーム及び下アームのオン閾電圧以下になった場合とする。

このことにより、ＩＰＭ４が自己保護動作より復帰する際にＩＰＭ４にはＩＰＭ内部のパワーデバイスをオンさせる閾値以上の電圧が入力されず、ＩＰＭ内部のパワーデバイスが確実にオフの状態であるため、ＩＰＭ内部のパワーデバイスの誤動作、破壊を防ぐことが可能となる。

本発明にかかるインバータ回路は、自己保護機能を有し、自己保護時にはインバータ回路の動作遮断を行うため異常信号（Ｆｏ信号）を出力するＩＰＭ（インテリジェントパワーモジュール）を搭載する全てのインバータ装置に適用できる。

本発明の実施の形態１におけるインバータ回路の構成図 本発明の実施の形態２におけるインバータ回路の構成図 本発明の実施の形態３におけるインバータ回路の構成図 本発明の実施の形態４におけるインバータ回路の構成図 本発明の実施の形態５におけるインバータ回路の構成図 従来技術におけるインバータ回路の構成図

１ 商用電源
２ ＡＣ／ＤＣ変換部
３ コンデンサ
４ ＩＰＭ
５ モータ
６ 上アームＩＧＢＴ（パワーデバイス）
７ 下アームＩＧＢＴ（パワーデバイス）
８ 上アーム駆動回路
９ 下アーム駆動回路
１０ 過電流検出回路
１１ 過熱検出回路
１２ マイコン（マイクロコンピュータ）
１３ スナバコンデンサ
１４ 上アーム保護装置
１５ 下アーム保護装置
１６ ｎｐｎトランジスタ
１７ ｎｐｎトランジスタ
１８ ｐｎｐトランジスタ
１９ ラッチ回路
２０ タイミングチャート

Claims (3)

1. プリント配線板に実装され、直流電力を交流電力に変換するインバータ回路であって、前記インバータ回路内には複数のパワーモジュールとこれを駆動するための駆動回路と自己保護機能を有するインテリジェントパワーモジュール（以下、ＩＰＭ）を有し、前記パワーモジュールをアクティブハイでＰＷＭ制御するマイコンを有し、前記ＩＰＭからの異常信号を前記マイコンに出力することにより前記パワーモジュールをターンオフするインバータ回路であって、前記上アームまたは下アームに自己保護動作が働きパワーデバイスがターンオフされた場合、異常信号を入力として、前記上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭのＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、上アーム及び下アームをターンオフするインバータ保護回路を有することを特徴としたインバータ回路。
2. 前記異常信号の出力をラッチ出力し、前記ラッチ出力を入力として前記ＩＰＭの上アームの駆動回路及び下アームの駆動回路と前記ＩＰＭのＧＮＤ端子近傍のＧＮＤを短絡または低インピーダンス回路で接続することにより、前記上アーム及び下アームをターンオフするインバータ保護回路を有することを特徴とした請求項１記載のインバータ回路。
3. 前記ラッチ出力を解除するタイミングを、前記マイコンのＧＮＤと前記ＩＰＭのＧＮＤの電位差が前記ＩＰＭの上アーム及び下アームのオン閾電圧以下になった場合とすることを特徴とした請求項２記載のインバータ回路。

Images