WO2023188000A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
WO2023188000A1
WO2023188000A1 PCT/JP2022/015495 JP2022015495W WO2023188000A1 WO 2023188000 A1 WO2023188000 A1 WO 2023188000A1 JP 2022015495 W JP2022015495 W JP 2022015495W WO 2023188000 A1 WO2023188000 A1 WO 2023188000A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor device
semiconductor
diode
semiconductor element
conductor plate
Prior art date
Application number
PCT/JP2022/015495
Other languages
English (en)
French (fr)
Inventor
一廣 西村
晃一 田口
武志 王丸
是英 岡本
幸幹 東
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to PCT/JP2022/015495 priority Critical patent/WO2023188000A1/ja
Priority to JP2024510800A priority patent/JPWO2023188000A1/ja
Publication of WO2023188000A1 publication Critical patent/WO2023188000A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Definitions

  • the present disclosure relates to a semiconductor device, and particularly relates to a semiconductor device used in a power conversion device such as an inverter.
  • overcurrent protection circuits that detect overcurrent flowing through switching elements and stop driving the switching elements.
  • overcurrent protection circuits There are two main methods of overcurrent protection circuits: unsaturated voltage detection and sense current detection.
  • An example of the former is the snubber device shown in FIG. 5 disclosed in Patent Document 1.
  • a high voltage diode is used to protect the detection circuit, but since the high voltage diode is generally mounted on the control board, it is electrically connected to high voltage terminals such as the drain terminal of the semiconductor device. It is connected to the. Therefore, the drain terminal of the semiconductor device connected to the high-voltage diode of the control board needs to have a long insulation distance from the surrounding terminals, and there is a lot of freedom in designing the board pattern of the control board and the terminal arrangement of the semiconductor device. There is a problem that the amount decreases. Furthermore, as disclosed in FIG.
  • the high voltage diode is mounted on the same conductive material as the switching element, and is filled with insulating resin together with the printed circuit board having the snubber circuit. , the heat capacity of the semiconductor device is increased, the thermal coupling between the high voltage diode and the switching element is poor, and there are problems with the detection accuracy of the overcurrent detection circuit.
  • the present disclosure has been made in order to solve the above-mentioned problems, and aims to provide a semiconductor device that can improve the degree of freedom in designing a control board and a semiconductor device, and improves the detection accuracy of an overcurrent detection circuit. shall be.
  • a semiconductor device includes a first main terminal to which a first potential is applied, a second main terminal to which a second potential lower than the first potential is applied, and an overcurrent provided externally.
  • a control terminal connected to a detection circuit; at least one semiconductor element having a MOS transistor connected between the first main terminal and the second main terminal; and a cathode connected to the first main terminal. and at least one diode having an anode electrically connected to the control terminal and protecting the overcurrent detection circuit, and the at least one semiconductor element is mounted on a conductor plate. and the at least one semiconductor element and the at least one diode are sealed with an insulating resin.
  • the semiconductor device by providing at least one diode in the semiconductor device, the first main terminal and the control terminal can be insulated with the insulating resin inside the semiconductor device, and the control terminal provided outside can be insulated by the insulating resin.
  • the degree of freedom in designing the terminal arrangement of the substrate and the semiconductor device is improved, and the detection accuracy of the overcurrent detection circuit is also improved.
  • FIG. 1 is a circuit diagram showing the configuration of a semiconductor device and an overcurrent detection circuit according to a first embodiment of the present disclosure
  • FIG. 1 is a perspective view showing a configuration of a semiconductor device in a resin-sealed state according to a first embodiment of the present disclosure
  • FIG. 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present disclosure
  • 1 is a cross-sectional view of a semiconductor device according to a first embodiment of the present disclosure.
  • FIG. 7 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a second embodiment of the present disclosure.
  • FIG. 1 is a circuit diagram showing the configuration of a semiconductor device and an overcurrent detection circuit according to a first embodiment of the present disclosure
  • FIG. 1 is a perspective view showing a configuration of a semiconductor device in a resin-sealed state according to a first embodiment of the present disclosure
  • FIG. 1 is a perspective view showing a configuration of
  • FIG. 7 is a conceptual diagram showing a temperature distribution of a conductor plate when electricity is applied to a semiconductor element of a semiconductor device according to a second embodiment of the present disclosure.
  • FIG. 7 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a third embodiment of the present disclosure.
  • FIG. 7 is a conceptual diagram showing a temperature distribution of a conductive plate when electricity is applied to a semiconductor element of a semiconductor device according to a third embodiment of the present disclosure.
  • FIG. 7 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a conceptual diagram showing a temperature distribution of a conductive plate when electricity is applied to a semiconductor element of a semiconductor device according to a fourth embodiment of the present disclosure.
  • FIG. 7 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a fifth embodiment of the present disclosure.
  • FIG. 7 is an equivalent circuit diagram of a semiconductor device according to a fifth embodiment of the present disclosure.
  • 7 is a cross-sectional view of a semiconductor device according to a sixth embodiment of the present disclosure.
  • FIG. FIG. 7 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a seventh embodiment of the present disclosure.
  • 7 is a cross-sectional view of a semiconductor device according to a seventh embodiment of the present disclosure.
  • FIG. 7 is a circuit diagram showing the configuration of a semiconductor device and an overcurrent detection circuit according to an eighth embodiment of the present disclosure.
  • FIG. FIG. 12 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to an eighth embodiment of the present disclosure. 7 is a cross-sectional view of a semiconductor device according to an eighth embodiment of the present disclosure.
  • FIG. 9 is a circuit diagram showing the configuration of a semiconductor device and an overcurrent detection circuit according to a ninth embodiment of the present disclosure.
  • FIG. FIG. 12 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a ninth embodiment of the present disclosure.
  • 9 is a cross-sectional view of a semiconductor device according to a ninth embodiment of the present disclosure.
  • FIG. FIG. 12 is a perspective view showing the configuration of a semiconductor device in a resin-sealed state according to a tenth embodiment of the present disclosure.
  • 10 is an equivalent circuit diagram of a semiconductor device according to a tenth embodiment of the present disclosure.
  • FIG. 10 is a cross-sectional view of a semiconductor device according to a tenth embodiment of the present disclosure.
  • FIG. FIG. 2 is a circuit diagram showing the configuration of a semiconductor device and an overcurrent detection circuit as a base technology. It is a figure showing the temperature characteristic of the saturation voltage of MOSFET.
  • FIG. 1 is a circuit diagram showing the configuration of a semiconductor device 100 and an overcurrent detection circuit 90 according to a first embodiment of the present disclosure.
  • the semiconductor device 100 includes a MOS transistor Q1, which is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), connected between a power terminal PT that supplies power and a reference potential GND, and an MOS transistor Q1 that is connected between a power terminal PT that supplies power and a reference potential GND.
  • the semiconductor element SE includes a diode D1 connected in parallel and a temperature sensor TS that detects the temperature of the MOS transistor Q1.
  • It also includes a high voltage diode HD having a withstand voltage of, for example, several hundred volts to several kilovolts, the cathode of which is connected to the drain terminal DT of the MOS transistor Q1.
  • the high voltage diode HD is provided to protect the overcurrent detection circuit 90 from the high voltage applied to the power terminal PT.
  • the source terminal ST of the MOS transistor Q1 is connected to the reference potential GND and also to the anode of the diode D1, and the cathode of the diode D1 is connected to the drain terminal DT.
  • the temperature sensor TS is composed of a temperature detection diode and has a cathode terminal KT and an anode terminal AT.
  • the gate terminal GT of the MOS transistor Q1 and the cathode terminal KT and anode terminal AT of the temperature sensor TS are connected to the control circuit CC provided in the overcurrent detection circuit 90, but the connection relationship with the control circuit CC is changed for convenience. is omitted.
  • the control circuit CC provided in the overcurrent detection circuit 90 controls the gate signal of the MOS transistor Q1, monitors the output signal of the temperature sensor TS, and monitors the overcurrent determination threshold. , for convenience, only a detection terminal DESAT for detecting an overcurrent determination threshold and an external signal input terminal IN are shown.
  • the anode of the high voltage diode HD is connected to the resistor R0 in the overcurrent detection circuit 90 via the control terminal PVT of the semiconductor device 100, and the resistor R0 is connected to the detection terminal DESAT of the control circuit CC. Further, the resistor R0 is connected to one electrode of the capacitor C1, and the other electrode of the capacitor C1 is connected to the reference potential GND in the overcurrent detection circuit 90.
  • the reference potential GND within the overcurrent detection circuit 90 and the reference potential GND within the semiconductor device 100 are commonly connected.
  • the semiconductor device 100 shown in FIG. 1 shows a semiconductor element composed of a MOS transistor Q1 and a diode D1 connected between the power terminal PT and the reference potential GND.
  • An inverter circuit configuration may be adopted in which a pair of transistors and diodes similar to the MOS transistor Q1 and diode D1 are connected between the MOS transistor Q1 and the diode D1, or a plurality of inverter circuits may be connected in parallel.
  • FIG. 2 is a perspective view showing the configuration of the semiconductor device 100 sealed with an insulating resin RS, and the outline of the insulating resin RS is shown by a broken line.
  • the semiconductor device 100 has a conductor plate CM1 functioning as a heat spreader as a substrate, and a semiconductor element SE is mounted on one main surface, which is the upper surface of the conductor plate CM1.
  • the conductor plate CM1 is made of a material with high thermal conductivity, such as copper or aluminum, and functions as a buffer material between the semiconductor element SE and an external heat sink and increases heat dissipation efficiency.
  • the semiconductor element SE is an element in which the MOS transistor Q1 and the diode D1 shown in FIG. is connected, and the other end of the source terminal ST protrudes to the outside from one of the side surfaces of the insulating resin RS.
  • the lower surface, which is the other main surface, of the semiconductor element SE is electrically connected to the conductor plate CM1.
  • One end of a drain terminal DT which is a plate-shaped conductive material, is connected to the upper surface of the conductor plate CM1, and the other end of the drain terminal DT protrudes to the outside from one of the side surfaces of the insulating resin RS.
  • the side surface of the insulating resin RS from which the other end of the source terminal ST protrudes and the side surface of the insulating resin RS from which the other end of the drain terminal DT protrudes are in a mutually opposing positional relationship.
  • a temperature sensor TS is mounted on the upper surface of the semiconductor element SE, and a cathode electrode and an anode electrode (not shown) provided on the upper surface of the temperature sensor TS are connected to cathode terminals KT, which are plate-shaped conductive materials, via wiring WR. It is electrically connected to one end of each of the anode terminals AT. The other end of each of the cathode terminal KT and the anode terminal AT protrudes to the outside from the same side surface of the insulating resin RS as the other end of the drain terminal DT.
  • the output of the temperature sensor TS is fed back to the control circuit CC of the overcurrent detection circuit 90 via the cathode terminal KT and the anode terminal AT, and when the temperature of the semiconductor element SE becomes higher than a predetermined value, the MOS transistor Q1 Perform protective actions such as stopping switching operations.
  • the temperature sensor TS By mounting the temperature sensor TS on the upper surface of the semiconductor element SE, the accurate temperature of the semiconductor element SE can be obtained, and the protection operation can be performed accurately.
  • a gate pad (not shown) on the upper surface of the semiconductor element SE is electrically connected to one end of a gate terminal GT, which is a plate-shaped conductive material, via a wiring WR.
  • the other end of the gate terminal GT protrudes to the outside from the same side surface of the insulating resin RS as the other end of the drain terminal DT.
  • a high voltage diode HD is mounted on the upper surface of the conductor plate CM1 at a position away from the semiconductor element SE.
  • the high voltage diode HD is electrically connected to one end of the control terminal PVT, which is a plate-shaped conductive material, via the wiring WR.
  • the other end of the control terminal PVT protrudes to the outside from the same side surface of the insulating resin RS as the other end of the drain terminal DT.
  • the upper surface of the high voltage diode HD serves as an anode
  • the lower surface serves as a cathode.
  • FIG. 3 shows a cross-sectional view taken along line AA in FIG. 2 in the direction of the arrow
  • FIG. 4 shows a cross-sectional view taken along line BB in the direction of the arrow. Note that illustration of the insulating resin RS is omitted in FIGS. 3 and 4.
  • the semiconductor element SE and the cathode layer KD of the high voltage diode HD are connected to the upper surface of the conductor plate CM1 by a conductive material CM2.
  • a conductive material CM2 for example, solder, conductive resin, Ag sinter material, or Cu sinter material can be used.
  • the source terminal ST is connected to the source electrode of a MOS transistor Q1 (not shown) on the upper surface of the semiconductor element SE by a conductive material CM3.
  • a conductive material CM3 The same material as the conductive material CM2 can be used as the conductive material CM3.
  • the cathode electrode of the diode D1 of the semiconductor element SE is common to the source electrode of the MOS transistor Q1, and the anode electrode of the diode D1 is common to the drain electrode of the MOS transistor Q1.
  • the cathode layer KD of the high voltage diode HD is located on the lower surface side of the high voltage diode HD, and is connected to the upper surface of the conductor plate CM1 by a conductive material CM2.
  • the anode layer AD of the high voltage diode HD is located on the upper surface side opposite to the cathode layer KD, and is connected to the wiring WR by wire bonding.
  • the cathode layer KD and the anode layer AD can be provided with a cathode electrode and an anode electrode, respectively, but illustration thereof is omitted for convenience.
  • the wiring WR is connected to one end of the control terminal PVT by wire bonding. Note that, for example, aluminum wiring can be used for the wiring WR.
  • the semiconductor device 100 of the first embodiment has a built-in high voltage diode HD, terminal insulation is possible inside the insulating resin RS, so that the control terminal PVT and the drain terminal DT can be isolated from each other.
  • the insulation distance can be made shorter than that of conventional semiconductor devices, and the degree of freedom in designing the terminal arrangement of the control board and the semiconductor device is improved.
  • the insulation distance between the control terminal PVT and the drain terminal DT is defined by the distance ID indicated by the arrow.
  • the non-saturation detection voltage is determined by the sum of the saturation voltage of the MOS transistor Q1, which is a switching element, the forward voltage of the high voltage diode HD, and the resistance power loss. Since the positive temperature characteristic is large, it affects the operating temperature range of the overcurrent detection circuit.
  • overcurrent detection circuit 70 shown in FIG. 25, which is the underlying technology. Note that in FIG. 25, the same components as the overcurrent detection circuit 90 and the semiconductor device 100 described using FIG.
  • the overcurrent detection circuit 70 includes a high voltage diode HD, and the drain terminal DT of the MOS transistor Q1 of the semiconductor device 80 is connected to the control terminal PVT and the power terminal PT.
  • a cathode of a high voltage diode HD is connected to the control terminal PVT, and an anode of the high voltage diode HD is connected to a resistor R0 in the overcurrent detection circuit 70.
  • I CHG is the current flowing through the resistor R1
  • R DESAT is the resistance value of the resistor R0.
  • FIG. 26 is a diagram showing the temperature characteristics of the saturation voltage of a MOSFET, in which the horizontal axis shows the environmental temperature E T (°C), and the vertical axis shows the saturation voltage V DS (V).
  • the saturation voltage V DS of the MOSFET has a positive temperature characteristic tendency in which the absolute value increases as the temperature increases. Therefore, the higher the environmental temperature ET , the higher the overcurrent determination threshold V DESAT becomes. .
  • the control circuit CC monitors the overcurrent judgment threshold, and when the voltage exceeds a certain level, it shifts to overcurrent protection operation, but since there is a limit to the monitoring range of the control circuit CC, the overcurrent judgment is performed at high temperatures. If the threshold value becomes too high, it will affect the operating temperature range of the overcurrent protection circuit.
  • the temperature of the high voltage diode HD increases compared to when the high voltage diode HD is provided outside the semiconductor device.
  • the forward voltage decreases, the temperature characteristics of the saturation voltage VDS of the MOSFET are canceled out, and the detection accuracy of the overcurrent detection circuit 90 is improved.
  • FIG. 5 is a perspective view showing the configuration of a semiconductor device 200 according to the second embodiment. Note that in FIG. 5, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • the semiconductor device 200 shown in FIG. 5 has a configuration in which the distance LA from the semiconductor element SE to one end surface of the conductor plate CM1 is not the same as the distance LB from the other end surface of the conductor plate CM1. .
  • one end surface of the conductor plate CM1 is an end surface EP1 (first end surface) parallel to the longitudinal direction of the source terminal ST and drain terminal DT, and the other end is an end surface EP2 that is perpendicular to the end surface EP1.
  • the example shown in FIG. 5 shows a case where the conductor plate CM1 has a rectangular shape in plan view, and a semiconductor element SE having a square shape in plan view is mounted in the center of the upper surface of the conductor plate CM1.
  • the distance LA (first distance) to the end surface EP1 on the long side is shorter than the distance LB (second distance) to the end surface EP2 on the short side of the conductor plate CM1, and the relationship is LA ⁇ LB.
  • the high voltage diode HD is mounted on the conductor plate CM1 on the side of the end surface EP1 that is short from the semiconductor element SE.
  • the temperature of the conductor plate CM1 increases using the semiconductor element SE as a heat source.
  • the distance LA and the distance LB from the semiconductor element SE to the end face of the conductor plate CM1 are not equal, the way the heat spreads, i.e. The temperature distribution becomes non-uniform, and the shorter the distance, the closer the temperature is to the semiconductor element SE.
  • FIG. 6 is a conceptual diagram showing the temperature distribution of the conductor plate CM1 when the semiconductor element SE is energized, and the density of the sandy hatching represents the temperature.
  • an elliptical temperature distribution is formed in which the central semiconductor element SE has the highest temperature and the temperature decreases toward the outside.
  • the long axis of the ellipse is parallel to the short side of the conductor plate CM1, and the high temperature region extends to the vicinity of the portion where the high voltage diode HD is mounted.
  • the thermal coupling between the semiconductor element SE and the high voltage diode HD is increased, and the MOS transistor Q1 (MOSFET) is The effect of canceling out the temperature dependence in FIG. 1) is enhanced, and the detection accuracy of the overcurrent detection circuit 90 is improved.
  • drain terminal DT and the conductive material that connects the drain terminal DT to the conductor plate CM1 are placed on the side with a long distance to the end face, if the high voltage diode HD is placed here, the drain terminal DT and the conductive material Although there are restrictions on the arrangement of materials, by placing the high voltage diode HD on the side with a shorter distance to the end face, there is no restriction on the arrangement of the drain terminal DT and conductive material, which increases the degree of freedom in the design of semiconductor devices. will improve.
  • FIG. 5 describes an example in which the planar view shape of the conductor plate CM1 is a rectangle, even if the planar view shape is a square, the semiconductor element SE is not placed in the center and the distance LA and the distance LB are not equal. Even in this case, the temperature distribution of the conductor plate CM1 becomes uneven, so in this case as well, the detection accuracy of the overcurrent detection circuit 90 can be improved by arranging the high voltage diode HD at the shorter distance. .
  • FIG. 7 is a perspective view showing the configuration of a semiconductor device 300 according to the third embodiment. Note that in FIG. 7, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • two semiconductor elements SE are arranged in parallel on the upper surface of the conductor plate CM1.
  • a source terminal ST is connected in parallel to each of the two semiconductor elements SE, and a temperature sensor TS is mounted on each semiconductor element SE. It is electrically connected to one end of each of a cathode terminal KT and an anode terminal AT, which are plate-shaped conductive materials, via a wiring WR.
  • each semiconductor element SE is electrically connected to one end of a gate terminal GT, which is a plate-shaped conductive material, via a wiring WR.
  • Two drain terminals DT are connected to the two semiconductor elements SE on the upper surface of the conductor plate CM1.
  • the high voltage diode HD is mounted between the two arrays of semiconductor elements SE on the upper surface of the conductor plate CM1.
  • the temperature of the conductor plate CM1 increases using the two semiconductor elements SE as heat sources, but thermal interference occurs in the area where the semiconductor elements SE are adjacent, resulting in an increase in temperature.
  • FIG. 8 is a conceptual diagram showing the temperature distribution of the conductor plate CM1 when the two semiconductor elements SE are energized, and the shading of the sandy hatching represents the temperature.
  • thermal interference occurs in areas where semiconductor elements SE are adjacent to each other, and the temperature is higher than other areas on the same concentric circle.
  • the high voltage diode HD By arranging the high voltage diode HD in the area where such thermal interference occurs, the thermal coupling between the semiconductor element SE and the high voltage diode HD is increased, and the temperature dependence of the MOS transistor Q1 (Fig. 1), which is a MOSFET, is canceled out. The effect is enhanced, and the detection accuracy of the overcurrent detection circuit 90 is improved.
  • FIG. 9 is a perspective view showing the configuration of a semiconductor device 400 according to the fourth embodiment. Note that in FIG. 9, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • three semiconductor elements SE are arranged in parallel on the upper surface of the conductor plate CM1.
  • a source terminal ST is connected in parallel to each of the three semiconductor elements SE, and a temperature sensor TS is mounted on each semiconductor element SE. It is electrically connected to one end of each of a cathode terminal KT and an anode terminal AT, which are plate-shaped conductive materials, via a wiring WR.
  • each semiconductor element SE is electrically connected to one end of a gate terminal GT, which is a plate-shaped conductive material, via a wiring WR.
  • Three drain terminals DT are connected to the three semiconductor elements SE on the upper surface of the conductor plate CM1.
  • the high voltage diode HD is mounted in a region between the central semiconductor element SE and the semiconductor element SE to the left thereof, and at a position closer to the central semiconductor element SE.
  • the temperature of the conductor plate CM1 rises using the three semiconductor elements SE as heat sources, but thermal interference occurs in areas where the semiconductor elements SE are adjacent, resulting in an increase in temperature.
  • FIG. 10 is a conceptual diagram showing the temperature distribution of the conductor plate CM1 when the three semiconductor elements SE are energized, and the density of the sandy hatching represents the temperature. As shown in FIG. 10, thermal interference occurs in areas where semiconductor elements SE are adjacent to each other, and the temperature is higher than other areas on the same concentric circle.
  • the temperature of the central semiconductor element SE becomes the highest, so placing the high-voltage diode HD closer to the central semiconductor element SE increases the thermal coupling between the semiconductor element SE and the high-voltage diode HD, which increases the temperature of the MOSFET.
  • the effect of canceling out the temperature dependence of a certain MOS transistor Q1 (FIG. 1) is enhanced, and the detection accuracy of the overcurrent detection circuit 90 is improved.
  • FIG. 1 an example is shown in which three semiconductor elements SE are arranged on the upper surface of the conductor plate CM1, but the arrangement is not limited to three semiconductor elements SE, and an odd number of semiconductor elements SE such as five or seven This is effective when placing .
  • FIG. 11 is a perspective view showing the configuration of a semiconductor device 500 according to the fifth embodiment. Note that in FIG. 11, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted. Further, FIG. 12 shows an equivalent circuit diagram of the semiconductor device 500.
  • the high voltage diodes HD are mounted on the conductor plate CM1, but even if a plurality of high voltage diodes HD are arranged on the conductor plate CM1, They cannot be electrically connected in series.
  • an insulating substrate IM having two conductor patterns CM10 is mounted on a conductor plate CM1
  • a high voltage diode HD is mounted on each conductor pattern CM10 so that the cathode faces each other.
  • one high voltage diode HD is mounted on the conductor plate CM1 near the insulating substrate IM so that the cathode faces the conductor plate CM1.
  • the three diodes are arranged in a line, and the high voltage diode HD (first diode) closest to the control terminal PVT has its anode electrically connected to one end of the control terminal PVT via the wiring WR.
  • the conductor pattern CM10 carrying the high voltage diode HD is electrically connected to the anode of the next high voltage diode HD through the wiring WR.
  • the conductor pattern CM10 carrying the high voltage diode HD is electrically connected to the anode of the high voltage diode HD (second diode) on the conductor plate CM1 via the wiring WR.
  • the number of high voltage diodes HD is not limited to three, and if there are two or more, the effect of canceling out the temperature dependence of the MOS transistor Q1 can be enhanced.
  • FIG. 13 is a cross-sectional view showing a partial configuration of a semiconductor device 600 according to the embodiment, and is a cross-sectional view corresponding to FIG. 4 of the first embodiment.
  • the semiconductor device 600 has a structure in which high voltage diodes HD1 and HD2 are laminated in order from the bottom on a conductor plate CM1.
  • the cathode layer KD1 of the high voltage diode HD1 is connected to the conductor plate CM1 through a conductive material CM2, and the anode layer AD1 of the high voltage diode HD1 is connected to the cathode layer KD2 of the high voltage diode HD2 through a conductive material CM2.
  • One end of the wiring WR is connected to the anode layer AD2 of the HD2 by wire bonding, and the other end of the wiring WR is connected to the control terminal PVT.
  • multiple high-voltage diodes can be connected in series with a simpler configuration, and a semiconductor device with improved ability to cancel the temperature dependence of MOS transistor Q1 can be produced at a lower cost. It can be manufactured in
  • FIG. 14 is a perspective view showing the configuration of a semiconductor device 700 according to the seventh embodiment. Further, FIG. 15 is a sectional view taken along the line CC in FIG. 14 in the direction of the arrow. Note that in FIG. 14, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • a high voltage diode HD is mounted on the upper surface of the semiconductor element SE.
  • the top surface of the semiconductor element SE is provided with a surface electrode that functions as the source electrode of the MOS transistor Q1, but the semiconductor element is electrically separated from this surface electrode and has an electrode that has the same potential as the drain electrode of the MOS transistor Q1. It is provided on the upper surface of SE, and a high voltage diode HD is mounted on the electrode.
  • the high voltage diode HD By mounting the high voltage diode HD on the MOS transistor Q1, which is a switching element, the high voltage diode HD is placed close to the switching element, which is a heat source, and the thermal coupling between the semiconductor element SE and the high voltage diode HD is improved. can be further increased, and the effect of canceling out the temperature dependence of MOS transistor Q1 can be further enhanced.
  • N and P indicate the conductivity type of the semiconductor, and in the present disclosure, the first conductivity type will be described as N type and the second conductivity type as P type.
  • the second conductivity type may be N type.
  • N + type indicates that the impurity concentration is higher than that of N type.
  • P + type indicates a higher impurity concentration than P type.
  • the semiconductor element SE of the semiconductor device 700 has a back electrode 15 (first main electrode) functioning as a drain electrode on the bottom side, and an N + type semiconductor on the back electrode 15.
  • a layer 1 and an N-type semiconductor layer 2 are provided in this order, a plurality of P-type semiconductor layers 3 are selectively provided in the upper layer of the semiconductor layer 2, and within the surface of the P-type semiconductor layer 3, An N + type semiconductor layer 4 is selectively provided.
  • the semiconductor layer 1 and the semiconductor layer 2 constitute a semiconductor substrate.
  • an N + type semiconductor layer 5 is selectively provided in the upper part of the semiconductor layer 2 separately from the semiconductor layer 4, and an element isolation insulating film 16 is provided between the semiconductor layer 3 and the semiconductor layer 5. It is being
  • a gate electrode 12 is provided between the edge portions of two opposing semiconductor layers 4 provided in adjacent semiconductor layers 3 with a gate insulating film 11 interposed therebetween.
  • An interlayer insulating film 13 is provided to cover the gate insulating film 11 and the gate electrode 12, and a surface electrode 14 (second main electrode) functioning as a source electrode is provided to cover the interlayer insulating film 13.
  • the surface electrode 14 is a film of Al or an aluminum alloy such as AlSi.
  • MOS transistor Q1 which is a MOSFET
  • MOSFET MOSFET
  • a surface electrode 21 made of the same material and having the same thickness as the surface electrode 14 is provided on the top of the semiconductor layer 5, and a cathode electrode of a high voltage diode HD is provided on the surface electrode 21 via a conductive material CM4. 22 are connected.
  • CM4 is provided, one end of the wiring WR is connected to the conductive material CM4 by wire bonding, and the other end of the wiring WR is connected to the control terminal PVT.
  • the same material as the conductive material CM2 described above can be used as the conductive material CM4.
  • the back electrode 15 that functions as a drain electrode is a film of aluminum (Al) or an aluminum alloy such as AlSi formed on the N + type semiconductor layer 1 , and is formed on the N + type semiconductor layer 2 in the upper layer of the N + type semiconductor layer 2 .
  • Al aluminum
  • Al alloy such as AlSi
  • the cathode electrode 22 of the high voltage diode HD is pseudo-connected to the drain electrode, and a configuration in which the high voltage diode HD is mounted on the MOS transistor Q1 can be realized.
  • FIG. 16 is a circuit diagram showing the configuration of a semiconductor device 800 and an overcurrent detection circuit 90 according to an eighth embodiment of the present disclosure. Note that in FIG. 16, the same components as those of the semiconductor device 100 described using FIG. 1 are given the same reference numerals, and redundant explanation will be omitted.
  • a semiconductor device 800 shown in FIG. 16 has a configuration in which a multiplier circuit MP is provided between the cathode of the high voltage diode HD and the drain terminal DT of the MOS transistor Q1.
  • the multiplier circuit MP includes an NPN transistor Q2 whose collector terminal CT is connected to the cathode of a high voltage diode HD and whose emitter terminal ET is connected to the drain terminal DT of the MOS transistor Q1, and the base terminal BT and emitter of the transistor Q2.
  • VBE which has a resistor R1 (first resistor) connected between the terminal ET and a resistor R2 (second resistor) connected between the base terminal BT and the collector terminal CT of the transistor Q2. This is a type multiplier circuit.
  • the multiplier circuit MP amplifies the forward voltage of the PN junction diode composed of the base and emitter of the transistor Q2 using resistors R1 and R2, and adjusts it to a voltage level determined by the resistance values of the resistors R1 and R2. I can do it.
  • the base-emitter voltage V BE has a negative temperature characteristic similar to the forward voltage of a diode, and the base-emitter voltage V BE can be adjusted by changing the resistance value R without forming a series circuit of diodes. It can be amplified with a resistance ratio of 1 and R2 .
  • FIG. 17 is a perspective view showing the configuration of a semiconductor device 800 according to the eighth embodiment. Note that in FIG. 17, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • a multiplier circuit MP is mounted on the upper surface of the conductor plate CM1 at a position away from the semiconductor element SE, and a high voltage diode HD is mounted at one end of the control terminal PVT. Multiplier circuit MP and high voltage diode HD are electrically connected via wiring WR. Note that the upper surface of the multiplier circuit MP serves as a collector, and the lower surface serves as an emitter.
  • FIG. 18 shows a cross-sectional view taken along line DD in FIG. 17 in the direction of the arrow.
  • the multiplier circuit MP has a back electrode 31 functioning as an emitter electrode on the lower surface side, and the back electrode 31 is connected to a conductor plate CM1 via a conductive material CM2.
  • An N-type semiconductor layer 32 is provided on the back electrode 31, a P-type semiconductor layer 33 is selectively provided on the upper layer of the semiconductor layer 32, and an N-type semiconductor layer 33 is provided on the surface of the P-type semiconductor layer 33.
  • a + type semiconductor layer 34 is selectively provided.
  • An interlayer insulating film 35 is provided on the semiconductor layer 32 , an emitter electrode 36 that penetrates the interlayer insulating film 35 and reaches the semiconductor layer 32 , and an emitter electrode 36 that penetrates the interlayer insulating film 35 and reaches the semiconductor layer 33 .
  • a base electrode 37 reaching the semiconductor layer 34 and a collector electrode 38 penetrating the interlayer insulating film 35 and reaching the semiconductor layer 34 are provided.
  • a resistor R1 is provided on the interlayer insulating film 35 between the emitter electrode 36 and the base electrode 37, and a resistor R2 is provided on the interlayer insulating film 35 between the collector electrode 38 and the base electrode 37.
  • the resistors R1 and R2 are made of, for example, a polysilicon layer containing semiconductor impurities, and their resistance values can be adjusted by adjusting the amount of impurities. Further, the resistance value can also be adjusted by adjusting the thickness of the resistors R1 and R2 using a laser trimming technique or the like.
  • One end of the wiring WR is connected to the collector electrode 38 by wire bonding, and the other end of the wiring WR is connected to the surface electrode 44 of the high voltage diode HD mounted on the control terminal PVT.
  • a back electrode 41 functioning as an anode electrode is connected to a control terminal PVT via a conductive material CM2, and a P-type anode layer 42 and an N-type cathode layer 43 are formed on the back electrode 41. are laminated in this order, and a surface electrode 44 functioning as a cathode electrode is provided on the cathode layer 43.
  • the multiplier circuit MP which has negative temperature characteristics, near the switching element that is the heat source, the effect of canceling out the temperature dependence of the MOS transistor Q1 (FIG. 16), which is a MOSFET, is enhanced with a simpler configuration. Therefore, the detection accuracy of the overcurrent detection circuit 90 is improved.
  • FIG. 19 is a circuit diagram showing the configuration of a semiconductor device 900 and an overcurrent detection circuit 90 according to a ninth embodiment of the present disclosure.
  • a semiconductor device 900 shown in FIG. 19 has a structure in which a high voltage diode HD is built into a semiconductor element SE. Note that, in FIG. 19, the same components as those of the semiconductor device 100 described using FIG.
  • FIG. 20 is a perspective view showing the configuration of a semiconductor device 900 according to the ninth embodiment. Note that in FIG. 207, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted.
  • the high voltage diode HD is provided in the vicinity of the connection region of the source terminal ST on the opposite side from the position where the temperature sensor TS of the semiconductor element SE is arranged, and is connected via the wiring WR. It is electrically connected to one end of the control terminal PVT. Note that in FIG. 20, the semiconductor element SE and the high voltage diode HD are shown separately for convenience.
  • FIG. 21 shows a cross-sectional view taken along line EE in FIG. 20 in the direction of the arrow.
  • the semiconductor element SE has a back electrode 15 functioning as a drain electrode on the bottom side, and an N + type semiconductor layer 1 and an N type semiconductor layer 2 are formed on the back electrode 15 in this order.
  • a plurality of P-type semiconductor layers 3 are selectively provided in the upper layer of the semiconductor layer 2, and an N + -type semiconductor layer 4 is selectively provided in the surface of the P-type semiconductor layer 3. It is being Note that the semiconductor layer 1 and the semiconductor layer 2 constitute a semiconductor substrate.
  • a P-type semiconductor layer 7 is selectively provided in the upper layer portion of the semiconductor layer 2, and an element isolation insulating film 16 is provided between the semiconductor layer 3 and the semiconductor layer 7.
  • a gate electrode 12 is provided between the edge portions of two opposing semiconductor layers 4 provided in adjacent semiconductor layers 3 with a gate insulating film 11 interposed therebetween.
  • An interlayer insulating film 13 is provided to cover the gate insulating film 11 and the gate electrode 12, and a surface electrode 14 functioning as a source electrode is provided to cover the interlayer insulating film 13.
  • the surface electrode 14 is a film of Al or an aluminum alloy such as AlSi.
  • MOS transistor Q1 which is a MOSFET
  • MOSFET MOSFET
  • a surface electrode 21 having the same thickness and made of the same material as the surface electrode 14 is provided on the top of the semiconductor layer 7.
  • a wiring WR (FIG. 20) is connected to this surface electrode 21 by wire bonding.
  • the front electrode 21 functions as an anode electrode, and the front electrode 21, the semiconductor layer 7, the semiconductor layer 2, the semiconductor layer 1, and the back electrode 15 constitute a high voltage diode HD.
  • the high voltage diode HD is placed extremely close to the switching element which is the heat source. Thermal bonding properties can be extremely high.
  • FIG. 22 is a perspective view showing the configuration of a semiconductor device 1000 according to the tenth embodiment. Note that in FIG. 22, the same components as those of the semiconductor device 100 described using FIG. 2 are denoted by the same reference numerals, and redundant explanation will be omitted. Further, an equivalent circuit diagram of the semiconductor device 1000 is shown in FIG.
  • the configuration in which the temperature sensor TS is mounted on the semiconductor element SE was shown, but in the semiconductor device 1000 shown in FIG. 22, the temperature sensor TS is mounted on the high voltage diode HD. It is equipped with.
  • a cathode electrode and an anode electrode (not shown) provided on the upper surface are electrically connected to one end of each of a cathode terminal KT and an anode terminal AT via a wiring WR. Further, the high voltage diode HD is electrically connected to one end of the control terminal PVT via the wiring WR.
  • FIG. 24 shows a cross-sectional view taken along line FF in FIG. 22 in the direction of the arrow.
  • the high voltage diode HD has a back electrode 50 functioning as a cathode electrode on the bottom side, and an N-type semiconductor layer 51 and a P-type semiconductor layer 52 are formed on the back electrode 50 in this order.
  • a silicon oxide film 53 is selectively provided on the upper layer of the semiconductor layer 52, and an N-type semiconductor layer 54 and a P-type semiconductor layer 55 are diode-connected on the silicon oxide film 53 to form a temperature sensor. It constitutes TS.
  • Semiconductor layer 54 and semiconductor layer 55 are formed by doping a polysilicon layer with N-type and P-type impurities, respectively.
  • the semiconductor layer 54 and the semiconductor layer 55 are covered with an interlayer insulating film 56 such as BPSG (boro-phospho silicate glass), TEOS (tetra ethyl orthosilicate), and LTO (low temperature oxide).
  • a cathode electrode 57 and an anode electrode 58 of the temperature sensor TS are provided on the interlayer insulating film 56, penetrating the interlayer insulating film 56 and reaching the semiconductor layer 54 and the semiconductor layer 55, respectively.
  • a wiring WR (FIG. 22) is connected to the cathode electrode 57 and the anode electrode 58 by wire bonding.
  • the temperature sensor TS on the semiconductor element SE in the semiconductor devices 100 to 900 of Embodiments 1 to 9 also has the same configuration as the sensor TS in FIG. 24.
  • a surface electrode 59 functioning as an anode electrode of a high voltage diode HD is provided on the semiconductor layer 52 in a region where the silicon oxide film 53 is not provided, and a wiring WR (FIG. 22) is provided on the surface electrode 59 by wire bonding. ) are connected.
  • the temperature sensor TS is built into the high voltage diode HD, and the semiconductor element SE has a configuration including only the MOS transistor Q1 and the diode D1.
  • MOS transistor Q1 When MOS transistor Q1 is constructed from wide bandgap semiconductors such as silicon carbide (SiC) and gallium nitride (GaN), chip size and That is, the size of the SiC substrate and GaN substrate can be reduced, so the cost of the semiconductor device can be reduced. Further, by forming the silicon semiconductor element and the wide bandgap semiconductor element into separate chips, the manufacturing process can be simplified and the cost of the semiconductor device can be reduced.
  • SiC silicon carbide
  • GaN gallium nitride

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本開示は半導体装置に関し、第１の電位が与えられる第１の主端子と、第１の電位よりも低い第２の電位が与えられる第２の主端子と、外部に設けられる過電流検出回路に接続される制御端子と、第１の主端子と第２の主端子との間に接続されたＭＯＳトランジスタを有した少なくとも１つの半導体素子と、第１の主端子にカソードが電気的に接続され、制御端子にアノードが電気的に接続され、過電流検出回路を保護する少なくとも１つのダイオードと、を備え、少なくとも１つの半導体素子は、導体板の上に搭載され、少なくとも１つの半導体素子および前記少なくとも１つのダイオードが絶縁樹脂で封止される。

Description

半導体装置
　本開示は半導体装置に関し、特に、インバータなどの電力変換装置に用いられる半導体装置に関する。
　電力変換装置などに用いられる半導体装置では、スイッチング素子に流れる過電流を検出して、スイッチング素子の駆動を停止する過電流保護回路が設けられる。過電流保護回路の方式は、非飽和電圧検出、センス電流検出の２方式が主流であり、前者の例として、特許文献１に開示される図５のスナバ装置などが挙げられる。
特開２００６－４２４１０号公報
　非飽和電圧検出方式では、検出回路の保護に高耐圧ダイオードが使用されるが、高耐圧ダイオードは、一般的に制御基板に実装されるため、半導体装置のドレイン端子などの高電圧端子と電気的に接続されている。このため、制御基板の高耐圧ダイオードに接続される半導体装置のドレイン端子は、周辺の端子との絶縁距離を長く確保する必要があり、制御基板の基板パターンおよび半導体装置の端子配列の設計自由度が低下するという問題がある。また、特許文献１の図８に開示されるように、高耐圧ダイオードはスイッチング素子と同一の導電材上に実装され、スナバ回路を有したプリント基板と共に絶縁樹脂で充填する形態を採っているため、半導体装置の熱容量が大きくなり、高耐圧ダイオードとスイッチング素子との熱結合性が悪く、過電流検出回路の検出精度に課題がある。
　本開示は上記のような問題を解決するためになされたものであり、制御基板および半導体装置の設計自由度を向上でき、過電流検出回路の検出精度を向上した半導体装置を提供することを目的とする。
　本開示に係る半導体装置は、第１の電位が与えられる第１の主端子と、前記第１の電位よりも低い第２の電位が与えられる第２の主端子と、外部に設けられる過電流検出回路に接続される制御端子と、前記第１の主端子と前記第２の主端子との間に接続されたＭＯＳトランジスタを有した少なくとも１つの半導体素子と、前記第１の主端子にカソードが電気的に接続され、前記制御端子にアノードが電気的に接続され、前記過電流検出回路を保護する少なくとも１つのダイオードと、を備え、前記少なくとも１つの半導体素子は、導体板の上に搭載され、前記少なくとも１つの半導体素子および前記少なくとも１つのダイオードが絶縁樹脂で封止される。
　本開示に係る半導体装置によれば、少なくとも１つのダイオードを半導体装置内に設けることで、第１の主端子と制御端子を半導体装置の内部で絶縁樹脂により絶縁することができ、外部に設ける制御基板および半導体装置の端子配列の設計自由度が向上し、また、過電流検出回路の検出精度が向上する。
本開示に係る実施の形態１の半導体装置および過電流検出回路の構成を示す回路図である。 本開示に係る実施の形態１の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態１の半導体装置の断面図である。 本開示に係る実施の形態１の半導体装置の断面図である。 本開示に係る実施の形態２の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態２の半導体装置の半導体素子に通電した場合の導体板の温度分布を示す概念図である。 本開示に係る実施の形態３の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態３の半導体装置の半導体素子に通電した場合の導体板の温度分布を示す概念図である。 本開示に係る実施の形態４の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態４の半導体装置の半導体素子に通電した場合の導体板の温度分布を示す概念図である。 本開示に係る実施の形態５の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態５の半導体装置の等価回路図である。 本開示に係る実施の形態６の半導体装置の断面図である。 本開示に係る実施の形態７の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態７の半導体装置の断面図である。 本開示に係る実施の形態８の半導体装置および過電流検出回路の構成を示す回路図である。 本開示に係る実施の形態８の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態８の半導体装置の断面図である。 本開示に係る実施の形態９の半導体装置および過電流検出回路の構成を示す回路図である。 本開示に係る実施の形態９の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態９の半導体装置の断面図である。 本開示に係る実施の形態１０の半導体装置の樹脂封止された状態の構成を示す斜視図である。 本開示に係る実施の形態１０の半導体装置の等価回路図である。 本開示に係る実施の形態１０の半導体装置の断面図である。 前提技術としての半導体装置および過電流検出回路の構成を示す回路図である。 ＭＯＳＦＥＴの飽和電圧の温度特性を示す図である。
　＜実施の形態１＞
　図１は本開示に係る実施の形態１の半導体装置１００および過電流検出回路９０の構成を示す回路図である。図１示すように半導体装置１００は、電力を供給する電力端子ＰＴと基準電位ＧＮＤとの間に接続された、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であるＭＯＳトランジスタＱ１と、ＭＯＳトランジスタＱ１に逆並列に接続されたダイオードＤ１と、ＭＯＳトランジスタＱ１の温度を検出する温度センサＴＳとを有した半導体素子ＳＥを備えている。また、ＭＯＳトランジスタＱ１のドレイン端子ＤＴにカソードが接続された、例えば数百Ｖ～数ｋＶの耐圧の高耐圧ダイオードＨＤを備えている。高耐圧ダイオードＨＤは、電力端子ＰＴに印加される高電圧から過電流検出回路９０を保護するために設けられている。
　ＭＯＳトランジスタＱ１のソース端子ＳＴは基準電位ＧＮＤに接続されると共に、ダイオードＤ１のアノードに接続され、ダイオードＤ１のカソードはドレイン端子ＤＴに接続されている。
　温度センサＴＳは、温度検出ダイオードで構成されており、カソード端子ＫＴおよびアノード端子ＡＴを有している。
　ＭＯＳトランジスタＱ１のゲート端子ＧＴと、温度センサＴＳのカソード端子ＫＴおよびアノード端子ＡＴは、過電流検出回路９０に設けられた制御回路ＣＣに接続されるが、便宜的に制御回路ＣＣとの接続関係は省略している。
　過電流検出回路９０に設けられた制御回路ＣＣは、ＭＯＳトランジスタＱ１のゲート信号を制御し、温度センサＴＳの出力信号をモニタすると共に、過電流判定閾値を監視しているが、図１においては、便宜的に過電流判定閾値を検出する検出端子ＤＥＳＡＴと、外部からの信号入力端子ＩＮのみを示している。
　高耐圧ダイオードＨＤのアノードは、半導体装置１００の制御端子ＰＶＴを介して、過電流検出回路９０内の抵抗Ｒ０に接続され、抵抗Ｒ０は、制御回路ＣＣの検出端子ＤＥＳＡＴに接続されている。また、抵抗Ｒ０はコンデンサＣ１の一方の電極に接続され、コンデンサＣ１の他方の電極は、過電流検出回路９０内の基準電位ＧＮＤに接続されている。
　過電流検出回路９０内の基準電位ＧＮＤと半導体装置１００内の基準電位ＧＮＤとは、共通に接続されている。
　なお、図１に示す半導体装置１００は、電力端子ＰＴと基準電位ＧＮＤとの間に接続されたＭＯＳトランジスタＱ１とダイオードＤ１とで構成される半導体素子を示しているが、基準電位ＧＮＤと、接地電位との間にＭＯＳトランジスタＱ１およびダイオードＤ１同様のトランジスタおよびダイオードのペアが接続されたインバータ回路の構成を採ることもできるし、複数のインバータ回路を並列に接続した構成とすることもできる。
　図２は、絶縁樹脂ＲＳで封止された状態の半導体装置１００の構成を示す斜視図であり、絶縁樹脂ＲＳの輪郭は破線で示されている。
　図２に示すように、半導体装置１００は、ヒートスプレッダとして機能する導体板ＣＭ１を基板とし、導体板ＣＭ１の上面である一方主面上に半導体素子ＳＥが搭載されている。導体板ＣＭ１としては、熱伝導率が高い材料、例えば銅またはアルミニウムが用いられ、半導体素子ＳＥと、外部のヒートシンクとの間において、緩衝材として機能すると共に放熱効率を高める。
　半導体素子ＳＥは、図１に示したＭＯＳトランジスタＱ１およびダイオードＤ１が一体となった素子であり、半導体素子ＳＥの一方主面である上面には板状の導電材であるソース端子ＳＴの一方端が接続され、ソース端子ＳＴの他方端は、絶縁樹脂ＲＳの側面の１つから外部に突出している。
　半導体素子ＳＥの他方主面である下面は、導体板ＣＭ１に電気的に接続されている。導体板ＣＭ１の上面には、板状の導電材であるドレイン端子ＤＴの一方端が接続され、ドレイン端子ＤＴの他方端は、絶縁樹脂ＲＳの側面の１つから外部に突出している。ソース端子ＳＴの他方端が突出する絶縁樹脂ＲＳの側面と、ドレイン端子ＤＴの他方端が突出する絶縁樹脂ＲＳの側面とは、互いに対向する位置関係にある。
　半導体素子ＳＥの上面には、温度センサＴＳが搭載され、温度センサＴＳは、上面に設けられた図示されないカソード電極およびアノード電極が、配線ＷＲを介して板状の導電材であるカソード端子ＫＴおよびアノード端子ＡＴのそれぞれの一方端に電気的に接続されている。カソード端子ＫＴおよびアノード端子ＡＴのそれぞれの他方端は、ドレイン端子ＤＴの他方端と同じ絶縁樹脂ＲＳの側面から外部に突出している。
　温度センサＴＳの出力は、カソード端子ＫＴおよびアノード端子ＡＴを介して過電流検出回路９０の制御回路ＣＣにフィードバックされ、半導体素子ＳＥの温度が所定値よりも高くなった場合には、ＭＯＳトランジスタＱ１のスイッチング動作を止めるなどの保護動作を行う。温度センサＴＳを半導体素子ＳＥの上面に搭載することで、半導体素子ＳＥの正確な温度を取得でき、保護動作を正確に行うことができる。
　また、半導体素子ＳＥの上面の図示されないゲートパッドは、配線ＷＲを介して板状の導電材であるゲート端子ＧＴの一方端に電気的に接続されている。ゲート端子ＧＴの他方端は、ドレイン端子ＤＴの他方端と同じ絶縁樹脂ＲＳの側面から外部に突出している。
　導体板ＣＭ１の上面には、半導体素子ＳＥから離れた位置に高耐圧ダイオードＨＤが搭載されている。高耐圧ダイオードＨＤは、配線ＷＲを介して板状の導電材である制御端子ＰＶＴの一方端に電気的に接続されている。制御端子ＰＶＴの他方端は、ドレイン端子ＤＴの他方端と同じ絶縁樹脂ＲＳの側面から外部に突出している。なお、高耐圧ダイオードＨＤの上面はアノードとなり、下面はカソードとなっている。
　図２におけるＡ－Ａ線での矢示方向断面図を図３に示し、Ｂ－Ｂ線での矢示方向断面図を図４に示す。なお、図３、図４では絶縁樹脂ＲＳの図示は省略している。
　図３に示すように、半導体素子ＳＥおよび高耐圧ダイオードＨＤのカソード層ＫＤは、導体板ＣＭ１の上面に導電性材料ＣＭ２によって接続されている。導電性材料ＣＭ２は、例えば、はんだ、導電性樹脂、Ａｇシンター材、Ｃｕシンター材を使用することができる。
　また、ソース端子ＳＴは、半導体素子ＳＥの上面の図示されないＭＯＳトランジスタＱ１のソース電極に導電性材料ＣＭ３によって接続されている。導電性材料ＣＭ３は導電性材料ＣＭ２と同じ材料を用いることができる。
　なお、半導体素子ＳＥのダイオードＤ１のカソード電極は、ＭＯＳトランジスタＱ１のソース電極と共通であり、ダイオードＤ１のアノード電極は、ＭＯＳトランジスタＱ１のドレイン電極と共通である。
　図４に示すように、高耐圧ダイオードＨＤのカソード層ＫＤは、高耐圧ダイオードＨＤの下面側にあり、導体板ＣＭ１の上面に導電性材料ＣＭ２によって接続されている。高耐圧ダイオードＨＤのアノード層ＡＤは、カソード層ＫＤとは反対の上面側にあり、配線ＷＲがワイヤボンディングにより接続されている。なお、カソード層ＫＤおよびアノード層ＡＤには、それぞれカソード電極およびアノード電極を設けることができるが、便宜的に図示は省略している。また、配線ＷＲは制御端子ＰＶＴの一方端にワイヤボンディングにより接続されている。なお、配線ＷＲには、例えば、アルミニウム配線を用いることができる。
　以上説明したように、実施の形態１の半導体装置１００は、高耐圧ダイオードＨＤを内蔵しているので、絶縁樹脂ＲＳの内部で端子絶縁が可能となるため、制御端子ＰＶＴとドレイン端子ＤＴとの絶縁距離を、従来の半導体装置よりも短縮することができ、制御基板および半導体装置の端子配列の設計自由度が向上する。制御端子ＰＶＴとドレイン端子ＤＴとの絶縁距離は図２において、矢印で示す間隔ＩＤで定義される。
　また、非飽和検出電圧は、スイッチング素子であるＭＯＳトランジスタＱ１の飽和電圧、高耐圧ダイオードＨＤの順方向電圧および抵抗電力損失の和で決定されるが、スイッチング素子がＭＯＳＦＥＴの場合、ＭＯＳＦＥＴ飽和電圧の正の温度特性が大きいため、過電流検出回路の動作温度範囲に影響を及ぼす。
　この問題について、図２５に示す前提技術となる過電流検出回路７０を用いて説明する。なお、図２５においては、図１を用いて説明した過電流検出回路９０および半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２５に示されるように、過電流検出回路７０は、高耐圧ダイオードＨＤを内蔵し、半導体装置８０のＭＯＳトランジスタＱ１のドレイン端子ＤＴは、制御端子ＰＶＴと電力端子ＰＴに接続されている。
　制御端子ＰＶＴには、高耐圧ダイオードＨＤのカソードが接続され、高耐圧ダイオードＨＤのアノードは、過電流検出回路７０内の抵抗Ｒ０に接続されている。
　このような過電流検出回路７０の過電流判定閾値ＶＤＥＳＡＴは、図２５に示されるトランジスタの飽和電圧ＶＤＳ、高耐圧ダイオードＨＤの順方向電圧ＶＦ、ＭＯＳトランジスタＱ１の飽和電圧ＶＤＳおよび抵抗電力損失（ＩＣＨＧ×ＲＤＥＳＡＴ）の和で決定され、次の関係式ＶＤＥＳＡＴ＝（ＩＣＨＧ×ＲＤＥＳＡＴ）＋ＶＦ＋ＶＤＳで表される。ここで、ＩＣＨＧは抵抗Ｒ１に流れる電流であり、ＲＤＥＳＡＴは抵抗Ｒ０の抵抗値である。
　図２６は、ＭＯＳＦＥＴの飽和電圧の温度特性を示す図であり、横軸に環境温度ＥＴ（℃）を示し、縦軸に飽和電圧ＶＤＳ（Ｖ）を示している。
　図２６に示されるように、ＭＯＳＦＥＴの飽和電圧ＶＤＳは温度が高いほど絶対値が大きくなる正の温特傾向を有するため、環境温度ＥＴが高いほど、過電流判定閾値ＶＤＥＳＡＴが高くなる。
　制御回路ＣＣでは、過電流判定閾値をモニタしており、一定電圧以上となった場合に、過電流保護動作に移行するが、制御回路ＣＣのモニタ範囲に限界があるため、高温で過電流判定閾値が高くなり過ぎると、過電流保護回路の動作温度範囲に影響を及ぼす。
　しかし、半導体装置１００においては、高耐圧ダイオードＨＤを発熱源であるＭＯＳトランジスタＱ１に隣接して配置することで、半導体装置外部に高耐圧ダイオードＨＤを設ける場合より、高耐圧ダイオードＨＤの温度が上昇し、順方向電圧が低下するため、ＭＯＳＦＥＴの飽和電圧ＶＤＳの温度特性を打ち消す方向に作用し、過電流検出回路９０の検出精度が向上する。
　＜実施の形態２＞
　図５は、実施の形態２の半導体装置２００の構成を示す斜視図である。なお、図５においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図５に示す半導体装置２００においては、半導体素子ＳＥから導体板ＣＭ１の１つの端面までの距離ＬＡと、導体板ＣＭ１の他の１つの端面までの距離ＬＢとが同じではない構成となっている。
　ここで、導体板ＣＭ１の１つの端面はソース端子ＳＴおよびドレイン端子ＤＴの長手方向と平行な端面ＥＰ１（第１の端面）であり、他の１つの端部とは端面ＥＰ１に直交する端面ＥＰ２（第２の端面）である。図５に示す例では、導体板ＣＭ１の平面視形状が長方形であり、導体板ＣＭ１の上面の中央に、平面視形状が正方形の半導体素子ＳＥを搭載した場合を示しており、導体板ＣＭ１の長辺側の端面ＥＰ１までの距離ＬＡ（第１の距離）が、導体板ＣＭ１の短辺側の端面ＥＰ２までの距離ＬＢ（第２の距離）よりも短く、ＬＡ＜ＬＢの関係となっている。そして、高耐圧ダイオードＨＤは、半導体素子ＳＥからの距離が短い端面ＥＰ１側の導体板ＣＭ１の上に搭載されている。
　半導体素子ＳＥに通電すると、半導体素子ＳＥを熱源として導体板ＣＭ１の温度が上昇するが、半導体素子ＳＥから導体板ＣＭ１の端面までの距離ＬＡおよび距離ＬＢが等しくない場合、熱の拡がり方、すなわち温度分布が不均一となり、距離が短い方が半導体素子ＳＥの温度に近い状態となる。
　図６は、半導体素子ＳＥに通電した場合の導体板ＣＭ１の温度分布を示す概念図であり、砂地のハッチングの濃淡で温度の高低を表している。図６に示されるように、中央の半導体素子ＳＥを最高温度として、外側に向けて温度が低くなる楕円状の温度分布が形成される。楕円の長径は導体板ＣＭ１の短辺に平行であり、高耐圧ダイオードＨＤが搭載された部分の近傍まで温度の高い領域が広がっている。
　従って、半導体素子ＳＥから導体板ＣＭ１の端面までの距離が短い方に高耐圧ダイオードＨＤを配置することで、半導体素子ＳＥと高耐圧ダイオードＨＤの熱結合性が高まり、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１（図１）の温度依存性を打ち消す作用が高まり、過電流検出回路９０の検出精度が向上する。
　また、端面までの距離が長い方は、ドレイン端子ＤＴおよびドレイン端子ＤＴを導体板ＣＭ１に接合する導電性材料が配置されるため、こちらに高耐圧ダイオードＨＤを配置すると、ドレイン端子ＤＴおよび導電性材料の配置に制限が生じるが、端面までの距離が短い方に高耐圧ダイオードＨＤを配置することで、ドレイン端子ＤＴおよび導電性材料の配置には制限がなくなるため、半導体装置の設計の自由度が向上する。
　なお、図５では導体板ＣＭ１の平面視形状が長方形の例を説明したが、平面視形状が正方形の場合でも、半導体素子ＳＥが中央に配置されず、距離ＬＡおよび距離ＬＢが等しくない状態となる場合でも、導体板ＣＭ１の温度分布が不均一となるので、この場合も、距離が短い方に高耐圧ダイオードＨＤを配置することで、過電流検出回路９０の検出精度を向上させることができる。
　＜実施の形態３＞
　図７は、実施の形態３の半導体装置３００の構成を示す斜視図である。なお、図７においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図７に示す半導体装置３００においては、導体板ＣＭ１の上面に２つの半導体素子ＳＥが並列に配置されている。２つの半導体素子ＳＥにはそれぞれソース端子ＳＴが並列に接続され、各半導体素子ＳＥには、温度センサＴＳが搭載され、温度センサＴＳは、上面に設けられた図示されないカソード電極およびアノード電極が、配線ＷＲを介して板状の導電材であるカソード端子ＫＴおよびアノード端子ＡＴそれぞれの一方端に電気的に接続されている。
　また、各半導体素子ＳＥの上面の図示されないゲートパッドは、配線ＷＲを介して板状の導電材であるゲート端子ＧＴの一方端に電気的に接続されている。
　導体板ＣＭ１の上面には、２つの半導体素子ＳＥに対して、２つのドレイン端子ＤＴが接続されている。
　高耐圧ダイオードＨＤは、導体板ＣＭ１の上面の２つの半導体素子ＳＥの配列の間に搭載されている。２つの半導体素子ＳＥに通電すると、２つの半導体素子ＳＥを熱源として導体板ＣＭ１の温度が上昇するが、半導体素子ＳＥが隣り合う領域では熱干渉が生じて温度が高くなる。
　図８は、２つの半導体素子ＳＥに通電した場合の導体板ＣＭ１の温度分布を示す概念図であり、砂地のハッチングの濃淡で温度の高低を表している。図８に示されるように、半導体素子ＳＥが隣り合う領域では熱干渉が生じており、同じ同心円上の他の領域よりも温度が高くなっている。このような熱干渉が生じる領域に高耐圧ダイオードＨＤを配置することで、半導体素子ＳＥと高耐圧ダイオードＨＤの熱結合性が高まり、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１（図１）の温度依存性を打ち消す作用が高まり、過電流検出回路９０の検出精度が向上する。
　＜実施の形態４＞
　図９は、実施の形態４の半導体装置４００の構成を示す斜視図である。なお、図９においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図９に示す半導体装置４００においては、導体板ＣＭ１の上面に３つの半導体素子ＳＥが並列に配置されている。３つの半導体素子ＳＥにはそれぞれソース端子ＳＴが並列に接続され、各半導体素子ＳＥには、温度センサＴＳが搭載され、温度センサＴＳは、上面に設けられた図示されないカソード電極およびアノード電極が、配線ＷＲを介して板状の導電材であるカソード端子ＫＴおよびアノード端子ＡＴそれぞれの一方端に電気的に接続されている。
　また、各半導体素子ＳＥの上面の図示されないゲートパッドは、配線ＷＲを介して板状の導電材であるゲート端子ＧＴの一方端に電気的に接続されている。
　導体板ＣＭ１の上面には、３つの半導体素子ＳＥに対して、３つのドレイン端子ＤＴが接続されている。
　高耐圧ダイオードＨＤは、中央の半導体素子ＳＥと、その左隣の半導体素子ＳＥとの間の領域であって、中央の半導体素子ＳＥ寄りの位置に搭載されている。３つの半導体素子ＳＥに通電すると、３つの半導体素子ＳＥを熱源として導体板ＣＭ１の温度が上昇するが、半導体素子ＳＥが隣り合う領域では熱干渉が生じて温度が高くなる。
　図１０は、３つの半導体素子ＳＥに通電した場合の導体板ＣＭ１の温度分布を示す概念図であり、砂地のハッチングの濃淡で温度の高低を表している。図１０に示されるように、半導体素子ＳＥが隣り合う領域では熱干渉が生じており、同じ同心円上の他の領域よりも温度が高くなっている。
　熱干渉によって、中央の半導体素子ＳＥ温度が最も高くなるため、中央の半導体素子ＳＥ寄りに高耐圧ダイオードＨＤを配置することで、半導体素子ＳＥと高耐圧ダイオードＨＤの熱結合性が高まり、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１（図１）の温度依存性を打ち消す作用が高まり、過電流検出回路９０の検出精度が向上する。なお、本実施の形態では、導体板ＣＭ１の上面に３つの半導体素子ＳＥを配置した例を示したが、３つの半導体素子ＳＥに限定されず、５つ、７つなど奇数個の半導体素子ＳＥを配置する場合に有効である。
　＜実施の形態５＞
　図１１は、実施の形態５の半導体装置５００の構成を示す斜視図である。なお、図１１においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。また、図１２には、半導体装置５００の等価回路図を示す。
　実施の形態１～４の半導体装置１００～４００においては、導体板ＣＭ１上に高耐圧ダイオードＨＤを搭載する構成を示したが、導体板ＣＭ１上に複数の高耐圧ダイオードＨＤを配置しても、それらを電気的に直列に接続することができない。
　図１１に示す半導体装置５００では、導体板ＣＭ１上に２つの導体パターンＣＭ１０を有する絶縁基板ＩＭを搭載し、各導体パターンＣＭ１０上にカソードが対向するように高耐圧ダイオードＨＤを搭載している。また、絶縁基板ＩＭの近傍の導体板ＣＭ１上には、カソードが導体板ＣＭ１に対向するように１つの高耐圧ダイオードＨＤを搭載している。
　３つのダイオードは一列に並ぶように配置され、制御端子ＰＶＴに最も近い高耐圧ダイオードＨＤ（第１のダイオード）は、配線ＷＲを介してアノードが制御端子ＰＶＴの一方端に電気的に接続され、当該高耐圧ダイオードＨＤを搭載した導体パターンＣＭ１０と、次の高耐圧ダイオードＨＤのアノードとが配線ＷＲを介して電気的に接続されている。そして、当該高耐圧ダイオードＨＤを搭載した導体パターンＣＭ１０と、導体板ＣＭ１上の高耐圧ダイオードＨＤ（第２のダイオード）のアノードとが配線ＷＲを介して電気的に接続されている。
　このような構成を採ることで、図１２に示されるように、３つの高耐圧ダイオードＨＤが直列に接続されることとなり、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１（図１）の温度依存性を打ち消す作用が高まり、過電流検出回路９０の検出精度が向上する。
　なお、高耐圧ダイオードＨＤの配置個数は３つに限定されるものではなく、２つ以上であればＭＯＳトランジスタＱ１の温度依存性を打ち消す作用を高めることができる。
　＜実施の形態６＞
　図１３は、実施の形態の半導体装置６００の部分構成を示す断面図であり、実施の形態１の図４に対応する断面図である。図１３に示されるように、半導体装置６００においては、導体板ＣＭ１上に下から順に高耐圧ダイオードＨＤ１およびＨＤ２が積層された構成となっている。
　高耐圧ダイオードＨＤ１のカソード層ＫＤ１は導電性材料ＣＭ２によって導体板ＣＭ１に接続され、高耐圧ダイオードＨＤ１のアノード層ＡＤ１は導電性材料ＣＭ２によって高耐圧ダイオードＨＤ２のカソード層ＫＤ２に接続され、高耐圧ダイオードＨＤ２のアノード層ＡＤ２には、ワイヤボンディングにより配線ＷＲの一方端が接続され、配線ＷＲの他方端は制御端子ＰＶＴに接続されている。
　このように複数の高耐圧ダイオードを積層することで、より簡素な構成で複数の高耐圧ダイオードを直列に接続でき、ＭＯＳトランジスタＱ１の温度依存性を打ち消す作用を高めた半導体装置を、より低コストで製造することができる。
　＜実施の形態７＞
　図１４は、実施の形態７の半導体装置７００の構成を示す斜視図である。また、図１５は、図１４におけるＣ－Ｃ線での矢示方向断面図である。なお、図１４においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図１４に示す半導体装置７００においては、半導体素子ＳＥの上面に高耐圧ダイオードＨＤが搭載されている。半導体素子ＳＥの上面は、ＭＯＳトランジスタＱ１のソース電極として機能する表面電極が設けられているが、この表面電極と電気的に分離され、ＭＯＳトランジスタＱ１のドレイン電極と同電位となる電極を半導体素子ＳＥの上面に設け、当該電極上に高耐圧ダイオードＨＤが搭載されている。
　スイッチング素子であるＭＯＳトランジスタＱ１上に高耐圧ダイオードＨＤを搭載することで、熱源であるスイッチング素子の直近に高耐圧ダイオードＨＤが配置されることとなり、半導体素子ＳＥと高耐圧ダイオードＨＤの熱結合性をさらに高めることができ、ＭＯＳトランジスタＱ１の温度依存性を打ち消す作用をさらに高めることができる。
　図１５を用いて、高耐圧ダイオードＨＤの断面構成を説明する。以下の説明において、ＮおよびＰは半導体の導電型を示し、本開示においては、第１導電型をＮ型、第２導電型をＰ型として説明するが、第１導電型をＰ型、第２導電型をＮ型としても良い。また、Ｎ＋型は不純物濃度がＮ型よりも高濃度であることを示す。同様に、Ｐ＋型は不純物濃度がＰ型よりも高濃度であることを示す。
　図１５に示されるように、半導体装置７００の半導体素子ＳＥは、下面側にドレイン電極として機能する裏面電極１５（第１の主電極）を有し、裏面電極１５上にはＮ＋型の半導体層１、Ｎ型の半導体層２がこの順に設けられ、半導体層２の上層部には複数のＰ型の半導体層３が選択的に設けられ、Ｐ型の半導体層３の表面内には、Ｎ＋型の半導体層４が選択的に設けられている。なお、半導体層１と半導体層２とで半導体基板が構成される。
　また、半導体層２の上層部には半導体層４とは別個にＮ＋型の半導体層５が選択的に設けられ、半導体層３と半導体層５との間には素子分離絶縁膜１６が設けられている。
　隣り合う半導体層３にそれぞれ設けられた対向する２つの半導体層４の端縁部間の上には、間にゲート絶縁膜１１を介してゲート電極１２が設けられている。
　ゲート絶縁膜１１およびゲート電極１２を覆うように層間絶縁膜１３が設けられ、層間絶縁膜１３を覆うようにソース電極として機能する表面電極１４（第２の主電極）が設けられている。表面電極１４はＡｌまたはＡｌＳｉなどのアルミニウム合金の膜である。
　以上は、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１の構成を説明したが、ＭＯＳトランジスタＱ１は、公知の技術によって形成される、公知のトランジスタ構造を有するので、製造工程等の説明は省略する。
　半導体層５の上部には、表面電極１４と同じ厚さ、同じ材料で形成された表面電極２１が設けられ、表面電極２１上には、導電性材料ＣＭ４を介して高耐圧ダイオードＨＤのカソード電極２２が接続されている。カソード電極２２上には、Ｎ型のカソード層２３およびＰ型のアノード層２４が、この順に積層され、アノード層２４上にはアノード電極２５が設けられ、アノード電極２５上には、導電性材料ＣＭ４が設けられ、導電性材料ＣＭ４には、ワイヤボンディングにより配線ＷＲの一方端が接続され、配線ＷＲの他方端は制御端子ＰＶＴに接続されている。導電性材料ＣＭ４は、先に説明した導電性材料ＣＭ２と同じ材料を用いることができる。
　ドレイン電極として機能する裏面電極１５は、Ｎ＋型の半導体層１に形成したアルミニウム（Ａｌ）またはＡｌＳｉなどのアルミニウム合金の膜であり、Ｎ型の半導体層２の上層部にＮ＋型の半導体層５を設けると、裏面電極１５から、Ｎ＋／Ｎ／Ｎ＋の積層構造が形成され、Ｎ＋型の半導体層１とＮ＋型の半導体層５は、ほぼ同電位となる。このため、高耐圧ダイオードＨＤのカソード電極２２はドレイン電極に疑似的に接続されることとなり、ＭＯＳトランジスタＱ１上に高耐圧ダイオードＨＤを搭載した構成を実現できる。
　＜実施の形態８＞
　図１６は本開示に係る実施の形態８の半導体装置８００および過電流検出回路９０の構成を示す回路図である。なお、図１６においては、図１を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図１６示す半導体装置８００は、高耐圧ダイオードＨＤのカソードとＭＯＳトランジスタＱ１のドレイン端子ＤＴと間にマルチプライヤ回路ＭＰを設けた構成となっている。
　マルチプライヤ回路ＭＰは、高耐圧ダイオードＨＤのカソードにコレクタ端子ＣＴが接続され、ＭＯＳトランジスタＱ１のドレイン端子ＤＴにエミッタ端子ＥＴが接続されたＮＰＮ型のトランジスタＱ２と、トランジスタＱ２のベース端子ＢＴとエミッタ端子ＥＴとの間に接続された抵抗Ｒ１（第１の抵抗）と、トランジスタＱ２のベース端子ＢＴとコレクタ端子ＣＴとの間に接続された抵抗Ｒ２（第２の抵抗）とを有した、ＶＢＥ型マルチプライヤ回路である。
　マルチプライヤ回路ＭＰは、トランジスタＱ２のベースとエミッタで構成されるＰＮ接合ダイオードの順方向電圧を、抵抗Ｒ１およびＲ２を用いて増幅し、抵抗Ｒ１およびＲ２の抵抗値で決まる電圧レベルに調整することができる。
　すなわち、抵抗Ｒ１およびＲ２の抵抗値を、それぞれＲ１およびＲ２とし、トランジスタＱ２のベース-エミッタ間電圧をＶＢＥとすると、トランジスタＱ２のコレクタ-エミッタ間電圧ＶＣＥは、ＶＣＥ＝（１＋Ｒ２／Ｒ１）・ＶＢＥとなる。このため、抵抗Ｒ１およびＲ２の抵抗値を調整することで、トランジスタＱ２のコレクタ-エミッタ間電圧ＶＣＥを任意の値に調整することができる。
　また、ベース-エミッタ間電圧ＶＢＥは、ダイオードの順方向電圧と同じく、負の温度特性を有しており、ダイオードの直列回路を形成せずとも、ベース-エミッタ間電圧ＶＢＥを抵抗値Ｒ１およびＲ２の抵抗比で増幅することができる。
　図１７は、実施の形態８の半導体装置８００の構成を示す斜視図である。なお、図１７においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図１７に示す半導体装置８００においては、導体板ＣＭ１の上面の、半導体素子ＳＥから離れた位置にマルチプライヤ回路ＭＰが搭載され、制御端子ＰＶＴの一方端に高耐圧ダイオードＨＤが搭載されている。マルチプライヤ回路ＭＰと高耐圧ダイオードＨＤとは、配線ＷＲを介して電気的に接続されている。なお、マルチプライヤ回路ＭＰの上面はコレクタとなり、下面はエミッタとなっている。
　図１７におけるＤ－Ｄ線での矢示方向断面図を図１８に示す。図１８に示されるように、マルチプライヤ回路ＭＰは、下面側にエミッタ電極として機能する裏面電極３１を有し、裏面電極３１は、導電性材料ＣＭ２を介して導体板ＣＭ１に接続されている。
　裏面電極３１上にはＮ型の半導体層３２を有し、半導体層３２の上層部にはＰ型の半導体層３３が選択的に設けられ、Ｐ型の半導体層３３の表面内には、Ｎ＋型の半導体層３４が選択的に設けられている。
　半導体層３２上には層間絶縁膜３５が設けられ、層間絶縁膜３５上には、層間絶縁膜３５を貫通して半導体層３２に達するエミッタ電極３６、層間絶縁膜３５を貫通して半導体層３３に達するベース電極３７、層間絶縁膜３５を貫通して半導体層３４に達するコレクタ電極３８が設けられている。
　エミッタ電極３６とベース電極３７との間の層間絶縁膜３５上には、抵抗Ｒ１が設けられ、コレクタ電極３８とベース電極３７との間の層間絶縁膜３５上には、抵抗Ｒ２が設けられている。抵抗Ｒ１およびＲ２は、例えば、半導体不純物を含むポリシリコン層で構成され、不純物量を調整することで、抵抗値を調整することができる。また、抵抗Ｒ１およびＲ２の厚みを、レーザートリミング技術等を用いて調整することで、抵抗値を調整することもできる。
　コレクタ電極３８には、ワイヤボンディングにより配線ＷＲの一方端が接続され、配線ＷＲの他方端は、制御端子ＰＶＴに搭載された高耐圧ダイオードＨＤの表面電極４４に接続されている。高耐圧ダイオードＨＤは、アノード電極として機能する裏面電極４１が、導電性材料ＣＭ２を介して制御端子ＰＶＴに接続され、裏面電極４１上には、Ｐ型のアノード層４２およびＮ型のカソード層４３が、この順に積層され、カソード層４３上にはカソード電極として機能する表面電極４４が設けられている。
　負の温度特性を有するマルチプライヤ回路ＭＰを、熱源であるスイッチング素子の近傍に配置することで、より簡素な構成で、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１（図１６）の温度依存性を打ち消す作用を高めることができ、過電流検出回路９０の検出精度が向上する。
　＜実施の形態９＞
　図１９は本開示に係る実施の形態９の半導体装置９００および過電流検出回路９０の構成を示す回路図である。図１９示す半導体装置９００は、高耐圧ダイオードＨＤを半導体素子ＳＥに内蔵した構成となっている。なお、図１９においては、図１を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２０は、実施の形態９の半導体装置９００の構成を示す斜視図である。なお、図２０７においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。
　図２０に示す半導体装置９００においては、高耐圧ダイオードＨＤは、半導体素子ＳＥの温度センサＴＳが配置された位置とは反対側のソース端子ＳＴの接続領域の近傍に設けられ、配線ＷＲを介して制御端子ＰＶＴの一方端に電気的に接続されている。なお、図２０では便宜的に、半導体素子ＳＥと高耐圧ダイオードＨＤとを区分けして示している。
　図２０におけるＥ－Ｅ線での矢示方向断面図を図２１に示す。図２１に示されるように半導体素子ＳＥは、下面側にドレイン電極として機能する裏面電極１５を有し、裏面電極１５上にはＮ＋型の半導体層１、Ｎ型の半導体層２がこの順に設けられ、半導体層２の上層部には複数のＰ型の半導体層３が選択的に設けられ、Ｐ型の半導体層３の表面内には、Ｎ＋型の半導体層４が選択的に設けられている。なお、半導体層１と半導体層２とで半導体基板が構成される。
　また、半導体層２の上層部には、Ｐ型の半導体層７が選択的に設けられ、半導体層３と半導体層７との間には素子分離絶縁膜１６が設けられている。
　隣り合う半導体層３にそれぞれ設けられた対向する２つの半導体層４の端縁部間の上には、間にゲート絶縁膜１１を介してゲート電極１２が設けられている。
　ゲート絶縁膜１１およびゲート電極１２を覆うように層間絶縁膜１３が設けられ、層間絶縁膜１３を覆うようにソース電極として機能する表面電極１４が設けられている。表面電極１４はＡｌまたはＡｌＳｉなどのアルミニウム合金の膜である。
　以上は、ＭＯＳＦＥＴであるＭＯＳトランジスタＱ１の構成を説明したが、ＭＯＳトランジスタＱ１は、公知の技術によって形成される、公知のトランジスタ構造を有するので、製造工程等の説明は省略する。
　半導体層７の上部には、表面電極１４と同じ厚さ、同じ材料で形成された表面電極２１が設けられている。この表面電極２１には、ワイヤボンディングにより配線ＷＲ（図２０）が接続される。表面電極２１はアノード電極として機能し、表面電極２１、半導体層７、半導体層２、半導体層１および裏面電極１５で高耐圧ダイオードＨＤが構成される。
　図２１に示されるように、ＭＯＳトランジスタＱ１と高耐圧ダイオードＨＤを、共通の半導体基板内に形成することで、熱源であるスイッチング素子の極めて近い位置に高耐圧ダイオードＨＤが配置されることとなり、熱結合性を極めて高くすることができる。
　＜実施の形態１０＞
　図２２は、実施の形態１０の半導体装置１０００の構成を示す斜視図である。なお、図２２においては、図２を用いて説明した半導体装置１００と同一の構成については同一の符号を付し、重複する説明は省略する。また、半導体装置１０００の等価回路図を図２３に示す。
　実施の形態１～９の半導体装置１００～９００においては、半導体素子ＳＥ上に温度センサＴＳを搭載する構成を示したが、図２２に示す半導体装置１０００では、高耐圧ダイオードＨＤ上に温度センサＴＳを搭載している。
　温度センサＴＳは、上面に設けられた図示されないカソード電極およびアノード電極が、配線ＷＲを介してカソード端子ＫＴおよびアノード端子ＡＴのそれぞれの一方端に電気的に接続されている。また、高耐圧ダイオードＨＤは、配線ＷＲを介して制御端子ＰＶＴの一方端に電気的に接続されている。
　図２２におけるＦ－Ｆ線での矢示方向断面図を図２４に示す。図２４に示されるように高耐圧ダイオードＨＤは、下面側にカソード電極として機能する裏面電極５０を有し、裏面電極５０上にはＮ型の半導体層５１、Ｐ型の半導体層５２がこの順に設けられ、半導体層５２の上層部にはシリコン酸化膜５３が選択的に設けられ、シリコン酸化膜５３上には、Ｎ型の半導体層５４およびＰ型の半導体層５５がダイオード接続されて温度センサＴＳを構成している。半導体層５４および半導体層５５は、ポリシリコン層に、それぞれＮ型およびＰ型の不純物をドーピングして形成される。
　半導体層５４および半導体層５５は、ＢＰＳＧ（boro-phospho silicate glass）、ＴＥＯＳ（tetra ethyl orthosilicate）およびＬＴＯ（Low Temperature Oxide）などの層間絶縁膜５６で覆われている。層間絶縁膜５６上には、層間絶縁膜５６を貫通して、それぞれ半導体層５４および半導体層５５に達する、温度センサＴＳのカソード電極５７およびアノード電極５８が設けられている。カソード電極５７およびアノード電極５８には、ワイヤボンディングにより配線ＷＲ（図２２）が接続される。なお、実施の形態１～９の半導体装置１００～９００における半導体素子ＳＥ上の温度センサＴＳも、図２４のセンサＴＳと同様の構成となっている。
　また、シリコン酸化膜５３設けられていない領域の半導体層５２上には、高耐圧ダイオードＨＤのアノード電極として機能する表面電極５９が設けられ、表面電極５９には、ワイヤボンディングにより配線ＷＲ（図２２）が接続される。
　このような構成を採ることで、図２３に示されるように、温度センサＴＳが高耐圧ダイオードＨＤに内蔵されることとなり、半導体素子ＳＥは、ＭＯＳトランジスタＱ１とダイオードＤ１だけを含む構成となる。
　ＭＯＳトランジスタＱ１を炭化珪素（ＳｉＣ）および窒化ガリウム（ＧａＮ）等のワイドバンドギャップ半導体で構成する場合、シリコン半導体で構成される高耐圧ダイオードＨＤ上に温度センサＴＳを配置することで、チップサイズ、すなわちＳｉＣ基板、ＧａＮ基板を縮小できるので、半導体装置のコストを低減できる。また、シリコン半導体素子とワイドバンドギャップ半導体素子を別個のチップとすることで、製造工程を簡略化でき、半導体装置のコストを低減できる。
　本開示は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、本開示がそれに限定されるものではない。例示されていない無数の変形例が、本開示の範囲から外れることなく想定され得るものと解される。
　なお、本開示は、その開示の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (13)

  1. 　第１の電位が与えられる第１の主端子と、
    　前記第１の電位よりも低い第２の電位が与えられる第２の主端子と、
    　外部に設けられる過電流検出回路に接続される制御端子と、
    　前記第１の主端子と前記第２の主端子との間に接続されたＭＯＳトランジスタを有した少なくとも１つの半導体素子と、
    　前記第１の主端子にカソードが電気的に接続され、前記制御端子にアノードが電気的に接続され、前記過電流検出回路を保護する少なくとも１つのダイオードと、を備え、
    　前記少なくとも１つの半導体素子は、導体板の上に搭載され、
    　前記少なくとも１つの半導体素子および前記少なくとも１つのダイオードが絶縁樹脂で封止される、半導体装置。
  2. 　前記少なくとも１つのダイオードは、
    　前記導体板の上に搭載される、請求項１記載の半導体装置。
  3. 　前記少なくとも１つの半導体素子は、
    　前記導体板の上において、前記少なくとも１つの半導体素子と前記導体板の第１の端面までの第１の距離と、前記第１の端面とは直交する第２の端面までの第２の距離とが異なる位置に搭載され、
    　前記第１の距離は、前記第２の距離よりも短く、
    　前記少なくとも１つのダイオードは、
    　前記導体板の上の前記第１の端面の側に搭載される、請求項２記載の半導体装置。
  4. 　前記少なくとも１つの半導体素子は、２つの半導体素子であって、
    　前記２つの半導体素子は、前記導体板の上において、間隔を開けて一列に搭載され、
    　前記少なくとも１つのダイオードは、
    　前記２つの半導体素子の間に搭載される、請求項１記載の半導体装置。
  5. 　前記少なくとも１つの半導体素子は、奇数個の３つ以上の半導体素子であって、
    　前記３つ以上の半導体素子は、前記導体板の上において、間隔を開けて一列に搭載され、
    　前記少なくとも１つのダイオードは、
    　中央の半導体素子と、それよりも外側の半導体素子との間であって、前記中央の半導体素子寄りに搭載される、請求項１記載の半導体装置。
  6. 　前記少なくとも１つのダイオードは、複数のダイオードであって、
    　前記複数のダイオードは、前記導体板の上に間隔を開けて一列に配列された複数の導体パターンを有する絶縁基板の上にそれぞれ搭載されて、電気的に直列に接続され、
    　前記複数のダイオードのうち、前記配列の一方の端にある第１のダイオードのアノードが前記制御端子に電気的に接続され、前記配列の他方の端にある第２のダイオードのカソードが、前記第１の主端子に電気的に接続される、請求項１記載の半導体装置。
  7. 　前記少なくとも１つのダイオードは、複数のダイオードであって、
    　前記複数のダイオードは、前記導体板の上に、それぞれのカソードが前記導体板側となるように積層されて搭載され、電気的に直列に接続される、請求項１記載の半導体装置。
  8. 　前記少なくとも１つの半導体素子は、
    　前記導体板に対向する第１の主電極と、前記第１の主電極とは反対側の第２の主電極と、
    　前記第２の主電極に隣接して、前記第２の主電極とは電気的に分離された表面電極と、を有し、
    　前記表面電極は、前記少なくとも１つの半導体素子の内部を介して前記第１の主電極と電気的に接続され、
    　前記少なくとも１つのダイオードは、
    　前記少なくとも１つの半導体素子の前記表面電極の上に、前記カソードが電気的に接続されるように搭載される、請求項１記載の半導体装置。
  9. 　前記少なくとも１つのダイオードの前記カソードと前記第１の主端子との間に介挿されたマルチプライヤ回路をさらに備え、
    　前記マルチプライヤ回路は、
    　コレクタが前記少なくとも１つのダイオードの前記カソードに電気的に接続され、エミッタが前記第１の主端子に電気的に接続されたトランジスタと、
    　前記トランジスタのベースと前記エミッタとの間に電気的に接続された第１の抵抗と、
    　前記ベースと前記コレクタとの間に電気的に接続された第２の抵抗と、を有する、請求項１記載の半導体装置。
  10. 　前記少なくとも１つの半導体素子は、
    　前記導体板に対向する第１の主電極と、前記第１の主電極とは反対側の第２の主電極と、
    　前記第２の主電極に隣接して、前記第２の主電極とは電気的に分離された表面電極と、を有し、
    　前記少なくとも１つのダイオードは、
    　前記アノードが前記表面電極に接続され、
    　前記カソードが前記第１の主電極に接続されるように、前記少なくとも１つの半導体素子の内部に設けられる、請求項１記載の半導体装置。
  11. 　前記少なくとも１つの半導体素子の上に搭載され、前記少なくとも１つの半導体素子の温度を検出する温度センサをさらに備え、
    　前記温度センサで検出された前記温度は、前記過電流検出回路にフィードバックされる、請求項１記載の半導体装置。
  12. 　前記少なくとも１つのダイオードの上に搭載され、前記少なくとも１つの半導体素子の温度を検出する温度センサをさらに備え、
    　前記温度センサで検出された前記温度は、前記過電流検出回路にフィードバックされる、請求項１記載の半導体装置。
  13. 　前記過電流検出回路は、
    　前記ＭＯＳトランジスタの、非飽和電圧を検出することで前記ＭＯＳトランジスタの過電流保護を行う、請求項１記載の半導体装置。
PCT/JP2022/015495 2022-03-29 2022-03-29 半導体装置 WO2023188000A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
PCT/JP2022/015495 WO2023188000A1 (ja) 2022-03-29 2022-03-29 半導体装置
JP2024510800A JPWO2023188000A1 (ja) 2022-03-29 2022-03-29

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/015495 WO2023188000A1 (ja) 2022-03-29 2022-03-29 半導体装置

Publications (1)

Publication Number Publication Date
WO2023188000A1 true WO2023188000A1 (ja) 2023-10-05

Family

ID=88199996

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/015495 WO2023188000A1 (ja) 2022-03-29 2022-03-29 半導体装置

Country Status (2)

Country Link
JP (1) JPWO2023188000A1 (ja)
WO (1) WO2023188000A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072149A (ja) * 2007-12-03 2008-03-27 Kansai Electric Power Co Inc:The 半導体装置
JP2013045882A (ja) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp 半導体装置
JP2013172620A (ja) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp パワーモジュール
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール
WO2020245996A1 (ja) * 2019-06-06 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008072149A (ja) * 2007-12-03 2008-03-27 Kansai Electric Power Co Inc:The 半導体装置
JP2013045882A (ja) * 2011-08-24 2013-03-04 Mitsubishi Electric Corp 半導体装置
JP2013172620A (ja) * 2012-02-22 2013-09-02 Mitsubishi Electric Corp パワーモジュール
JP2015126342A (ja) * 2013-12-26 2015-07-06 ローム株式会社 パワー回路およびパワーモジュール
WO2020245996A1 (ja) * 2019-06-06 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置

Also Published As

Publication number Publication date
JPWO2023188000A1 (ja) 2023-10-05

Similar Documents

Publication Publication Date Title
US7808070B2 (en) Power semiconductor component
US7148562B2 (en) Power semiconductor device and power semiconductor module
JP7428018B2 (ja) 半導体モジュール
WO2017056176A1 (ja) 半導体装置およびそれを備える半導体モジュール
US10354940B2 (en) Semiconductor device
US11862629B2 (en) Semiconductor device
JP2021141219A (ja) 半導体モジュール
JP2020047659A (ja) 半導体装置
US20230335470A1 (en) Semiconductor device
JP2018186302A (ja) 半導体装置およびそれを備える半導体モジュール
JP4706551B2 (ja) パワー半導体素子及びパワーモジュール
US10741550B2 (en) Reverse-conducting insulated gate bipolar transistor
WO2023188000A1 (ja) 半導体装置
KR102296270B1 (ko) 양면 냉각 파워 모듈 및 이의 제조방법
WO2021234883A1 (ja) 半導体装置
US10964630B2 (en) Semiconductor device having a conductor plate and semiconductor elements
CN113035818A (zh) 电子电路、半导体模块以及半导体装置
WO2014091545A1 (ja) 半導体装置及びその製造方法
JP7159609B2 (ja) 半導体装置
US11990391B2 (en) Semiconductor device
US20240079480A1 (en) Semiconductor module
US11791406B2 (en) Semiconductor device
US11798869B2 (en) Semiconductor package with plurality of grooves on lower surface
US11532534B2 (en) Semiconductor module
JP2023044583A (ja) 半導体装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22935150

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2024510800

Country of ref document: JP