JP2013166194A - 半導体素子とその製造方法 - Google Patents

Abstract

【課題】本発明は、高品質な接合部を有する半導体素子とその製造方法を提供することを目的とする。
【解決手段】第１の基材２１と、第２の基材３１と、可動部３及び可動部３と電気的に接続される接合部１０を備え、第１の基材２１と第２の基材３１との間に配置される機能部と、を有して構成され、可動部３は第１の基材２１と第２の基材３１との間において変位可能に設けられ、接合部１０の第２の基材３１と対向する側に、密着層２３と、第１の下地層２４と、及び第１の接合層２５と、がこの順に積層されてなり、第２の基材３１の第１の接合層２５と対向する位置に第２の接合層３５が形成されてなり、第１の接合層２５と第２の接合層３５とが接合される半導体素子１。
【選択図】図２

Description

本発明は、基材同士を接合して得られる半導体素子とその製造方法に係わり、特に、シリコン基材同士を接合して得られる半導体素子に関する。

ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）層を備えるシリコン基材からなるセンサ基板と、該センサ基板を支持するシリコン基材からなる配線基板と、を接合することで、加速度センサ、衝撃センサ、圧力センサ、振動型ジャイロ、又は可変容量コンデンサ等の半導体素子が製作される。

特許文献１にピエゾ抵抗型半導体圧力センサが開示されている。この圧力センサは、図９に示すように、可動するダイヤフラム３００ａを有する第１のシリコン基板３００と台座となる第２のシリコン基板３１０とが接合されてなる。

この接合のために、第１のシリコン基板３００の面に、Ａｕの拡散を防止する拡散防止層３０１とＡｕ接合層３０２とがこの順に積層され、第２のシリコン基板３１０の面に、Ａｕの拡散を防止する拡散防止層３１１とＡｕ接合層３１２がこの順に積層されている。

そして、第１及び第２のシリコン基板３００、３１０のＡｕ接合層３０２、３１２同士を重ね、所定の温度の下で所定の荷重を加えて、両シリコン基板３００、３１０のＡｕ接合層３０２、３１２同士を接合する。拡散防止層３０１、３１１は、Ｔｉ、Ｎｉ、Ｃｒ、Ｗ、Ａｌ等の金属薄膜、酸化シリコン膜、窒化シリコン膜、又はガラス薄膜で形成される。

特開２００１−１５０３９８号公報

ＳＯＩ層を備えるシリコン基材からなるセンサ基板と、該センサ基板を支持するシリコン基材からなる配線基板と、を接合して得られる半導体素子においては、該センサ基板及び該配線基板に、各々、接合に用いられる接合電極層が形成される。

前記センサ基板においては、スパッタ法等で前記センサ基板の面に前記接合電極層を成膜し、半導体微細加工技術により前記接合電極層をパターン形成する。

そして、パターン形成されたレジスト層をマスクにして、反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などのイオンエッチング手段によって、シリコン層に酸化シリコン層に達する溝を形成する。そして、前記シリコン層に形成された前記溝内にフッ化水素を含むエッチング剤を浸透させて、前記酸化シリコン層の一部分をエッチング除去する。

ところが、特許文献１に開示されるピエゾ抵抗型半導体圧力センサにおいては、センサ基板である第１のシリコン基板３００の面に、前記接合電極層として拡散防止層３０１とＡｕ接合層３０２がこの順に積層される。そして、拡散防止層３０１が、Ｔｉ、Ｎｉ、Ｃｒ、Ｗ、Ａｌ等の金属薄膜、酸化シリコン膜（ＳｉＯ_２）、窒化シリコン膜（Ｓｉ_３Ｎ_４）、又はガラス薄膜で形成される。

ところで、特許文献１のような構成でフッ化水素を含むエッチング剤を使用した場合には、Ｔｉ、Ｎｉ、Ｃｒ、Ｗ、Ａｌ、酸化シリコン膜、又はガラス薄膜は、前記エッチング剤に侵されたり、溶けたりするために使用することができない。

窒化シリコン膜とＡｕ接合層３０２の組み合わせでは、導通性を得るために絶縁性の窒化シリコン膜に貫通する接続孔を形成する必要がある。このような態様では、第１のシリコン基板３００とＡｕ接合層３０２とが直接に接触するために、窒化シリコン膜が拡散防止の機能を発揮できない。

Ａｕ接合層３０２、３１２同士の強固な接合を得るために、Ａｕ接合層３０２、３１２の表面を、硫酸過水（硫酸と過酸化水素との混合液）で洗浄することが知られている。ところが、Ｎｉ、Ｗ、Ａｌは、硫酸過水に侵されたり、溶けたりするために、硫酸過水で洗浄する場合には使用することができない。

図９に示すように、特許文献１に開示されるピエゾ抵抗型半導体圧力センサにおいては、第１のシリコン基板３００と拡散防止層３０１との界面でシリコン層が露出している。シリコン層の表裏面には自然酸化膜が形成されており、シリコン層の不純物濃度が高いほど厚い自然酸化膜が形成されることが知られている。

そのため、特許文献１のような構成でフッ化水素を含むエッチング剤を使用した場合には、第１のシリコン基板３００と拡散防止層３０１との界面において、第１のシリコン基板３００表面に形成された自然酸化膜がエッチングされることで、前記界面に切り込み状にエッチングが進行する。この切り込みによって、拡散防止層３０１にクラックやボイド等、場合によっては拡散防止層３０１やＡｕ接合層３０２の膜剥がれが生じることで、導通不良が発生する。

本発明の目的は、このような課題を顧みてなされたものであり、高品質な接合部を有する半導体素子とその製造方法を提供することである。

本発明の半導体素子は、第１の基材と、第２の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第１の基材と前記第２の基材との間に配置される機能部と、前記接合部と前記第１の基材との間に酸化物からなる第１の絶縁層と、を有して構成され、前記可動部は前記第１の基材と前記第２の基材との間において変位可能に設けられ、
前記接合部の前記第２の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層と、白金族元素からなる第１の下地層と、Ａｕからなる第１の接合層と、がこの順に積層されてなり、前記第２の基材の前記第１の接合層と対向する位置にＡｕからなる第２の接合層が形成されてなり、前記第１の接合層と前記第２の接合層とが接合されていることを特徴とする。

本発明の半導体素子においては、前記可動部を変位可能に設けるために、前記可動部と前記第１の基材との間の前記第１の絶縁層がフッ化水素を含むエッチング剤により除去される。その際、前記接合部を構成する前記密着層、前記第１の下地層、及び前記第１の接合は前記エッチング剤に対して耐蝕性を有する。また、前記第１の下地層が前記密着層に積層される構造を有するので、前記接合部にクラックやボイド、又は膜剥がれ等が発生することはない。

よって、本発明によれば、高品質な接合部を有する半導体素子を提供することができる。

前記機能部が前記可動部及び前記接合部の周囲を囲む枠体部を有して構成され、前記枠体部と前記第１の基材との間に前記第１の絶縁層を有し、前記枠体部の前記第２の基材と対向する側に、前記密着層、前記第１の下地層、及び前記第１の接合層がこの順に積層されてなり、前記第２の基材の前記枠体部と対向する位置に前記第２の接合層が形成されてなることが好ましい。

このような態様であれば、前記枠体部は高品質な接合を有してなる。よって、前記可動部及び前記接合部は、その周囲を囲む前記枠体部によって気密に封止されるので、本発明の半導体素子は、精密に物理量を検知することが可能である。

前記窒化物が、窒化シリコン、窒化アルミニウムからなることが好ましい。

このような態様であれば、前記エッチング剤に対して耐蝕性を有する前記窒化物が可能となる。

前記第１の下地層が、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも１つの金属、又はその合金からなることが好ましい。

このような態様であれば、前記エッチング剤に対して耐蝕性を有すると共に、拡散防止の機能を有する第１の下地層が可能となる。

前記第１の基材及び前記第２の基材がシリコンからなり、前記酸化物が酸化シリコンからなることが好ましい。

このような態様であれば、前記エッチング剤で、シリコンはエッチングされず、酸化シリコンはエッチング除去されるので、前記接合部及び前記枠体部と前記第１の基材との間に酸化物からなる第１の絶縁層を有し、且つ前記可動部と前記第１の基材との間に前記第１の絶縁層を有さないようにして、前記可動部を変位可能とすることができる。

前記第１の接合層の厚さが０．０５〜０．２μｍであることが好ましい。

前記第１の接合層の平坦性を維持して、適切な接合強度を有するためには、前記第１の接合層の厚さは、０．２μｍの厚さが上限の限界であり、０．１μｍ以下がより好ましい。また、適切な接合強度を安定的に有するためには、０．０５μｍの厚さが下限の限界である。

前記密着膜の厚さが、０．０２〜０．２μｍであることが好ましい。

前記第１の接合層の平坦性を維持して、適切な接合強度を有するためには、前記密着膜の厚さは、０．２μｍの厚さが上限の限界であり、０．１μｍ以下がより好ましい。また、適切な接合強度を安定的に有するためには、０．０２μｍの厚さが下限の限界である。

前記密着層の外周が、前記第１の下地層及び前記第１の接合層の外周より外側に位置していることが好ましい。

このような態様であれば、前記前記第１の接合層及び前記第１の下地層は、平面視で面積の大きい前記密着層を介して強固に接合される。

第１の基材と、第２の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第１の基材と前記第２の基材との間に配置される機能部と、前記接合部と前記第１の基材との間に酸化物からなる第１の絶縁層と、を有して構成され、前記可動部は前記第１の基材と前記第２の基材との間において変位可能に設けられる半導体素子の製造方法は、
前記接合部の前記第２の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層を成膜し、前記密着層をパターン形成する工程（ａ）と、白金族元素からなる第１の下地層、及びＡｕからなる第１の接合層、をこの順に成膜し、前記第１の下地層及び前記第１の接合層をパターン形成する工程（ｂ）と、前記機能部をパターン形成し、前記機能部と前記第１の基材との間にある前記第１の絶縁層の一部をエッチング除去する工程（ｃ）と、前記第２の基材の前記第１の接合層と対向する位置にＡｕからなる第２の接合層をパターン形成する工程（ｄ）と、前記第１の接合層と前記第２の接合層とを接合する工程（ｅ）と、を含むことを特徴とする。

工程（ａ）から工程（ｂ）において、前記可動部が検知する物理量を外部に出力する接合部が、前記密着層と、前記第１の下地層と、前記第１の接合層と、が積層される構造で形成される。

工程（ｃ）において、前記可動部と前記接合部とからなる前記機能部が形成される。そして、前記可動部は、前記可動部と前記第１の基材との間の前記第１の絶縁層がエッチング除去されることで変位可能に設けられる。

また、工程（ｃ）において、前記可動部と前記第１の基材との間の前記第１の絶縁層はフッ化水素を含むエッチング剤によりエッチング除去される。その際に、前記密着層、前記第１の下地層、及び前記第１の接合層が、前記エッチング剤に対して耐蝕性を有する。

工程（ｅ）において前記第１の接合層と前記第２の接合層とが接合される際に、前記第１の接合層が前記第１の下地層に積層されて配置されていることで、前記第１の下地層は、前記第１の接合層の拡散防止層として機能する。

また、工程（ｅ）の前記第１の接合層と前記第２の接合層とを接合することが、前記密着層に前記第１の下地層及び前記第１の接合層が積層される構造を有することで、前記接合部にクラックやボイド、又は膜剥がれ等を発生させることはない。

よって、本発明によれば、高品質な接合を有する半導体素子の製造方法を提供することができる。

前記第１の基材、前記第２の基材、及び前記機能部がシリコンからなり、前記第１の絶縁層が酸化シリコンからなり、前記第１の絶縁層の一部がフッ化水素を含むエッチング剤によりエッチング除去されることが好ましい。

このような態様であれば、前記エッチング剤で、シリコンはエッチングされず、酸化シリコンはエッチング除去されるので、前記接合部と前記第１の基材との間に酸化物からなる前記第１の絶縁層を有し、前記可動部と前記第１の基材との間の前記第１の絶縁層が除去されて、前記可動部を変位可能とする半導体素子を製造できる。

可動部と第１の基材との間の第１の絶縁層がフッ化水素を含むエッチング剤により除去される際に、接合部は、密着層、第１の下地層、及び第１の接合層から構成され、これらの層は前記エッチング剤に対して耐蝕性を有する。また、前記第１の下地層が前記密着層に積層される構造を有するので、前記第１の絶縁層が前記エッチング剤により除去される際に、前記接合部にクラックやボイド、又は膜剥がれ等が発生することはない。
よって、本発明によれば、高品質な接合を有する半導体素子とその製造方法を提供することができる。

第１の実施形態の半導体素子における機能部の平面略図である。 図１のＡ−Ａ線に沿って切断し矢印方向から見る半導体素子の断面略図である。 第１の実施形態の半導体素子が無重力下で静止している状態を示す斜視略図である。 第１の実施形態の半導体素子が動作している状態を示す斜視略図である。 第１の実施形態における半導体素子の製造工程説明図である。 第２の実施形態における半導体素子の断面略図である。 不良例の顕微鏡写真である。 良品例の顕微鏡写真である。 特許文献１に開示されるピエゾ抵抗型半導体圧力センサの断面略図である。

＜第１の実施形態＞
各図に示す半導体素子に関しては、Ｙ方向が左右方向であり、Ｙ１方向が左方向でＹ２方向が右方向、Ｘ方向が前後方向であり、Ｘ１方向が前方向でＸ２方向が後方向である。また、Ｘ方向とＹ方向の双方に直交する方向がＺ方向で上下方向であり、Ｚ２方向が上方向でＺ１方向が下方向である。なお、各図面は、見やすくするために寸法を適宜異ならせて示している。

第１の実施形態では、半導体素子は加速度センサである。半導体素子は加速度センサに限定されるものではなく、衝撃センサ、圧力センサ、振動型ジャイロ、及び可変容量コンデンサ等も可能である。

図１は第１の基材２１を透視して機能部２を第１の基材２１側から眺めた平面略図である。図２は図１のＡ−Ａ線に沿って切断し矢印方向から見る半導体素子１の断面略図である。また、図３、図４は、第１の基材２１を透視して眺める機能部２の斜視図であり、枠体部５を省略している。

図１、図２に示すように、半導体素子１は、第１の基材（シリコン）２１に第１の絶縁層（酸化シリコン）２２を介して備わるＳＯＩ層２７（図５ａ参照）に機能部２が形成されている。即ち、導電性シリコンからなるＳＯＩ層２７に、各部分の形状に対応する平面形状のレジスト層をパターン形成し、レジスト層が存在していない部分で、ＳＯＩ層２７を反応性イオンエッチングなどのイオンエッチング手段によって切断することで、各部分に分離している。したがって、半導体素子１の機能部２に形成される各部分は、ＳＯＩ層２７とＳＯＩ層２７に形成された電極層の範囲内で構成されている。半導体素子１が無重力下で静止状態の際は、図３に示すように、可動部３は、表面全体と裏面全体とのそれぞれが同一面上に位置しており、表面及び裏面から突出する部分がない。なお、実際の半導体素子１は地球上で使用されるため、地球の重力の影響で可動部３は静止状態であっても若干変位を生じている。

図１に示すように、半導体素子１を構成する機能部２は、可動部３と、接合部１０〜１２と、可動部３及び接合部１０〜１２の周囲に枠体部５を有して構成されている。

図１や図３に示すように、可動部３は、上下方向（Ｚ）に平行に変位する錘部４と、錘部４の内側に設けられた回動支持部６、７、８、９を有して構成されている。

図１に示すように、第１の回動支持部６は、前方向（Ｘ１）に延びる連結腕６ａと、後方向（Ｘ２）に延びる脚部６ｂとが一体に形成されている。また図１に示すように第２の回動支持部７は、後方向（Ｘ２）に延びる連結腕７ａと、前方向（Ｘ１）に延びる脚部７ｂとが一体に形成されている。

また、可動部３の内側には、中央接合部１０、左側接合部１１、及び右側接合部１２が設けられている。各接合部１０〜１２は、左右方向（Ｙ）に所定の間隔を空けて設けられる。中央接合部１０、左側接合部１１、及び右側接合部１２の前後方向（Ｘ）の幅寸法は略同一である。

連結腕６ａ、７ａ及び脚部６ｂ、７ｂは各接合部１０〜１２から離れる方向であって、前後方向（Ｘ）に平行に所定の幅寸法にて延出する形状で形成されている。

図２は、図１に示すＡ−Ａ線に沿って切断し矢印方向から見た断面略図である。図２に示すように、中央接合部１０が、第１の基材２１に酸化シリコンである第１の絶縁層２２を介して固定支持されている。また、可動部３の周囲に設けられる枠体部５は、第１の基材２１に酸化シリコンである第１の絶縁層２２を介して固定支持されている。

そして、接合部１０〜１２は、各々、固定部１０ａ〜１２ａ、密着層２３、第１の下地層２４、及び第１の接合層２５を有して構成されている。中央接合部１０は、接続孔２６も備えている。また、枠体部５は、枠体固定部５ａ、密着層２３、第１の下地層２４、及び第１の接合層２５を有して構成されている。ただし、左側接合部１１と右側接合部１２は図示していない。

図１に示すように、第１の回動支持部６の連結腕６ａの先端部と錘部４とが連結部４０ａによって回動自在に連結されており、第２の回動支持部７の連結腕７ａの先端部と錘部４とが連結部４０ｂによって回動自在に連結されている。

第１の回動支持部６の連結腕６ａは、左側接合部１１と支持連結部５０ｂによって、及び中央接合部１０と支持連結部５０ａによって回動自在に連結されている。第２の回動支持部７の連結腕７ａは、右側接合部１２と支持連結部５１ｂによって、及び中央接合部１０と支持連結部５１ａによって回動自在に連結されている。

左側接合部１１の後方向（Ｘ２）に、錘部４及び左側接合部１１と分離して形成される第３の回動支持部８が設けられ、右側接合部１２の前方向（Ｘ１）に、錘部４及び右側接合部１２と分離して形成される第４の回動支持部９が設けられている。

第３の回動支持部８の先端部と錘部４とは、連結部４１ａによって回動自在に連結されている。また、第４の回動支持部９の先端部と錘部４とは、連結部４１ｂによって回動自在に連結されている。

第３の回動支持部８と左側接合部１１とは、支持連結部５２ａによって回動自在に連結されている。また、第４の回動支持部９と右側接合部１２とは、支持連結部５２ｂによって回動自在に連結されている。

第１の回動支持部６の連結腕６ａと第３の回動支持部８との間が、連結部４２ａを介して連結されている。また、第２の回動支持部７の連結腕７ａと第４の回動支持部９との間が、連結部４２ｂを介して連結されている。

各連結部４０ａ、４０ｂ、４１ａ、４１ｂ、４２ａ、４２ｂ及び各支持連結部５０ａ、５０ｂ、５１ａ、５１ｂ、５２ａ、５２ｂは、ＳＯＩ層２７をエッチングによって薄い板状に切り出すことで、ばね性を有するトーションバー（ばね部）で構成されている。

第１の絶縁層２２は、回動支持部６〜９及び錘部４に対向する位置には設けられていない。ただし、図２には、第１の回動支持部６の脚部６ｂ、第２の回動支持部７の脚部７ｂ、及び錘部４のみが図示されている。

機能部２は、可動部３、接合部１０〜１２、及び枠体部５を有して構成され、ＳＯＩ層２７から形成されている。接合部１０〜１２、及び枠体部５には、ＳＯＩ層２７からなる各固定部１０ａ、１１ａ、１２ａ、５ａの面に密着層２３、第１の下地層２４、及び第１の接合層２５が形成されており、これらの層も機能部２に含まれる。そして、センサ基板２０は、第１の基材２１、機能部２、及び第１の絶縁層２２から構成されている。

可動部３は、錘部４、回動支持部６〜９、連結部４０〜４２、及び支持連結部５０〜５２から構成されている。

図２に示すように、半導体素子１には、可動部３と上下方向（Ｚ）に離れた一方に第１の基材２１と他方に第２の基材３１が設けられている。配線基板３０は、第２の基材３１の第１の基材２１に対向する面に、第２の絶縁層３２が形成され、第２の絶縁層３２の表面に固定電極層３６が形成されて構成されている。固定電極層３６は、第２の絶縁層３２の表面に導電性金属材料をスパッタ法や、メッキ法等を用いて形成される。そして、固定電極層３６と可動部３、及び錘部４とが共に検知部を構成する。

半導体素子１は、無重力下で外部から力（加速度等）が作用していない際は、それぞれの支持連結部５０〜５２及び連結部４０〜４２に設けられたトーションバー（ばね部）の弾性復元力により、図３に示すように、全ての部分の表面が同一平面となった状態を維持している。尚、半導体素子１を実際に使用する際は、地球の重力の影響で若干変位している。

半導体素子１に外部から例えば加速度が与えられると、加速度は回動支持部６〜９、錘部４、接合部１０〜１２等に作用する。この際、それぞれの構成部材の質量の大小に起因する慣性力の差によって、それぞれの構成部材は相対的に移動する。その結果、第１の基材２１と第２の基材３１に連結された接合部１０〜１２が絶対空間に留まろうとし、錘部４は加速度の作用方向へ相対的に移動する。そのため、錘部４は加速度により図３の静止状態の位置から上方向（Ｚ２）へ向けて変位すべく、第１の回動支持部６が支持連結部５１ａ、５０ｂを中心に下方向（Ｚ１）に回動し、第２の回動支持部７が支持連結部５０ａ、５１ｂを中心して下方向（Ｚ１）に回動し、第３の回動支持部８が支持連結部５２ａを中心として下方向（Ｚ１）に回動し、第４の回動支持部９が支持連結部５２ｂを中心として下方向（Ｚ１）に回動する。その結果、図４に示すように各構成部材は変位する。（ただし、図４には構成部材の一部のみが図示されている。）この回動動作時、各連結部４０〜４２及び支持連結部５０〜５２に設けられるトーションバーは捩れ変形する。

図５は、半導体素子１の製造方法を示す工程図である。各図は、製造工程中の断面略図である。

図５（ａ）に示す工程で、第１の基材２１に第１の絶縁層２２を介して備わるＳＯＩ層２７の表面に、酸化アルミニウム、又は窒化物からなる密着層２３を、スパッタ法や、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で成膜する。

続いて、ホトリソ技術によって、密着層２３の上に接続孔２６に相当する孔が開けられたレジスト層をパターン形成する。そして、イオンミリング（Ｉｏｎ Ｍｉｌｌｉｎｇ）や、反応性イオンエッチングなどのイオンエッチング手段によって、接続孔２６の部分の密着層２３を除去する。

図５（ｂ）に示す工程で、白金族元素からなる第１の下地層２４、Ａｕからなる第１の接合層２５を、スパッタ法や、メッキ法等で成膜する。密着層２３、第１の下地層２４、及び第１の接合層２５を残す領域を覆うレジスト層をパターン形成し、イオンミリングや、反応性イオンエッチングなどのイオンエッチング手段によって、密着層２３、第１の下地層２４、及び第１の接合層２５を除去する。

続いて、同じレジスト層を用いて反応性イオンエッチングなどのイオンエッチング手段によって、ＳＯＩ層２７を削り、固定部１０ａ〜１２ａ、及び枠体固定部５ａをそれぞれ突出する形状に形成する。ただし、左側固定部１１ａ及び右側固定部１２ａは図示していない。

本実施形態では、固定部１０ａ〜１２ａ及び枠体固定部５ａを突出させて、可動部３が可動するギャップを確保したが、これに限定されるものではない。例えば第２の基材３１側に設けた突出部のみで、又は密着層２３、第１の下地層２４、第１の接合層２５、及び第２の接合層３５等によってギャップを確保しても良い。

図５（ｃ）に示す工程で、錘部４、回動支持部６、７、８、９のそれぞれの形状に対応する平面形状のレジスト層を形成し、レジスト層から露出しているＳＯＩ層２７の部分を、反応性イオンエッチングなどのイオンエッチング手段で第１の絶縁層２２に達するまで除去する。このようにして、錘部４、及び回動支持部６、７、８、９は分離され、各々の間に溝が形成される。ただし、第１の回動支持部６の脚部６ｂと第２の回動支持部７の脚部７ｂのみを図示している。

前記レジスト層を除去した後に、後述の第２の接合層３５との接合が良好になされるように、センサ基板２０は硫酸過水洗浄されて、第１の接合層２５の接合される面が清浄にされる。

続いて、錘部４、及び回動支持部６、７、８、９を分離する溝内に、無水フッ化水素ガスを含むエッチング剤である混合ガスを浸透させて、第１の絶縁層２２の一部をエッチング除去する。その結果、錘部４、回動支持部６、７、８、９等からなる可動部３と第１の基材２１との間の第１の絶縁層２２がエッチング除去され、接合部１０〜１２、及び枠体部５と第１の基材２１との間に第１の絶縁層２２が残される。このようにして、センサ基板２０が製造される。

第１の実施形態では、無水フッ化水素ガスを含むエッチング剤である混合ガスが用いられたが、これに限定されるものではない。フッ化水素酸水溶液を含むエッチング剤を用いることも可能である。

第１の基材２１の厚さ寸法は０．２〜０．７ｍｍ程度、可動部３、接合部１０〜１２及び枠体部から構成される機能部２の厚さ寸法は１０〜３０μｍ程度、第１の絶縁層２２の厚さ寸法は１〜３μｍ程度である。

このように機能部２の厚さ寸法が１０〜３０μｍ程度と大変に薄いために、前記エッチング剤で第１の絶縁層２２をエッチング除去した後に、密着層２３、第１の下地層２４、及び第１の接合層２５を成膜してパターン形成することは大変に難しい。

図５（ｄ）に示すように、配線基板３０を形成する。配線基板３０を構成する第２の基材３１の表面に第２の絶縁層３２を形成し、接合部１０〜１２、及び枠体部５に形成された第１の接合層２５に対向するように、第２の絶縁層３２の表面に第２の下地層３４、及び第２の接合層３５を形成する。

第２の基材３１は、厚さ寸法が０．２〜０．７ｍｍ程度のシリコン基板である。第２の絶縁層３２は、酸化シリコン（ＳｉＯ_２）、窒化シリコン（Ｓｉ_３Ｎ_４）、または酸化アルミニウム（Ａｌ_２Ｏ_３）等であり、スパッタ法やＣＶＤ法等で形成される。

配線基板３０は硫酸過水洗浄されて、第２の接合層３５の接合される面が清浄にされる。そして、センサ基板２０と配線基板３０とは、互いに対向させて位置調整をした状態で真空容器に挿入し、真空引きしながら所定の温度（１５０〜３００℃程度）まで加熱され所定の荷重（６５００〜７５００Ｎ程度）で圧着される。これにより、図５（ｅ）に示すように、第１の接合層２５と第２の接合層３５とが強固に接合される。

可動部３が検知した物理量は、中央接合部１０、第２の接合層３５、第２の下地層３４、及び配線層３７を経由して外部に出力される。そのため、中央接合部１０には、可動部３、即ち固定部１０ａと第１の下地層２４とを電気的に接続する接続孔２６が設けられている。左側接合部１１と右側接合部１２を経由しては、可動部３が検知した物理量は外部に出力されないので、左側接合部１１と右側接合部１２には接続孔２６は設けられていない。

安定的な電気接続を確保するためには、第１の接合層２５と第２の接合層３５との接合が強固であることが必要である。図２や図６に示すように、中央接合部１０には接続孔２６が設けられているので、この接続孔２６に相当する第１の接合層２５の表面は、他の部分より低くなり易い。そのため、この接続孔２６に相当する部分は、他の部分より接合強度が劣る傾向にある。よって、中央接合部１０が強固な接合を確保するためには、接続孔２６の面積に対して、第１の接合層２５と第２の接合層３５との接合面積を大きくすることが必要である。

本実施形態では、接続孔２６の面積は４５０〜５５０μｍ^２程度であり、第１の接合層２５と第２の接合層３５との接合面積は２９５０〜３０５０μｍ^２程度であり、その比はおよそ６倍である。

半導体素子１は、固定部１０ａ〜１２ａ、及び枠体固定部５ａに密着層２３、第１の下地層２４、及び第１の接合層２５を形成した後に、無水フッ化水素ガスからなるエッチング剤に晒される。また、センサ基板２０と配線基板３０とを接合する前に、硫酸過水洗浄が行われる。そのため、固定部１０ａ〜１２ａ、枠体固定部５ａ、密着層２３、第１の下地層２４、及び第１の接合層２５は、すなわち接合部１０〜１２、及び枠体部５は、各々、無水フッ化水素ガス、フッ化水素酸水溶液、及び硫酸過水水溶液に耐蝕性のある材料によって構成されている。

可動部３が検知した物理量は固定部１０ａを介して外部に出力されるので、固定部１０ａ、即ちＳＯＩ層２７は、導電性シリコンからなる。導電性シリコンの表面には自然酸化膜が形成されていることが知られている。ところが、本実施形態の半導体素子１の接合部１０〜１２、及び枠体部５は、導電性シリコンである固定部１０ａ〜１２ａ、及び枠体固定部５ａの上に、各々、密着層２３、第１の下地層２４、及び第１の接合層２５が積層された構造である。

よって、第１の下地層２４が直接に導電性シリコンに接触しないで、密着層２３を介して強固に接合されている。そのため、無水フッ化水素ガスを含むエッチング剤に晒された際に、導電性シリコンの表面の自然酸化膜がエッチングされることで生じる切り込み状のエッチングは、導電性シリコンと密着層２３との界面に進行する。すなわち切り込み状のエッチングは、密着層２３と第１の下地層２４との界面には生じない。

ところが、センサ基板２０と配線基板３０とを加熱し圧着する際に、第１の下地層２４、及び第１の接合層２５とからなる金属層は圧縮されて残留応力が生じる。そのため、導電性シリコンと第１の下地層２４との界面に切り込みがあると、この切り込みを起点にして、この残留応力の応力緩和現象により、第１の下地層２４にクラックやボイド等、場合によって第１の下地層２４や第１の接合層２５の膜剥がれが生じ、導通不良が発生することがあった。このことを防止するために、本実施形態では、導電性シリコンと第１の下地層２４との間に、密着層２３を挿入する構造とした。

第１の下地層２４に生じるクラックやボイド等、また、第１の下地層２４や第１の接合層２５の膜剥がれ等は、金属顕微鏡や、走査型電子顕微鏡（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）等で観察することが可能である。

密着層２３は、第１の下地層２４、及び第１の接合層２５とからなる金属層に比べて硬い材質であるので、加熱し圧着する際にほとんど変形することはない。よって、密着層２３に生じる残留応力は非常に小さく、導電性シリコンと密着層２３との界面に切り込みがあっても、密着層２３、第１の下地層２４、及び第１の接合層２５にクラック、ボイド、又は膜剥がれ等の不具合が生じることはない。

よって、本実施形態によれば、可動部３を有して基材同士が接合されてなると共に、高品質な接合部１０、１１、１２、及び枠体部５を有する半導体素子を提供することができる。また、可動部３や接合部１０、１１、１２は、その周囲を囲む枠体部５と第２の接合層３５とによって気密に封止されるので、本発明の半導体素子は、精密に物理量を検知することが可能である。

第１の接合層２５の厚さは、０．０５〜０．２μｍであることが好ましい。第１の接合層２５と第２の接合層３５とは、加熱し圧着することで接合される。この際に、第１の接合層２５の接触する面の平坦性が悪いと、初期的に突出した部分のみが圧着され、この部分が潰れるに従って他の部分は圧着される。そのため、接触する面内で不均一に圧着が進むため、圧着の不十分な部分が生じ易いことや、圧着により生じる残留応力が膜内で不均一になることで、適切な接合強度が得られないことがあった。

Ａｕからなる第１の接合層２５は、スパッタ法や、メッキ法等で成膜される。スパッタ法や、メッキ法等で成膜される膜は、その厚さが大きくなると、表面の平坦性が悪くなることが知られている。よって、第１の接合層２５の良好な平坦性を維持して、強固な接合強度を有するためには、０．２μｍの厚さが上限の限界であり、０．１μｍ以下がより好ましい。

加熱し圧着する際に、第１の接合層２５は圧着されて潰れるために、薄すぎると部分的にＡｕのない消失部が生じることがある。そのため、適切な接合強度を得られないことや、良好な接触抵抗が得られないことがあった。よって、このような不具合を抑制し、強固な接合強度を安定的に有するためには、０．０５μｍの厚さが下限の限界である。

また、このような接合不具合が枠体部５の接合部に生じると、機能部２が枠体部５によって気密に封止されなくなるので、精密に物理量が検知できなくなる。よって、気密封止からも、適切な接合強度を有することが必要である。

密着層２３の厚さが０．０２〜０．２μｍであることが好ましい。酸化アルミニウム（Ａｌ_２Ｏ_３）、又は窒化物からなる密着層２３は、スパッタ法や、ＣＶＤ法で成膜される。スパッタ法や、ＣＶＤ法で成膜される膜は、その厚さが大きくなると、表面の平坦性が悪くなることが知られている。そして、密着層２３の平坦性が悪くなると、密着層２３に積層される第１の接合層２５の平坦性も悪くなる。よって、第１の接合層２５の良好な平坦性を維持して、強固な接合強度を有するためには、密着層２３の厚さは、０．２μｍが上限の限界であり、０．１μｍ以下がより好ましい。

密着層２３の厚さが薄くなると、その強度は劣化する。よって、加熱し圧着される際に、密着層２３の厚さが０．０２μｍ以下であると、密着層２３にはクラック等が生じて破損する。よって、強固な接合強度を安定的に有するためには、密着層２３の厚さは、０．０２μｍが下限の限界である。

第１の下地層２４が、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも１つの金属、又はその合金からなることが好ましい。

このような態様であれば、無水フッ化水素ガスやフッ化水素酸水溶液を含むエッチング剤、及び硫酸過水水溶液に対して耐蝕性を有する。

また、Ａｕからなる第１の接合層２５とシリコンからなる固定部１０ａ〜１２ａ及び枠体固定部５ａとが直接に接触すると、加熱して圧着する際にＡｕとシリコンとが容易に反応しＡｕがシリコン中に拡散する。その結果、第１の接合層２５と第２の接合層３５との接合が劣化してしまう。よって、第１の接合層２５と固定部１０ａ〜１２ａ及び枠体固定部５ａとの間には拡散防止層を設ける必要がある。第１の下地層２４を、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも１つの金属、又はその合金とすることで、第１の下地層２４を拡散防止層とすることができる。

第１の基材２１及び第２の基材３１がシリコンからなり、第１の絶縁層２２が酸化シリコンからなることが好ましい。

このような構造よって、無水フッ化水素ガスやフッ化水素酸水溶液からなるエッチング剤で、シリコンはエッチングされず、酸化シリコンはエッチング除去されるので、接合部１０〜１２と第１の基材２１との間に酸化物からなる第１の絶縁層２２を有し、可動部３と第１の基材２１との間に第１の絶縁層２２を有さないことが可能となる。

第１の実施形態では、第１の基材２１がシリコンからなり、第１の絶縁層２２が酸化シリコンからなるとしたが、これに限定されるものではない。第１の基材２１が、例えば無水フッ化水素ガスやフッ化水素酸水溶液からなるエッチング剤に耐蝕性のある金属材料等からなり、第１の絶縁層２２が該エッチング剤にエッチングされる金属酸化物であることも可能である。

密着層２３が、酸化アルミニウム（Ａｌ_２Ｏ_３）、窒化シリコン（Ｓｉ_３Ｎ_４）、又は窒化アルミニウム（ＡｌＮ）からなることが好ましい。このような態様であれば、無水フッ化水素ガスやフッ化水素酸水溶液を含むエッチング剤、及び硫酸過水水溶液に対して耐蝕性を有する密着層２３が可能となる。

密着層２３を貫通する接続孔２６は、固定部１０ａと第１の下地層２４とを電気的に接続するために設けられている。そして、この接続孔２６は、第１の下地層２４や第１の接合層２５に覆設されて、接続孔２６内に固定部１０ａの面が露出していないことが好ましい。

そのような態様であれば、接続孔２６内に固定部１０ａと第１の下地層２４との界面が露出していないので、この界面の自然酸化膜がエッチングされることがないので、高品質な接合部を形成することが可能となる。

＜第２の実施形態＞

図６に第２の実施形態の半導体素子の断面略図を示す。本実施形態では、密着層２３の外周が、第１の下地層２４の外周より外側に位置している。即ち、平面視で密着層２３のパターンを第１の下地層２４や第１の接合層２５のパターンより大きく設けている。加熱して圧着することで生じる残留応力に関しては、残留応力をパターン内で総和した力が第１の下地層２４や第１の接合層２５に生じるので、そのパターンを小さくすることが有利である。

ところが、第１の下地層２４や第１の接合層２５のパターンを小さくすると、導電性シリコンと第１の下地層２４との界面に生じる切り込みの面積割合が大きくなる。そのため、無水フッ化水素ガスからなるエッチング剤に晒された際に、第１の下地層２４や第１の接合層２５の膜応力によって、第１の下地層２４や第１の接合層２５にクラック、ボイド、又は膜剥がれ等の不具合が生じることがあった。

そのため、本実施形態では、導電性シリコンと第１の下地層２４との間に密着層２３を挿入すると共に、平面視で密着層２３のパターンを第１の下地層２４や第１の接合層２５のパターンより大きく設けている。その結果、導電性シリコンと密着層２３との界面に切り込みがあっても、切り込みの面積割合は小さくできるので、密着層２３、第１の下地層２４、及び第１の接合層２５にクラック、ボイド、又は膜剥がれ等の不具合が生じることはない。

図７に、不良例の金属顕微鏡写真を示す。この不良例は、導電性シリコンに第１の下地層２４（ルテニウム）を成膜しパターン形成した後に、無水フッ化水素ガスを含むエッチング剤でエッチングしたものである。この場合には、第１の下地層２４にクラック状の不良が発生した。図８に良品例の金属顕微鏡写真を示す。この良品例は、導電性シリコンと第１の下地層２４（ルテニウム）との間に、平面視で第１の下地層２４の面積より大きい面積を有する密着層２３（Ａｌ_２Ｏ_３）を形成した後に、無水フッ化水素ガスを含むエッチング剤でエッチングしたものである。この場合には、第１の下地層２４にクラック状の不良が発生することはなかった。

また、本実施形態では、固定部１０ａ、１１ａ、１２ａ及び枠体固定部５ａが突出しないで、可動部３と同じ高さ（Ｚ）寸法に設けられている。

以下の表１に、本発明における半導体素子を、水中に浸漬した後に、第１の基材を透過して赤外顕微鏡（Ｉｎｆｒａｒｅｄ Ｍｉｃｒｏｓｃｏｐｅ）等により、浸水の有無を観察した結果を示す。また、原子間力顕微鏡（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）により、第１の接合層の表面粗さ（ＲＭＳ：２乗平均面粗さ）を評価しており、この結果も示している。表１に示すように、第１の接合層の厚さが大きくなると、第１の接合層の表面粗さが大きくなることが分かる。また、第１の接合層の厚さが０．２μｍ以下である場合は浸水しないが、０．３μｍ以上では浸水することが分かる。よって、浸水は、第１の接合層の厚さが０．２μｍ〜０．３μｍの間で始まることが分かる。

１ 半導体素子
２ 機能部
３ 可動部
４ 錘部
５ 枠体部
５ａ 枠体固定部
６、７、８、９ 回動支持部
１０、１１、１２ 接合部
１０ａ、１１ａ、１２ａ 固定部
２０ センサ基板
２１ 第１の基材
２２ 第１の絶縁層
２３ 密着層
２４ 第１の下地層
２５ 第１の接合層
２６ 接続孔
２７ ＳＯＩ層
３０ 配線基板
３１ 第２の基材
３２ 第２の絶縁層
３４ 第２の下地層
３５ 第２の接合層
３６ 固定電極層
３７ 配線層
４０、４１、４２ 連結部
５０、５１、５２ 支持連結部

Claims (10)

1. 第１の基材と、第２の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第１の基材と前記第２の基材との間に配置される機能部と、前記接合部と前記第１の基材との間に酸化物からなる第１の絶縁層と、を有して構成され、
   前記可動部は前記第１の基材と前記第２の基材との間において変位可能に設けられ、
   前記接合部の前記第２の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層と、白金族元素からなる第１の下地層と、Ａｕからなる第１の接合層と、がこの順に積層されてなり、
   前記第２の基材の前記第１の接合層と対向する位置にＡｕからなる第２の接合層が形成されてなり、
   前記第１の接合層と前記第２の接合層とが接合されていることを特徴とする半導体素子。
2. 前記機能部が前記可動部及び前記接合部の周囲を囲む枠体部を有して構成され、
   前記枠体部と前記第１の基材との間に前記第１の絶縁層を有し、
   前記枠体部の前記第２の基材と対向する側に、前記密着層、前記第１の下地層、及び前記第１の接合層がこの順に積層されてなり、
   前記第２の基材の前記枠体部と対向する位置に前記第２の接合層が形成されてなることを特徴とする請求項１に記載の半導体素子。
3. 前記窒化物が、窒化シリコン、窒化アルミニウムからなることを特徴とする請求項１または請求項２に記載の半導体素子。
4. 前記第１の下地層が、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、及び白金からなる群から選ばれる少なくとも１つの金属、又はその合金からなることを特徴とする請求項１から請求項３のいずれか１項に記載の半導体素子。
5. 前記第１の基材及び前記第２の基材がシリコンからなり、前記酸化物が酸化シリコンからなることを特徴とする請求項１から請求項４のいずれか１項に記載の半導体素子。
6. 前記第１の接合層の厚さが、０．０５〜０．２μｍであることを特徴とする請求項１から請求項５のいずれか１項に記載の半導体素子。
7. 前記密着層の厚さが、０．０２〜０．２μｍであることを特徴とする請求項１から請求項６のいずれか１項に記載の半導体素子。
8. 前記密着層の外周が、前記第１の下地層及び前記第１の接合層の外周より外側に位置していることを特徴とする請求項１から請求項７のいずれか１項に記載の半導体素子。
9. 第１の基材と、第２の基材と、可動部及び前記可動部と電気的に接続される接合部を備え、前記第１の基材と前記第２の基材との間に配置される機能部と、前記接合部と前記第１の基材との間に酸化物からなる第１の絶縁層と、を有して構成され、前記可動部は前記第１の基材と前記第２の基材との間において変位可能に設けられる半導体素子の製造方法において、
   前記接合部の前記第２の基材と対向する側に、酸化アルミニウム、又は窒化物からなる密着層を成膜し、前記密着層をパターン形成する工程（ａ）と、
   白金族元素からなる第１の下地層、及びＡｕからなる第１の接合層、をこの順に成膜し、前記第１の下地層及び前記第１の接合層をパターン形成する工程（ｂ）と、
   前記機能部をパターン形成し、前記機能部と前記第１の基材との間にある前記第１の絶縁層の一部をエッチング除去する工程（ｃ）と、
   前記第２の基材の前記第１の接合層と対向する位置にＡｕからなる第２の接合層をパターン形成する工程（ｄ）と、
   前記第１の接合層と前記第２の接合層とを接合する工程（ｅ）と、を含むことを特徴とする半導体素子の製造方法。
10. 前記第１の基材、前記第２の基材、及び前記機能部がシリコンからなり、前記第１の絶縁層が酸化シリコンからなり、前記第１の絶縁層の一部がフッ化水素酸を含むエッチング剤によりエッチング除去されることを特徴とする請求項９に記載の半導体素子の製造方法。