JP2013157371A - 部品内蔵基板およびその製造方法 - Google Patents

部品内蔵基板およびその製造方法 Download PDF

Info

Publication number
JP2013157371A
JP2013157371A JP2012014972A JP2012014972A JP2013157371A JP 2013157371 A JP2013157371 A JP 2013157371A JP 2012014972 A JP2012014972 A JP 2012014972A JP 2012014972 A JP2012014972 A JP 2012014972A JP 2013157371 A JP2013157371 A JP 2013157371A
Authority
JP
Japan
Prior art keywords
resin layer
post electrode
recess
via conductor
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012014972A
Other languages
English (en)
Inventor
Nobuo Ikemoto
伸郎 池本
Yoshiko Kawai
佳子 河合
Naoki Gochi
直樹 郷地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2012014972A priority Critical patent/JP2013157371A/ja
Publication of JP2013157371A publication Critical patent/JP2013157371A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】接合信頼性を大きく低下させることなく、基板にICなどの電子部品を内蔵することができる部品内蔵基板を提供する。
【解決手段】ビア導体9が設けられた層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gにICパッケージ10が内蔵された部品内蔵基板6において、ICパッケージ10は、ICチップ2bと、ICチップ2bの一方主面に形成されたポスト電極12と、ICチップ2bの一方主面およびポスト電極12を覆うように、ポスト電極12のICチップ2bの一方主面からの高さよりも厚く設けられた封止樹脂層13とを備え、封止樹脂層13のICチップ2bとの非対向面側からポスト電極12の他方端面が露出する凹部が形成され、ビア導体9は、凹部内において、凹部内に露出したポスト電極12の他方端面と接続され、封止樹脂層13に積層された層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gの一部が凹部に入り込んでいる。
【選択図】図2

Description

本発明は、熱可塑性樹脂からなる層間絶縁用樹脂層に部品が内蔵された部品内蔵基板およびその製造方法に関する。
携帯電話機などの電子機器の小型化に伴って、その内部に搭載されるモジュールの小型化が要求されている。そこで、従来では、図5に示すように、配線基板の表面に実装される電子部品を配線基板に内蔵することにより、モジュールの小型化を図る技術が提案されている(特許文献1参照)。
この場合、主面上に配線パターン501が形成されるとともに内部に層間接続用のビア導体503が形成された熱可塑性樹脂からなる樹脂フィルム504をIC505などの電子部品を内蔵した状態で積層することにより部品内蔵多層基板500を形成し、IC505の能動面に形成された電極506と樹脂フィルム504に形成されたビア導体503とが直接接続されることにより、IC505の電極506と樹脂フィルム504に形成された配線パターン501とがビア導体503を介して電気的に接続される。このように、IC505を樹脂フィルム504の積層体に内蔵することで、実装密度を高めることができ、モジュールの小型化を実現できる。
特開2006−93439号(段落0024〜0027、図1等参照)
ところで、上記した部品内蔵多層基板500を形成する樹脂は、樹脂層の一括積層・圧着が可能であり、いわゆるシート多層プロセスを利用できるため、生産性が高いこと、また、一括積層・圧着時の温度が比較的低いことから、樹脂層の積層・圧着時におけるICへの熱ダメージを軽減できることなどの理由により、熱可塑性の樹脂が用いられる場合がある。
しかし、熱可塑性樹脂は、焼結金属からなるビア導体と比較して柔らかいため、上記した従来技術の部品内蔵多層基板500のように、樹脂層(樹脂フィルム504)の内部に形成されたビア導体503とIC505の電極506とを直接接続させる構造では、部品内蔵多層基板500を誤って落下させた場合など、外部から衝撃が加わると、その時に発生する部品内蔵多層基板500内の応力が、ビア導体503とIC505の電極と506の接続面に集中しやすく、ビア導体503とIC505の電極506との接合信頼性が低くなるという問題が生じる。
本発明は、上記した課題に鑑みてなされたものであり、接合信頼性を大きく低下させることなく、基板にICなどの電子部品を内蔵することができる部品内蔵基板を提供することを目的とする。
上記した目的を達成するために、本発明の部品内蔵基板は、層間接続用のビア導体が設けられた熱可塑性樹脂からなる層間絶縁用樹脂層にICパッケージが内蔵された部品内蔵基板において、前記ICパッケージは、ICチップと、前記ICチップの一方主面に形成された入出力パッド電極にその一方端面が接続されたポスト電極と、前記ICチップの一方主面および前記ポスト電極を覆うように、前記ポスト電極の前記ICチップの一方主面からの高さよりも厚く設けられた封止樹脂層とを備え、前記封止樹脂層の前記ICチップとの非対向面側から前記ポスト電極の他方端面が露出する凹部が形成され、前記ビア導体は、前記凹部内において、前記凹部内に露出した前記ポスト電極の前記他方端面と直接接続され、前記封止樹脂層に積層された前記層間絶縁用樹脂層の前記熱可塑性樹脂の一部が前記凹部に入り込んでいることを特徴としている。
このような構成によれば、ICチップの入出力パッド電極に接続されたポスト電極とビア導体との接続部は、封止樹脂層に設けられた凹部内にあり、部品内蔵基板に外部から衝撃が加わった場合でも、その衝撃から生じる基板内の応力は、各層間絶縁用樹脂層間の界面および封止樹脂層と層間絶縁用樹脂層との接着界面に集中するため、ポスト電極とビア導体との接続部にかかる応力を緩和することができる。そのため、接合信頼性が高く、耐衝撃性に優れた部品内蔵基板を提供することができる。
また、前記凹部に露出するポスト電極の前記他方端面が、前記ビア導体の前記ポスト電極との接続面よりも大きく形成され、前記ビア導体の前記接続面の全面が前記ポスト電極の前記他方端面と直接接続され、前記凹部内において、前記ビア導体の外周面と前記凹部の内周面との間に全周に渡る隙間があり、該隙間が前記熱可塑性樹脂により充填されていることが好ましい。
このような構成によれば、ポスト電極とビア導体との接合部の全面が熱可塑性樹脂により保護され、さらにビア導体とポスト電極との接合信頼性の向上が図れる。
また、前記封止樹脂層を形成する樹脂が、前記層間絶縁用樹脂層を形成する樹脂よりも高い硬度を有することが好ましい。
このような構成によれば、高い硬度を有する封止樹脂層が、ポスト電極とビア導体との接続部を保護することにより、より一層、接合信頼性の高い部品内蔵基板を提供することができる。
また、請求項1ないし3のいずれかに記載の部品内蔵基板を製造する製造方法において、前記ICパッケージを準備する準備工程と、前記ICパッケージを埋設するための凹部を有する第1積層体を、前記熱可塑性樹脂からなる樹脂層を積層することにより形成する第1積層工程と、前記第1積層体の凹部に前記ICパッケージを埋設するIC埋設工程と、前記第1積層体の凹部と該凹部に埋設された前記ICパッケージとを覆う第2積層体を、前記熱可塑性樹脂からなる樹脂層を積層することにより形成する第2積層工程と、前記第1積層体と前記第2積層体との一体化、および、前記ポスト電極の他方端面と前記ビア導体の前記一方端面との接続を熱圧着により行う熱圧着工程とを備えるようにしてもよい。
このような構成によれば、第1積層体と第2積層体との一体化、および、ポスト電極の端面とビア導体の端面との接合を熱圧着により一括して行なうため、ポスト電極とビア導体との接合信頼性の高い部品内蔵基板を効率よく生産することができる。
本発明によれば、ICパッケージに設けられた封止樹脂層のICチップとの非対向面側からポスト電極の端面が露出する凹部を形成することにより、層間絶縁用樹脂層に形成されたビア導体とICチップの入出力パッド電極と接続されたポスト電極との接続部が封止樹脂層の凹部内に位置することになるため、外部からの衝撃により生じる部品内蔵基板内の応力が各層間絶縁用樹脂層間の界面および封止樹脂層と層間絶縁用樹脂層との接着界面に集中し、ポスト電極とビア導体との接続部にかかる応力を緩和することができる。そのため、接合信頼性が高く、耐衝撃性に優れた部品内蔵基板を提供することができる。
本発明の一実施形態にかかる部品内蔵基板を備えるモジュールの回路の概略構成図である。 本発明の一実施形態にかかる部品内蔵基板を備えるモジュールの断面図である。 図2のA領域の拡大図である。 本発明の一実施形態にかかる部品内蔵基板の製造方法の説明図である。 従来の部品内蔵基板の断面図である。
本発明の一実施形態にかかる部品内蔵基板について、図1〜図3を参照して説明する。図1は本発明の一実施形態にかかる部品内蔵基板を備えるモジュールの回路の概略構成図、図2は部品内蔵基板の断面図、図3は図2におけるビア導体とポスト電極との接続部の拡大図である。なお、図を見やすくするために、図2、図3において、ビア導体9、入出力パッド電極11、ポスト電極12、封止樹脂層13はハッチングを図示省略している。
この実施形態における部品内蔵基板を備えるモジュール1は、ICOCA、FeliCa、Suica(それぞれ登録商標)、などで知られるID情報が埋め込まれたRF−タグ(ICカード)から電波などを利用して情報のやりとりを行なう技術(RF−ID:Radio Frequency IDentification)において、ICカードからの情報の読み込みおよび書き込みを行なうリーダライタ(以下、RWとする)用の電子機器に搭載される高周波用モジュールであり、図1に示すように、RF−IC2a、セキュアIC2b、RF整合回路3を備える。
RF−IC2aは、外部に形成されたベースバンド回路からの信号をアンテナ素子4から送信する送信周波数(例えば、13.56Mz)へと変換し、また、アンテナ素子4からの受信信号をベースバンド回路で処理できる周波数へと変換するICである。RF整合回路3は、アンテナ素子4とRF−IC2aとの間のインピーダンス整合を行なう回路であり、周知のL(インダクタ)、C(キャパシタ)、R(抵抗)から構成される回路である。また、セキュアIC2bは、ICカードとRW用の電子機器との間の相互認証やRW用の電子機器からICカードに情報を送信する場合の送信信号の暗号化を行なうICである。なお、RF−IC2aとセキュアIC2bは、外部で形成されたホストIC電源回路5から駆動電圧が供給されることにより駆動する。
また、モジュール1は、図2に示すように、主面または内部に配線パターン8やビア導体9が形成されるとともに、内部にセキュアIC2bを備えるICパッケージ10が内蔵された部品内蔵基板6と、部品内蔵基板6の表面に実装されるRF−IC2aと、チップ抵抗、チップコンデンサ、チップインダクタからなる電子部品7とを備える。なお、部品内蔵基板6の表面に実装されるRF−IC2aと電子部品7は、周知の表面実装技術により実装される。
部品内蔵基板6は、熱可塑性樹脂からなる層間絶縁用樹脂層が7層、積層された積層体であり、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gの表面(または裏面)には、配線パターン8が形成され、また、内部にはビア導体9が形成される。そして、内部にICパッケージ10を内蔵した状態で熱圧着することにより隣接した層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gどうしが一体化されて形成される。
また、配線パターン8は、比抵抗の小さな金属を主成分とする金属膜(例えば、Cu箔やAg箔)で形成され、ビア導体9は、熱可塑性樹脂からなる層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gを圧着する際の温度で焼結するような金属ペースト(例えば、Snを主成分とする金属ペースト)を焼結させることにより形成される。
各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gを形成する熱可塑性樹脂として、例えば、ポリイミドや液晶ポリマなどが挙げられるが、液晶ポリマは、低誘電正接の特性を有し、高速信号(高周波)において損失が少なく、また、配線パターンが長い回路であっても信号が減衰しにくいため、この実施形態では、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gを形成する熱可塑性樹脂に、液晶ポリマを使用する。
ICパッケージ10は、SiやGaAsなどの半導体基板の能動面にダイオードやキャパシタなどからなる集積回路や入出力パッド電極11が形成されたセキュアIC2bと、入出力パッド電極11に接続されたポスト電極12と、セキュアIC2bの能動面およびポスト電極12を覆うように、ポスト電極12のセキュアIC2bの能動面からの高さよりも厚く設けられた封止樹脂層13とを備えたウェハレベルCSP(Chip Size Package)であり、封止樹脂層13には、セキュアIC2bとの非対向面側からポスト電極12の端面が露出する凹部14が形成される。なお、この実施形態において、封止樹脂層13は、例えば、エポキシ樹脂で形成される。
各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gに形成されたビア導体9とICパッケージ10においてセキュアIC2bの入出力パッド電極11に接続されたポスト電極12との接続は、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6g間の熱圧着時に行なわれる。この場合、上記したように、ビア導体9は、熱圧着する際の温度で焼結する金属ペースト、すなわち、熱圧着する際の温度で溶ける金属ペーストを使用しているため、熱圧着時にビア導体9が溶け、ICパッケージ10の封止樹脂層13に形成された凹部14で露出したポスト電極12の端面とビア導体9とが接し、ビア導体9がポスト電極12の端面上で濡れ広がることにより、ビア導体9とポスト電極12とが直接接続される。そして、熱圧着後は、図3に示すような、ビア導体9のポスト電極12との接続部がフィレット状に形成される。
また、図3に示すように、ポスト電極12のビア導体9との接合側の端面は、ビア導体9におけるポスト電極12との接続面よりも大きく形成されており、ビア導体9の接続面の全面がポスト電極12の端面と接続される。また、ICパッケージ10の封止樹脂層13に設けられた凹部14内において、ビア導体9の外周面と当該凹部14の内周面との間に全周に渡る隙間があり、該隙間に熱圧着時に溶けた層間絶縁用樹脂層を形成する熱可塑性樹脂(液晶ポリマ)が入り込み、凹部14内の隙間に液晶ポリマが充填される。
なお、熱圧着時にビア導体9がポスト電極12の端面上に濡れ広がる場合であっても、その濡れ広がりは、ICパッケージ10の封止樹脂層13に設けられた凹部14の内周面で止まるため、それ以上に金属ペーストが濡れ広がることはない。
(部品内蔵基板の製造方法)
この実施形態にかかる部品内蔵基板6の製造方法について、図4を参照して説明する。
なお、図をみやすくするために、ビア導体9、入出力パッド電極11、ポスト電極12、封止樹脂層13はハッチングを図示省略している。
まず、セキュアIC2bの能動面にスクリーン印刷技術などを用いて絶縁材料(例えば、エポキシ樹脂)からなる樹脂層を形成し、レーザ加工などによりセキュアIC2bの入出力パッド電極11が露出するような穴を当該樹脂層に形成し、その穴に金属ペースト(例えばCu)などを充填してポスト電極12を形成する。そして、スクリーン印刷技術などを用いてさらにその上に樹脂層(例えば、エポキシ樹脂)を形成して、レーザ加工などにより、上層の樹脂層においてポスト電極12の端面が露出するように凹部14を形成する(ICパッケージ10準備工程)。
次に、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gの表面(または裏面)にフォトレジスト技術などにより配線パターン8を形成するとともに、レーザ加工などによりビアホールを形成し、ビアホールに金属ペーストを充填・焼結することにより各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gにビア導体9を形成する。
次に、層間絶縁用樹脂層6a,6b,6c,6dを積層し、仮圧着することにより第1積層体を形成する(第1積層工程)。この場合、層間絶縁用樹脂層6c,6dには、ICパッケージ10の埋設用の開口部が形成されており、第1積層体を形成したときにはICパッケージ10の埋設用の凹部が形成される。
次に、第1積層体の凹部に、セキュアIC2bの能動面が上になるようにICパッケージ10を埋設する(IC埋設工程)。
そして、第1積層体の最上層に配置される層間絶縁用樹脂層6dの上から順に層間絶縁用樹脂層6e,6f,6gを積層することにより第2積層体を形成する(第2積層工程)。
最後に、積層された第2積層体を熱圧着することにより、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gどうしの一体化、ならびに、ICパッケージ10のポスト電極12の端面とビア導体9の端面との接続を同時に行なう(熱圧着工程)。
なお、上記した部品内蔵基板6の製造方法において、第1積層体を各層間絶縁用樹脂層6a,6b,6cで形成した上で、一部が層間絶縁用樹脂層6cから突出した状態でICパッケージ10を埋設し、層間絶縁用樹脂層6cの上から順に、各層間絶縁用樹脂層6d,6e,6f,6gを積層することにより第2積層体を形成するようにしてもかまわない。
したがって、上記した実施形態によれば、ICパッケージ10は、セキュアIC2bとセキュアIC2bの能動面に形成された入出力パッド電極11に接続されたポスト電極12と、該ポスト電極12のセキュアIC2bの能動面からの高さよりも厚く設けられた封止樹脂層13とを備え、封止樹脂層13のセキュアIC2bとの非対向面側からポスト電極12の端面が露出する凹部14が形成され、凹部14から露出したポスト電極12の端面と層間絶縁用樹脂層6eの内部に形成されたビア導体9の端面とが直接接続される。
つまり、セキュアIC2bの入出力パッド電極11に接続されたポスト電極12とビア導体9との接続部は、封止樹脂層13に設けられた凹部14内にあり、部品内蔵基板6に外部から衝撃が加わった場合でも、その衝撃から生じる部品内蔵基板6内の応力は、各層間絶縁用樹脂層間6a,6b,6c,6d,6e,6f,6gの界面および封止樹脂層13と層間絶縁用樹脂層6eとの接着界面に集中するため、外部応力に対して接続強度の最も弱いポスト電極12とビア導体9との接続部にかかる応力を緩和することができる。そのため、外部から衝撃が加わった場合であっても、ポスト電極12とビア導体9とが当該接続部で断線することを防止することができ、接合信頼性が高く、耐衝撃性に優れた部品内蔵基板6を提供することができる。
また、図3に示すように、封止樹脂層13の凹部14において露出したポスト電極12の端面が、ビア導体9のポスト電極12との接続面よりも大きく形成され、ビア導体9の接続面の全面が凹部14において露出したポスト電極12の端面と直接接続され、凹部14内において、ビア導体9の外周面と凹部14の内周面との間に全周に渡る隙間が熱可塑性樹脂により充填されているため、ポスト電極12とビア導体9との接続部の全面が熱可塑性樹脂により保護され、さらにビア導体9とポスト電極12との接合信頼性の向上が図れる。
また、ビア導体9とポスト電極12との接続時(熱圧着時)において、ビア導体9を形成する金属ペーストがICパッケージ10の封止樹脂層13の凹部14において露出したポスト電極12の端面上に濡れ広がる場合であっても、その濡れ広がりは、封止樹脂層13に設けられた凹部14の内周面で止まるため、それ以上に金属ペーストが濡れ広がることはない。そのため、例えば、ポスト電極12を狭ピッチに配置しても、ポスト電極12とビア導体9との接続時に隣接するビア導体9どうしがショートしにくく、狭ピッチ化した多ピンのICチップを、接合信頼性を大きく低下させることなく、部品内蔵基板6に内蔵することができる。
また、ICパッケージ10に設けられた封止樹脂層13を形成する樹脂に、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gを形成する液晶ポリマよりも高い硬度を有するエポキシ樹脂を用いているため、高い硬度を有するエポキシ樹脂からなる封止樹脂層13に形成された凹部14が、ポスト電極12とビア導体9との接続部を保護することにより、より一層、接合信頼性の高い部品内蔵基板6を提供することができる。
また、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gの一体化、および、ポスト電極12の端面とビア導体9の端面との接続を熱圧着により一括して行なうため、ポスト電極12とビア導体9との接合信頼性の高い部品内蔵基板6を効率よく生産することができる。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。
例えば、上記した実施形態では、部品内蔵基板6を7層の層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gで形成したが、部品内蔵基板6を形成する層の数は、モジュールの回路構成や内蔵するICパッケージ10の大きさに応じて、適宜、増減させるとよい。
また、この実施形態では、RF−IC2aが発熱し易く、また、能動面に形成される電極の数がセキュアIC2bよりも多いなどの理由より、セキュアIC2bを部品内蔵基板6に内蔵し、RF−IC2aを部品内蔵基板6の表面に実装したが、都合に応じて、RF−IC2aを部品内蔵基板6に内蔵し、セキュアIC2bを部品内蔵基板6の表面に実装してもかまわない。
また、ビア導体9とポスト電極12との接合信頼性は、ICパッケージ10に設けられた封止樹脂層13に凹部14を形成し、その凹部14内でビア導体9とポスト電極12とを接続することにより向上させることができるため、封止樹脂層13を形成する樹脂は、エポキシ樹脂に限らず、例えば、各層間絶縁用樹脂層6a,6b,6c,6d,6e,6f,6gを形成する樹脂と同じ液晶ポリマを使用してもよいし、ポリイミドなど、種々の樹脂を使用してもよい。
また、この実施形態では、ビア導体9とポスト電極12とを直接接続したが、例えば、異方性導電ペースト(ACP)を介して接続してもよい。
2b セキュアIC(ICチップ)
6 部品内蔵基板
6a,6b,6c,6d,6e,6f,6g 層間絶縁用樹脂層
9 ビア導体
10 ICパッケージ
11 入出力パッド電極
12 ポスト電極
13 封止樹脂層
14 凹部

Claims (4)

  1. 層間接続用のビア導体が設けられた熱可塑性樹脂からなる層間絶縁用樹脂層にICパッケージが内蔵された部品内蔵基板において、
    前記ICパッケージは、ICチップと、前記ICチップの一方主面に形成された入出力パッド電極にその一方端面が接続されたポスト電極と、前記ICチップの一方主面および前記ポスト電極を覆うように、前記ポスト電極の前記ICチップの一方主面からの高さよりも厚く設けられた封止樹脂層とを備え、
    前記封止樹脂層の前記ICチップとの非対向面側から前記ポスト電極の他方端面が露出する凹部が形成され、
    前記ビア導体は、前記凹部内において、前記凹部内に露出した前記ポスト電極の前記他方端面と直接接続され、
    前記封止樹脂層に積層された前記層間絶縁用樹脂層の前記熱可塑性樹脂の一部が前記凹部に入り込んでいる
    ことを特徴とする部品内蔵基板。
  2. 前記凹部に露出するポスト電極の前記他方端面が、前記ビア導体の前記ポスト電極との接続面よりも大きく形成され、
    前記ビア導体の前記接続面の全面が前記ポスト電極の前記他方端面と直接接続され、
    前記凹部内において、前記ビア導体の外周面と前記凹部の内周面との間に全周に渡る隙間があり、該隙間が前記熱可塑性樹脂により充填されていることを特徴とする請求項1に記載の部品内蔵基板。
  3. 前記封止樹脂層を形成する樹脂が、前記層間絶縁用樹脂層を形成する樹脂よりも高い硬度を有することを特徴とする請求項1または2に記載の部品内蔵基板。
  4. 請求項1ないし3のいずれかに記載の部品内蔵基板を製造する製造方法において、
    前記ICパッケージを準備する準備工程と、
    前記ICパッケージを埋設するための凹部を有する第1積層体を、前記熱可塑性樹脂からなる樹脂層を積層することにより形成する第1積層工程と、
    前記第1積層体の凹部に前記ICパッケージを埋設するIC埋設工程と、
    前記第1積層体の凹部と該凹部に埋設された前記ICパッケージとを覆う第2積層体を、前記熱可塑性樹脂からなる樹脂層を積層することにより形成する第2積層工程と、
    前記第1積層体と前記第2積層体との一体化、および、前記ポスト電極の他方端面と前記ビア導体の前記一方端面との接続を熱圧着により行う熱圧着工程と
    を備えることを特徴とする部品内蔵基板の製造方法。

JP2012014972A 2012-01-27 2012-01-27 部品内蔵基板およびその製造方法 Pending JP2013157371A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012014972A JP2013157371A (ja) 2012-01-27 2012-01-27 部品内蔵基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012014972A JP2013157371A (ja) 2012-01-27 2012-01-27 部品内蔵基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2013157371A true JP2013157371A (ja) 2013-08-15

Family

ID=49052294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012014972A Pending JP2013157371A (ja) 2012-01-27 2012-01-27 部品内蔵基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2013157371A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028944A (ja) * 2019-08-09 2021-02-25 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021028944A (ja) * 2019-08-09 2021-02-25 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板
JP7156209B2 (ja) 2019-08-09 2022-10-19 株式会社村田製作所 インダクタ部品およびインダクタ部品内蔵基板

Similar Documents

Publication Publication Date Title
JP5660263B1 (ja) 電子部品、電子部品の製造方法、および、回路基板
JP3709882B2 (ja) 回路モジュールとその製造方法
JP4557186B2 (ja) 無線icデバイスとその製造方法
JP5018483B2 (ja) 電子デバイスパッケージ、モジュール、および電子機器
US10083887B2 (en) Chip component-embedded resin multilayer substrate and manufacturing method thereof
WO2006027981A1 (ja) 立体的電子回路装置とそれを用いた電子機器およびその製造方法
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP2007073849A (ja) 電子回路モジュールとその製造方法
JP2009278064A (ja) 半導体装置とその製造方法
US9699892B2 (en) Electric element-embedded multilayer substrate and method for manufacturing the same
JP5619372B2 (ja) 撮像素子モジュール
JP2010050150A (ja) 半導体装置及び半導体モジュール
US9922918B2 (en) Substrate for stacked module, stacked module, and method for manufacturing stacked module
JP2006013465A (ja) 半導体装置およびその製造方法
JP2006134912A (ja) 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
WO2016060073A1 (ja) 複合デバイス
JP2009135391A (ja) 電子装置およびその製造方法
US9699908B2 (en) Component-embedded board and communication terminal device
US20070132595A1 (en) Transponder device with mega pads
JP2013157371A (ja) 部品内蔵基板およびその製造方法
JP2010040721A (ja) 半導体モジュール、半導体装置、携帯機器、半導体モジュールの製造方法および半導体装置の製造方法
JP2007213463A (ja) 非接触データキャリア、非接触データキャリア用配線基板
JP5040345B2 (ja) 回路接合方法、回路基板積層体およびメモリカード
JP6413786B2 (ja) Icカード
JP2010141029A (ja) プリント配線板及びその製造方法