JP2013145933A - 固体撮像素子、固体撮像装置、および電子機器 - Google Patents

Abstract

【課題】撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷が光学的黒領域に流入することを防止し、光学的黒領域の黒レベルがずれることによる画質の劣化を抑制する。
【解決手段】固体撮像素子は、第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、撮像部の一部の領域であり、センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、撮像部上に設けられ、撮像部の少なくとも光学的黒領域を含む部分を覆う遮光膜と、撮像部の周囲に設けられ、遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、半導体基板の基板層上に設けられる第２導電型の不純物層にて、半導層に接続された状態で、スリット状の間隔と光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える。
【選択図】図５

Description

本技術は、複数の画素が配列される撮像部に、黒レベルの基準となる信号を出力する光学的黒領域を有する固体撮像素子、固体撮像装置、および電子機器に関する。

従来、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型に代表される固体撮像素子には、複数の画素が配列される画素領域を構成する撮像部に、光学的黒領域（オプティカルブラック領域、以下「ＯＰＢ領域」ともいう。）を有するものがある。ＯＰＢ領域は、信号電荷を有効な画素信号として出力する有効画素領域に対して、黒レベルの基準となる信号を出力する。このため、ＯＰＢ領域に配置される画素は遮光されており、この遮光された画素からの信号が、黒レベルの基準に用いられる。

一方、固体撮像素子においては、複数の画素が配列される撮像部の周囲に、周辺回路領域が設けられるものがあり、この周辺回路領域には、複数の配線層が配置される。この配線層は、例えばＣＣＤ型の固体撮像素子においては、撮像部に設けられ各画素で生成された信号電荷を転送する電荷転送部の転送電極に駆動電圧としてのクロック・パルスを供給するクロック配線層（バスライン）である。こうしたクロック配線層としては、電荷転送部の駆動について例えば４相駆動や８相駆動等の相の数に応じた複数の配線層が、撮像部の周囲において撮像部の領域に沿って並んだ状態で配される（例えば、特許文献１参照。）。

上述したようなＯＰＢ領域は、一般的に、撮像部において有効画素領域の周囲に設けられる。つまり、ＯＰＢ領域は、撮像部の主な部分を構成する有効画素領域に対して、撮像部の端の部分に設けられる。また、ＯＰＢ領域上には、ＯＰＢ領域に配置される画素に対する遮光を行うための遮光膜が設けられる。

このようにＯＰＢ領域を含む撮像部上に設けられる遮光膜と、上記のとおり撮像部の周囲に設けられるクロック配線層とは、固体撮像素子の積層構造において同一の積層構造として、あるいは互いに略同じ層位置に設けられる。そして、撮像部の遮光膜とクロック配線層とは、互いに異電位である。具体的には、撮像部の遮光膜はグランド電位であるのに対し、クロック配線層は電荷転送部を駆動させるための駆動電圧の印加を受ける。

このように互いに異電位となる撮像部の遮光膜と周辺回路領域のクロック配線層との間には、両者の間を絶縁させるための隙間が存在する。この遮光膜とクロック配線層との間の隙間は、上述したようにクロック配線層が撮像部の領域に沿って配される構成においては、撮像部の領域に沿ったスリットとして存在する。この遮光膜とクロック配線層との間のスリットは、例えば絶縁膜等が存在する部分であり、光を透過させる部分となる。

特開２００２−７６３２２号公報

上述したように撮像部の遮光膜とクロック配線層との間にスリットが存在する構成においては、固体撮像素子に対する入射光がスリットから入射することにより、スリット下における半導体基板内で光電変換によって電荷が生成される。このスリットからの入射光によって生成された電荷については、半導体基板内を拡散によって移動し、撮像部に存在するＯＰＢ領域に不要な電荷として流入することがある。

このようにＯＰＢ領域に不要な電荷が流入することは、画質に影響する。具体的には、ＯＰＢ領域に電荷が流入すると、ＯＰＢ領域からの出力信号により規定される黒レベルが高くなってしまう。ＯＰＢ領域の黒レベルが高くなることは、画質が劣化する原因となる。

近年では、リソグラフィ加工技術の進歩により、撮像部の無効領域の縮小が可能となり、チップサイズシュリンクが進んできている。ここで、撮像部の無効領域とは、例えばリソグラフィの加工形状を安定させる等のために設けられるダミー領域である。無効領域は、例えば撮像部においてＯＰＢ領域の外側に設けられる。

チップサイズシュリンクが進むと、周辺回路領域のクロック配線層が撮像部に近づき、上記のような遮光膜とクロック配線層との間のスリットと、撮像部に存在するＯＰＢ領域との間の距離も近くなる。スリットがＯＰＢ領域に近づくと、上述したようなスリットからの入射光によって生じた不要な電荷がＯＰＢ領域に流入することによる画質劣化の問題が重大となる。

本技術の目的は、撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷が光学的黒領域に流入することを防止することができ、光学的黒領域の黒レベルがずれることによる画質の劣化を抑制することができる固体撮像素子、固体撮像装置、および電子機器を提供することである。

本技術に係る固体撮像素子は、第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備えるものである。

また、本技術に係る固体撮像素子においては、好ましくは、前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる。

また、本技術に係る固体撮像素子においては、好ましくは、前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第２導電型のポテンシャル障壁部をさらに備える。

本技術に係る固体撮像装置は、固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備えるものである。

本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備えるものである。

本技術によれば、撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷がＯＰＢ領域に流入することを防止することができ、ＯＰＢ領域の黒レベルがずれることによる画質の劣化を抑制することができる。

本技術の一実施形態に係る固体撮像素子の全体的な構成を示す図。 本技術の一実施形態に係る固体撮像素子の構成を示す断面図。 本技術の一実施形態に係る固体撮像素子の構成の一部を示す平面図。 本技術の第１実施形態に係る固体撮像素子の構成の一部を示す平面図。 本技術の第１実施形態に係る固体撮像素子の構成の一部を示す断面図。 本技術の第１実施形態に係る固体撮像素子の比較例を示す図。 本技術の第１実施形態に係る固体撮像素子の変形例を示す平面図。 本技術の第２実施形態に係る固体撮像素子の構成の一部を示す断面図。 本技術の第２実施形態に係る固体撮像素子の構成の一部を示す平面図。 本技術の第１実施形態に係る固体撮像素子の変形例を示す断面図。 本技術の一実施形態に係る固体撮像装置の構成を示す図。 本技術の一実施形態に係る電子機器の構成を示す図。

本技術は、複数の画素が配列される撮像部に、黒レベルの基準となる信号を出力する光学的黒領域（ＯＰＢ領域）を有する構成において、半導体基板上の不純物領域に、ＯＰＢ領域への電荷の流入を防止する素子分離部を設けることで、ＯＰＢ領域の黒レベルがずれることによる画質の劣化を抑制しようとするものである。以下、本技術の実施の形態について説明する。

［固体撮像素子の構成］
本技術の第１実施形態に係る固体撮像素子の全体構成について、図１を用いて説明する。図１に示すように、本実施形態に係る固体撮像素子１は、ＣＣＤ型の固体撮像素子（メージ・センサ）であり、半導体基板上に構成される矩形状の画素領域である撮像部２を有する。固体撮像素子１は、撮像部２に、複数のセンサ部３を備える。

撮像部２は、半導体基板上に複数のセンサ部３を配列させる。複数のセンサ部３は、半導体基板に設けられる撮像部２にて行列状に配列される。つまり、複数のセンサ部３は、矩形状の撮像部２に沿って、縦方向・横方向に２次元行列状に配置される。本実施形態の固体撮像素子１では、図１において、縦方向（上下方向）を垂直方向とし、横方向（左右方向）を水平方向とする。

センサ部３は、固体撮像素子１に対する入射光を受光する受光部であり、光電変換により信号電荷を生成して蓄積する。本実施形態では、センサ部３は、受光素子としてのフォトダイオードにより構成され、光電変換により信号電荷を生成し、蓄積する。つまり、センサ部３は、受光面を有し、その受光面に入射した光の光量（強度）に応じた信号電荷を生成し、生成した信号電荷を蓄積する。各センサ部３は、撮像部２における各画素７を構成する。つまり、固体撮像素子１が備える複数の画素７は、それぞれセンサ部３を有し、撮像部２に行列状に配列される。

固体撮像素子１は、センサ部３で生成された信号電荷を転送する電荷転送部として、複数の垂直転送部４と、水平転送部５とを備える。垂直転送部４は、複数のセンサ部３の行列状の２次元配列における各列方向（垂直方向）の並びに沿って設けられる。つまり、図１に示すように、複数の垂直転送部４は、行列状に配置される複数のセンサ部３の垂直方向に並ぶ列毎に、各列の一側（図１では左側）に、センサ部３の垂直方向の並びに沿って互いに平行に配された状態で設けられる。

センサ部３により生成された信号電荷は、垂直転送部４に読み出され、垂直転送部４によって垂直方向に転送される。センサ部３内の信号電荷は、読み出し部６を介して垂直転送部４に読み出される。垂直転送部４は、対応する列に配置された複数のセンサ部３、つまり水平方向の一側（図１において右側）に隣接配置された複数のセンサ部３の各センサ部３から読み出し部６を介して信号電荷を読み出し、読み出した信号電荷を垂直方向へ順次転送する。

読み出し部６は、半導体基板にてセンサ部３とこのセンサ部３により生成された信号電荷が読み出される垂直転送部４との間に設けられ、センサ部３により生成された信号電荷を垂直転送部４に読み出させる読み出しゲートとして機能する。読み出し部６は、垂直転送部４を構成する転送電極に含まれる読み出し電極が読み出し用の電圧（クロック・パルス）の印加を受けることで電位（ポテンシャル）を変動させ、センサ部３において生成され蓄積されている信号電荷を垂直転送部４に転送させる。

また、センサ部３の読み出し部６が設けられる側と反対側（非読み出し側）において、センサ部３と垂直転送部４との間に、チャネルストップが設けられる。チャネルストップは、センサ部３の非読み出し側（図１において右側）において、垂直転送部４との間に障壁となる電位を形成することで、センサ部３に蓄積された信号電荷の非読み出し側への移動を規制する。

水平転送部５は、複数の垂直転送部４により転送された信号電荷を水平方向に転送する。水平転送部５は、センサ部３の垂直方向の並びに沿って互いに平行に配される複数の垂直転送部４の一方の端部側（図１では下側）に設けられ、矩形状の撮像部２に対して垂直方向の一側（図１では下側）の水平方向の辺に沿って配置される。したがって、センサ部３から垂直転送部４に読み出された信号電荷は、垂直転送部４によって水平転送部５側（図１では下側）に向けて垂直方向に転送される。

垂直転送部４および水平転送部５により転送された信号電荷は、水平転送部５の終端側に設けられる出力部８から出力される。出力部８は、信号電荷を電圧に変える電荷電圧変換部として機能し、水平転送部５から転送された信号電荷を、ＦＤ（Ｆｌｏａｔｉｎｇ Ｄｉｆｆｕｓｉｏｎ）アンプ等の出力アンプによって電気信号に変換して出力する。

図１から図５を用いて、本実施形態の固体撮像素子１についてより詳細に説明する。なお、図２は、垂直転送部４による信号電荷の転送方向に垂直な面を断面の方向とする断面図である。

図２に示すように、固体撮像素子１は、半導体基板１０を備える。半導体基板１０は、第１導電型であるＮ型のシリコン半導体基板である。半導体基板１０の表層側には、半導体層１２が形成されている。したがって、半導体基板１０は、Ｎ型シリコン基板部分である基板層１１上に、半導体層１２を有する。

半導体層１２は、Ｎ型のシリコン半導体基板である基板層１１に対して、第２導電型であるＰ型の不純物領域である。つまり、半導体層１２は、イオン注入により形成されるＰ−ｗｅｌｌ領域である。この半導体層１２に、上記のとおり行列状に配列されるセンサ部３が設けられる。

半導体基板１０の表層側の部分において、水平方向に隣り合うセンサ部３間には、垂直転送部４（図１参照）が構成される。図２および図３に示すように、垂直転送部４（図１参照）は、半導体基板１０の半導体層１２に設けられる垂直転送レジスタ１３と、半導体基板１０上、つまり半導体層１２上に設けられる転送電極１４とを有する。垂直転送レジスタ１３と転送電極１４とを含む構成により、ＣＣＤ構造の垂直転送部４が構成される。

垂直転送レジスタ１３は、半導体層１２において、水平方向に隣り合うセンサ部３の間にて垂直方向に沿って列状に設けられる。つまり、垂直転送レジスタ１３は、半導体基板１０にて複数のセンサ部３の配列における列毎に設けられる。垂直転送レジスタ１３は、例えばＮ型の不純物領域である転送チャネル領域として形成される。垂直転送レジスタ１３は、垂直転送部４を構成する転送電極１４に駆動電圧が印加されることによって、電荷が蓄積される電位の井戸を転送電極１４の並びに沿って移動させることで、センサ部３から読み出された信号電荷を転送する。

転送電極１４は、上記のとおり駆動電圧の印加を受けることで、電位の井戸を形成する垂直転送レジスタ１３の部分の電位を変化させる。転送電極１４は、垂直転送レジスタ１３上に絶縁膜等を介して設けられる。転送電極１４は、例えば多結晶シリコンからなる。本実施形態では、垂直転送部４は、４相駆動パルスにより駆動される。このため、垂直転送部４は、４相駆動に対応する４種類の転送電極を有する。

図３に示すように、垂直転送部４を構成する転送電極１４は、撮像部２上を水平方向に横断するように設けられる。詳細には、転送電極１４は、画素７毎に垂直転送レジスタ１３上を覆うように設けられる矩形状の電極本体部１４ａと、これらの電極本体部１４ａを水平方向に連結する連結部１４ｂとを有する。

転送電極１４は、上述したように垂直転送部４の４相駆動に対応して４種類設けられる。詳細には、固体撮像素子１は、垂直転送部４を構成する４種類の転送電極１４として、外部から入力される駆動電圧としての４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の各電圧が独立して与えられる各電極を有する。これらの４種類の転送電極１４については、各電極の電極本体部１４ａの部分を一組として、垂直方向に２つの画素７毎に所定の順序で繰り返し配置されるように設けられる。なお、図３においては、４種類の転送電極１４のうち、クロック・パルスφＶ１の印加を受ける転送電極１４Ａと、クロック・パルスφＶ２の印加を受ける転送電極１４Ｂとが示されている。

垂直転送部４の各転送電極１４に印加される４相のクロック・パルスの大きさとタイミングが適切に制御されることにより、各センサ部３から垂直転送部４に読み出された信号電荷が、垂直転送部４の電極の並びに従って転送される。なお、垂直転送部４は、４相駆動に限定されず、例えば８相駆動等であってもよい。

図３に示すように、固体撮像素子１においては、撮像部２の周囲に、周辺回路領域が設けられている。この周辺回路領域には、垂直転送部４の転送電極１４に駆動電圧としてのクロック・パルスを供給するためのクロック配線層（バスライン）１５が設けられている。本実施形態のように、転送電極１４に対する駆動電圧として４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４が印加される構成においては、クロック配線層１５は、４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４のいずれかのクロック・パルスを供給する。

図３に示すように、クロック配線層１５は、矩形状の撮像部２に対して、水平転送部５が設けられる側（図３において下側）以外の３辺側から撮像部２を取り囲むように、撮像部２の領域に沿って垂直方向および水平方向に配される。そして、複数のクロック配線層１５は、撮像部２側を内側として、撮像部２の３辺について各辺に沿う部分が互いに平行となるように略同心矩形状に並んだ状態で配される。

図３に示す例では、複数のクロック配線層１５のうち、転送電極１４Ａにクロック・パルスφＶ１を印加するクロック配線層１５Ａが一番内側に存在し、クロック配線層１５Ａの一つ外側に、転送電極１４Ｂにクロック・パルスφＶ２を印加するクロック配線層１５Ｂが存在する。各転送電極１４は、水平方向の両端部が、コンタクト部１６を介してクロック配線層１５に接続される。クロック配線層１５は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。

また、図１に示すように、本実施形態では、水平転送部５は、２相駆動パルスにより駆動される。このため、水平転送部５は、２相駆動に対応する２種類の転送電極を有する。そして、水平転送部５を構成する２種類の転送電極には、駆動電圧としての２相のクロック・パルスφＨ１、φＨ２が外部から入力される。この２相のクロック・パルスφＨ１、φＨ２の大きさとタイミングが適切に制御されることにより、水平転送部５は、垂直転送部４において垂直方向へ転送された信号電荷を、水平方向へ転送する。なお、水平転送部５は、２相駆動に限定されず、例えば３相駆動や４相駆動等であってもよい。

また、図２に示すように、半導体基板１０の表層側の部分において、センサ部３と、このセンサ部３の信号電荷が読み出される垂直転送レジスタ１３との間には、上述した読み出し部（図１、読み出し部６参照）が設けられる。また、半導体基板１０の表層側の部分において、センサ部３に対して読み出し部が設けられる側と反対側（非読み出し側）に、上述したチャネルストップが設けられる。

半導体基板１０上においては、転送電極１４上に、転送電極１４を被覆するように設けられる層間絶縁膜を介して遮光膜１７が設けられている。遮光膜１７は、半導体基板１０上に設けられる転送電極１４を、層間絶縁膜を介して覆うように設けられる。遮光膜１７は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。

図２に示すように、遮光膜１７は、センサ部３に対応する位置に開口部１７ａを有する。遮光膜１７は、半導体基板１０上においてセンサ部３が設けられる領域に開口部１７ａを位置させ、主としてセンサ部３が設けられる領域を除く領域に設けられる。遮光膜１７は、図２に示す断面視で、水平方向に隣り合うセンサ部３間を跨ぐように略門状に形成される。遮光膜１７は、互いに隣り合うセンサ部３間の境界部分に沿って設けられ、平面視で格子状に形成される。

半導体基板１０上においては、遮光膜１７を被覆するように、全面的に平坦化膜１８が設けられている。平坦化膜１８は、例えば、アクリル樹脂などの有機塗布膜やシリコン酸化膜（ＳｉＯ_２膜）等により形成される。

また、図２に示すように、平坦化膜１８上には、パシベーション膜等を介してカラーフィルタ層１９が設けられる。カラーフィルタ層１９は、センサ部３により構成される各画素７に対応して設けられる複数のカラーフィルタ２１に区分される。本実施形態では、各カラーフィルタ２１は、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。

カラーフィルタ層１９上には、例えばアクリル熱硬化樹脂からなる平坦化膜２２が形成されている。平坦化膜２２上には、複数のマイクロレンズ２３が設けられる。マイクロレンズ２３は、いわゆるオンチップマイクロレンズであり、各画素７のセンサ部３に対応して画素７毎に形成される。したがって、複数のマイクロレンズ２３は、センサ部３と同様に平面的に行列状に配置される。

マイクロレンズ２３は、外部からの入射光を、対応する画素７のセンサ部３に集光する。マイクロレンズ２３により集光された光は、センサ部３の上方に設けられた遮光膜１７の開口部１７ａからセンサ部３に入射する。マイクロレンズ２３は、例えば、ＳｉＮ（窒化シリコン）等の無機材料により構成される。

また、図４および図５に示すように、固体撮像素子１においては、撮像部２上に、遮光膜２０が設けられている。遮光膜２０は、図５に示すように、固体撮像素子１の層構造において、平坦化膜１８の階層部分に設けられる。したがって、上述したように転送電極１４を被覆するように設けられる遮光膜１７を下段遮光膜とした場合、遮光膜２０は、上段遮光膜となる。

図４に示すように、遮光膜２０は、撮像部２の形状に対応して矩形状の外形を有し、外縁が撮像部２に対して一回り大きくなるように設けられる。また、遮光膜２０は、センサ部３への光の入射経路を確保するように、撮像部２において所定の領域を遮光するように設けられる。遮光膜２０は、例えばタングステン（Ｗ）やアルミニウム（Ａｌ）等の金属材料により構成される。

図５に示すように、遮光膜２０は、固体撮像素子１の積層構造において、撮像部２の周囲に設けられるクロック配線層１５に対して、同一の階層構造として、あるいは略同じ層位置に設けられる。したがって、クロック配線層１５は、遮光膜２０と同様に半導体基板１０上において平坦化膜１８の階層部分に設けられる。

遮光膜２０とクロック配線層１５とは、互いに異電位である。具体的には、遮光膜２０は、グランド電位であるのに対し、クロック配線層１５は、上述したように電荷転送部を駆動させるための駆動電圧として、クロック・パルスの印加を受ける。

このように互いに異電位となる遮光膜２０とクロック配線層１５との間には、図５に示すように、両者の間を絶縁させるための隙間が存在する。この遮光膜２０とクロック配線層１５との間の隙間は、上述したようにクロック配線層１５が撮像部２の領域に沿って配される構成においては、図４に示すように、撮像部２の領域に沿ったスリット（符号３０参照）として存在する。以下の説明では、この遮光膜２０とクロック配線層１５との間のスリット状の間隔を「遮光−配線間スリット３０」とする。

遮光−配線間スリット３０を形成する遮光膜２０およびクロック配線層１５は、平坦化膜１８の部分に設けられる。このため、遮光−配線間スリット３０の部分は、アクリル樹脂などの有機塗布膜やシリコン酸化膜（ＳｉＯ_２膜）等が存在する部分であり、光を透過させる部分となる。このように、本実施形態の固体撮像素子１においては、複数のクロック配線層１５のうち、一番内側に位置するクロック配線層１５Ａは、撮像部２の周囲に設けられ、遮光膜２０との間にスリット状の間隔である遮光−配線間スリット３０を隔てて設けられる。

また、本実施形態の固体撮像素子１は、撮像部２に、ＯＰＢ領域３１を有する。ＯＰＢ領域３１は、撮像部２の一部の領域であり、センサ部３によって黒レベルの基準となる信号を出力する光学的黒領域である。すなわち、撮像部２は、センサ部３において得られた信号電荷を有効な画素信号として出力する有効画素領域と、センサ部３において得られた信号電荷を黒レベルの基準として出力するＯＰＢ領域３１とを有する（図２参照）。

ＯＰＢ領域３１に配置される画素７は遮光されており、この遮光された画素７からの信号が、黒レベルの基準に用いられる。このため、図２に示すように、ＯＰＢ領域３１においては、遮光膜１７の開口部１７ａは形成されず、センサ部３上は遮光膜１７により遮光されている。また、本実施形態の固体撮像素子１においては、ＯＰＢ領域３１は、上述したように撮像部２上に設けられる遮光膜２０によって遮光される。つまり、ＯＰＢ領域３１上には、ＯＰＢ領域３１に配置される画素７のセンサ部３に対する遮光を行うための遮光膜２０が設けられる。

したがって、クロック配線層１５Ａとともに遮光−配線間スリット３０を形成する遮光膜２０は、撮像部２上に設けられ、撮像部２の少なくともＯＰＢ領域３１を含む部分を覆うように設けられる。遮光膜２０は、例えば、撮像部２に対して、ＯＰＢ領域３１を含む撮像部２の周縁部分を覆うように設けられる。

ＯＰＢ領域３１は、一般的に、撮像部２において有効画素領域の周囲に設けられる。つまり、ＯＰＢ領域３１は、撮像部２の主な部分を構成する有効画素領域に対して、撮像部２の端の部分に設けられる。本実施形態では、図４に示すように、ＯＰＢ領域３１は、撮像部２において、水平方向の一側（図４において右側）の端部に、撮像部２の垂直方向の全体にわたって帯状の領域として設けられる。

撮像部２においては、ＯＰＢ領域３１よりも中央部側、つまり図４に示す例ではＯＰＢ領域３１よりも左側の領域が、有効画素領域となる。また、同じく撮像部２において、ＯＰＢ領域３１よりも外側、つまり図４に示す例ではＯＰＢ領域３１よりも右側の領域が、無効領域となる。ここで、撮像部２の無効領域とは、例えばリソグラフィの加工形状を安定させる等のために設けられるダミー領域である。

なお、本実施形態の固体撮像素子１では、ＯＰＢ領域３１は、撮像部２の水平方向の一側の部分のみに設けられているが、これに限定されず、撮像部２の有効画素領域の周囲において他の領域に設けられてもよい。したがって、ＯＰＢ領域３１は、例えば、図４において、撮像部２の有効画素領域の左側に設けられたり、矩形状の撮像部２に沿って有効画素領域の四方を囲むように設けられたりしてもよい。

以上のような構成を備える本実施形態の固体撮像素子１のように、撮像部２の遮光膜２０とクロック配線層１５Ａとの間に遮光−配線間スリット３０が存在する構成においては、図５に示すように、固体撮像素子に対する入射光が、遮光−配線間スリット３０から半導体基板１０内に入射する（矢印Ｘ１参照）。遮光−配線間スリット３０から半導体基板１０内に光が入射することで、遮光−配線間スリット３０下のＰ型不純物領域である半導体層１２において、光電変換によって電荷３２が生成される。

このように遮光−配線間スリット３０からの入射光によって生成された電荷３２は、半導体基板１０の半導体層１２内を拡散によって移動する（矢印Ｘ２参照）。半導体層１２内を移動する電荷３２は、ＯＰＢ領域３１に流入した場合、流入した電荷３２の影響により、ＯＰＢ領域３１からの出力信号により規定される黒レベルが高くなってしまう。ＯＰＢ領域３１の黒レベルが高くなることは、画質が劣化する原因となる。

こうした不要な電荷３２を生じさせる遮光−配線間スリット３０からの光の入射を防止する観点からは、遮光膜２０とクロック配線層１５Ａとが対向する部分を一部オーバーラップさせることで、遮光膜２０とクロック配線層１５Ａとの間の隙間を無くすことが考えられる。しかしながら、遮光膜２０とクロック配線層１５Ａとを一部オーバーラップさせることは、クロック配線層１５の高さ位置が高くなり撮像特性や画質に影響が出ることや、クロック配線層１５のクロック・パルスが遮光膜２０に作用してしまうこと等から、現実的ではない。

そこで、本実施形態の固体撮像素子１は、半導体基板１０の半導体層１２に、素子分離部４０を備える。素子分離部４０は、半導体層１２において素子分離領域として形成される部分であり、半導体基板１０と同じく第１導電型であるＮ型の不純物領域である。素子分離部４０は、Ｎ型シリコン基板である半導体基板１０の基板層１１よりも高濃度のＮ型不純物領域である。

図５に示すように、素子分離部４０は、半導体基板１０の基板層１１上に設けられるＰ型の不純物層である半導体層１２にて、遮光−配線間スリット３０とＯＰＢ領域３１との間に設けられる。

素子分離部４０は、遮光−配線間スリット３０とＯＰＢ領域３１との間、つまり半導体層１２において、水平方向についてＯＰＢ領域３１と、遮光−配線間スリット３０下の部分である遮光−配線間スリット３０が投影された領域との間の範囲に所定の幅で設けられる。ここで、素子分離部４０が設けられる遮光−配線間スリット３０とＯＰＢ領域３１との間には、水平方向について、ＯＰＢ領域３１の外側（図５においては右側）の端の位置から、遮光膜２０とともに遮光−配線間スリット３０を形成するクロック配線層１５Ａの内側（図５において左側）の端の位置までの範囲が含まれる。

図４および図５に示す例では、素子分離部４０は、半導体層１２において、水平方向について、ＯＰＢ領域３１の外側の端の位置と、クロック配線層１５Ａとともに遮光−配線間スリット３０を形成する遮光膜２０の外側の端の位置との間に設けられている。また、素子分離部４０は、基板層１１上において、図４に示すように、平面視でＯＰＢ領域３１と平行に、撮像部２の垂直方向の全体にわたって帯状の領域として設けられる。つまり、本実施形態では、素子分離部４０は、撮像部２におけるＯＰＢ領域３１よりも外側の無効領域に設けられている。

図５に示すように、素子分離部４０は、半導体基板１０の基板層１１に接続された状態で設けられる。すなわち、素子分離部４０は、基板層１１に対して連続する部分として設けられる。したがって、図４および図５に示すように、素子分離部４０は、半導体基板１０の基板層１１上において、ＯＰＢ領域３１と平行に垂直方向に沿う壁状の部分として形成される。

素子分離部４０は、例えば、ホウ素（Ｂ）等のＰ型の不純物がイオン注入されたＰ型不純物領域である半導体層１２に対して、ヒ素（Ａｓ）やリン（Ｐ）等のＮ型の不純物が基板層１１よりも高濃度にイオン注入されることにより形成される。

このように、半導体層１２に高濃度のＮ型不純物領域である素子分離部４０を設けることにより、遮光−配線間スリット３０からの入射光が光電変換されることで生じた不要な電荷３２が拡散によって移動してＯＰＢ領域３１に流入する前に、電荷３２を基板層１１へ掃き捨てることができる。

具体的には、図６に示すように、仮に、半導体層１２に素子分離部４０が存在しない場合、遮光−配線間スリット３０からの入射光によって生成された電荷３２は、半導体基板１０の半導体層１２内を拡散によって移動し、ＯＰＢ領域３１に流入することがある（矢印Ｙ１参照）。ＯＰＢ領域３１に電荷３２が流入することで、ＯＰＢ領域３１からの出力信号により規定される黒レベルがずれて、画質の劣化が生じることになる。

そこで、本実施形態の固体撮像素子１のように、半導体層１２に素子分離部４０を備える構成によれば、図５に示すように、半導体層１２内を拡散によってＯＰＢ領域３１側に移動する電荷３２は（矢印Ｘ２参照）、素子分離部４０によって捕獲され、ＯＰＢ領域３１側への流入が規制される。素子分離部４０によって捕獲された電荷３２は、素子分離部４０内を基板層１１側へと移動し、基板層１１へと掃き捨てられる（矢印Ｘ３参照）。

このように、遮光−配線間スリット３０下の半導体層１２内において光電変換により生じた不要な電荷３２が素子分離部４０によって基板層１１へと掃き捨てられることで、不要な電荷３２がＯＰＢ領域３１へと到達することが抑制される。結果として、不要な電荷３２によってＯＰＢ領域３１の黒レベルがずれることが抑制され、画質が劣化することを防止することができる。

なお、本実施形態の固体撮像素子１において、素子分離部４０が設けられる位置や大きさや範囲等は、固体撮像素子１の層構造の各層の膜厚や、遮光−配線間スリット３０のスリット幅や、遮光−配線間スリット３０からの入射光の最大入射角度等に基づいて、上述したような作用・効果が得られるように適宜設定される。また、素子分離部４０の基板層１１に対する接続態様についても本実施形態に限定されず、素子分離部４０は、捕獲した電荷３２が基板層１１に掃き捨てられるように、基板層１１に接続されればよい。例えば、素子分離部４０は、基板層１１との間に、電荷３２の基板層１１側への掃き捨てを促すような特性を有する層部分を介装させる構造であってもよい。

また、図５に示すように、素子分離部４０は、半導体層１２において、半導体層１２の基板層１１側とは反対側（図５において上側）の界面１０ａとの間に間隔を隔てるように、半導体層１２の層厚方向（図５において上下方向）について一部に設けられる。

具体的には、図５に示すように、素子分離部４０の上側の端面と、半導体基板１０の半導体層１２と平坦化膜１８との界面１０ａとの間には、間隔Ｄ１が隔てられる。すなわち、素子分離部４０の下側は、上述したように基板層１１に接続される一方、素子分離部４０の上側は、半導体層１２の上側の界面１０ａまで届かず、素子分離部４０と界面１０ａとの間には半導体層１２の層部分が介在する。

このように、素子分離部４０は、半導体基板１０の表層部分には形成されず、半導体層１２の膜厚方向について、半導体層１２に対して深い側の一部の領域に形成される。半導体層１２の膜厚方向について素子分離部４０が形成される範囲、つまり素子分離部４０が形成される領域の深さは、上述したようなイオン注入におけるイオンの種類や加速エネルギー等によって調整される。

このように素子分離部４０が半導体層１２に対して深い側の一部の領域に形成されることは、次のような理由に基づく。半導体基板１０の表面部分は、撮像部２に配列されたセンサ部３において光電変換により信号電荷とともに生成されたホール（正孔）がグランド電位の部分へ向かうための通り道となる。固体撮像素子１において、グランド電位の部分は、撮像部２の外側に存在するため、撮像部２の有効画素領域においてセンサ部３により生成されたホールは、撮像部２の外側（図５において右側）へと移動する。

したがって、仮に素子分離部４０が半導体層１２の膜厚方向について全体的に、つまり素子分離部４０の上側の端面が界面１０ａに達するように設けられた場合、撮像部２においてセンサ部３により生成されたホールのグランド電位の部分への移動が妨げられ、素子分離部４０の内側にホールが滞留するという現象が生じる。素子分離部４０の内側にホールが滞留することは、画質を低下させる原因となり得る。

そこで、上述したように素子分離部４０を半導体基板１０の表層部分には設けず、半導体層１２に対して深い側の一部の領域に形成することで、撮像部２のセンサ部３において生成されたホールの通り道を確保することができ、ホールのグランド電位の部分への移動を阻害することを防止することができる。これにより、上述したように素子分離部４０による電荷３２の基板層１１への掃き捨てにより電荷３２の黒レベルへの影響を回避することができるとともに、半導体層１２の一部、具体的には素子分離部４０の内側にホールが滞留することの画質への影響を回避することができる。

以上のような構成を備える本実施形態の固体撮像素子１によれば、撮像部２の遮光膜２０と撮像部２の周囲に設けられるクロック配線層１５Ａとの間の遮光−配線間スリット３０から入射する光によって生じた電荷３２がＯＰＢ領域３１に流入することを防止することができ、ＯＰＢ領域３１の黒レベルがずれることによる画質の劣化を抑制することができる。

（変形例）
本実施形態の固体撮像素子１の変形例について説明する。素子分離部４０は、上述したように撮像部２の外周側からＯＰＢ領域３１への不要な電荷３２の流入を抑制するために設けられる構成である。このため、素子分離部４０は、固体撮像素子１が撮像部２において有するＯＰＢ領域の配置に対応して設けられる。

したがって、例えば、図７に示すように、撮像部２において、水平方向の一側（図７において右側）の端部に設けられるＯＰＢ領域３１に加え、水平方向の他側（図７において左側）にもＯＰＢ領域３１Ａが設けられる構成の場合、このＯＰＢ領域３１Ａに対しても、ＯＰＢ領域３１と同様に素子分離部４０Ａが設けられる。すなわち、素子分離部４０Ａは、基板層１１上の半導体層１２にて、基板層１１に接続された状態で、遮光−配線間スリット３０とＯＰＢ領域３１Ａとの間に設けられる。

図７に示す例では、撮像部２において水平方向の一側のＯＰＢ領域３１および素子分離部４０と、水平方向の他側のＯＰＢ領域３１Ａおよび素子分離部４０Ａとは、水平方向に略対称に設けられている。なお、例えば上述したようにＯＰＢ領域３１が矩形状の撮像部２に沿って有効画素領域の四方を囲むように設けられる構成においては、このＯＰＢ領域３１の形状に対応して、素子分離部４０も、撮像部２の四方を囲むように設けられる。

［第２実施形態］
本技術の第２実施形態について説明する。なお、上述した第１実施形態と共通する部分については同一の符号を用いて適宜説明を省略する。本実施形態に係る固体撮像素子は、図８および図９に示すように、ＯＰＢ領域３１側への不要な電荷３２の流入を抑制するための構成として、第１実施形態の固体撮像素子１が備える素子分離部４０に加え、ポテンシャル障壁部４５を備える。

ポテンシャル障壁部４５は、半導体層１２と同じく第２導電型であるＰ型の不純物領域であり、半導体層１２において、半導体層１２とのＰ型不純物の濃度の違いにより、ポテンシャルのバリアを形成する部分である。ポテンシャル障壁部４５は、Ｐ型不純物領域である半導体層１２よりも高濃度のＰ型不純物領域である。

図８に示すように、ポテンシャル障壁部４５は、半導体基板１０の基板層１１上に設けられるＰ型の不純物層である半導体層１２にて、遮光−配線間スリット３０とＯＰＢ領域３１との間に設けられる。

ポテンシャル障壁部４５は、遮光−配線間スリット３０とＯＰＢ領域３１との間、つまり半導体層１２において、水平方向についてＯＰＢ領域３１と、遮光−配線間スリット３０下の部分である遮光−配線間スリット３０が投影された領域との間の範囲に所定の幅（例えば素子分離部４０と略同じ幅）で設けられる。ここで、ポテンシャル障壁部４５が設けられる遮光−配線間スリット３０とＯＰＢ領域３１との間には、水平方向について、ＯＰＢ領域３１の外側（図８においては右側）の端の位置から、遮光膜２０とともに遮光−配線間スリット３０を形成するクロック配線層１５Ａの内側（図８において左側）の端の位置までの範囲が含まれる。

図８および図９に示す例では、ポテンシャル障壁部４５は、半導体層１２において、水平方向について、ＯＰＢ領域３１の外側の端の位置と、クロック配線層１５Ａとともに遮光−配線間スリット３０を形成する遮光膜２０の外側の端の位置との間に設けられている。詳細には、ポテンシャル障壁部４５は、素子分離部４０に対して水平方向についてＯＰＢ領域３１側（図８において左側）に素子分離部４０に隣接するように設けられている。

また、ポテンシャル障壁部４５は、基板層１１上において、図９に示すように、素子分離部４０と同様に平面視でＯＰＢ領域３１と平行に、撮像部２の垂直方向の全体にわたって帯状の領域として設けられる。つまり、本実施形態では、ポテンシャル障壁部４５は、素子分離部４０とともに撮像部２におけるＯＰＢ領域３１よりも外側の無効領域に設けられ、この無効領域において素子分離部４０よりも内側（ＯＰＢ領域３１側）に設けられている。

ポテンシャル障壁部４５、例えば、ホウ素（Ｂ）等のＰ型の不純物がイオン注入されたＰ型不純物領域である半導体層１２に対して、半導体層１２と同様にホウ素（Ｂ）等のＰ型の不純物が半導体層１２よりも高濃度にイオン注入されることにより形成される。

ポテンシャル障壁部４５は、半導体層１２において、半導体層１２の層厚方向（図８において上下方向）について全体的に設けられる。すなわち、ポテンシャル障壁部４５の下側は、基板層１１に接触する一方、ポテンシャル障壁部４５の上側は、半導体層１２の上側の界面１０ａに達する。したがって、ポテンシャル障壁部４５は、素子分離部４０に対してＯＰＢ領域３１側に隣接して沿うとともに素子分離部４０よりも高い壁状の部分として形成される。

このように、ポテンシャル障壁部４５は、半導体層１２の膜厚方向について全体の領域に形成される。半導体層１２の膜厚方向についてポテンシャル障壁部４５が形成される範囲、つまりポテンシャル障壁部４５が形成される領域の深さは、上述したようなイオン注入におけるイオンの種類や加速エネルギー等によって調整される。

このようにポテンシャル障壁部４５が半導体層１２の膜厚方向について全体的に形成されることは、ポテンシャル障壁部４５は、Ｎ型不純物領域である素子分離部４０と異なり、Ｐ型不純物領域であるため、撮像部２においてセンサ部３により生成されたホールの移動を阻害しないことに基づく。すなわち、半導体基板１０の表面部分を移動するホールは、Ｐ型半導体領域であるポテンシャル障壁部４５を透過し、素子分離部４０の上側の半導体層１２の部分を通って、撮像部２の外側に位置するグランド電位の部分まで移動する。

このように、半導体層１２において、高濃度のＮ型不純物領域である素子分離部４０に加えて、高濃度のＰ型不純物領域であるポテンシャル障壁部４５を設けることにより、不要な電荷３２がＯＰＢ領域３１に流入することに対する抑制効果を強化することができる。

具体的には、図８に示すように、遮光−配線間スリット３０からの入射光（矢印Ｘ１参照）が光電変換されることで生じた不要な電荷３２は、拡散によってＯＰＢ領域３１側に移動すると（矢印Ｘ２参照）、素子分離部４０により捕獲され、基板層１１へ掃き捨てられる（矢印Ｘ３参照）。そして、素子分離部４０によって基板層１１へ掃き捨てられずにＯＰＢ領域３１側へと移動しようとする電荷３２は、ポテンシャル障壁部４５によって形成されるポテンシャルのバリアにより、その移動が妨げられる。

このように、本実施形態の固体撮像素子１によれば、遮光−配線間スリット３０からの入射光により半導体層１２において生じた電荷３２について、素子分離部４０による基板層１１側への掃き捨て、およびポテンシャル障壁部４５による妨害の二重の作用により、ＯＰＢ領域３１への電荷３２の流入が妨げられる。これにより、不要な電荷３２のＯＰＢ領域３１への流入が一層抑制され、不要な電荷３２によるＯＰＢ領域３１の黒レベルのずれに起因する画質の劣化を効果的に防止することができる。

なお、本実施形態の固体撮像素子において、ポテンシャル障壁部４５が設けられる位置や大きさや範囲等は、固体撮像素子の層構造の各層の膜厚や、遮光−配線間スリット３０のスリット幅や、遮光−配線間スリット３０からの入射光の最大入射角度等に基づいて、上述したような作用・効果が得られるように適宜設定される。

（変形例）
本実施形態の固体撮像素子の変形例について説明する。この変形例では、図１０に示すように、ポテンシャル障壁部４５が、素子分離部４０に対して外側、つまり遮光−配線間スリット３０側に設けられている。

この変形例の構成においては、遮光−配線間スリット３０からの入射光（矢印Ｘ１参照）が光電変換されることで生じた不要な電荷３２は、拡散によってＯＰＢ領域３１側に移動すると（矢印Ｘ２参照）、ポテンシャル障壁部４５によって形成されるポテンシャルのバリアにより、その移動が妨げられる。そして、ポテンシャル障壁部４５を乗り越えてＯＰＢ領域３１側へと移動しようとする電荷３２は、素子分離部４０により捕獲され、基板層１１へ掃き捨てられる（矢印Ｘ３参照）。

このような構成によっても、不要な電荷３２によるＯＰＢ領域３１の黒レベルのずれに起因する画質の劣化を効果的に防止することができる。なお、ポテンシャル障壁部４５は、水平方向について素子分離部４０に対して両側に設けられること等により、複数箇所に設けられてもよい。また、素子分離部４０についても、ポテンシャル障壁部４５の両側に設けられること等により、複数箇所に設けられてもよい。また、図示では、素子分離部４０とポテンシャル障壁部４５とは隣接した状態であるが、水平方向に隣り合う素子分離部４０とポテンシャル障壁部４５については、互いの間に所定の間隔を隔てた状態で設けられてもよい。

また、ポテンシャル障壁部４５は、素子分離部４０と同様に撮像部２の外周側からＯＰＢ領域３１への不要な電荷３２の流入を抑制するために設けられる構成である。このため、ポテンシャル障壁部４５は、素子分離部４０と同様に、固体撮像素子が撮像部２において有するＯＰＢ領域の配置に対応して設けられる。

［固体撮像装置の構成］
上述した実施形態の固体撮像素子５１を備える固体撮像装置５０について、図１１を用いて説明する。本実施形態に係る固体撮像装置５０は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話器等に内蔵されるカメラユニット等において、撮像装置モジュールを構成する。

固体撮像装置５０は、上述した実施形態に係る固体撮像素子５１と、固体撮像素子５１を所定のタイミングで駆動するための駆動信号を生成するタイミングジェネレータ５２とを備える。タイミングジェネレータ５２は、固体撮像素子５１を駆動するための各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子５１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。また、固体撮像装置５０は、タイミングジェネレータ５２等に電源を供給するバッテリ等の電源部、撮像により生成した画像データ等を記憶する記憶部、装置全体を制御する制御部等を有する。

本実施形態では、固体撮像装置５０が有する電源部、記憶部、および制御部を構成する回路は、固体撮像素子５１とは別回路（別チップ）として設けられる。ただし、これらの各部を構成する回路は、固体撮像素子５１と同一のチップに設けたり、複数のチップに機能を分割して設けたりしてもよい。

タイミングジェネレータ５２は、固体撮像素子５１が備える垂直転送部４を駆動する４相駆動パルスを固体撮像素子５１に入力する。つまり、タイミングジェネレータ５２は、垂直転送部４を構成する４種類の転送電極１４に、駆動電圧としての４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４を、各転送電極１４に独立して供給・印加する。

固体撮像素子５１は、タイミングジェネレータ５２からのクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子５１は、クロック・パルスφＶ１が入力される信号入力端子である第１駆動信号入力部５３ａと、クロック・パルスφＶ２が入力される信号入力端子である第２駆動信号入力部５３ｂと、クロック・パルスφＶ３が入力される信号入力端子である第３駆動信号入力部５３ｃと、クロック・パルスφＶ４が入力される信号入力端子である第４駆動信号入力部５３ｄとを有する。

各駆動信号入力部５３ａ、５３ｂ、５３ｃ、５３ｄに入力されるクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４は、バスラインや所定の配線等を介して、各垂直転送部４を構成する各転送電極１４に印加される。この４相のクロック・パルスφＶ１、φＶ２、φＶ３、φＶ４の大きさとタイミングが、固体撮像素子５１が有する制御部によって適切に制御されることにより、各センサ部３から垂直転送部４に読み出された信号電荷が、垂直転送部４の転送電極１４の並びに従って転送される。

タイミングジェネレータ５２は、固体撮像素子５１が備える水平転送部５を駆動する２相駆動パルスを固体撮像素子５１に入力する。つまり、タイミングジェネレータ５２は、水平転送部５を構成する２種類の転送電極に、駆動電圧としての２相のクロック・パルスφＨ１、φＨ２を供給・印加する。

固体撮像素子５１は、タイミングジェネレータ５２からのクロック・パルスφＨ１、φＨ２の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子５１は、クロック・パルスφＨ１が入力される信号入力端子である第１駆動信号入力部５４ａと、クロック・パルスφＨ２が入力される信号入力端子である第２駆動信号入力部５４ｂとを有する。

各駆動信号入力部５４ａ、５４ｂに入力されるクロック・パルスφＨ１、φＨ２は、バスラインや所定の配線等を介して、水平転送部５を構成する各転送電極に印加される。この２相のクロック・パルスφＨ１、φＨ２の大きさとタイミングが、固体撮像素子５１が有する制御部によって適切に制御されることにより、垂直転送部４から水平転送部５に転送された信号電荷が、水平方向に転送される。

以上のような構成を備える本実施形態の固体撮像装置５０においては、タイミングジェネレータ５２が、固体撮像素子５１を駆動するための駆動信号を生成する駆動部として機能する。そして、本実施形態の固体撮像素子５１を備える固体撮像装置５０によれば、固体撮像素子５１において上述したように撮像部２の遮光膜２０と撮像部２の周囲に設けられるクロック配線層１５Ａとの間の遮光−配線間スリット３０から入射する光によって生じた電荷３２がＯＰＢ領域３１に流入することを防止することができ、ＯＰＢ領域３１の黒レベルがずれることによる画質の劣化を抑制することができる。

［電子機器の構成例］
上述した実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ１００について、図１２を用いて説明する。

ビデオカメラ１００は、静止画像または動画の撮影を行うものである。ビデオカメラ１００は、上述した実施形態に係る固体撮像素子１０１と、光学系１０２と、システムコントローラ１０３と、入力部１０４と、信号処理回路１０５とを有する。また、ビデオカメラ１００は、光学系１０２の機構を駆動するためのドライバ１０６と、固体撮像素子１０１を駆動するためのタイミングジェネレータ（ＴＧ）１０７とを有する。

光学系１０２は、例えば一または複数の光学レンズ１０８を有する光学レンズ系として構成されるものであり、固体撮像素子１０１のセンサ部３に入射光を導く。光学系１０２は、被写体からの像光（入射光）を固体撮像素子１０１の撮像面上に結像させる。これにより、固体撮像素子１０１内に、一定期間信号電荷が蓄積される。光学系１０２は、固体撮像素子１０１への光照射期間および遮光期間を制御するためのシャッタ装置１０９を有する。また、光学系１０２は、光学レンズ１０８を移動させてフォーカス合わせやズーミングを行うための駆動機構や絞り等を有する。ドライバ１０６は、システムコントローラ１０３からの制御信号に応じて、光学系１０２内の機構の駆動を制御する。

タイミングジェネレータ１０７は、固体撮像素子１０１を駆動するための駆動信号（タイミング信号）を生成する駆動回路として機能する。タイミングジェネレータ１０７は、システムコントローラ１０３の制御の下で、固体撮像素子１０１を所定のタイミングで駆動するための駆動信号（タイミング信号）を生成し、固体撮像素子１０１に供給する。

タイミングジェネレータ１０７から固体撮像素子１０１に供給される駆動信号により、固体撮像素子１０１の信号電極の転送動作等が制御される。つまり、固体撮像素子１０１は、タイミングジェネレータ１０７から供給される駆動信号に基づいて駆動し、入射光の電気信号への変換や信号電荷の転送動作等を行う。タイミングジェネレータ１０７は、固体撮像素子１０１を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子１０１を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。

システムコントローラ１０３は、ビデオカメラ１００の各部を統括的に制御し、その制御のための各種演算を実行する。システムコントローラ１０３は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）やメモリや入出力インターフェイス等がバスライン等によって互いに接続された構成を備える。入力部１０４は、ユーザの操作入力を受け付ける操作キーやダイアル等の各種操作部を含み、操作入力に応じた制御信号をシステムコントローラ１０３に出力する。

信号処理回路１０５は、各種の信号処理を行う機能を有し、固体撮像素子１０１の出力信号を処理する。信号処理回路１０５により実行される信号処理には、例えば固体撮像素子１０１から出力されるデジタル信号に対するＡＦ（Ａｕｔｏ Ｆｏｃｕｓ）処理やＡＥ（Ａｕｔｏ Ｅｘｐｏｓｕｒｅ）処理等の各種カメラ信号処理が含まれる。信号処理回路１０５は、入力された信号を処理することで、映像信号を出力する。信号処理回路１０５から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、液晶表示装置等のモニタに出力されたりする。

なお、本実施形態のビデオカメラ１００は、固体撮像素子１０１と、光学系１０２と、システムコントローラ１０３と、入力部１０４と、信号処理回路１０５と、ドライバ１０６と、タイミングジェネレータ１０７とがモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。

以上のような構成を備える本実施形態の固体撮像素子１０１を有するビデオカメラ１００によれば、固体撮像素子１０１において上述したように撮像部２の遮光膜２０と撮像部２の周囲に設けられるクロック配線層１５Ａとの間の遮光−配線間スリット３０から入射する光によって生じた電荷３２がＯＰＢ領域３１に流入することを防止することができ、ＯＰＢ領域３１の黒レベルがずれることによる画質の劣化を抑制することができる。

以上説明した本技術の実施の形態において、固体撮像素子１が備える信号電荷の転送方向等に関して用いる「垂直」、「水平」の語は、慣用的に用いられる語であり、固体撮像素子１が備える垂直転送部４および水平転送部５による信号電荷の転送方向の方向性を限定するものではない。すなわち、例えば垂直転送部４による信号電荷の転送方向を「第１の方向」とした場合、水平転送部５による信号電荷の転送方向は、第１の方向に直交する「第２の方向」ということができる。

また、上述した本技術の実施の形態では、固体撮像素子１は、第１導電型のＮ型のシリコン半導体基板である半導体基板１０を備え、Ｎ型シリコン基板部分である基板層１１上に、第２導電型のＰ型の不純物領域である半導体層１２を有する。かかる構成に対し、固体撮像素子が備える半導体基板がＰ型のシリコン半導体基板である構成においても、本技術は適用可能である。

具体的には、上記のとおり半導体基板がＰ型のシリコン半導体基板である場合、例えば、半導体基板の表層側に形成される半導体層は、Ｎ型の不純物領域として形成される。そして、この場合、上述したように固体撮像素子１において半導体層１２に設けられる素子分離部４０に対応する構成が、Ｎ型不純物領域である半導体層において、Ｐ型のシリコン半導体基板に接続される高濃度のＰ型不純物領域として形成される。また、同じく半導体層１２に設けられるポテンシャル障壁部４５に対応する構成が、Ｎ型不純物領域である半導体層において、Ｎ型不純物領域である半導体層よりも高濃度の不純物領域として形成される。このように、上述した実施形態では第１導電型がＮ型であり第２導電型がＰ型であるが、第１導電型がＰ型であり第２導電型がＮ型であってもよい。

また、上述した本技術の実施の形態では、固体撮像素子としてＣＣＤ型の固体撮像素子を例に説明したが、本技術は、ＣＭＯＳ型の固体撮像素子を含め他の型の固体撮像素子への適用も可能である。すなわち、本技術は、光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部にＯＰＢ領域を有し、ＯＰＢ領域を覆う遮光膜と配線層との間にスリット状の間隔が存在する構成を備える固体撮像素子において適用することができる。

なお、本技術は、以下のような構成を取ることができる。
（１）第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、固体撮像素子。
（２）前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる、前記（１）に記載の固体撮像素子。
（３）前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第２導電型のポテンシャル障壁部をさらに備える、前記（１）または（２）に記載の固体撮像素子。
（４）固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、固体撮像装置。
（５）固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、電子機器。

１ 固体撮像素子
２ 撮像部
３ センサ部
１０ 半導体基板
１０ａ 界面
１１ 基板層
１２ 半導体層（不純物層）
１５Ａ クロック配線層
２０ 遮光膜
３０ 遮光−配線間スリット
３１ ＯＰＢ領域（光学的黒領域）
４０ 素子分離部
４５ ポテンシャル障壁部
５０ 固体撮像装置
５１ 固体撮像素子
５２ タイミングジェネレータ（駆動部）
１００ ビデオカメラ（電子機器）
１０１ 固体撮像素子
１０２ 光学系
１０５ 信号処理回路
１０７ タイミングジェネレータ（駆動回路）

Claims (5)

1. 第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
   前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
   前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
   前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
   前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、
   固体撮像素子。
2. 前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる、
   請求項１に記載の固体撮像素子。
3. 前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第２導電型のポテンシャル障壁部をさらに備える、
   請求項１に記載の固体撮像素子。
4. 固体撮像素子と、
   前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、
   前記固体撮像素子は、
   第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
   前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
   前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
   前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
   前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、
   固体撮像装置。
5. 固体撮像素子と、
   前記固体撮像素子のセンサ部に入射光を導く光学系と、
   前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
   前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
   前記固体撮像素子は、
   第１導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
   前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
   前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
   前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
   前記半導体基板の基板層上に設けられる第２導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第１導電型の素子分離部と、を備える、
   電子機器。

Images