JP2013145933A - 固体撮像素子、固体撮像装置、および電子機器 - Google Patents
固体撮像素子、固体撮像装置、および電子機器 Download PDFInfo
- Publication number
- JP2013145933A JP2013145933A JP2012004680A JP2012004680A JP2013145933A JP 2013145933 A JP2013145933 A JP 2013145933A JP 2012004680 A JP2012004680 A JP 2012004680A JP 2012004680 A JP2012004680 A JP 2012004680A JP 2013145933 A JP2013145933 A JP 2013145933A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- solid
- region
- layer
- imaging unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
【課題】撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷が光学的黒領域に流入することを防止し、光学的黒領域の黒レベルがずれることによる画質の劣化を抑制する。
【解決手段】固体撮像素子は、第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、撮像部の一部の領域であり、センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、撮像部上に設けられ、撮像部の少なくとも光学的黒領域を含む部分を覆う遮光膜と、撮像部の周囲に設けられ、遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、半導体基板の基板層上に設けられる第2導電型の不純物層にて、半導層に接続された状態で、スリット状の間隔と光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える。
【選択図】図5
【解決手段】固体撮像素子は、第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、撮像部の一部の領域であり、センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、撮像部上に設けられ、撮像部の少なくとも光学的黒領域を含む部分を覆う遮光膜と、撮像部の周囲に設けられ、遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、半導体基板の基板層上に設けられる第2導電型の不純物層にて、半導層に接続された状態で、スリット状の間隔と光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える。
【選択図】図5
Description
本技術は、複数の画素が配列される撮像部に、黒レベルの基準となる信号を出力する光学的黒領域を有する固体撮像素子、固体撮像装置、および電子機器に関する。
従来、CCD(Charge Coupled Device)型やCMOS(Complementary Metal Oxide Semiconductor)型に代表される固体撮像素子には、複数の画素が配列される画素領域を構成する撮像部に、光学的黒領域(オプティカルブラック領域、以下「OPB領域」ともいう。)を有するものがある。OPB領域は、信号電荷を有効な画素信号として出力する有効画素領域に対して、黒レベルの基準となる信号を出力する。このため、OPB領域に配置される画素は遮光されており、この遮光された画素からの信号が、黒レベルの基準に用いられる。
一方、固体撮像素子においては、複数の画素が配列される撮像部の周囲に、周辺回路領域が設けられるものがあり、この周辺回路領域には、複数の配線層が配置される。この配線層は、例えばCCD型の固体撮像素子においては、撮像部に設けられ各画素で生成された信号電荷を転送する電荷転送部の転送電極に駆動電圧としてのクロック・パルスを供給するクロック配線層(バスライン)である。こうしたクロック配線層としては、電荷転送部の駆動について例えば4相駆動や8相駆動等の相の数に応じた複数の配線層が、撮像部の周囲において撮像部の領域に沿って並んだ状態で配される(例えば、特許文献1参照。)。
上述したようなOPB領域は、一般的に、撮像部において有効画素領域の周囲に設けられる。つまり、OPB領域は、撮像部の主な部分を構成する有効画素領域に対して、撮像部の端の部分に設けられる。また、OPB領域上には、OPB領域に配置される画素に対する遮光を行うための遮光膜が設けられる。
このようにOPB領域を含む撮像部上に設けられる遮光膜と、上記のとおり撮像部の周囲に設けられるクロック配線層とは、固体撮像素子の積層構造において同一の積層構造として、あるいは互いに略同じ層位置に設けられる。そして、撮像部の遮光膜とクロック配線層とは、互いに異電位である。具体的には、撮像部の遮光膜はグランド電位であるのに対し、クロック配線層は電荷転送部を駆動させるための駆動電圧の印加を受ける。
このように互いに異電位となる撮像部の遮光膜と周辺回路領域のクロック配線層との間には、両者の間を絶縁させるための隙間が存在する。この遮光膜とクロック配線層との間の隙間は、上述したようにクロック配線層が撮像部の領域に沿って配される構成においては、撮像部の領域に沿ったスリットとして存在する。この遮光膜とクロック配線層との間のスリットは、例えば絶縁膜等が存在する部分であり、光を透過させる部分となる。
上述したように撮像部の遮光膜とクロック配線層との間にスリットが存在する構成においては、固体撮像素子に対する入射光がスリットから入射することにより、スリット下における半導体基板内で光電変換によって電荷が生成される。このスリットからの入射光によって生成された電荷については、半導体基板内を拡散によって移動し、撮像部に存在するOPB領域に不要な電荷として流入することがある。
このようにOPB領域に不要な電荷が流入することは、画質に影響する。具体的には、OPB領域に電荷が流入すると、OPB領域からの出力信号により規定される黒レベルが高くなってしまう。OPB領域の黒レベルが高くなることは、画質が劣化する原因となる。
近年では、リソグラフィ加工技術の進歩により、撮像部の無効領域の縮小が可能となり、チップサイズシュリンクが進んできている。ここで、撮像部の無効領域とは、例えばリソグラフィの加工形状を安定させる等のために設けられるダミー領域である。無効領域は、例えば撮像部においてOPB領域の外側に設けられる。
チップサイズシュリンクが進むと、周辺回路領域のクロック配線層が撮像部に近づき、上記のような遮光膜とクロック配線層との間のスリットと、撮像部に存在するOPB領域との間の距離も近くなる。スリットがOPB領域に近づくと、上述したようなスリットからの入射光によって生じた不要な電荷がOPB領域に流入することによる画質劣化の問題が重大となる。
本技術の目的は、撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷が光学的黒領域に流入することを防止することができ、光学的黒領域の黒レベルがずれることによる画質の劣化を抑制することができる固体撮像素子、固体撮像装置、および電子機器を提供することである。
本技術に係る固体撮像素子は、第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備えるものである。
また、本技術に係る固体撮像素子においては、好ましくは、前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる。
また、本技術に係る固体撮像素子においては、好ましくは、前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第2導電型のポテンシャル障壁部をさらに備える。
本技術に係る固体撮像装置は、固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備えるものである。
本技術に係る電子機器は、固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備えるものである。
本技術によれば、撮像部の遮光膜と撮像部の周囲に設けられる配線層との間のスリットから入射する光によって生じた電荷がOPB領域に流入することを防止することができ、OPB領域の黒レベルがずれることによる画質の劣化を抑制することができる。
本技術は、複数の画素が配列される撮像部に、黒レベルの基準となる信号を出力する光学的黒領域(OPB領域)を有する構成において、半導体基板上の不純物領域に、OPB領域への電荷の流入を防止する素子分離部を設けることで、OPB領域の黒レベルがずれることによる画質の劣化を抑制しようとするものである。以下、本技術の実施の形態について説明する。
[固体撮像素子の構成]
本技術の第1実施形態に係る固体撮像素子の全体構成について、図1を用いて説明する。図1に示すように、本実施形態に係る固体撮像素子1は、CCD型の固体撮像素子(メージ・センサ)であり、半導体基板上に構成される矩形状の画素領域である撮像部2を有する。固体撮像素子1は、撮像部2に、複数のセンサ部3を備える。
本技術の第1実施形態に係る固体撮像素子の全体構成について、図1を用いて説明する。図1に示すように、本実施形態に係る固体撮像素子1は、CCD型の固体撮像素子(メージ・センサ)であり、半導体基板上に構成される矩形状の画素領域である撮像部2を有する。固体撮像素子1は、撮像部2に、複数のセンサ部3を備える。
撮像部2は、半導体基板上に複数のセンサ部3を配列させる。複数のセンサ部3は、半導体基板に設けられる撮像部2にて行列状に配列される。つまり、複数のセンサ部3は、矩形状の撮像部2に沿って、縦方向・横方向に2次元行列状に配置される。本実施形態の固体撮像素子1では、図1において、縦方向(上下方向)を垂直方向とし、横方向(左右方向)を水平方向とする。
センサ部3は、固体撮像素子1に対する入射光を受光する受光部であり、光電変換により信号電荷を生成して蓄積する。本実施形態では、センサ部3は、受光素子としてのフォトダイオードにより構成され、光電変換により信号電荷を生成し、蓄積する。つまり、センサ部3は、受光面を有し、その受光面に入射した光の光量(強度)に応じた信号電荷を生成し、生成した信号電荷を蓄積する。各センサ部3は、撮像部2における各画素7を構成する。つまり、固体撮像素子1が備える複数の画素7は、それぞれセンサ部3を有し、撮像部2に行列状に配列される。
固体撮像素子1は、センサ部3で生成された信号電荷を転送する電荷転送部として、複数の垂直転送部4と、水平転送部5とを備える。垂直転送部4は、複数のセンサ部3の行列状の2次元配列における各列方向(垂直方向)の並びに沿って設けられる。つまり、図1に示すように、複数の垂直転送部4は、行列状に配置される複数のセンサ部3の垂直方向に並ぶ列毎に、各列の一側(図1では左側)に、センサ部3の垂直方向の並びに沿って互いに平行に配された状態で設けられる。
センサ部3により生成された信号電荷は、垂直転送部4に読み出され、垂直転送部4によって垂直方向に転送される。センサ部3内の信号電荷は、読み出し部6を介して垂直転送部4に読み出される。垂直転送部4は、対応する列に配置された複数のセンサ部3、つまり水平方向の一側(図1において右側)に隣接配置された複数のセンサ部3の各センサ部3から読み出し部6を介して信号電荷を読み出し、読み出した信号電荷を垂直方向へ順次転送する。
読み出し部6は、半導体基板にてセンサ部3とこのセンサ部3により生成された信号電荷が読み出される垂直転送部4との間に設けられ、センサ部3により生成された信号電荷を垂直転送部4に読み出させる読み出しゲートとして機能する。読み出し部6は、垂直転送部4を構成する転送電極に含まれる読み出し電極が読み出し用の電圧(クロック・パルス)の印加を受けることで電位(ポテンシャル)を変動させ、センサ部3において生成され蓄積されている信号電荷を垂直転送部4に転送させる。
また、センサ部3の読み出し部6が設けられる側と反対側(非読み出し側)において、センサ部3と垂直転送部4との間に、チャネルストップが設けられる。チャネルストップは、センサ部3の非読み出し側(図1において右側)において、垂直転送部4との間に障壁となる電位を形成することで、センサ部3に蓄積された信号電荷の非読み出し側への移動を規制する。
水平転送部5は、複数の垂直転送部4により転送された信号電荷を水平方向に転送する。水平転送部5は、センサ部3の垂直方向の並びに沿って互いに平行に配される複数の垂直転送部4の一方の端部側(図1では下側)に設けられ、矩形状の撮像部2に対して垂直方向の一側(図1では下側)の水平方向の辺に沿って配置される。したがって、センサ部3から垂直転送部4に読み出された信号電荷は、垂直転送部4によって水平転送部5側(図1では下側)に向けて垂直方向に転送される。
垂直転送部4および水平転送部5により転送された信号電荷は、水平転送部5の終端側に設けられる出力部8から出力される。出力部8は、信号電荷を電圧に変える電荷電圧変換部として機能し、水平転送部5から転送された信号電荷を、FD(Floating Diffusion)アンプ等の出力アンプによって電気信号に変換して出力する。
図1から図5を用いて、本実施形態の固体撮像素子1についてより詳細に説明する。なお、図2は、垂直転送部4による信号電荷の転送方向に垂直な面を断面の方向とする断面図である。
図2に示すように、固体撮像素子1は、半導体基板10を備える。半導体基板10は、第1導電型であるN型のシリコン半導体基板である。半導体基板10の表層側には、半導体層12が形成されている。したがって、半導体基板10は、N型シリコン基板部分である基板層11上に、半導体層12を有する。
半導体層12は、N型のシリコン半導体基板である基板層11に対して、第2導電型であるP型の不純物領域である。つまり、半導体層12は、イオン注入により形成されるP−well領域である。この半導体層12に、上記のとおり行列状に配列されるセンサ部3が設けられる。
半導体基板10の表層側の部分において、水平方向に隣り合うセンサ部3間には、垂直転送部4(図1参照)が構成される。図2および図3に示すように、垂直転送部4(図1参照)は、半導体基板10の半導体層12に設けられる垂直転送レジスタ13と、半導体基板10上、つまり半導体層12上に設けられる転送電極14とを有する。垂直転送レジスタ13と転送電極14とを含む構成により、CCD構造の垂直転送部4が構成される。
垂直転送レジスタ13は、半導体層12において、水平方向に隣り合うセンサ部3の間にて垂直方向に沿って列状に設けられる。つまり、垂直転送レジスタ13は、半導体基板10にて複数のセンサ部3の配列における列毎に設けられる。垂直転送レジスタ13は、例えばN型の不純物領域である転送チャネル領域として形成される。垂直転送レジスタ13は、垂直転送部4を構成する転送電極14に駆動電圧が印加されることによって、電荷が蓄積される電位の井戸を転送電極14の並びに沿って移動させることで、センサ部3から読み出された信号電荷を転送する。
転送電極14は、上記のとおり駆動電圧の印加を受けることで、電位の井戸を形成する垂直転送レジスタ13の部分の電位を変化させる。転送電極14は、垂直転送レジスタ13上に絶縁膜等を介して設けられる。転送電極14は、例えば多結晶シリコンからなる。本実施形態では、垂直転送部4は、4相駆動パルスにより駆動される。このため、垂直転送部4は、4相駆動に対応する4種類の転送電極を有する。
図3に示すように、垂直転送部4を構成する転送電極14は、撮像部2上を水平方向に横断するように設けられる。詳細には、転送電極14は、画素7毎に垂直転送レジスタ13上を覆うように設けられる矩形状の電極本体部14aと、これらの電極本体部14aを水平方向に連結する連結部14bとを有する。
転送電極14は、上述したように垂直転送部4の4相駆動に対応して4種類設けられる。詳細には、固体撮像素子1は、垂直転送部4を構成する4種類の転送電極14として、外部から入力される駆動電圧としての4相のクロック・パルスφV1、φV2、φV3、φV4の各電圧が独立して与えられる各電極を有する。これらの4種類の転送電極14については、各電極の電極本体部14aの部分を一組として、垂直方向に2つの画素7毎に所定の順序で繰り返し配置されるように設けられる。なお、図3においては、4種類の転送電極14のうち、クロック・パルスφV1の印加を受ける転送電極14Aと、クロック・パルスφV2の印加を受ける転送電極14Bとが示されている。
垂直転送部4の各転送電極14に印加される4相のクロック・パルスの大きさとタイミングが適切に制御されることにより、各センサ部3から垂直転送部4に読み出された信号電荷が、垂直転送部4の電極の並びに従って転送される。なお、垂直転送部4は、4相駆動に限定されず、例えば8相駆動等であってもよい。
図3に示すように、固体撮像素子1においては、撮像部2の周囲に、周辺回路領域が設けられている。この周辺回路領域には、垂直転送部4の転送電極14に駆動電圧としてのクロック・パルスを供給するためのクロック配線層(バスライン)15が設けられている。本実施形態のように、転送電極14に対する駆動電圧として4相のクロック・パルスφV1、φV2、φV3、φV4が印加される構成においては、クロック配線層15は、4相のクロック・パルスφV1、φV2、φV3、φV4のいずれかのクロック・パルスを供給する。
図3に示すように、クロック配線層15は、矩形状の撮像部2に対して、水平転送部5が設けられる側(図3において下側)以外の3辺側から撮像部2を取り囲むように、撮像部2の領域に沿って垂直方向および水平方向に配される。そして、複数のクロック配線層15は、撮像部2側を内側として、撮像部2の3辺について各辺に沿う部分が互いに平行となるように略同心矩形状に並んだ状態で配される。
図3に示す例では、複数のクロック配線層15のうち、転送電極14Aにクロック・パルスφV1を印加するクロック配線層15Aが一番内側に存在し、クロック配線層15Aの一つ外側に、転送電極14Bにクロック・パルスφV2を印加するクロック配線層15Bが存在する。各転送電極14は、水平方向の両端部が、コンタクト部16を介してクロック配線層15に接続される。クロック配線層15は、例えばタングステン(W)やアルミニウム(Al)等の金属材料により構成される。
また、図1に示すように、本実施形態では、水平転送部5は、2相駆動パルスにより駆動される。このため、水平転送部5は、2相駆動に対応する2種類の転送電極を有する。そして、水平転送部5を構成する2種類の転送電極には、駆動電圧としての2相のクロック・パルスφH1、φH2が外部から入力される。この2相のクロック・パルスφH1、φH2の大きさとタイミングが適切に制御されることにより、水平転送部5は、垂直転送部4において垂直方向へ転送された信号電荷を、水平方向へ転送する。なお、水平転送部5は、2相駆動に限定されず、例えば3相駆動や4相駆動等であってもよい。
また、図2に示すように、半導体基板10の表層側の部分において、センサ部3と、このセンサ部3の信号電荷が読み出される垂直転送レジスタ13との間には、上述した読み出し部(図1、読み出し部6参照)が設けられる。また、半導体基板10の表層側の部分において、センサ部3に対して読み出し部が設けられる側と反対側(非読み出し側)に、上述したチャネルストップが設けられる。
半導体基板10上においては、転送電極14上に、転送電極14を被覆するように設けられる層間絶縁膜を介して遮光膜17が設けられている。遮光膜17は、半導体基板10上に設けられる転送電極14を、層間絶縁膜を介して覆うように設けられる。遮光膜17は、例えばタングステン(W)やアルミニウム(Al)等の金属材料により構成される。
図2に示すように、遮光膜17は、センサ部3に対応する位置に開口部17aを有する。遮光膜17は、半導体基板10上においてセンサ部3が設けられる領域に開口部17aを位置させ、主としてセンサ部3が設けられる領域を除く領域に設けられる。遮光膜17は、図2に示す断面視で、水平方向に隣り合うセンサ部3間を跨ぐように略門状に形成される。遮光膜17は、互いに隣り合うセンサ部3間の境界部分に沿って設けられ、平面視で格子状に形成される。
半導体基板10上においては、遮光膜17を被覆するように、全面的に平坦化膜18が設けられている。平坦化膜18は、例えば、アクリル樹脂などの有機塗布膜やシリコン酸化膜(SiO2膜)等により形成される。
また、図2に示すように、平坦化膜18上には、パシベーション膜等を介してカラーフィルタ層19が設けられる。カラーフィルタ層19は、センサ部3により構成される各画素7に対応して設けられる複数のカラーフィルタ21に区分される。本実施形態では、各カラーフィルタ21は、赤色(R)、緑色(G)、および青色(B)のいずれかの色のフィルタ部分であり、各色の成分の光を透過させる。
カラーフィルタ層19上には、例えばアクリル熱硬化樹脂からなる平坦化膜22が形成されている。平坦化膜22上には、複数のマイクロレンズ23が設けられる。マイクロレンズ23は、いわゆるオンチップマイクロレンズであり、各画素7のセンサ部3に対応して画素7毎に形成される。したがって、複数のマイクロレンズ23は、センサ部3と同様に平面的に行列状に配置される。
マイクロレンズ23は、外部からの入射光を、対応する画素7のセンサ部3に集光する。マイクロレンズ23により集光された光は、センサ部3の上方に設けられた遮光膜17の開口部17aからセンサ部3に入射する。マイクロレンズ23は、例えば、SiN(窒化シリコン)等の無機材料により構成される。
また、図4および図5に示すように、固体撮像素子1においては、撮像部2上に、遮光膜20が設けられている。遮光膜20は、図5に示すように、固体撮像素子1の層構造において、平坦化膜18の階層部分に設けられる。したがって、上述したように転送電極14を被覆するように設けられる遮光膜17を下段遮光膜とした場合、遮光膜20は、上段遮光膜となる。
図4に示すように、遮光膜20は、撮像部2の形状に対応して矩形状の外形を有し、外縁が撮像部2に対して一回り大きくなるように設けられる。また、遮光膜20は、センサ部3への光の入射経路を確保するように、撮像部2において所定の領域を遮光するように設けられる。遮光膜20は、例えばタングステン(W)やアルミニウム(Al)等の金属材料により構成される。
図5に示すように、遮光膜20は、固体撮像素子1の積層構造において、撮像部2の周囲に設けられるクロック配線層15に対して、同一の階層構造として、あるいは略同じ層位置に設けられる。したがって、クロック配線層15は、遮光膜20と同様に半導体基板10上において平坦化膜18の階層部分に設けられる。
遮光膜20とクロック配線層15とは、互いに異電位である。具体的には、遮光膜20は、グランド電位であるのに対し、クロック配線層15は、上述したように電荷転送部を駆動させるための駆動電圧として、クロック・パルスの印加を受ける。
このように互いに異電位となる遮光膜20とクロック配線層15との間には、図5に示すように、両者の間を絶縁させるための隙間が存在する。この遮光膜20とクロック配線層15との間の隙間は、上述したようにクロック配線層15が撮像部2の領域に沿って配される構成においては、図4に示すように、撮像部2の領域に沿ったスリット(符号30参照)として存在する。以下の説明では、この遮光膜20とクロック配線層15との間のスリット状の間隔を「遮光−配線間スリット30」とする。
遮光−配線間スリット30を形成する遮光膜20およびクロック配線層15は、平坦化膜18の部分に設けられる。このため、遮光−配線間スリット30の部分は、アクリル樹脂などの有機塗布膜やシリコン酸化膜(SiO2膜)等が存在する部分であり、光を透過させる部分となる。このように、本実施形態の固体撮像素子1においては、複数のクロック配線層15のうち、一番内側に位置するクロック配線層15Aは、撮像部2の周囲に設けられ、遮光膜20との間にスリット状の間隔である遮光−配線間スリット30を隔てて設けられる。
また、本実施形態の固体撮像素子1は、撮像部2に、OPB領域31を有する。OPB領域31は、撮像部2の一部の領域であり、センサ部3によって黒レベルの基準となる信号を出力する光学的黒領域である。すなわち、撮像部2は、センサ部3において得られた信号電荷を有効な画素信号として出力する有効画素領域と、センサ部3において得られた信号電荷を黒レベルの基準として出力するOPB領域31とを有する(図2参照)。
OPB領域31に配置される画素7は遮光されており、この遮光された画素7からの信号が、黒レベルの基準に用いられる。このため、図2に示すように、OPB領域31においては、遮光膜17の開口部17aは形成されず、センサ部3上は遮光膜17により遮光されている。また、本実施形態の固体撮像素子1においては、OPB領域31は、上述したように撮像部2上に設けられる遮光膜20によって遮光される。つまり、OPB領域31上には、OPB領域31に配置される画素7のセンサ部3に対する遮光を行うための遮光膜20が設けられる。
したがって、クロック配線層15Aとともに遮光−配線間スリット30を形成する遮光膜20は、撮像部2上に設けられ、撮像部2の少なくともOPB領域31を含む部分を覆うように設けられる。遮光膜20は、例えば、撮像部2に対して、OPB領域31を含む撮像部2の周縁部分を覆うように設けられる。
OPB領域31は、一般的に、撮像部2において有効画素領域の周囲に設けられる。つまり、OPB領域31は、撮像部2の主な部分を構成する有効画素領域に対して、撮像部2の端の部分に設けられる。本実施形態では、図4に示すように、OPB領域31は、撮像部2において、水平方向の一側(図4において右側)の端部に、撮像部2の垂直方向の全体にわたって帯状の領域として設けられる。
撮像部2においては、OPB領域31よりも中央部側、つまり図4に示す例ではOPB領域31よりも左側の領域が、有効画素領域となる。また、同じく撮像部2において、OPB領域31よりも外側、つまり図4に示す例ではOPB領域31よりも右側の領域が、無効領域となる。ここで、撮像部2の無効領域とは、例えばリソグラフィの加工形状を安定させる等のために設けられるダミー領域である。
なお、本実施形態の固体撮像素子1では、OPB領域31は、撮像部2の水平方向の一側の部分のみに設けられているが、これに限定されず、撮像部2の有効画素領域の周囲において他の領域に設けられてもよい。したがって、OPB領域31は、例えば、図4において、撮像部2の有効画素領域の左側に設けられたり、矩形状の撮像部2に沿って有効画素領域の四方を囲むように設けられたりしてもよい。
以上のような構成を備える本実施形態の固体撮像素子1のように、撮像部2の遮光膜20とクロック配線層15Aとの間に遮光−配線間スリット30が存在する構成においては、図5に示すように、固体撮像素子に対する入射光が、遮光−配線間スリット30から半導体基板10内に入射する(矢印X1参照)。遮光−配線間スリット30から半導体基板10内に光が入射することで、遮光−配線間スリット30下のP型不純物領域である半導体層12において、光電変換によって電荷32が生成される。
このように遮光−配線間スリット30からの入射光によって生成された電荷32は、半導体基板10の半導体層12内を拡散によって移動する(矢印X2参照)。半導体層12内を移動する電荷32は、OPB領域31に流入した場合、流入した電荷32の影響により、OPB領域31からの出力信号により規定される黒レベルが高くなってしまう。OPB領域31の黒レベルが高くなることは、画質が劣化する原因となる。
こうした不要な電荷32を生じさせる遮光−配線間スリット30からの光の入射を防止する観点からは、遮光膜20とクロック配線層15Aとが対向する部分を一部オーバーラップさせることで、遮光膜20とクロック配線層15Aとの間の隙間を無くすことが考えられる。しかしながら、遮光膜20とクロック配線層15Aとを一部オーバーラップさせることは、クロック配線層15の高さ位置が高くなり撮像特性や画質に影響が出ることや、クロック配線層15のクロック・パルスが遮光膜20に作用してしまうこと等から、現実的ではない。
そこで、本実施形態の固体撮像素子1は、半導体基板10の半導体層12に、素子分離部40を備える。素子分離部40は、半導体層12において素子分離領域として形成される部分であり、半導体基板10と同じく第1導電型であるN型の不純物領域である。素子分離部40は、N型シリコン基板である半導体基板10の基板層11よりも高濃度のN型不純物領域である。
図5に示すように、素子分離部40は、半導体基板10の基板層11上に設けられるP型の不純物層である半導体層12にて、遮光−配線間スリット30とOPB領域31との間に設けられる。
素子分離部40は、遮光−配線間スリット30とOPB領域31との間、つまり半導体層12において、水平方向についてOPB領域31と、遮光−配線間スリット30下の部分である遮光−配線間スリット30が投影された領域との間の範囲に所定の幅で設けられる。ここで、素子分離部40が設けられる遮光−配線間スリット30とOPB領域31との間には、水平方向について、OPB領域31の外側(図5においては右側)の端の位置から、遮光膜20とともに遮光−配線間スリット30を形成するクロック配線層15Aの内側(図5において左側)の端の位置までの範囲が含まれる。
図4および図5に示す例では、素子分離部40は、半導体層12において、水平方向について、OPB領域31の外側の端の位置と、クロック配線層15Aとともに遮光−配線間スリット30を形成する遮光膜20の外側の端の位置との間に設けられている。また、素子分離部40は、基板層11上において、図4に示すように、平面視でOPB領域31と平行に、撮像部2の垂直方向の全体にわたって帯状の領域として設けられる。つまり、本実施形態では、素子分離部40は、撮像部2におけるOPB領域31よりも外側の無効領域に設けられている。
図5に示すように、素子分離部40は、半導体基板10の基板層11に接続された状態で設けられる。すなわち、素子分離部40は、基板層11に対して連続する部分として設けられる。したがって、図4および図5に示すように、素子分離部40は、半導体基板10の基板層11上において、OPB領域31と平行に垂直方向に沿う壁状の部分として形成される。
素子分離部40は、例えば、ホウ素(B)等のP型の不純物がイオン注入されたP型不純物領域である半導体層12に対して、ヒ素(As)やリン(P)等のN型の不純物が基板層11よりも高濃度にイオン注入されることにより形成される。
このように、半導体層12に高濃度のN型不純物領域である素子分離部40を設けることにより、遮光−配線間スリット30からの入射光が光電変換されることで生じた不要な電荷32が拡散によって移動してOPB領域31に流入する前に、電荷32を基板層11へ掃き捨てることができる。
具体的には、図6に示すように、仮に、半導体層12に素子分離部40が存在しない場合、遮光−配線間スリット30からの入射光によって生成された電荷32は、半導体基板10の半導体層12内を拡散によって移動し、OPB領域31に流入することがある(矢印Y1参照)。OPB領域31に電荷32が流入することで、OPB領域31からの出力信号により規定される黒レベルがずれて、画質の劣化が生じることになる。
そこで、本実施形態の固体撮像素子1のように、半導体層12に素子分離部40を備える構成によれば、図5に示すように、半導体層12内を拡散によってOPB領域31側に移動する電荷32は(矢印X2参照)、素子分離部40によって捕獲され、OPB領域31側への流入が規制される。素子分離部40によって捕獲された電荷32は、素子分離部40内を基板層11側へと移動し、基板層11へと掃き捨てられる(矢印X3参照)。
このように、遮光−配線間スリット30下の半導体層12内において光電変換により生じた不要な電荷32が素子分離部40によって基板層11へと掃き捨てられることで、不要な電荷32がOPB領域31へと到達することが抑制される。結果として、不要な電荷32によってOPB領域31の黒レベルがずれることが抑制され、画質が劣化することを防止することができる。
なお、本実施形態の固体撮像素子1において、素子分離部40が設けられる位置や大きさや範囲等は、固体撮像素子1の層構造の各層の膜厚や、遮光−配線間スリット30のスリット幅や、遮光−配線間スリット30からの入射光の最大入射角度等に基づいて、上述したような作用・効果が得られるように適宜設定される。また、素子分離部40の基板層11に対する接続態様についても本実施形態に限定されず、素子分離部40は、捕獲した電荷32が基板層11に掃き捨てられるように、基板層11に接続されればよい。例えば、素子分離部40は、基板層11との間に、電荷32の基板層11側への掃き捨てを促すような特性を有する層部分を介装させる構造であってもよい。
また、図5に示すように、素子分離部40は、半導体層12において、半導体層12の基板層11側とは反対側(図5において上側)の界面10aとの間に間隔を隔てるように、半導体層12の層厚方向(図5において上下方向)について一部に設けられる。
具体的には、図5に示すように、素子分離部40の上側の端面と、半導体基板10の半導体層12と平坦化膜18との界面10aとの間には、間隔D1が隔てられる。すなわち、素子分離部40の下側は、上述したように基板層11に接続される一方、素子分離部40の上側は、半導体層12の上側の界面10aまで届かず、素子分離部40と界面10aとの間には半導体層12の層部分が介在する。
このように、素子分離部40は、半導体基板10の表層部分には形成されず、半導体層12の膜厚方向について、半導体層12に対して深い側の一部の領域に形成される。半導体層12の膜厚方向について素子分離部40が形成される範囲、つまり素子分離部40が形成される領域の深さは、上述したようなイオン注入におけるイオンの種類や加速エネルギー等によって調整される。
このように素子分離部40が半導体層12に対して深い側の一部の領域に形成されることは、次のような理由に基づく。半導体基板10の表面部分は、撮像部2に配列されたセンサ部3において光電変換により信号電荷とともに生成されたホール(正孔)がグランド電位の部分へ向かうための通り道となる。固体撮像素子1において、グランド電位の部分は、撮像部2の外側に存在するため、撮像部2の有効画素領域においてセンサ部3により生成されたホールは、撮像部2の外側(図5において右側)へと移動する。
したがって、仮に素子分離部40が半導体層12の膜厚方向について全体的に、つまり素子分離部40の上側の端面が界面10aに達するように設けられた場合、撮像部2においてセンサ部3により生成されたホールのグランド電位の部分への移動が妨げられ、素子分離部40の内側にホールが滞留するという現象が生じる。素子分離部40の内側にホールが滞留することは、画質を低下させる原因となり得る。
そこで、上述したように素子分離部40を半導体基板10の表層部分には設けず、半導体層12に対して深い側の一部の領域に形成することで、撮像部2のセンサ部3において生成されたホールの通り道を確保することができ、ホールのグランド電位の部分への移動を阻害することを防止することができる。これにより、上述したように素子分離部40による電荷32の基板層11への掃き捨てにより電荷32の黒レベルへの影響を回避することができるとともに、半導体層12の一部、具体的には素子分離部40の内側にホールが滞留することの画質への影響を回避することができる。
以上のような構成を備える本実施形態の固体撮像素子1によれば、撮像部2の遮光膜20と撮像部2の周囲に設けられるクロック配線層15Aとの間の遮光−配線間スリット30から入射する光によって生じた電荷32がOPB領域31に流入することを防止することができ、OPB領域31の黒レベルがずれることによる画質の劣化を抑制することができる。
(変形例)
本実施形態の固体撮像素子1の変形例について説明する。素子分離部40は、上述したように撮像部2の外周側からOPB領域31への不要な電荷32の流入を抑制するために設けられる構成である。このため、素子分離部40は、固体撮像素子1が撮像部2において有するOPB領域の配置に対応して設けられる。
本実施形態の固体撮像素子1の変形例について説明する。素子分離部40は、上述したように撮像部2の外周側からOPB領域31への不要な電荷32の流入を抑制するために設けられる構成である。このため、素子分離部40は、固体撮像素子1が撮像部2において有するOPB領域の配置に対応して設けられる。
したがって、例えば、図7に示すように、撮像部2において、水平方向の一側(図7において右側)の端部に設けられるOPB領域31に加え、水平方向の他側(図7において左側)にもOPB領域31Aが設けられる構成の場合、このOPB領域31Aに対しても、OPB領域31と同様に素子分離部40Aが設けられる。すなわち、素子分離部40Aは、基板層11上の半導体層12にて、基板層11に接続された状態で、遮光−配線間スリット30とOPB領域31Aとの間に設けられる。
図7に示す例では、撮像部2において水平方向の一側のOPB領域31および素子分離部40と、水平方向の他側のOPB領域31Aおよび素子分離部40Aとは、水平方向に略対称に設けられている。なお、例えば上述したようにOPB領域31が矩形状の撮像部2に沿って有効画素領域の四方を囲むように設けられる構成においては、このOPB領域31の形状に対応して、素子分離部40も、撮像部2の四方を囲むように設けられる。
[第2実施形態]
本技術の第2実施形態について説明する。なお、上述した第1実施形態と共通する部分については同一の符号を用いて適宜説明を省略する。本実施形態に係る固体撮像素子は、図8および図9に示すように、OPB領域31側への不要な電荷32の流入を抑制するための構成として、第1実施形態の固体撮像素子1が備える素子分離部40に加え、ポテンシャル障壁部45を備える。
本技術の第2実施形態について説明する。なお、上述した第1実施形態と共通する部分については同一の符号を用いて適宜説明を省略する。本実施形態に係る固体撮像素子は、図8および図9に示すように、OPB領域31側への不要な電荷32の流入を抑制するための構成として、第1実施形態の固体撮像素子1が備える素子分離部40に加え、ポテンシャル障壁部45を備える。
ポテンシャル障壁部45は、半導体層12と同じく第2導電型であるP型の不純物領域であり、半導体層12において、半導体層12とのP型不純物の濃度の違いにより、ポテンシャルのバリアを形成する部分である。ポテンシャル障壁部45は、P型不純物領域である半導体層12よりも高濃度のP型不純物領域である。
図8に示すように、ポテンシャル障壁部45は、半導体基板10の基板層11上に設けられるP型の不純物層である半導体層12にて、遮光−配線間スリット30とOPB領域31との間に設けられる。
ポテンシャル障壁部45は、遮光−配線間スリット30とOPB領域31との間、つまり半導体層12において、水平方向についてOPB領域31と、遮光−配線間スリット30下の部分である遮光−配線間スリット30が投影された領域との間の範囲に所定の幅(例えば素子分離部40と略同じ幅)で設けられる。ここで、ポテンシャル障壁部45が設けられる遮光−配線間スリット30とOPB領域31との間には、水平方向について、OPB領域31の外側(図8においては右側)の端の位置から、遮光膜20とともに遮光−配線間スリット30を形成するクロック配線層15Aの内側(図8において左側)の端の位置までの範囲が含まれる。
図8および図9に示す例では、ポテンシャル障壁部45は、半導体層12において、水平方向について、OPB領域31の外側の端の位置と、クロック配線層15Aとともに遮光−配線間スリット30を形成する遮光膜20の外側の端の位置との間に設けられている。詳細には、ポテンシャル障壁部45は、素子分離部40に対して水平方向についてOPB領域31側(図8において左側)に素子分離部40に隣接するように設けられている。
また、ポテンシャル障壁部45は、基板層11上において、図9に示すように、素子分離部40と同様に平面視でOPB領域31と平行に、撮像部2の垂直方向の全体にわたって帯状の領域として設けられる。つまり、本実施形態では、ポテンシャル障壁部45は、素子分離部40とともに撮像部2におけるOPB領域31よりも外側の無効領域に設けられ、この無効領域において素子分離部40よりも内側(OPB領域31側)に設けられている。
ポテンシャル障壁部45、例えば、ホウ素(B)等のP型の不純物がイオン注入されたP型不純物領域である半導体層12に対して、半導体層12と同様にホウ素(B)等のP型の不純物が半導体層12よりも高濃度にイオン注入されることにより形成される。
ポテンシャル障壁部45は、半導体層12において、半導体層12の層厚方向(図8において上下方向)について全体的に設けられる。すなわち、ポテンシャル障壁部45の下側は、基板層11に接触する一方、ポテンシャル障壁部45の上側は、半導体層12の上側の界面10aに達する。したがって、ポテンシャル障壁部45は、素子分離部40に対してOPB領域31側に隣接して沿うとともに素子分離部40よりも高い壁状の部分として形成される。
このように、ポテンシャル障壁部45は、半導体層12の膜厚方向について全体の領域に形成される。半導体層12の膜厚方向についてポテンシャル障壁部45が形成される範囲、つまりポテンシャル障壁部45が形成される領域の深さは、上述したようなイオン注入におけるイオンの種類や加速エネルギー等によって調整される。
このようにポテンシャル障壁部45が半導体層12の膜厚方向について全体的に形成されることは、ポテンシャル障壁部45は、N型不純物領域である素子分離部40と異なり、P型不純物領域であるため、撮像部2においてセンサ部3により生成されたホールの移動を阻害しないことに基づく。すなわち、半導体基板10の表面部分を移動するホールは、P型半導体領域であるポテンシャル障壁部45を透過し、素子分離部40の上側の半導体層12の部分を通って、撮像部2の外側に位置するグランド電位の部分まで移動する。
このように、半導体層12において、高濃度のN型不純物領域である素子分離部40に加えて、高濃度のP型不純物領域であるポテンシャル障壁部45を設けることにより、不要な電荷32がOPB領域31に流入することに対する抑制効果を強化することができる。
具体的には、図8に示すように、遮光−配線間スリット30からの入射光(矢印X1参照)が光電変換されることで生じた不要な電荷32は、拡散によってOPB領域31側に移動すると(矢印X2参照)、素子分離部40により捕獲され、基板層11へ掃き捨てられる(矢印X3参照)。そして、素子分離部40によって基板層11へ掃き捨てられずにOPB領域31側へと移動しようとする電荷32は、ポテンシャル障壁部45によって形成されるポテンシャルのバリアにより、その移動が妨げられる。
このように、本実施形態の固体撮像素子1によれば、遮光−配線間スリット30からの入射光により半導体層12において生じた電荷32について、素子分離部40による基板層11側への掃き捨て、およびポテンシャル障壁部45による妨害の二重の作用により、OPB領域31への電荷32の流入が妨げられる。これにより、不要な電荷32のOPB領域31への流入が一層抑制され、不要な電荷32によるOPB領域31の黒レベルのずれに起因する画質の劣化を効果的に防止することができる。
なお、本実施形態の固体撮像素子において、ポテンシャル障壁部45が設けられる位置や大きさや範囲等は、固体撮像素子の層構造の各層の膜厚や、遮光−配線間スリット30のスリット幅や、遮光−配線間スリット30からの入射光の最大入射角度等に基づいて、上述したような作用・効果が得られるように適宜設定される。
(変形例)
本実施形態の固体撮像素子の変形例について説明する。この変形例では、図10に示すように、ポテンシャル障壁部45が、素子分離部40に対して外側、つまり遮光−配線間スリット30側に設けられている。
本実施形態の固体撮像素子の変形例について説明する。この変形例では、図10に示すように、ポテンシャル障壁部45が、素子分離部40に対して外側、つまり遮光−配線間スリット30側に設けられている。
この変形例の構成においては、遮光−配線間スリット30からの入射光(矢印X1参照)が光電変換されることで生じた不要な電荷32は、拡散によってOPB領域31側に移動すると(矢印X2参照)、ポテンシャル障壁部45によって形成されるポテンシャルのバリアにより、その移動が妨げられる。そして、ポテンシャル障壁部45を乗り越えてOPB領域31側へと移動しようとする電荷32は、素子分離部40により捕獲され、基板層11へ掃き捨てられる(矢印X3参照)。
このような構成によっても、不要な電荷32によるOPB領域31の黒レベルのずれに起因する画質の劣化を効果的に防止することができる。なお、ポテンシャル障壁部45は、水平方向について素子分離部40に対して両側に設けられること等により、複数箇所に設けられてもよい。また、素子分離部40についても、ポテンシャル障壁部45の両側に設けられること等により、複数箇所に設けられてもよい。また、図示では、素子分離部40とポテンシャル障壁部45とは隣接した状態であるが、水平方向に隣り合う素子分離部40とポテンシャル障壁部45については、互いの間に所定の間隔を隔てた状態で設けられてもよい。
また、ポテンシャル障壁部45は、素子分離部40と同様に撮像部2の外周側からOPB領域31への不要な電荷32の流入を抑制するために設けられる構成である。このため、ポテンシャル障壁部45は、素子分離部40と同様に、固体撮像素子が撮像部2において有するOPB領域の配置に対応して設けられる。
[固体撮像装置の構成]
上述した実施形態の固体撮像素子51を備える固体撮像装置50について、図11を用いて説明する。本実施形態に係る固体撮像装置50は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話器等に内蔵されるカメラユニット等において、撮像装置モジュールを構成する。
上述した実施形態の固体撮像素子51を備える固体撮像装置50について、図11を用いて説明する。本実施形態に係る固体撮像装置50は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、携帯電話器等に内蔵されるカメラユニット等において、撮像装置モジュールを構成する。
固体撮像装置50は、上述した実施形態に係る固体撮像素子51と、固体撮像素子51を所定のタイミングで駆動するための駆動信号を生成するタイミングジェネレータ52とを備える。タイミングジェネレータ52は、固体撮像素子51を駆動するための各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子51を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。また、固体撮像装置50は、タイミングジェネレータ52等に電源を供給するバッテリ等の電源部、撮像により生成した画像データ等を記憶する記憶部、装置全体を制御する制御部等を有する。
本実施形態では、固体撮像装置50が有する電源部、記憶部、および制御部を構成する回路は、固体撮像素子51とは別回路(別チップ)として設けられる。ただし、これらの各部を構成する回路は、固体撮像素子51と同一のチップに設けたり、複数のチップに機能を分割して設けたりしてもよい。
タイミングジェネレータ52は、固体撮像素子51が備える垂直転送部4を駆動する4相駆動パルスを固体撮像素子51に入力する。つまり、タイミングジェネレータ52は、垂直転送部4を構成する4種類の転送電極14に、駆動電圧としての4相のクロック・パルスφV1、φV2、φV3、φV4を、各転送電極14に独立して供給・印加する。
固体撮像素子51は、タイミングジェネレータ52からのクロック・パルスφV1、φV2、φV3、φV4の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子51は、クロック・パルスφV1が入力される信号入力端子である第1駆動信号入力部53aと、クロック・パルスφV2が入力される信号入力端子である第2駆動信号入力部53bと、クロック・パルスφV3が入力される信号入力端子である第3駆動信号入力部53cと、クロック・パルスφV4が入力される信号入力端子である第4駆動信号入力部53dとを有する。
各駆動信号入力部53a、53b、53c、53dに入力されるクロック・パルスφV1、φV2、φV3、φV4は、バスラインや所定の配線等を介して、各垂直転送部4を構成する各転送電極14に印加される。この4相のクロック・パルスφV1、φV2、φV3、φV4の大きさとタイミングが、固体撮像素子51が有する制御部によって適切に制御されることにより、各センサ部3から垂直転送部4に読み出された信号電荷が、垂直転送部4の転送電極14の並びに従って転送される。
タイミングジェネレータ52は、固体撮像素子51が備える水平転送部5を駆動する2相駆動パルスを固体撮像素子51に入力する。つまり、タイミングジェネレータ52は、水平転送部5を構成する2種類の転送電極に、駆動電圧としての2相のクロック・パルスφH1、φH2を供給・印加する。
固体撮像素子51は、タイミングジェネレータ52からのクロック・パルスφH1、φH2の入力を独立して受けるための入力部を有する。すなわち、固体撮像素子51は、クロック・パルスφH1が入力される信号入力端子である第1駆動信号入力部54aと、クロック・パルスφH2が入力される信号入力端子である第2駆動信号入力部54bとを有する。
各駆動信号入力部54a、54bに入力されるクロック・パルスφH1、φH2は、バスラインや所定の配線等を介して、水平転送部5を構成する各転送電極に印加される。この2相のクロック・パルスφH1、φH2の大きさとタイミングが、固体撮像素子51が有する制御部によって適切に制御されることにより、垂直転送部4から水平転送部5に転送された信号電荷が、水平方向に転送される。
以上のような構成を備える本実施形態の固体撮像装置50においては、タイミングジェネレータ52が、固体撮像素子51を駆動するための駆動信号を生成する駆動部として機能する。そして、本実施形態の固体撮像素子51を備える固体撮像装置50によれば、固体撮像素子51において上述したように撮像部2の遮光膜20と撮像部2の周囲に設けられるクロック配線層15Aとの間の遮光−配線間スリット30から入射する光によって生じた電荷32がOPB領域31に流入することを防止することができ、OPB領域31の黒レベルがずれることによる画質の劣化を抑制することができる。
[電子機器の構成例]
上述した実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ100について、図12を用いて説明する。
上述した実施形態に係る固体撮像素子は、例えば、いわゆるデジタルカメラと称されるデジタルスチルカメラ、デジタルビデオカメラ、撮像機能を有する携帯電話器その他の機器等、各種の電子機器に適用される。以下では、上述した実施形態に係る固体撮像素子を備える電子機器の一例であるビデオカメラ100について、図12を用いて説明する。
ビデオカメラ100は、静止画像または動画の撮影を行うものである。ビデオカメラ100は、上述した実施形態に係る固体撮像素子101と、光学系102と、システムコントローラ103と、入力部104と、信号処理回路105とを有する。また、ビデオカメラ100は、光学系102の機構を駆動するためのドライバ106と、固体撮像素子101を駆動するためのタイミングジェネレータ(TG)107とを有する。
光学系102は、例えば一または複数の光学レンズ108を有する光学レンズ系として構成されるものであり、固体撮像素子101のセンサ部3に入射光を導く。光学系102は、被写体からの像光(入射光)を固体撮像素子101の撮像面上に結像させる。これにより、固体撮像素子101内に、一定期間信号電荷が蓄積される。光学系102は、固体撮像素子101への光照射期間および遮光期間を制御するためのシャッタ装置109を有する。また、光学系102は、光学レンズ108を移動させてフォーカス合わせやズーミングを行うための駆動機構や絞り等を有する。ドライバ106は、システムコントローラ103からの制御信号に応じて、光学系102内の機構の駆動を制御する。
タイミングジェネレータ107は、固体撮像素子101を駆動するための駆動信号(タイミング信号)を生成する駆動回路として機能する。タイミングジェネレータ107は、システムコントローラ103の制御の下で、固体撮像素子101を所定のタイミングで駆動するための駆動信号(タイミング信号)を生成し、固体撮像素子101に供給する。
タイミングジェネレータ107から固体撮像素子101に供給される駆動信号により、固体撮像素子101の信号電極の転送動作等が制御される。つまり、固体撮像素子101は、タイミングジェネレータ107から供給される駆動信号に基づいて駆動し、入射光の電気信号への変換や信号電荷の転送動作等を行う。タイミングジェネレータ107は、固体撮像素子101を駆動するための駆動信号として各種のパルス信号を生成する機能と、生成したパルス信号を、固体撮像素子101を駆動するためのドライブパルスに変換するドライバとしての機能とを有する。
システムコントローラ103は、ビデオカメラ100の各部を統括的に制御し、その制御のための各種演算を実行する。システムコントローラ103は、例えば、CPU(Central Processing Unit)やメモリや入出力インターフェイス等がバスライン等によって互いに接続された構成を備える。入力部104は、ユーザの操作入力を受け付ける操作キーやダイアル等の各種操作部を含み、操作入力に応じた制御信号をシステムコントローラ103に出力する。
信号処理回路105は、各種の信号処理を行う機能を有し、固体撮像素子101の出力信号を処理する。信号処理回路105により実行される信号処理には、例えば固体撮像素子101から出力されるデジタル信号に対するAF(Auto Focus)処理やAE(Auto Exposure)処理等の各種カメラ信号処理が含まれる。信号処理回路105は、入力された信号を処理することで、映像信号を出力する。信号処理回路105から出力された映像信号は、メモリ等の記憶媒体に記憶されたり、液晶表示装置等のモニタに出力されたりする。
なお、本実施形態のビデオカメラ100は、固体撮像素子101と、光学系102と、システムコントローラ103と、入力部104と、信号処理回路105と、ドライバ106と、タイミングジェネレータ107とがモジュール化されたカメラモジュールあるいは撮像機能モジュールの形態も含む。
以上のような構成を備える本実施形態の固体撮像素子101を有するビデオカメラ100によれば、固体撮像素子101において上述したように撮像部2の遮光膜20と撮像部2の周囲に設けられるクロック配線層15Aとの間の遮光−配線間スリット30から入射する光によって生じた電荷32がOPB領域31に流入することを防止することができ、OPB領域31の黒レベルがずれることによる画質の劣化を抑制することができる。
以上説明した本技術の実施の形態において、固体撮像素子1が備える信号電荷の転送方向等に関して用いる「垂直」、「水平」の語は、慣用的に用いられる語であり、固体撮像素子1が備える垂直転送部4および水平転送部5による信号電荷の転送方向の方向性を限定するものではない。すなわち、例えば垂直転送部4による信号電荷の転送方向を「第1の方向」とした場合、水平転送部5による信号電荷の転送方向は、第1の方向に直交する「第2の方向」ということができる。
また、上述した本技術の実施の形態では、固体撮像素子1は、第1導電型のN型のシリコン半導体基板である半導体基板10を備え、N型シリコン基板部分である基板層11上に、第2導電型のP型の不純物領域である半導体層12を有する。かかる構成に対し、固体撮像素子が備える半導体基板がP型のシリコン半導体基板である構成においても、本技術は適用可能である。
具体的には、上記のとおり半導体基板がP型のシリコン半導体基板である場合、例えば、半導体基板の表層側に形成される半導体層は、N型の不純物領域として形成される。そして、この場合、上述したように固体撮像素子1において半導体層12に設けられる素子分離部40に対応する構成が、N型不純物領域である半導体層において、P型のシリコン半導体基板に接続される高濃度のP型不純物領域として形成される。また、同じく半導体層12に設けられるポテンシャル障壁部45に対応する構成が、N型不純物領域である半導体層において、N型不純物領域である半導体層よりも高濃度の不純物領域として形成される。このように、上述した実施形態では第1導電型がN型であり第2導電型がP型であるが、第1導電型がP型であり第2導電型がN型であってもよい。
また、上述した本技術の実施の形態では、固体撮像素子としてCCD型の固体撮像素子を例に説明したが、本技術は、CMOS型の固体撮像素子を含め他の型の固体撮像素子への適用も可能である。すなわち、本技術は、光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部にOPB領域を有し、OPB領域を覆う遮光膜と配線層との間にスリット状の間隔が存在する構成を備える固体撮像素子において適用することができる。
なお、本技術は、以下のような構成を取ることができる。
(1)第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、固体撮像素子。
(2)前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる、前記(1)に記載の固体撮像素子。
(3)前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第2導電型のポテンシャル障壁部をさらに備える、前記(1)または(2)に記載の固体撮像素子。
(4)固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、固体撮像装置。
(5)固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、電子機器。
(1)第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、固体撮像素子。
(2)前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる、前記(1)に記載の固体撮像素子。
(3)前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第2導電型のポテンシャル障壁部をさらに備える、前記(1)または(2)に記載の固体撮像素子。
(4)固体撮像素子と、前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、前記固体撮像素子は、1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、固体撮像装置。
(5)固体撮像素子と、前記固体撮像素子のセンサ部に入射光を導く光学系と、前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、前記固体撮像素子は、1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、電子機器。
1 固体撮像素子
2 撮像部
3 センサ部
10 半導体基板
10a 界面
11 基板層
12 半導体層(不純物層)
15A クロック配線層
20 遮光膜
30 遮光−配線間スリット
31 OPB領域(光学的黒領域)
40 素子分離部
45 ポテンシャル障壁部
50 固体撮像装置
51 固体撮像素子
52 タイミングジェネレータ(駆動部)
100 ビデオカメラ(電子機器)
101 固体撮像素子
102 光学系
105 信号処理回路
107 タイミングジェネレータ(駆動回路)
2 撮像部
3 センサ部
10 半導体基板
10a 界面
11 基板層
12 半導体層(不純物層)
15A クロック配線層
20 遮光膜
30 遮光−配線間スリット
31 OPB領域(光学的黒領域)
40 素子分離部
45 ポテンシャル障壁部
50 固体撮像装置
51 固体撮像素子
52 タイミングジェネレータ(駆動部)
100 ビデオカメラ(電子機器)
101 固体撮像素子
102 光学系
105 信号処理回路
107 タイミングジェネレータ(駆動回路)
Claims (5)
- 第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、
固体撮像素子。 - 前記素子分離部は、前記不純物層の前記基板層側とは反対側の界面との間に間隔を隔てるように、前記不純物層の層厚方向について一部に設けられる、
請求項1に記載の固体撮像素子。 - 前記不純物層にて、前記スリット状の間隔と前記光学的黒領域との間に設けられ、前記不純物層よりも高濃度の第2導電型のポテンシャル障壁部をさらに備える、
請求項1に記載の固体撮像素子。 - 固体撮像素子と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動部と、を有し、
前記固体撮像素子は、
第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、
固体撮像装置。 - 固体撮像素子と、
前記固体撮像素子のセンサ部に入射光を導く光学系と、
前記固体撮像素子を駆動するための駆動信号を生成する駆動回路と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有し、
前記固体撮像素子は、
第1導電型の半導体基板上に光電変換により信号電荷を生成する複数のセンサ部を配列させる撮像部と、
前記撮像部の一部の領域であり、前記センサ部によって黒レベルの基準となる信号を出力する光学的黒領域と、
前記撮像部上に設けられ、前記撮像部の少なくとも前記光学的黒領域を含む部分を覆う遮光膜と、
前記撮像部の周囲に設けられ、前記遮光膜との間にスリット状の間隔を隔てて設けられる配線層と、
前記半導体基板の基板層上に設けられる第2導電型の不純物層にて、前記半導層に接続された状態で、前記スリット状の間隔と前記光学的黒領域との間に設けられる第1導電型の素子分離部と、を備える、
電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012004680A JP2013145933A (ja) | 2012-01-13 | 2012-01-13 | 固体撮像素子、固体撮像装置、および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012004680A JP2013145933A (ja) | 2012-01-13 | 2012-01-13 | 固体撮像素子、固体撮像装置、および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013145933A true JP2013145933A (ja) | 2013-07-25 |
Family
ID=49041530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012004680A Pending JP2013145933A (ja) | 2012-01-13 | 2012-01-13 | 固体撮像素子、固体撮像装置、および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013145933A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104201181B (zh) * | 2014-09-01 | 2017-06-09 | 北京思比科微电子技术股份有限公司 | 一种改良黑电平校准的图像传感器及其制作方法 |
JP2021097056A (ja) * | 2019-12-13 | 2021-06-24 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
CN113571537A (zh) * | 2020-04-29 | 2021-10-29 | 爱思开海力士有限公司 | 图像传感器 |
-
2012
- 2012-01-13 JP JP2012004680A patent/JP2013145933A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104201181B (zh) * | 2014-09-01 | 2017-06-09 | 北京思比科微电子技术股份有限公司 | 一种改良黑电平校准的图像传感器及其制作方法 |
JP2021097056A (ja) * | 2019-12-13 | 2021-06-24 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
JP7412740B2 (ja) | 2019-12-13 | 2024-01-15 | コーデンシ株式会社 | 半導体集積回路装置及び光センサ |
CN113571537A (zh) * | 2020-04-29 | 2021-10-29 | 爱思开海力士有限公司 | 图像传感器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220328546A1 (en) | Solid-state imaging device, solid-state imaging device manufacturing method, and electronic device | |
JP6314969B2 (ja) | 固体撮像装置およびその製造方法、並びに電子機器 | |
US8593553B2 (en) | Solid-state imaging device and electronic apparatus | |
JP2015053411A (ja) | 固体撮像素子、固体撮像素子の製造方法、および電子機器 | |
KR20150104010A (ko) | 고체 촬상 장치 | |
JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
KR20150002593A (ko) | 고체 촬상 장치 및 전자 기기 | |
US20100214464A1 (en) | Solid-state imaging apparatus | |
US8618623B2 (en) | Solid-state image pickup device and method for manufacturing same, and image pickup apparatus | |
JP2013145933A (ja) | 固体撮像素子、固体撮像装置、および電子機器 | |
TW201526215A (zh) | 固態影像感測裝置及固態影像感測裝置之製造方法 | |
JP5037922B2 (ja) | 固体撮像装置 | |
JP2012004264A (ja) | 固体撮像素子および撮影装置 | |
JP2003078125A (ja) | 固体撮像装置 | |
JP2005109021A (ja) | 固体撮像素子 | |
JP2008153428A (ja) | 固体撮像素子及びその製造方法 | |
JP6633850B2 (ja) | 積層型固体撮像素子 | |
JP2010245177A (ja) | 撮像素子、撮像素子の製造方法、撮像素子の駆動方法及び撮像装置 | |
JP2013143610A (ja) | 固体撮像素子、固体撮像素子の製造方法、固体撮像装置、および電子機器 | |
JP4784655B2 (ja) | 固体撮像装置及び電子機器 | |
JP2010153603A (ja) | 固体撮像装置 | |
JP2008193050A (ja) | 固体撮像装置および撮像装置 | |
JP2006344914A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP4867309B2 (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
JP2013055247A (ja) | 固体撮像素子および固体撮像装置 |