JP2013138154A - 半導体ウエハ、および半導体装置の製造方法 - Google Patents

Abstract

【課題】外周領域からの悪影響を回避しながら有効領域を最大限に利用することができる半導体ウエハを提供する。半導体ウエハの外周領域からの悪影響を回避しながら有効領域を最大限に利用して、コストの削減および生産性の向上を図ることができる半導体装置の製造方法を提供する。
【解決手段】半導体ウエハ１は、素子が形成される有効領域２の周囲に外周領域３を有し、外周領域３の表面３ａが有効領域２の表面２ａよりも低くなるように、有効領域２と外周領域３との間に段差４が形成されている。有効領域２には半導体チップのためのパターンが形成されており、外周領域３にはパターンが形成されていない。有効領域２に焦点を合わせて露光機によって露光するときに外周領域３が露光機の焦点深度範囲外に位置するように段差４の高さが設定されていることが好ましい。
【選択図】図２

Description

この発明は、半導体ウエハ、および半導体ウエハを用いた半導体装置の製造方法に関する。

半導体装置の製造工程では、半導体ウエハに対してフォトリソグラフィ工程が繰り返し実行される。フォトリソグラフィ工程は、半導体ウエハ上にレジスト膜を形成する工程と、レジスト膜を露光する工程と、露光後のレジスト膜を現像する工程とを含む。レジスト膜の露光は、たとえば、特許文献１に記載されているように、ステッパと呼ばれる露光機を用いて行われる場合がある。ステッパによる露光は、複数個の半導体チップに対応したマスクパターンを有するレチクルを半導体ウエハに縮小投影して一定の大きさの矩形領域を露光する手順が、露光位置を移動させながら繰り返し実行される。

特開２００３−７６０４号公報

一回の露光（ワンショット）によって露光される矩形領域である単位露光領域は、半導体ウエハの外周領域にかからないように設定される。外周領域とは、半導体ウエハの周縁部に設定された所定幅の環状領域である。すなわち、当該環状の外周領域の内側を有効領域とし、その有効領域範囲内に単位露光領域が設定される。これは、製造工程中において、外周領域の処理条件を有効領域の処理条件と同等とすることができない場合があり、外周領域の不完全加工に起因する悪影響（外周領域からのパーティクルの発生等により有効領域内で所定のパターンを得られず、特性の変動や歩留りの低下を生じてしまうこと）が生じるおそれがあるからである。

しかし、単位露光領域を外周領域と重複しないように設定すると、外周領域に近い有効領域周縁部に露光されない領域が不可避的に生じる。そのため、有効領域であるにもかかわらず利用されない領域が発生し、半導体チップの取れ数が少なくなる。これによって、コストの削減および生産性の向上が制限を受ける。
そこで、この発明の目的は、外周領域からの悪影響を回避しながら有効領域を最大限に利用することができる半導体ウエハを提供することである。

また、この発明の他の目的は、半導体ウエハの外周領域からの悪影響を回避しながら有効領域を最大限に利用して、コストの削減および生産性の向上を図ることができる半導体装置の製造方法を提供することである。

上記の目的を達成するための請求項１記載の発明は、素子が形成される有効領域の周囲に外周領域を有し、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差が形成されている、半導体ウエハである。この構成によれば、半導体ウエハには、外周領域の表面が有効領域の表面よりも低くなるように段差が形成されている。そのため、半導体ウエハの表面にレジスト膜を形成し、このレジスト膜を露光機によって露光するときに、有効領域に焦点を合わせると、外周領域には露光パターンが合焦しなくなる。しかも、外周領域の表面が低いので、それに応じて、外周領域レジスト膜の膜厚が、有効領域のレジスト膜の膜厚よりも厚くなる。その結果、外周領域のレジスト膜には実質的にパターンが形成されないので、外周領域にパターンが形成されることによる悪影響が生じない。したがって、有効領域の周縁部を露光するときに、外周領域に露光パターンがかかっても差し支えないので、有効領域の全てをパターン形成のために露光することができる。その結果、有効領域を有効に活用できるから、半導体チップの取れ数を増やすことができ、それによって、半導体装置の生産コストの削減および生産性の向上を図ることができる。

請求項２記載の発明は、前記有効領域にパターンが形成されており、前記外周領域にパターンが形成されていない、請求項１に記載の半導体ウエハである。この構成によれば、外周領域にはパターンが形成されていないので、外周領域における不完全な加工に起因する悪影響が有効領域に及ぶことがない。よって、外周領域からの悪影響を回避しながら有効領域を最大限に利用することができる半導体ウエハを提供できる。

請求項３記載の発明は、前記有効領域に焦点を合わせて露光機によって露光するときに前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定されている、請求項１または２に記載の半導体ウエハである。この構成によれば、有効領域に焦点を合わせて露光すれば、外周領域が同時に露光される場合であっても、当該外周領域にパターンが形成されることがない。したがって、有効領域の周縁部を露光するときに外周領域も併せて露光されるとしても、外周領域にパターンが形成されることがない。これによって、外周領域の不完全な加工に起因する悪影響を回避しつつ、有効領域を最大限に利用することができる。

請求項４に記載されているように、前記段差の高さが、５μｍ〜１５μｍの範囲であるであることが好ましい。このようにすれば、有効領域に焦点を合わせて露光するときに、外周領域で露光パターンが合焦することを回避でき、かつ外周領域のレジスト膜が有効領域のレジスト膜よりも十分に厚くなるので、外周領域にパターンが実質的に形成されなくなる。そのうえ、段差を形成するための時間増を少なくすることができ、ウエハの強度も確保できる。

請求項５記載の発明は、半導体ウエハの表面において素子が形成される有効領域の周囲の外周領域をエッチングして、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差を形成する工程と、前記段差が形成された半導体ウエハの表面に第１材料膜を形成する工程と、前記第１材料膜の表面にレジスト膜を形成する工程と、前記有効領域および外周領域を含む領域の前記レジスト膜を所定のパターンで露光する露光工程と、前記露光後のレジスト膜を現像する現像工程と、前記現像されたレジスト膜をマスクとして前記第１材料膜をエッチングすることにより、当該第１材料膜に開口を形成する工程とを含む、半導体装置の製造方法である。

この方法では、外周領域の表面が有効領域の表面よりも低くなるように半導体ウエハに段差が形成され、その後に半導体ウエハの表面に第１材料膜が形成される。そして、第１材料膜の表面にレジスト膜が形成され、このレジスト膜が所定のパターンで露光される。この露光工程において、有効領域だけでなく外周領域も露光される。しかし、外周領域の表面が有効領域の表面よりも低くなるように段差が形成されているので、露光パターンは有効領域において合焦状態となる一方で、外周領域においては非合焦状態となる。そのため、外周領域に対しては不完全な露光が行われることになる。そのうえ、外周領域の表面が低いので、それに応じて、外周領域におけるレジスト膜の膜厚は、有効領域におけるレジスト膜の膜厚よりも厚い。したがって、露光後にレジスト膜を現像すると、有効領域には露光パターンに対応する貫通孔が形成されるのに対し、外周領域においてはレジストに貫通孔が形成されない。よって、このレジスト膜をマスクとして第１材料膜をエッチングすると、有効領域においては第１材料膜に開口が形成される一方で、外周領域においては第１材料膜のエッチングがされないことになる。こうして、有効領域においては第１材料膜にパターンが形成され、外周領域においては第１材料膜にパターンが形成されなくなる。このようにして、有効領域の露光時に外周領域が同時に露光されたとしても、外周領域にパターンが形成されないので、外周領域における不完全な加工に起因する悪影響を回避しながら、有効領域を最大限に利用できる。こうして、生産コストの削減および生産性の向上を図ることができる。

請求項６記載の発明は、前記現像工程において、前記有効領域においては前記レジスト膜に貫通孔が形成され、前記外周領域においては前記レジスト膜に貫通孔が形成されない、請求項５に記載の半導体装置の製造方法である。この方法によれば、現像工程において有効領域にはレジスト膜に貫通孔が形成されるので、この貫通孔を介するエッチングによって第１材料膜に開口が形成される。その一方で、外周領域においてはレジスト膜に貫通孔が形成されないので、第１材料膜に開口が形成されることがない。外周領域のレジスト膜に貫通孔が形成されないのは、前述の通り、外周領域に対する露光が不完全になり、かつ外周領域のレジスト膜の膜厚が厚いからである。

請求項７記載の発明は、露光機の焦点を前記有効領域に合わせて前記露光工程が行われ、前記露光工程において前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定される、請求項５または６に記載の半導体装置の製造方法である。この方法により、露光機の焦点を有効領域に合わせれば、外周領域は露光機の焦点深度範囲外となるので、外周領域のレジスト膜に対する露光が不完全となり、外周領域のレジストに有効なパターンは形成されない。したがって、外周領域のレジストがある程度露光されるとしても、レジスト膜に貫通孔が形成されることはない。

請求項８に記載されているように、前記段差の厚さが、５μｍ〜１５μｍの範囲であることが好ましい。この範囲の段差を形成しておくことによって、外周領域におけるレジスト膜に貫通孔が形成されることを確実に回避できるから、外周領域の第１材料膜にパターンが形成されることを確実に回避できる。
請求項９記載の発明は、前記エッチング後に、前記第１材料膜の開口内および当該開口外の当該第１材料膜の表面に、前記第１材料膜とは別の材料からなる第２材料膜を形成する工程と、前記第２材料膜を前記第１材料膜の開口外の当該第２材料膜がなくなるまでエッチバックする工程とをさらに含む、請求項５〜８のいずれか一項に記載の半導体装置の製造方法である。この方法により、第１材料膜に形成された開口内に第２材料膜を埋め込むことができる。たとえば、第１材料膜として絶縁膜を適用し、第２材料膜として導電性材料膜を適用すれば、絶縁膜中に導電性材料からなるプラグを埋め込むことができる。外周領域においては第１材料膜に開口が形成されないので、外周領域において不所望な加工が行われることはない。

請求項１０記載の発明は、前記第２材料膜を形成する工程が、前記外周領域を覆った状態で行われる、請求項９に記載の半導体装置の製造方法である。この方法では、第２材料膜を形成するときに、外周領域が覆われているので、外周領域には第２材料膜は形成されない。その後、半導体ウエハの全ての領域が露出した状態でエッチバックするとき、外周領域の第１材料膜の表面はエッチング媒体に晒されることになる。しかし、外周領域の第１材料膜には開口が形成されていないので、第１材料膜よりも下の材料が損傷を受けるおそれはない。もしも、外周領域の第１材料膜に開口が形成されていると、この開口内には第２材料膜が埋め込まれないので、当該開口を介して第１材料膜よりも下の半導体ウエハの材料にエッチング媒体が到達し、半導体ウエハが損傷を受ける恐れがある。より詳細には、外周領域の第１材料膜に複数の開口が接近して形成されていると、隣接する開口間において第１材料膜の下の半導体ウエハの材料が浸食され、当該隣接する開口間の第１材料膜がリフトオフされ、そのリフトオフされた膜片がパーティクルとなる恐れがある。半導体ウエハの外周領域において第１材料膜に開口が形成されない、この発明では、このような不具合を確実に回避することができる。つまり、有効領域の全ての領域に対する露光を行おうとして、外周領域の一部または全部が露光用の光に晒されるとしても、外周領域における第１材料膜には開口が形成されないので、前述のようなパーティクルの問題は生じない。これにより、外周領域からのパーティクルの発生を回避しつつ、有効領域の有効活用を図ることができ、半導体チップ（半導体装置）の取れ数を増大して、生産コストの削減および生産性の向上を図ることができる。

請求項１１記載の発明は、前記半導体ウエハから半導体チップを切り出す工程をさらに含む、請求項５〜１０のいずれか一項に記載の半導体装置の製造方法である。前述の通り、有効領域内を無駄なく利用して半導体チップのパターンを形成することができるので、有効領域からの半導体チップの取れ数を多くすることができる。
レジスト膜に対する露光は、複数個の半導体チップに対応するパターンを含む単位露光領域毎に行われてもよい。この場合に、当該単位露光領域は、外周領域を完全に回避して設定する必要はなく、外周領域と重複するように設定してもよい。このように露光領域を設定しても、前述の通り、パターンが形成されるのは有効領域内のみであって、外周領域のレジストは露光されても有効なパターンが形成されない。したがって、有効領域および外周領域の両方に跨がる単位露光領域については、有効領域内に位置する部分に、有効な半導体チップに対応するパターンが形成されるから、その半導体チップを有効なチップとして、半導体ウエハから切り出すことができる。

図１は、この発明の一実施形態に係る半導体ウエハの平面図である。 図２は、前記半導体ウエハの外周領域の近傍の構成を拡大して示す図解的な断面図である。 図３Ａは、前記半導体ウエハを用いた半導体装置の製造方法を説明するための断面図であり、半導体ウエハの外周領域の近傍の構成を拡大して示してある。 図３Ｂは、図３Ａの次の工程を説明するための断面図である。 図３Ｃは、図３Ｂの次の工程を説明するための断面図である。 図３Ｄは、図３Ｃの次の工程を説明するための断面図である。 図３Ｅは、図３Ｄの次の工程を説明するための断面図である。 図３Ｆは、図３Ｅの次の工程を説明するための断面図である。 図３Ｇは、図３Ｆの次の工程を説明するための断面図である。 図３Ｈは、図３Ｇの次の工程を説明するための断面図である。 図４は、露光工程を説明するための前記半導体ウエハの平面図である。 図５は、比較例に係る半導体ウエハの外周付近の構造を示す一部拡大断面図である。 前記比較例に係る半導体ウエハを用いる場合の露光領域の設定を説明するための図解的な平面図である。

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の一実施形態に係る半導体ウエハの平面図である。半導体ウエハ１は、中央に有効領域２を有し、この有効領域２の周囲に外周領域３を有している。外周領域３は、半導体ウエハ１の外周縁から所定幅（たとえば数ミリメートル程度）の幅の環状の領域である。この外周領域３の内側の領域が有効領域２であり、有効領域２内に複数の半導体チップが形成されることになる。有効領域２と外周領域３との間には、段差４が形成されている。段差４は、外周領域３の表面が有効領域２の表面よりも低くなるように形成されている。有効領域２には半導体チップのためのパターンが形成されているのに対し、外周領域３には、半導体チップのためのパターンを含め、いずれのパターンも形成されていない。

図２は、半導体ウエハ１の外周領域３の近傍の構成を拡大して示す図解的な断面図である。たとえばシリコンからなる半導体ウエハ１の表面を覆うように絶縁膜７が形成されている。絶縁膜７は、たとえば酸化シリコン膜からなっている。絶縁膜７には、有効領域２内に開口８が複数個形成されている。この開口８内に、タングステン等の導電性材料からなるプラグ９がそれぞれ埋め込まれている。絶縁膜７を覆うようにさらに層間絶縁膜１０が形成されている。この層間絶縁膜１０には、配線溝１１が複数個形成されていて、配線溝１１内にたとえば銅等の導電性材料からなる配線１２がそれぞれ埋め込まれている。配線溝１１は開口８と連通するように形成されており、これにより、配線１２はプラグ９と電気的に接続されている。

より具体的に説明すると、開口８の内壁面および底面（開口８内で露出する絶縁膜７の表面）には、プラグ９の材料（たとえばタングステン）の拡散を防ぐための拡散防止膜１３が形成されていて、この拡散防止膜１３に接するようにプラグ９が埋め込まれている。さらに、配線溝１１の内壁面および底面（配線溝１１内で露出するプラグ９および拡散防止膜１３の表面）にも拡散防止膜１４が形成されており、この拡散防止膜１４に接するように配線１２が埋め込まれている。

拡散防止膜１３，１４はいずれも導電性の材料で構成されている。拡散防止膜１３は、たとえば、下地層としてのＴｉ膜と、このＴｉ膜に積層されたＴｉＮ膜とを有する積層膜によって構成することができる。このような拡散防止膜１３は、スパッタ法によって形成することができる。プラグ９は、たとえばタングステンによって構成することができ、ＣＶＤ法（化学的気相成長法）によって材料を堆積させた後に、エッチバックにより不要部分を除去することによって、絶縁膜７の開口８に埋め込むことができる。一方、拡散防止膜１４は、たとえばＴａＮ膜によって構成することができ、スパッタ法によって形成することができる。配線１２は、たとえば銅からなり、電解めっき法等によって配線溝１１内および層間絶縁膜１０の表面に銅膜を堆積させた後に、ＣＭＰ法（化学的機械的研磨法）等によって不要部分を除去することにより配線溝１１内に埋め込むことができる。

外周領域３においては、絶縁膜７および層間絶縁膜１０にいずれの開口も形成されておらず、この外周領域３にはプラグ９や配線１２が存在していない。有効領域２の表面２ａと外周領域３の表面３ａとの段差４は、有効領域２に焦点を合わせて露光機によって露光するときに、外周領域３が露光機の焦点深度範囲外に位置する高さに設定されていればよい。より具体的には、段差４の高さは、数μｍ以上あればよく、とくに５μｍ〜１５μｍの範囲であれば、段差４を形成するのにさほど長い時間を要しない。

図３Ａ〜３Ｈは、半導体ウエハ１を用いた半導体装置の製造方法を説明するための断面図であり、半導体ウエハ１の外周領域３の近傍の構成を拡大して示してある。段差４を有する半導体ウエハ１は、たとえば、図３Ａに示すように、有効領域２を覆うレジスト膜２０を形成し、このレジスト膜２０をマスクとしたエッチングによって外周領域３を所定深さ（たとえば５μｍ〜１５μｍ）だけエッチングすることによって形成することができる。

レジスト膜２０を剥離した後、図３Ｂに示すように、半導体ウエハ１の表面に、第１材料膜の一例としての絶縁膜７が形成される。絶縁膜７は、半導体ウエハ１の表面を熱酸化して形成される熱酸化膜であってもよいし、ＣＶＤ法によって形成された酸化膜であってもよい。そして、絶縁膜７の表面に、その全面を覆うレジスト膜２１が形成される。外周領域３における半導体ウエハ１の表面３ａが有効領域２における半導体ウエハ１の表面２ａよりも低いので、レジスト膜２１は、外周領域３における膜厚が、有効領域２における膜厚よりも、段差４に対応する分だけ厚くなる。

次に、図３Ｃに示すように、レジスト膜２１を所定のパターンで露光する露光工程が実行される。露光工程は、露光機の一例であるステッパを用いて行われてもよい。より具体的には、複数の半導体チップに対応したパターンが形成されたフォトマスクであるレチクル２２（遮光部に斜線を付して示す。）を介して、レジスト膜２１が露光される。より具体的には、レチクル２２に形成された複数個の半導体チップに対応したパターンがレジスト膜２１に対して縮小投影される。露光時の焦点は、有効領域２における絶縁膜７の表面、すなわちレジスト膜２１の直下の材料の表面に合わせられる。このとき、段差４のために、外周領域３においては、絶縁膜７の表面は露光光の焦点深度範囲外に位置しており、露光パターンは合焦状態とならない。また、前述のとおり、外周領域３では、段差４のために、レジスト膜２１の厚さが、有効領域２における厚さよりも厚くなっている。したがって、露光工程後にレジスト膜２１を現像すると、図３Ｄに示すように、有効領域２内ではレジスト膜２１に貫通孔２３が形成されるのに対し、外周領域３においては、レジスト膜２１を貫通する貫通孔が形成されることはない。

よって、現像後のレジスト膜２１をマスクとしてエッチングを行うと、図３Ｅに示すように、有効領域２においては絶縁膜７に開口８が形成される一方、外周領域３においては絶縁膜７に開口が形成されることはない。つまり、有効領域では、レジスト膜２１に形成された貫通孔２３を介してエッチング媒体が絶縁膜７に達するけれども、有効領域２については絶縁膜７がレジスト膜２１に覆われていて、エッチング媒体が絶縁膜７に達することはない。

次に、レジスト膜２１を剥離した後、図３Ｆに示すように拡散防止膜１３およびプラグ９のための材料膜２４が形成される。より具体的に説明すると、拡散防止膜１３が絶縁膜７の表面にたとえばスパッタ法によって形成された後、材料膜２４を形成するために、半導体ウエハ１が、ＣＶＤ装置の処理室内に搬入される。そして、処理室内に配置されたステージ２５上に半導体ウエハ１が載置される。半導体ウエハ１は、ステージ２５上に背受けられたクランプ２６によって、ステージ２５の表面に押し付けられて固定される。クランプ２６は、半導体ウエハ１の外周領域３の一部を覆うように配置される。この状態で、ＣＶＤ法により、第２材料膜としての材料膜２４（たとえばタングステン膜、アルミニウム膜、銅膜等）が拡散防止膜１３上に堆積させられることになる。よって、材料膜２４は、絶縁膜７の開口８内に入り込み、かつ開口８外の絶縁膜７の上に堆積することになる。外周領域３はクランプ２６によって覆われているので、この領域には材料膜２４は形成されない。

次に、図３Ｇに示すように、半導体ウエハ１がＣＶＤ装置から搬出されて、材料膜２４および拡散防止膜１３の不要部分を除去するためのエッチバックが行われる。このエッチバックは、絶縁膜７の開口８外において材料膜２４および拡散防止膜１３が除去され、絶縁膜７の表面が露出するまで行われる。こうして、開口８内に埋め込まれたプラグ９が形成される。

次いで、図３Ｈに示す通り、絶縁膜７を覆う層間絶縁膜１０が形成され、この層間絶縁膜１０に開口８と連通する配線溝１１がエッチングによって形成される。この配線溝１１の形成もまた、フォトリソグラフィプロセスによって行われるけれども、開口８の形成の場合と同様、レジスト膜に貫通孔が形成されるのは有効領域２内においてのみであって、外周領域３ではレジスト膜に貫通孔が形成されることはない。よって、外周領域３が有効領域２と共に露光されたとしても、外周領域３において層間絶縁膜中に配線溝１１が形成されることはない。

その後、全面に拡散防止膜１４がたとえばスパッタ法により形成され、その上にたとえば電解めっき法やスパッタ法によって配線１２のための材料膜２７（たとえばアルミニウム膜、銅膜、ポリシリコン膜等）が形成される。そして、ＣＭＰ法等の平坦化処理を実行することにより、配線溝１１外の層間絶縁膜１０の表面に形成されている材料膜２７および拡散防止膜１４の不要な部分が除去される。これにより、配線溝１１内に配線１２が選択的に残され、図２に示す構造となる。

その後、有効領域２から個々の半導体チップの領域が切り出されることにより、多数の半導体チップが得られる。
図４は、露光工程を説明するための半導体ウエハ１の平面図である。ステッパによる露光は、矩形の単位露光領域３０に対する露光を繰り返し実行することによって行われる。すなわち、矩形の単位露光領域３０が半導体ウエハ１の表面の多数の位置に設定され、その単位露光領域３０に対してレチクル２２に形成されたパターンを縮小投影する工程が繰り返し実行される。各単位露光領域３０には、複数の半導体チップにそれぞれ対応した複数のチップパターン３１がそれぞれ投影される。すなわち、チップパターン３１は、単位露光領域３０よりも小さなパターンであり、単位露光領域３０内に複数個（たとえば数十個）含まれている。

この実施形態では、有効領域２の全ての領域に対して単位露光領域３０が設定され、レチクル２２のパターンを縮小投影する露光工程が実行される。有効領域２の周縁領域においては、単位露光領域３０はその一部が有効領域２内に位置し、残りの部分は外周領域３に位置している。よって、有効領域２だけでなく外周領域３も露光されることになる。しかし、前述の通り、露光機の焦点は有効領域２において露光パターンが合焦状態となるように調整されるので、有効領域２よりも低い位置に表面が位置している外周領域３においてはレジスト膜に貫通孔が形成されず、よって、外周領域３は、たとえ露光されたとしても、チップパターンが形成されることはない。したがって、有効領域２の周縁領域では、単位露光領域３０のうち有効領域２内に位置する部分についてのみ、有効な半導体チップが形成されることになる。

半導体ウエハ１から半導体チップを切り出す工程では、チップパターン３１の境界線に沿って半導体ウエハ１が切断される。
図５は、比較例に係る半導体ウエハ４１の外周付近の構造を示す一部拡大断面図である。半導体ウエハ４１には、有効領域４２およびその周囲の外周領域４３が設定されている。しかし、有効領域４２および外周領域４３の間に有意な段差は形成されておらず、有効領域４２および外周領域４３は実質的に同一平面内に位置する表面をそれぞれ有している。このような構成の半導体ウエハ４１に対して、表面に絶縁膜４７を形成し、さらにその上にレジスト膜を形成した上で、このレジスト膜に対し、有効領域４２および外周領域４３を含む領域に対して露光を行うと、いずれの領域においてもレジスト膜に貫通孔が形成されることになる。よって、そのレジスト膜をマスクとして絶縁膜４７をエッチングすれば、有効領域４３および外周領域４３のいずれにおいても絶縁膜４７に開口４８が形成される。

その後、前述の図３Ｆに示した工程と同様の工程によって開口４８を埋めるための材料膜５４をマスクを用いて形成すると、有効領域４２では開口４８内に材料膜５４が埋め込まれる一方で、外周領域４３においては、開口４８内にいずれの材料も埋め込まれず、かつ絶縁膜４７の表面も露出した状態に保たれる。この状態から、材料膜５４のエッチバックを行うと、エッチング媒体が、外周領域４３に形成された開口４８を介して半導体ウエハ４１の表面に達し、半導体ウエハ４１を浸食する。この浸食が進むと、隣接する開口４８から広がる浸食領域５５が繋がり、浸食領域５５上の絶縁膜４７が膜片４７ａとなってリフトオフされることになる。このリフトオフされた膜片４７ａは、パーティクルとなって有効領域４２に付着し、有効領域４２内における加工プロセスを阻害する恐れがある。

前述の実施形態に係る半導体ウエハ１では、外周領域３において絶縁膜７に開口８が形成されていないから、図５に示すような問題は生じない。すなわち、外周領域における不完全加工に起因する悪影響が有効領域２に対する加工プロセスに悪影響を及ぼすことはない。なお、以上の説明では、絶縁膜がパーティクルになる場合について説明したが、前述の実施形態に係る半導体ウエハ１を用いることによって、配線層がパーティクルとなることも同様にして防止できるようになる。

図５に示す問題は、図６に示すように、露光領域を有効領域４２の内部に限定することによって解決されると考えられる。しかし、ステッパによる露光時の単位露光領域５０は一定の形状（矩形形状）を有しているから、有効領域２内において単位露光領域５０を配置することができない領域５６（図６において斜線で示す領域）が発生し、この領域５６には半導体チップのためのチップパターン５１を形成することができない。よって、有効領域２内であっても、領域５６は無駄な領域となってしまい、その結果、半導体チップの取れ数が少なくなる。これにより、半導体チップの生産コストが高くなり、かつ生産性も悪くなる。

前述の実施形態に係る半導体ウエハ１を用いることにより、有効領域２の内部を半導体チップの形成のためにほぼ全領域にわたって用いることができるので、半導体ウエハ１からの半導体チップの取れ数を大幅に増加させることができる。これによって、半導体チップの生産コストを削減でき、かつ生産性を向上することができる。
以上、この発明の一実施形態について説明したが、この発明は、さらに他の形態で実施することもできる。たとえば、有効領域に形成されるパターンは、ＬＳＩのための回路パターンであってもよいし、ディスクリート素子のためのパターンであってもよいし、ＭＥＭＳ(Micro Electro Mechanical Systems)を形成するためのパターンであってもよい。さらに、半導体ウエハの材料は、シリコンであってもよいし、化合物半導体であってもよい。その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体ウエハ
２ 有効領域
２ａ 表面
３ 外周領域
３ａ 表面
４ 段差
７ 絶縁膜
８ 開口
９ プラグ
１０ 層間絶縁膜
１１ 配線溝
１２ 配線
１３ 拡散防止膜
１４ 拡散防止膜
２０ レジスト膜
２１ レジスト膜
２２ レチクル
２３ 貫通孔
２４ プラグのための材料膜
２５ ステージ
２６ クランプ
２７ 配線のための材料膜
３０ 単位露光領域
３１ チップパターン

Claims (11)

1. 素子が形成される有効領域の周囲に外周領域を有し、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差が形成されている、半導体ウエハ。
2. 前記有効領域にパターンが形成されており、前記外周領域にパターンが形成されていない、請求項１に記載の半導体ウエハ。
3. 前記有効領域に焦点を合わせて露光機によって露光するときに前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定されている、請求項１または２に記載の半導体ウエハ。
4. 前記段差の高さが、５μｍ〜１５μｍの範囲である、請求項１〜３のいずれか一項に記載の半導体ウエハ。
5. 半導体ウエハの表面において素子が形成される有効領域の周囲の外周領域をエッチングして、前記外周領域の表面が前記有効領域の表面よりも低くなるように、前記有効領域と前記外周領域との間に段差を形成する工程と、
   前記段差が形成された半導体ウエハの表面に第１材料膜を形成する工程と、
   前記第１材料膜の表面にレジスト膜を形成する工程と、
   前記有効領域および外周領域を含む領域の前記レジスト膜を所定のパターンで露光する露光工程と、
   前記露光後のレジスト膜を現像する現像工程と、
   前記現像されたレジスト膜をマスクとして前記第１材料膜をエッチングすることにより、当該第１材料膜に開口を形成する工程とを含む、半導体装置の製造方法。
6. 前記現像工程において、前記有効領域においては前記レジスト膜に貫通孔が形成され、前記外周領域においては前記レジスト膜に貫通孔が形成されない、請求項５に記載の半導体装置の製造方法。
7. 露光機の焦点を前記有効領域に合わせて前記露光工程が行われ、
   前記露光工程において前記外周領域が前記露光機の焦点深度範囲外に位置するように前記段差の高さが設定される、請求項５または６に記載の半導体装置の製造方法。
8. 前記段差の高さが、５μｍ〜１５μｍの範囲である、請求項５〜７のいずれか一項に記載の半導体装置の製造方法。
9. 前記エッチング後に、前記第１材料膜の開口内および当該開口外の当該第１材料膜の表面に、前記第１材料膜とは別の材料からなる第２材料膜を形成する工程と、
   前記第２材料膜を前記第１材料膜の開口外の当該第２材料膜がなくなるまでエッチバックする工程とをさらに含む、請求項５〜８のいずれか一項に記載の半導体装置の製造方法。
10. 前記第２材料膜を形成する工程が、前記外周領域を覆った状態で行われる、請求項９に記載の半導体装置の製造方法。
11. 前記半導体ウエハから半導体チップを切り出す工程をさらに含む、請求項５〜１０のいずれか一項に記載の半導体装置の製造方法。

Images