JP2013122946A

JP2013122946A - 半導体装置

Info

Publication number: JP2013122946A
Application number: JP2011269925A
Authority: JP
Inventors: Takeshi Morita; 健士森田; Jun Osanai; 潤小山内
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2011-12-09
Filing date: 2011-12-09
Publication date: 2013-06-20

Abstract

【課題】高精度な薄膜抵抗体を有する半導体装置を提供する。
【解決手段】半導体装置上に第一の絶縁膜７が形成されている。この絶縁膜７上に薄膜抵抗体９を形成する際、薄膜抵抗体のコンタクトを取る部分の膜を厚く、抵抗として使用する部分を薄膜の厚さとした構造として形成する。薄膜抵抗体９上にコンタクトホールを開口する際、薄膜抵抗体９の厚膜領域でエッチングが止まるため、第２の金属配線１１と正常な電気的接合をとることができる。
【選択図】図１

Description

本発明は、薄膜抵抗体を有する半導体装置に関する。

薄膜抵抗体は周囲の温度変化に対し抵抗変化が少なく、安定して使用できる素子であり、アナログ回路を有する半導体装置など精度を要求される半導体装置に用いられている。この薄膜抵抗体を有する半導体装置は、薄膜抵抗体のコンタクトホールと金属配線へのコンタクトホールを同時に形成できない。この理由は、薄膜抵抗体を用いた半導体装置において、薄膜抵抗体へのコンタクトホールをドライエッチングにより形成する場合、薄膜抵抗体を突き抜けてしまうまで容易にエッチングがなされてしまいコンタクトが取れなくなるからである。よって一般には金属配線へのコンタクトホールはドライエッチングにより形成され、薄膜抵抗体へのコンタクトホールはウェットエッチングにより形成される。

しかし、ウェットエッチングを用いた場合においても薄膜抵抗体が過剰にエッチングされる問題がある。この問題に対して、特許文献１では図３に示すように、薄膜抵抗体９上にポリシリコン層１２を積層してパターニングし、エッチングした後、絶縁膜１０を設け、ウェットエッチングによりコンタクトホールを形成している。このコンタクトホールを通して、ポリシリコン層の一部にイオンを注入することで導電性を持たせ、コンタクト１３として使用する方法が用いられている。

特開平２−３１２２６７号公報

上記の従来技術のように、薄膜抵抗体の上にポリシリコン層を形成し薄膜抵抗体の過剰なエッチングを防ぐ方法を用いた場合、ポリシリコン層を形成する工程と、ポリシリコン層のコンタクトとなる部分にイオンを注入する工程が必要になる。また、コンタクトホール形成をウェットエッチングで行うため微細化に向かず、金属配線のコンタクトホールと分けて形成する必要がある。

このため、ドライエッチングによりコンタクトが形成でき、より少ない工程で製造できる、薄膜抵抗体の突き抜けを防ぐことが可能となる構造を有する半導体装置を提供することを課題とする。

本発明は上記課題を解決するために、コンタクトとなる部分が厚く、抵抗となる部分が薄膜となった薄膜抵抗体を用いる。これにより、ドライエッチング時に厚いコンタクト部分でエッチングが止まるようになり、薄膜抵抗体の突き抜けを防ぐことができる。

上記の薄膜抵抗体は、厚みのある抵抗体として一旦形成された後、コンタクト部分は残して、抵抗として使用する部分をドライエッチングにより所望の厚さまで削ることで作製する。

本発明によれば、薄膜抵抗上の絶縁膜にコンタクトを形成するためにドライエッチングを用いることができる半導体装置を提供することができる。薄膜抵抗体を突き抜けてコンタクトがとれなくなることはなく、従来の技術と比較し少ない工程で製造することが可能である。

薄膜抵抗体がタングステンシリサイド、クロムシリサイド等の金属の場合においては、薄膜抵抗上にポリシリコン層を有する必要がなく、ポリシリコン層へのイオン注入工程を必要としないためこれらの工程を削減できる。
また、本発明をポリシリコンの薄膜抵抗体に対し適用した場合も、同様に余計な追加工程を必要とせずコンタクトの突き抜けを防止できる半導体装置を提供することができる。

本発明による薄膜抵抗体を有する半導体装置の第１の実施例を示す模式断面図である。本発明による薄膜抵抗体を有する半導体装置の第２の実施例を示す模式断面図である。従来技術による薄膜抵抗体を有する半導体装置の例を示す模式断面図である。

本発明による薄膜抵抗体を有する半導体の構造を実施例により説明する。

図１は本発明の第１の実施例を示す模式断面図であり、薄膜抵抗体を有する半導体装置にはさらにＭＯＳ型トランジスタが形成されている。さらにここでは薄膜抵抗体が金属薄膜抵抗体の場合を示している。

Ｐ型導電性の半導体基板１の表面に、ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法によって形成された、素子分離のための厚い酸化膜であるフィールド酸化膜２が設けられている。また、薄い酸化膜であるゲート酸化膜３が設けられており、このゲート酸化膜上にポリシリコンからなるゲート電極４が設けられている。このゲート電極に隣接する半導体基板表面に、Ｎ型の高濃度のソース領域５、Ｎ型のドレイン領域６が設けられている。これらの構造上に第１の絶縁膜７が形成されており、この第１の絶縁膜を通して基板への第１の金属配線８が設けられている。第１の絶縁膜７上に、金属からなる薄膜抵抗体９が形成されており、この薄膜抵抗体９は第２の金属配線１１とのコンタクト部分において厚い膜を有し、抵抗として使う部分において薄膜構造となっている。さらにその上に第２の絶縁膜１０が設けられ、コンタクトを取るためにパターニングおよびエッチングがなされて第１の金属配線８へのコンタクトホールと薄膜抵抗体のコンタクトホールが形成され、第２の金属配線１１が設けられた構造となっている。ここで、第１の金属配線８と薄膜抵抗体９は略同一高さの第１の絶縁膜７の上に形成され、薄膜抵抗体９の厚膜部分の厚さを第１の金属配線８より厚くすることで、第２の絶縁膜に設けられるコンタクトホール開口工程において薄膜抵抗体を突き抜けてしまうことなく、後の第２の金属配線１１との電気的接合を十分にとることが可能になる。

次に本発明の第２の実施例として、図２を用いて金属配線が一層の場合を説明する。
Ｐ型導電性の半導体基板１の表面に、素子分離のための厚いフィールド酸化膜２が設けられており、これに連続した領域で、アクティブの部分にゲート酸化膜３が設けられている。このゲート酸化膜上にポリシリコンからなるゲート電極４が設けられている。このゲート電極に隣接する半導体基板表面に、Ｎ型の高濃度のソース領域５、Ｎ型のドレイン領域６が設けられている。

フィールド酸化膜上にポリシリコンからなるポリシリコン薄膜抵抗体１４が形成されており、ポリシリコン薄膜抵抗体１４の両端のコンタクト部分において低抵抗の厚い膜を有し、抵抗として使う部分において高抵抗の薄膜構造となっている。この上に絶縁膜７が形成されおり、半導体基板表面のコンタクトホールとポリシリコン薄膜抵抗体１４のコンタクトホールが形成されて、そこに第１の金属配線８が形成されている。

上記構造により、ポリシリコン薄膜抵抗体の場合においても余計な追加工程を必要とせずコンタクトの突き抜けを防止できる。

１半導体基板
２フィールド酸化膜
３ゲート酸化膜
４ゲート電極
５ソース領域
６ドレイン領域
７第１の絶縁膜
８第１の金属配線
９金属薄膜抵抗体
１０第２の絶縁膜
１１第２の金属配線
１２ポリシリコン層
１３高濃度ポリシリコン層
１４ポリシリコン薄膜抵抗体

Claims

半導体基板と、
前記半導体基板の表面に設けられた第１の絶縁膜と、
前記第１の絶縁膜の上に設けられた、金属配線とのコンタクト部となる両端に位置する厚膜領域と前記厚膜領域に挟まれた、前記厚膜領域よりも膜厚の薄い薄膜領域とを有する薄膜抵抗体と、
前記厚膜領域および前記薄膜領域を有する前記薄膜抵抗体を覆う第２の絶縁膜と、
前記厚膜領域を覆う前記第２の絶縁膜に設けられたコンタクトホールと、
前記コンタクトホールを介して前記厚膜領域に接続された金属配線と、
を有する半導体装置。
さらにＭＯＳ型トランジスタを有し、前記薄膜抵抗体と前記ＭＯＳ型トランジスタのソースおよびドレイン用金属配線は、同一絶縁膜上に設けられ、前記厚膜領域における前記薄膜抵抗体の膜厚は、前記金属配線の膜厚より厚いことを特徴とする請求項１記載の半導体装置。
前記薄膜抵抗体が、高抵抗のポリシリコンとその両端が低抵抗のポリシリコンからなることを特徴とする請求項１または請求項２記載の半導体装置。
前記薄膜抵抗体が、タングステンシリサイド、クロムシリサイド、モリブデンシリサイド、ニクロム、チタンのいずれかひとつからなることを特徴とする請求項１または請求項２記載の半導体装置。