JP5058529B2 - 高耐圧電界効果トランジスタの製造方法 - Google Patents

高耐圧電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP5058529B2
JP5058529B2 JP2006222964A JP2006222964A JP5058529B2 JP 5058529 B2 JP5058529 B2 JP 5058529B2 JP 2006222964 A JP2006222964 A JP 2006222964A JP 2006222964 A JP2006222964 A JP 2006222964A JP 5058529 B2 JP5058529 B2 JP 5058529B2
Authority
JP
Japan
Prior art keywords
region
drain
oxide film
low concentration
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006222964A
Other languages
English (en)
Other versions
JP2008047747A (ja
Inventor
俊廣 本間
雅司 山岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Priority to JP2006222964A priority Critical patent/JP5058529B2/ja
Priority to US11/819,983 priority patent/US7358577B2/en
Publication of JP2008047747A publication Critical patent/JP2008047747A/ja
Application granted granted Critical
Publication of JP5058529B2 publication Critical patent/JP5058529B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

この発明は、高耐圧電界効果トランジスタの製造方法に関する。この発明は、例えば、ＨＶ−ｐＭＯＳ（High Voltagep-channel Metal Oxide Semiconductor；高耐圧ｐＭＯＳ）トランジスタの製造方法に適用することができる。
高耐圧の電界効果トランジスタを開示する文献としては、例えば下記特許文献１が知られている。
同文献の例えば図１６に示されているように、高耐圧ｎＭＯＳトランジスタは、ドレイン領域として、低濃度の領域（同文献ではｎ−オフセットドレイン領域１２）と、高濃度の領域（同文献ではｎ＋ドレイン領域１７）とを有している。ゲート酸化膜１４は、チャネル形成領域と、ドレイン低濃度領域１２の端部とを覆うように形成される。ドレイン低濃度領域１２のうち、ドレイン高濃度領域１７が形成されず且つゲート酸化膜１４が形成されていない領域には、フィールド酸化膜１３が形成される。そして、ゲート酸化膜１４とフィールド酸化膜１３の端部とを覆うように、ゲート電極１５が形成される。すなわち、ゲート電極１５のドレイン側端部は、ゲート酸化膜１４ではなく、フィールド酸化膜１３上に配置される。
ドレイン領域を高濃度領域１７と低濃度領域１２との二重構造とするのは、ソース・ドレイン間耐圧を向上させるためである。低濃度領域１２の距離が長いほど、すなわちチャネル形成領域と高濃度領域１７との距離が長いほど、ソース・ドレイン間耐圧を向上させることができる。
また、ゲート電極１５のドレイン側端部をフィールド酸化膜１３上に配置するのは、ゲート電極１５の端部付近で電界が集中し易いからである。すなわち、ゲート電極１５の端部をフィールド酸化膜１３上に配置することにより、ドレイン領域での電界集中を緩和させて、ＭＯＳトランジスタの耐圧を高めることができる。
特開２００３−２０４０６２号公報
上述のように、ＭＯＳトランジスタの耐圧を向上させるためには、低濃度領域の距離を長くすること、すなわちチャネル形成領域と高濃度領域との距離を長くすることが望ましい。
しかしながら、低濃度領域の距離を長くするほど、オン抵抗が増大して、ＭＯＳトランジスタの駆動能力が低下するという欠点がある。
加えて、低濃度領域の距離を長くすると、素子面積が増大して、集積回路の集積率が低下するという欠点もある。
ここで、低濃度領域の距離を長くしても、それに応じてチャネル幅を大きくすれば、オン抵抗の増大を防止・抑制することができる。しかし、ＭＯＳトランジスタのチャネル幅を大きくすれば、素子面積はさらに増大することになり、集積率低下の問題がいっそう顕著となる。
この発明の課題は、オン抵抗が小さく且つ素子面積が小さい高耐圧電界効果トランジスタの製造方法を提供する点にある。
この発明は、半導体基板のｎ型領域内にチャネル形成領域を挟んで形成されたｐ型のドレイン低濃度領域およびソース低濃度領域と、ドレイン低濃度領域内に形成されたドレイン低濃度領域よりも高い不純物濃度のドレイン高濃度領域と、少なくともチャネル形成領域の表面を覆うゲート絶縁膜と、ゲート絶縁膜の端部と接するようにドレイン低濃度領域上に形成された第１フィールド酸化膜と、ゲート絶縁膜を介してチャネル形成領域の全面を覆い且つ第１フィールド酸化膜を介してドレイン低濃度領域の端部を覆うように形成されたゲート電極と、ドレイン低濃度領域のうちゲート電極とドレイン高濃度領域とに挟まれており且つ表面にドレイン高濃度領域および第１フィールド酸化膜が形成されていない非酸化領域と、ドレイン低濃度領域上の、非酸化領域及びドレイン高濃度領域を挟んで第１フィールド酸化膜と向かい合う位置であって、ドレイン高濃度領域と隣り合う位置に形成された第２フィールド酸化膜とを有する高耐圧電界効果トランジスタの製造方法に関する。
そして、半導体基板のｎ型領域内にドレイン低濃度領域およびソース低濃度領域を形成する第１工程と、半導体基板の表面に第１フィールド酸化膜及び第２フィールド酸化膜を形成する第２工程と、ゲート絶縁膜およびゲート電極を順次形成する第３工程と、非酸化領域になるべき部分とゲート電極とを少なくとも覆うマスクパターンを形成する第４工程と、マスクパターンを用いてｐ型不純物を導入することによりドレイン高濃度領域を形成する第５工程とを含む。
この発明によれば、非酸化領域になるべき部分とゲート電極とを少なくとも覆うマスクパターンを形成し（第４工程）、その後、このマスクパターンを用いてｐ型不純物を導入することによりドレイン高濃度領域を形成する（第５工程）ので、ゲート電極とドレイン高濃度領域との間に非酸化領域を形成することができる。
以下、この発明の実施の形態について、図面を用いて説明する。なお、図中、各構成成分の大きさ、形状および配置関係は、この発明が理解できる程度に概略的に示してあるにすぎず、また、以下に説明する数値的条件は単なる例示にすぎない。
第１の実施形態
第１の実施形態に係る高耐圧電界効果トランジスタおよびその製造方法について、図１〜図３を用いて説明する。
図１は、この実施形態に係る高耐圧ｐＭＯＳトランジスタの構造を概念的に示す断面図である。
図１に示したように、この実施形態の高耐圧ｐＭＯＳトランジスタ１００は、半導体基板１０１のｎウェル１０２に形成された、ドレイン低濃度領域１０３と、ソース低濃度領域１０４と、ドレイン高濃度領域１０５と、ソース高濃度領域１０６と、ガードリング層１０７，１０８と、ゲート酸化膜１０９と、フィールド酸化膜１１０と、ゲート電極１１１と、非酸化領域１１２と、中間絶縁膜１１３と、コンタクト層１１４，１１５と、配線パターン１１６，１１７とを有する。
半導体基板１０１としては、ｐ型シリコン基板を使用することができる。
ｎウェル１０２は、半導体基板１０１の表面に、例えばリン等のｎ型不純物イオンを注入することによって、形成される。ｎウェル１０２の不純物濃度は、例えば１×１０16ｃｍ-3である。
ドレイン低濃度領域１０３およびソース低濃度領域１０４は、半導体基板１０１のｎ型領域１０２に、例えばボロン等の不純物イオンを注入することによって、形成される。ドレイン低濃度領域１０３およびソース低濃度領域１０４の不純物濃度は、例えば１×１０16ｃｍ-3である。ドレイン低濃度領域１０３とソース低濃度領域１０４とに挟まれた領域が、チャネル形成領域１０２ａとなる。
ドレイン高濃度領域１０５は、ドレイン低濃度領域１０３内に形成される。ドレイン高濃度領域１０５は、ドレイン低濃度領域１０３よりも高い不純物濃度（例えば１×１０20ｃｍ-3）を有している。ドレイン高濃度領域１０５は、チャネル形成領域１０２ａとの距離Ｌｄが例えば１０μｍ以下となる位置に形成される。
ソース高濃度領域１０６は、ソース低濃度領域１０４内に形成される。ソース高濃度領域１０６は、ソース低濃度領域１０４よりも高い不純物濃度（例えば１×１０20ｃｍ-3）を有している。ソース高濃度領域１０６は、チャネル形成領域１０２ａとの距離Ｌｓが上述のＬｄよりも短くなるような位置に形成される。
ガードリング層１０７，１０８は、高耐圧ｐＭＯＳトランジスタ１００を、隣接する他の素子から電気的に分離するための層である。ガードリング層１０７，１０８は、ドレイン低濃度領域１０３およびソース低濃度領域１０４の外側に、ｎ型不純物イオンを注入することによって形成される。ガードリング層１０７，１０８の不純物濃度は、例えば１×１０20ｃｍ-3である。
ゲート酸化膜１０９は、少なくともチャネル形成領域１０２ａの表面を覆うように形成された、シリコン酸化膜である。ゲート酸化膜１０９の膜厚は、例えば２００ｎｍ以上２５０ｎｍ以下である。
フィールド酸化膜１１０は、ゲート酸化膜１０９の端部と接するように形成されるとともに、ドレイン低濃度領域１０３が形成された領域のうちドレイン高濃度領域１０５および非酸化領域１１２以外の部分を覆う。さらに、この実施形態のフィールド酸化膜１１０は、ソース低濃度領域１０４が形成された領域のうち、ソース高濃度領域１０６以外の領域を覆う。フィールド酸化膜１１０の膜厚は例えば８００ｎｍ以下である。また、フィールド酸化膜１１０は、ゲート酸化膜１０９側の端部から非酸化領域１１２側端部までの長さが１．５μｍ以上３．０μｍ以下となるように、形成される。
ゲート電極１１１は、ゲート酸化膜１０９を介してチャネル形成領域１０２ａの全面を覆い、且つ、フィールド酸化膜１１０を介してドレイン低濃度領域１０３およびソース低濃度領域１０４の端部を覆うように形成される。ゲート電極１１１の構造は任意であるが、この実施形態では、ポリシリコン層１１１ａとタングステンシリサイド層１１１ｂの積層構造のものを使用した。
非酸化領域１１２は、ドレイン低濃度領域１０３のうち、ゲート電極１１１とドレイン高濃度領域１０５とに挟まれており、且つ、このドレイン高濃度領域１０５およびフィールド酸化膜１１０が表面に形成されていない領域である。この実施形態では、ドレイン低濃度領域１０３の表面に非酸化領域１１２を設けることにより（すなわち、ドレイン低濃度領域１０３の表面に、フィールド酸化膜１１０で覆われていない領域を設けることにより）、高耐圧ｐＭＯＳトランジスタの素子面積を増大させること無しにオン抵抗の増加を抑制することができる（後述）。
中間絶縁膜１１３は、例えばシリコン酸化膜等で半導体基板１０１の全面を覆うことにより、形成される。
コンタクト層１１４，１１５は、ドレイン高濃度領域１０５およびソース高濃度領域１０６と配線パターン１１６，１１７とを電気的に接続するための層間配線である。コンタクト層１１４，１１５は、中間絶縁膜１１３に形成されたコンタクトホールに例えばタングステンを埋め込むことによって形成される。
配線パターン１１６，１１７は、ドレイン高濃度領域１０５およびソース高濃度領域１０６に配線を施すための導電層であり、例えばアルミニウムにより形成される。
次に、図１に示した高耐圧ｐＭＯＳトランジスタの製造方法について説明する。図２および図３は、この実施形態に係る製造工程を概念的に示す工程断面図である。
（１）まず、半導体基板１０１の表面に、リン等のｎ型不純物イオンを、例えばドーズ量最大１×１０13ｃｍ-2程度で注入することにより、ｎウェル１０２を形成する。そして、このｎウェル１０２内に、ボロン等のｐ型不純物イオンを、例えばドーズ量最大１×１０13ｃｍ-2程度で注入することにより、ドレイン低濃度領域１０３およびソース低濃度領域１０４を形成する（図２（Ａ）参照）。
（２）次に、例えばＬＯＣＯＳ(localized oxidation of silicon)法を用いて、半導体基板１０１の表面に、膜厚が例えば８００ｎｍ以下の、フィールド酸化膜１１０を形成する。フィールド酸化膜１１０は、ドレイン高濃度領域１０５、ソース高濃度領域１０６、ガードリング層１０７，１０８、ゲート酸化膜１０９が形成される領域と、非酸化領域１１２となるべき領域とには、形成されない。上述のように、この実施形態では、ゲート酸化膜１０９が形成される領域側の端部Ｅ１から非酸化領域１１２となる領域の端部Ｅ２までの長さが、１．５μｍ以上３．０μｍ以下となるように、フィールド酸化膜１１０を形成する（図２（Ｂ）参照）。
（３）例えば熱酸化法を用いて半導体基板１０１の表面を酸化することにより、膜厚が例えば２５０ｎｍ以下の酸化膜を形成し、続いて、レジストパターンを用いて、チャネル形成領域１０２ａ以外の領域上の酸化膜を選択的にエッチングすることにより、ゲート酸化膜１０９を形成する。さらに、通常のイオン注入技術を用い、チャネル形成領域１０２ａへ、しきい値電圧を調整するためのイオン注入を行う。その後、例えば通常の薄膜堆積技術等を用いて、ゲート酸化膜１０９上に、ポリシリコン層１１１ａおよびタングステンシリサイド層１１１ｂを形成する。これにより、ゲート電極１１１が完成する（図２（Ｃ）参照）。
（４）続いて、通常のフォトリソグラフィ技術等を用いて、レジストマスク３０１を形成する。レジストマスク３０１は、ガードリング層１０７，１０８を形成する領域およびその周辺のフィールド酸化膜１１０のみを露出し、他の領域を覆う。そして、レジストマスク３０１を用いて、例えばヒ素イオンをドーズ量最大１×１０16ｃｍ-2で注入することにより、ガードリング層１０７，１０８が形成される（図３（Ａ）参照）。その後、レジストマスク３０１を除去する。
（５）次に、通常のフォトリソグラフィ技術等を用いて、レジストマスク３０２を形成する。レジストマスク３０２は、ドレイン高濃度領域１０５およびソース高濃度領域１０６を形成する領域およびその周辺のフィールド酸化膜１１０のみを露出し、他の領域を覆う。そして、レジストマスク３０２を用いて、例えばＢＦ ２ イオンをドーズ量最大５×１０15ｃｍ-2程度で注入することにより、ドレイン高濃度領域１０５およびソース高濃度領域１０６が形成される（図３（Ｂ）参照）。その後、レジストマスク３０２を除去する。このように、この実施形態では、ドレイン低濃度領域１０３の露出面をレジストマスク３０２で覆うこととしたので、この露出面を非酸化領域１１２にすることができる。
（６）最後に、通常の堆積技術、フォトリソグラフィー技術等を用いて、中間絶縁膜１１３と、コンタクト層１１４，１１５と、配線パターン１１６，１１７を形成し、図１に示したような高耐圧ｐＭＯＳトランジスタ１００を完成させる。
次に、この実施形態に係る高耐圧ｐＭＯＳトランジスタのオン抵抗が小さくなる理由を説明する。
高耐圧のＭＯＳトランジスタを製造するに際して、ドレイン低濃度領域の不純物濃度は、トランジスタのオン抵抗と耐圧とを考慮して決定される。トランジスタでは、ドレイン低濃度領域の不純物濃度を高くするほど、オン抵抗を小さくすることができる。その一方で、ドレイン低濃度領域の不純物濃度が高くなるほど、ウェル領域とドレイン低濃度領域との境界面における濃度勾配が急峻になって、トランジスタの耐圧が低下してしまう。したがって、オン抵抗が十分に低く且つ耐圧が十分に高いトランジスタを得るためには、ドレイン低濃度領域の不純物濃度を高精度に制御する必要がある。
ここで、従来の高耐圧ＭＯＳトランジスタでは、ドレイン低濃度領域の表面には、ドレイン高濃度領域が形成されている部分およびゲート酸化膜が形成されている部分を除き、全域にフィールド酸化膜が形成されていた（上述の特許文献１参照）。
しかしながら、ｐ型の高耐圧ＭＯＳトランジスタにおいては、ドレイン低濃度領域の表面にフィールド酸化膜を形成する際に、このフィールド酸化膜にドレイン低濃度領域内のｐ型不純物が取り込まれてしまい、このために、ドレイン低濃度領域の表面近傍（すなわち、ドレイン低濃度領域とフィールド酸化膜との界面付近）で不純物濃度が低下して、オン抵抗が増大してしまう。その一方で、ドレイン低濃度領域の深い位置での不純物濃度は変化しないので、ドレイン低濃度領域全体の不純物濃度を予め高く設定しようとすると、トランジスタの耐圧が非常に低くなってしまう。
これに対して、この実施形態では、ｐ型の高耐圧ＭＯＳトランジスタにおいて、ゲート電極とドレイン高濃度領域との間に非酸化領域を設けることによって、ドレイン低濃度領域とフィールド酸化膜との接触面積を小さく抑えた。これにより、製造時にドレイン低濃度領域内のｐ型不純物がフィールド酸化膜に吸収される現象を抑制することができるので、ドレイン低濃度領域内におけるｐ型不純物濃度の低下を抑制することができる。したがって、この実施形態によれば、高耐圧電界効果トランジスタの素子面積を増大させたり、耐圧を低下させたりすること無しに、十分に低いオン抵抗を得ることができる。上述のように、この実施形態では、非酸化領域１１２を、かかる非酸化領域１１２の端部とゲート酸化膜１０９の端部と距離（すなわち、これらの端部の間に形成されたフィールド酸化膜の長さ）が１．５μｍ以上３．０μｍ以下となるように、形成する。かかる距離が１．５μｍ未満の場合はフィールド酸化膜１１０の上にゲート電極１１１の端部を形成することが困難になり、また、かかる距離が３．０μｍより大きい場合はオン抵抗の増大を抑制するという効果が不十分だからである。
一方、ｎ型の高耐圧ｐＭＯＳトランジスタにおいては、ｎ型不純物が、フィールド酸化膜形成時にドレイン低濃度領域の表面近傍に移動するものの、かかるフィールド酸化膜内には殆ど取り込まれない。このため、トランジスタ全体としてのオン抵抗は殆ど増加しないので、非酸化領域を設けなくてもよい。
以上説明したように、この実施形態に係る高耐圧ｐＭＯＳトランジスタによれば、ゲート電極１１１とドレイン高濃度領域１０５との間に非酸化領域１１２を設けたので、素子面積を増大させること無しに、十分に低いオン抵抗を得ることができる。
また、この実施形態に係る高耐圧ｐＭＯＳトランジスタの製造方法によれば、非酸化領域１１２になるべき部分とゲート電極１１１とを少なくとも覆うマスクパターン３０２を形成し、その後、このマスクパターンを３０２用いてｐ型不純物を導入することによりドレイン高濃度領域１０５を形成することにより（上記工程（５）参照）、ゲート電極１１１とドレイン高濃度領域１０５との間に非酸化領域１１２を形成することができる。
なお、この実施形態では、ソース低濃度領域１０４内にも高濃度領域１０６を形成する場合を例に採って説明したが、高濃度領域１０６を形成しない場合にも、この実施形態を適用することができる。また、この実施形態では、ソース低濃度領域１０４の表面全体にフィールド酸化膜１１０で覆う構成としたが、例えば、ソース低濃度領域１０４側にフィールド酸化膜を形成しない場合等であっても、この発明を適用することができる。すなわち、ドレイン低濃度領域１０３上に非酸化領域１１２を設けることとすれば、ソース側の構成に拘わらず、本発明の効果を得ることができる。
第２実施形態
次に、第２の実施形態に係る高耐圧電界効果トランジスタおよびその製造方法について、図４および図５を用いて説明する。
図４は、この実施形態に係る高耐圧ｐＭＯＳトランジスタの構造を概念的に示す断面図である。図４において、図１と同じ符号を付した構成要素は、それぞれ図１と同じものを示している。
図４に示したように、この実施形態の高耐圧ｐＭＯＳトランジスタ４００は、非酸化領域１１２の表面にｐ型低抵抗層４０１が設けられている点で、上述の第１の実施形態と異なる。
ｐ型低抵抗層４０１は、第１の実施形態の非酸化領域１１２に対応する位置に、形成される。ｐ型低抵抗層４０１の不純物濃度は、ドレイン低濃度領域１０３よりも高く且つドレイン高濃度領域１０５よりも低い値に設定される。
次に、図４に示した高耐圧ｐＭＯＳトランジスタの製造方法について説明する。図５は、この実施形態に係る製造工程を概念的に示す工程断面図である。
（１）まず、第１の実施形態の工程（１）〜（３）と同様にして、半導体基板１０１の表面に、ｎウェル１０２、ドレイン低濃度領域１０３、ソース低濃度領域１０４、ゲート酸化膜１０９、フィールド酸化膜１１０およびゲート電極１１１を形成する（図５（Ａ）参照）。
（２）次に、通常のフォトリソグラフィ技術等を用いて、レジストマスク５０１を形成する。レジストマスク５０１は、ガードリング層１０７，１０８を形成する領域およびその周辺のフィールド酸化膜１１０を覆うように形成される（図５（Ｂ）参照）。
（３）続いて、レジストマスク５０１を用い、例えばＢＦ ２ イオンをドーズ量最大１×１０13ｃｍ-2程度で注入することにより、ｐ型低抵抗層４０１を形成する（図５（Ｃ）参照）。なお、高耐圧ｐＭＯＳトランジスタ４００と同時に低耐圧トランジスタ（すなわち、ＬＶ−ＭＯＳトランジスタ）を製造する場合には、かかるＬＶ−ＭＯＳトランジスタのＬＤＤ(Lightly Doped Drain) 領域を形成するためのイオン注入と同時に、ｐ型低抵抗層４０１を形成してもよい。
（４）その後、第１の実施形態の工程（４）〜（６）と同様にして、ガードリング層１０７，１０８、ドレイン高濃度領域１０５、ソース高濃度領域１０６、中間絶縁膜１１３と、コンタクト層１１４，１１５、配線パターン１１６，１１７を形成し、図４に示したような高耐圧ｐＭＯＳトランジスタ４００を完成させる。
以上説明したように、この実施形態に係る高耐圧ｐＭＯＳトランジスタによれば、低抵抗層４０１を設けたので、第１の実施形態よりもさらにオン抵抗を低くすることができる。
第１の実施形態に係る高耐圧ｐＭＯＳトランジスタの構造を概念的に示す断面図である。 第１の実施形態に係る製造工程を概念的に示す工程断面図である。 第１の実施形態に係る製造工程を概念的に示す工程断面図である。 第２の実施形態に係る高耐圧ｐＭＯＳトランジスタの構造を概念的に示す断面図である。 第２の実施形態に係る製造工程を概念的に示す工程断面図である。
符号の説明
１００ 高耐圧ｐＭＯＳトランジスタ
１０１ 半導体基板
１０２ ｎウェル
１０３ ドレイン低濃度領域
１０４ ソース低濃度領域
１０５ ドレイン高濃度領域
１０６ ソース高濃度領域
１０７，１０８ ガードリング層
１０９ ゲート酸化膜
１１０ フィールド酸化膜
１１１ ゲート電極
１１２ 非酸化領域
１１３ 中間絶縁膜
１１４，１１５ コンタクト層
１１６，１１７ 配線パターン

Claims (2)

  1. 半導体基板のｎ型領域内に、チャネル形成領域を挟んで形成された、ｐ型のドレイン低濃度領域およびソース低濃度領域と、
    前記ドレイン低濃度領域内に形成された、該ドレイン低濃度領域よりも高い不純物濃度のドレイン高濃度領域と、
    少なくとも前記チャネル形成領域の表面を覆うゲート絶縁膜と、
    前記ゲート絶縁膜の端部と接するように、前記ドレイン低濃度領域上に形成された第１フィールド酸化膜と、
    前記ゲート絶縁膜を介して前記チャネル形成領域の全面を覆い、且つ、前記第１フィールド酸化膜を介して前記ドレイン低濃度領域の端部を覆うように形成されたゲート電極と、
    前記ドレイン低濃度領域のうち、前記ゲート電極と前記ドレイン高濃度領域とに挟まれており且つ表面に当該ドレイン高濃度領域および前記第１フィールド酸化膜が形成されていない非酸化領域と、
    前記ドレイン低濃度領域上の、前記非酸化領域及び前記ドレイン高濃度領域を挟んで前記第１フィールド酸化膜と向かい合う位置であって、前記ドレイン高濃度領域と隣り合う位置に形成された第２フィールド酸化膜と
    を有する高耐圧電界効果トランジスタの製造方法であって、
    前記半導体基板の前記ｎ型領域内に、前記ドレイン低濃度領域およびソース低濃度領域を形成する第１工程と、
    前記半導体基板の表面に、前記第１フィールド酸化膜及び前記第２フィールド酸化膜を形成する第２工程と、
    前記ゲート絶縁膜および前記ゲート電極を順次形成する第３工程と、
    前記非酸化領域になるべき部分と前記ゲート電極とを少なくとも覆うマスクパターンを形成する第４工程と、
    前記マスクパターンを用いてｐ型不純物を導入することにより、前記ドレイン高濃度領域を形成する第５工程と、
    を含むことを特徴とする高耐圧電界効果トランジスタの製造方法。
  2. 前記第５工程の前に、前記非酸化領域に、前記ドレイン低濃度領域よりも高く且つ前記ドレイン高濃度領域よりも低い不純物濃度のｐ型低抵抗層を形成する第６工程をさらに含むことを特徴とする請求項１に記載の高耐圧電界効果トランジスタの製造方法。
JP2006222964A 2006-08-18 2006-08-18 高耐圧電界効果トランジスタの製造方法 Expired - Fee Related JP5058529B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006222964A JP5058529B2 (ja) 2006-08-18 2006-08-18 高耐圧電界効果トランジスタの製造方法
US11/819,983 US7358577B2 (en) 2006-08-18 2007-06-29 High voltage field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006222964A JP5058529B2 (ja) 2006-08-18 2006-08-18 高耐圧電界効果トランジスタの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012134200A Division JP5481526B2 (ja) 2012-06-13 2012-06-13 高耐圧電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JP2008047747A JP2008047747A (ja) 2008-02-28
JP5058529B2 true JP5058529B2 (ja) 2012-10-24

Family

ID=39100578

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006222964A Expired - Fee Related JP5058529B2 (ja) 2006-08-18 2006-08-18 高耐圧電界効果トランジスタの製造方法

Country Status (2)

Country Link
US (1) US7358577B2 (ja)
JP (1) JP5058529B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010199138A (ja) * 2009-02-23 2010-09-09 Seiko Instruments Inc 半導体装置およびその製造方法
US9209098B2 (en) 2011-05-19 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS reliability evaluation using bulk resistances as indices
DE102012202783A1 (de) * 2012-02-23 2013-08-29 Robert Bosch Gmbh Mikromechanische Sensorvorrichtung mit beweglichem Gate und entsprechendes Herstellungsverfahren
CN106328704B (zh) * 2015-06-26 2019-04-19 北大方正集团有限公司 一种功率器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03201445A (ja) * 1989-12-28 1991-09-03 New Japan Radio Co Ltd Ｍｏｓトランジスタの製造方法
JPH05304166A (ja) * 1991-06-12 1993-11-16 New Japan Radio Co Ltd 高耐圧ｍｏｓ型ｆｅｔの製造方法
US5322804A (en) * 1992-05-12 1994-06-21 Harris Corporation Integration of high voltage lateral MOS devices in low voltage CMOS architecture using CMOS-compatible process steps
JPH0621445A (ja) * 1992-06-30 1994-01-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100202635B1 (ko) * 1995-10-13 1999-06-15 구본준 리서프 이디모스 트랜지스터와 이를 이용한 고전압 아날로그의 멀티플렉서회로
KR100244282B1 (ko) * 1997-08-25 2000-02-01 김영환 고전압 트랜지스터의 구조 및 제조 방법
US6160290A (en) * 1997-11-25 2000-12-12 Texas Instruments Incorporated Reduced surface field device having an extended field plate and method for forming the same
JP2002134738A (ja) * 2000-10-19 2002-05-10 Sanyo Electric Co Ltd 半導体装置とその製造方法
JP3831615B2 (ja) * 2001-01-16 2006-10-11 三洋電機株式会社 半導体装置とその製造方法
JP2002214706A (ja) * 2001-01-17 2002-07-31 Sony Corp 画像表示用照明装置、投射型表示装置及び画像表示方法
JP2003204062A (ja) 2002-01-08 2003-07-18 Fuji Electric Co Ltd 半導体装置およびその製造方法
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR100614806B1 (ko) * 2004-10-27 2006-08-22 삼성전자주식회사 고내압 트랜지스터 및 이의 제조 방법

Also Published As

Publication number Publication date
US20080042197A1 (en) 2008-02-21
US7358577B2 (en) 2008-04-15
JP2008047747A (ja) 2008-02-28

Similar Documents

Publication Publication Date Title
US8598669B2 (en) Semiconductor device, and its manufacturing method
US5254866A (en) LDD CMOS with wider oxide sidewall on PMOS than NMOS
KR102068395B1 (ko) 낮은 소스-드레인 저항을 갖는 반도체 소자 구조 및 그 제조 방법
US6900088B2 (en) Semiconductor device and its manufacture method
JP4965080B2 (ja) 半導体装置及びその製造方法
JP2006278633A (ja) 半導体装置の製造方法
KR101316190B1 (ko) 반도체 집적 회로장치 및 그 제조방법
US6921942B2 (en) Structure of a lateral diffusion MOS transistor in widespread use as a power control device
JP4044446B2 (ja) 半導体装置およびその製造方法
JP5058529B2 (ja) 高耐圧電界効果トランジスタの製造方法
JP2007027622A (ja) 半導体装置およびその製造方法
JP2007019200A (ja) 半導体装置およびその製造方法
JP2006253376A (ja) 半導体装置及びその製造方法
US7045863B2 (en) Semiconductor device
JP6346777B2 (ja) 半導体装置の製造方法
JP5481526B2 (ja) 高耐圧電界効果トランジスタ
CN107204370B (zh) 半导体装置和半导体装置的制造方法
JP2009302114A (ja) 半導体装置及びその製造方法
JP4887662B2 (ja) 半導体装置およびその製造方法
JP2008140922A (ja) 半導体装置
JP4943763B2 (ja) 半導体装置及びその製造方法
JP2005093456A (ja) 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
JP4324218B2 (ja) 高耐圧ｍｏｓｆｅｔを備えた半導体装置及びその製造方法
KR100698064B1 (ko) 마스크 롬 및 이의 제조 방법
JP2002222869A (ja) 半導体集積回路装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080922

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081210

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110816

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120613

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120710

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120801

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees