JP2013106050A - エッチング装置及び方法 - Google Patents

エッチング装置及び方法 Download PDF

Info

Publication number
JP2013106050A
JP2013106050A JP2012250063A JP2012250063A JP2013106050A JP 2013106050 A JP2013106050 A JP 2013106050A JP 2012250063 A JP2012250063 A JP 2012250063A JP 2012250063 A JP2012250063 A JP 2012250063A JP 2013106050 A JP2013106050 A JP 2013106050A
Authority
JP
Japan
Prior art keywords
etching
substrate
camera
embedded
scattered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012250063A
Other languages
English (en)
Other versions
JP6301578B2 (ja
JP2013106050A5 (ja
Inventor
J Ansell Oliver
ジェイ アンセル オリバー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SPTS Technologies Ltd
Original Assignee
SPTS Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SPTS Technologies Ltd filed Critical SPTS Technologies Ltd
Publication of JP2013106050A publication Critical patent/JP2013106050A/ja
Publication of JP2013106050A5 publication Critical patent/JP2013106050A5/ja
Application granted granted Critical
Publication of JP6301578B2 publication Critical patent/JP6301578B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】基材の幅全体をエッチングして、埋め込まれた表面構造を露出させる方法を提供すること。
【解決手段】基材の表面をその幅の全体にわたりエッチングして材料を実質的に均一に除去すること、当該エッチング処理の間エッチングされる面に光を当てること、当該面から反射又は散乱した光に端部検出技術を適用して、埋め込まれた表面構造の出現を検出すること、そして当該埋め込まれた表面構造の検出に応じエッチングを修正することを含むエッチング方法。基材をその幅の全体にわたりエッチングして、埋め込まれたを露出させるためのエッチング装置も開示される。
【選択図】図4

Description

本発明は、プラズマエッチングにより基材の幅全体にわたり材料を均一に除去して、埋め込まれ充填ビア又はその他の埋め込まれた表面構造の端部を露出させるための装置と方法に関する。
終点を検出するという課題はプラズマエッチング産業において周知のものであり、基材が所望の深さまでエッチングされた点を検出して、その結果エッチング処理を停止することができるようにするため様々な技術が開発されている。典型的な応用例においては、表面構造をマスク層を介して1又は複数の下層へとエッチングする。終点の検出(所望のエッチング深さへの到達)は、どちらかと言えば二つの別個の技術を基礎とする。一つは、装置又はオペレータが、一つの層から別の層へとエッチングが通り抜ける点における化学的な変化を探すものである。これは、デバイス内において積層している実際の層の化学的な変化から生じるものでもよく、あるいは、化学的な変化を誘起するよう二層の間に薄いエッチング停止層を故意に被着させてもよい。以前は、エッチングは一定の時間単純に行われた。長年にわたり、もっと高度で且つもっと速い技術が開発されてきた。その第二の技術は、エッチングした構造の深さをそれと対照して判定することができる基準面を形成する基材(例えば硬質マスク)の上面に依存する反射光測定又は干渉法を基にするものである。
最近になり、処理設備について新たな課題を生じさせる3Dデバイス集積スキームが開始された。可能性のあるプロセス及び設備フローを、ITRS(International Technology Roadmap for Semiconductors(国際半導体技術ロードマップ))2009年度版のアセンブリ&パッケージング部の図EP17である図1に示す。これは、デバイスの進歩してゆく開発を説明しており、そして一連の工程の強調表示された部分において、逐次的な薄化(sequential thinning)を要請している。この工程においては、充填したビアの形成されているデバイスを、基材の裏側を当該充填したビア又は他の埋め込まれた表面構造の上端のレベルに至るまで除去できるよう反転させる。
従来、これは全て化学機械研磨によりなされてきたが、プラズマエッチングプロセスを使用する工程のもっと遅い段階で実施するのが有益である。米国特許第7416648号明細書は、そのようなプロセスの一例である。
米国特許第7416648号明細書
国際半導体技術ロードマップ2009年度版
ところが、基材はその幅全体にわたりエッチングされるので、反射光測定又は干渉法をそれを用いて利用することができる基準面がない。同様に、埋め込まれた表面構造はとても小さく(一般に直径10μm)、エッチング面の全面積のうちのそのような小さな部分を形成しているので、化学的な変化はどれも小さすぎて検出できない。全面エッチングプロセスの概要を図2で説明する。埋め込まれた表面構造より上の材料の厚さがかなりの場合、埋め込まれた表面構造の先端の予期された位置のすぐ近く、例えば10μm以内、に至るまで、化学機械研磨を使用してからエッチングするのが都合よかろう。図1(a)は、エッチング前の状況を例示している。
一つの面から言って、本発明は、基材の幅全体を、一般にはマスキング層なしに、エッチングして、埋め込まれた表面構造、例えば埋め込まれたビア、の端部を露出させる方法であって、
(a)基材の表面をその幅の全体にわたりエッチングして材料を実質的に均一に除去すること、
(b)エッチング処理の間エッチングされる面に光を当てること、
(c)当該面から反射又は散乱した光により示される当該面の画像の不均一性を検出して、埋め込まれた表面構造の露出を検出すること、
(d)当該埋め込まれた表面構造の検出に応じエッチングを修正すること、
を含む方法にある。
第二の側面からは、本発明は、基材の幅全体をエッチングして、埋め込まれた表面構造(例えば埋め込まれたビア)を露出させる方法であって、
(a)基材の表面をその幅の全体にわたりエッチングして材料を実質的に均一に除去すること、
(b)エッチング処理の間エッチングされる面に光を当てること、
(c)当該面から反射又は散乱した光に端部の検出技術を適用して、埋め込まれた表面構造の出現を検出すること、
(d)当該埋め込まれた表面構造の検出に応じエッチングを修正すること、
を含む方法にある。
エッチングを修正する工程は、処理条件を変更することあるいはエッチングを停止することを含む。
エッチング面には光を鋭角で当てることが特に好ましく、そしていずれにしても工程(c)は出力信号を生じさせるために反射又は散乱光を捕らえるためのカメラと、カメラの出力信号から端部の出現を検出するための端部検出フィルタを使用することを含むことができる。
カメラは、鋭角で反射又は散乱された光を受け取るための位置に置くことができる。
端部検出フィルタはソーベルフィルタであることができる。
更に別の側面から言うと、本発明は、基材をその幅全体にわたりエッチングして、埋め込まれた表面構造(例えば埋め込まれたビア)を露出させるためのエッチング装置であって、
(a)基材をエッチングするためのエッチング室、
(b)エッチングしようとする面を露出させて基材を概して水平な位置に保持するための基材の支持体、
(c)当該面に光を当たるため支持体に関して鋭角に取り付けた照射源、
(d)当該面から鋭角で反射又は散乱された光を捕らえるためのカメラ、
(e)当該面における少なくとも1つの端部の出現を検出するためカメラに連結された端部検出器、及び
(f)エッチング室のエッチング作業を制御し且つ端部の検出に応じエッチングを停止させるための制御装置、
を含むエッチング装置にある。
端部検出器はソーベルフィルタを利用することができる。
端部検出器に代わり、面の外観の不均一性を検出するための任意の適当な不均一性検出器を用いることができることが理解されよう。とは言え、ウエハにビアを配置するのに用いられる直交配列のために、端部の検出のためにはソーベルフィルタを用いるのが特に有効である。
本発明は上記に明らかにされてはいるが、それは上に記載されたあるいは以下の説明における構成要件の任意の独創的組み合わせを包含するものと理解されるべきである。
本発明は様々なやり方で実施することができ、そして次に一例として具体的な実施形態を添付の図面を参照して説明することにする。
先に説明したプロセス及び設備のフローである。 行おうとするエッチングプロセスの概要を示す図である。 埋め込まれた表面構造が露出された表面を示している発明者らの装置のカメラからのオリジナルの画像を示す図である。 エッチング後の表面画像を示す図である。 ソーベル端部フィルタを適用後の画像を示す図である。 端部検出の垂直方向の強度信号の変化をエッチング時間の関数として示す図である。 実行できる照射位置とカメラ位置を説明する図であって、(a)は装置の模式平面図であり、(b)は装置の模式側面図である。 反射光からの処理画像を示す図である。 散乱光からの処理画像を示す図である。 発明者らの方法の一実施形態の概略フローチャートである。 ソーベルフィルタの出力のための処理中の面における注目する領域の平均強度を示す図である。 終点に達する前の処理画像を示す図である。 終点に達した後の処理画像を示す図である。 終点に達した後の未加工の画像を示す図である。
図4(a)と(b)は、エッチング室10の、基材の支持体11を取り囲む部分を模式的に示している。このようなエッチング室の構成と操作は当業者によく知られており、ここでは本発明の理解のために必要であるもの以外は説明しないことにする。
エッチング室10の相対するそれぞれの壁11に窓12、13が形成されている。照射源14が、基材16の露出面15の表面の一部に光を当てる。散乱光線17が窓13を通り抜けカメラ18へと進み、カメラ18により検出される。
均一面から不均一面への面15の変化を、埋め込まれた表面構造の上面の出現の結果として測定するためカメラにより検出された一連の画像を識別するためには、使用することができる多数の画像検出技術がある。簡単にするため、以下の説明ではこれらの表面構造は充填されたビアであるとして扱うことにする。これらは、例えば図2(a)と(b)に図示されている。とは言え、多数のそのような検出技術において、カメラのピクセルサイズは露出された埋め込み表面構造の表面積より小さいことが必要である。埋め込まれた表面構造は一般に直径が10μmであるから、これは技術的に要求が厳しく、非常に高価なカメラを必要とする。結果的に、特定の実施形態において、発明者らはソーベルフィルタなどの端部検出技術を利用することによりこのピクセルサイズの制限の必要を回避できることを認識した。
このことの利点は、図3(a)〜(d)で理解することができる。図3(a)は、面15の照射された部分の基本的な画像が示している。図3(b)は、エッチングした表面構造の拡大しコントラストを強めた画像を示している。図3(c)は、ソーベル端部フィルタによって処理後の画像を示している。ここでは検出されたビアがかなりはっきりと見えること、そしてそれに伴うソーベルフィルタの強度の変化が埋め込まれた表面構造が整列しているために増強されていることが明らかである。
ソーベルフィルタは当該技術分野でよく知られているが、本発明の理解を容易にするために、別個の差分オペレータであり、画像強度関数の勾配の近似値を計算するソーベルオペレータを利用する。具体的に言うと、それらを利用して画像に対し垂直及び水平フィルタを配列する。その後画像の強度を処理して、画像の表面構造の端部の出現をはっきりさせる。好ましくは、この一連の工程をエッチングプロセスの全体を通して実施する。これは、図3(a)〜3(c)の画像を取得したウエハの領域について、図3(d)に示したグラフにより例示される。エッチングの最初の6分間の部分は、表面が均一であるため垂直の端部の検出信号に強度の有意の変化がないことを示しており、そしてその次の6分たった後の時点で、埋め込まれた表面構造の出現が画像に強度勾配の変化を生じさせることによってグラフが上昇している。この勾配の変化を、エッチング終点の信号として利用することができる。
図5(a)と(b)は、光が散乱された(すなわち光源がカメラに向かい合っている)処理画像、又は反射された(すなわち光源がカメラと同じ側から送られる)処理画像を示している。光が反射される場合は、図5(a)におけるように表面構造は背景より明るく見え、それに対し散乱される場合は、図5(b)におけるようにそれらは背景よりも暗くなっている。
カメラをウエハに対して浅い角度で配置することは、画像においてウエハのトポグラフィーが上方から直接見るのに比べて増強されることを意味する。単純化したやり方でもって、充填したビア19のわずかに露出した先端20を個々の暗影を投影するということで確認することができる。照射がより傾くにつれて、暗影の長さが長くなり、そして強度勾配の変化が増大する。
図6は、処理の概要を示している。上述のように、処理を開始してカメラを時間の関数として監視する。カメラへの入射光はソーベルフィルタ21を通過して増強した画像を生じさせる。ソーベルフィルタ24の出力信号を比較器22へ供給する。フィルタ出力が事前に設定した境界値よりも大きい場合、比較器は遅延回路23に信号を供給し、次いでそれが処理を停止させるか又は修正する。
構成要素の22と23は、通常、エッチング装置のための制御装置の一部を構成する。
この方法を図7でもって更に説明するが、この図は処理中における着目領域内のカメラ出力の平均強度を示している。この平均強度のほぼ500秒後の鋭い上昇は、露出されたビアが現れたことを示している。
更に別の画像を図8に提示する。図8(a)は終点に達する前の処理画像を示しており、図8(b)は、水平からおよそ30°の、一連の整列した表面構造を容易に検出することができる、終点に達した後の処理画像を示しており、そして図8(c)は図8(b)の処理画像を作成した対応する未加工の画像を示している。
発明者らのアプローチは、基準面の喪失とプラズマ化学処理において有意の変化がないことを打開するものであり、端部の検出器を用いることでもって、特に経済的な終点検出法と装置を達成するのを可能にする、ということが理解されよう。
10 エッチング室
11 支持体
12、13 窓
14 照射源
15 基材の露出面
16 基材
17 散乱光線
18 カメラ
19 充填したビア
20 露出ビアの先端

Claims (9)

  1. 基材の幅全体をエッチングして、埋め込まれた表面構造を露出させる方法であって、
    (a)基材の表面をその幅の全体にわたりエッチングして材料を実質的に均一に除去すること、
    (b)当該エッチング処理の間エッチングされる面に光を当てること、
    (c)当該面から反射又は散乱した光に端部検出技術を適用して、埋め込まれた表面構造の出現を検出すること、
    (d)当該埋め込まれた表面構造の検出に応じエッチングを修正すること、
    を含むエッチング方法。
  2. 前記エッチングされる面に光を鋭角に当てる、請求項1記載の方法。
  3. 工程(c)が、出力信号を生じさせるため前記反射又は散乱した光を捕らえるためのカメラと、当該カメラの出力信号から端部の出現を検出するための端部検出フィルタを用いることを含む、請求項1又は2記載の方法。
  4. 前記カメラを鋭角に反射又は散乱した光を受けるための位置に配置する、請求項3記載の方法。
  5. 前記端部検出フィルタがソーベルフィルタである、請求項3又は4記載の方法。
  6. エッチングを修正する前記工程がエッチングを停止させる工程である、請求項1〜5のいずれか一つに記載の方法。
  7. 基材をその幅の全体にわたりエッチングして、埋め込まれた表面構造を露出させるためのエッチング装置であって、
    (a)基材をエッチングするためのエッチング室、
    (b)エッチングしようとする面を露出させて前記基材を概して水平な位置に保持するための基材の支持体、
    (c)当該面に光を当てるため前記支持体に関して鋭角に取り付けた照射源、
    (d)当該面から鋭角で反射又は散乱された光を計算するためのカメラ、
    (e)当外面における少なくとも1つの端部の出現を検出するため前記カメラに連結された端部検出器、及び
    (f)前記エッチング室のエッチング作業を制御し且つ端部の検出に応じエッチングを停止させるための制御装置、
    を含むエッチング装置。
  8. 前記端部検出器がソーベルフィルタを含む、請求項7記載の装置。
  9. 基材の幅全体をエッチングして、埋め込まれた表面構造の端部を露出させる方法であって、
    (a)基材の表面をその幅の全体にわたりエッチングして材料を実質的に均一に除去すること、
    (b)前記エッチング処理の間エッチングされる面に光を当てること、
    (c)当該面から反射又は散乱した光により示される当該面の画像の不均一性を検出して、前記埋め込まれた表面構造の露出を検出すること、
    (d)前記埋め込まれた表面構造の検出に応じエッチングを修正すること、
    を含むエッチング方法。
JP2012250063A 2011-11-14 2012-11-14 エッチング装置及び方法 Active JP6301578B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1119598.9 2011-11-14
GBGB1119598.9A GB201119598D0 (en) 2011-11-14 2011-11-14 Etching apparatus and methods

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017203582A Division JP2018014538A (ja) 2011-11-14 2017-10-20 エッチング装置及び方法

Publications (3)

Publication Number Publication Date
JP2013106050A true JP2013106050A (ja) 2013-05-30
JP2013106050A5 JP2013106050A5 (ja) 2016-01-07
JP6301578B2 JP6301578B2 (ja) 2018-03-28

Family

ID=45444084

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2012250063A Active JP6301578B2 (ja) 2011-11-14 2012-11-14 エッチング装置及び方法
JP2017203582A Pending JP2018014538A (ja) 2011-11-14 2017-10-20 エッチング装置及び方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017203582A Pending JP2018014538A (ja) 2011-11-14 2017-10-20 エッチング装置及び方法

Country Status (6)

Country Link
EP (1) EP2592646B1 (ja)
JP (2) JP6301578B2 (ja)
KR (3) KR101986845B1 (ja)
CN (1) CN103107113B (ja)
GB (1) GB201119598D0 (ja)
TW (1) TWI575551B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104134618B (zh) * 2014-06-12 2017-12-08 京东方科技集团股份有限公司 一种关键图形的尺寸检测装置及尺寸检测方法
WO2017215924A1 (en) * 2016-06-13 2017-12-21 Asml Netherlands B.V. Methods and apparatus for determining the position of a target structure on a substrate, methods and apparatus for determining the position of a substrate
CN109148316A (zh) * 2018-09-07 2019-01-04 北京智芯微电子科技有限公司 用于精确判定等离子体刻蚀机刻蚀芯片终点的监测方法
GB201916079D0 (en) * 2019-11-05 2019-12-18 Spts Technologies Ltd Apparatus and method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196625A (ja) * 1989-12-26 1991-08-28 Sony Corp 埋め込みプラグの製造方法
JP2001319922A (ja) * 2000-05-10 2001-11-16 Nec Corp 異常放電検出装置および検出方法
JP2001332534A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2003004644A (ja) * 2001-06-19 2003-01-08 Toshiba Corp 表面評価方法、表面処理方法およびその装置
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
JP2010010242A (ja) * 2008-06-25 2010-01-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2010519772A (ja) * 2007-02-23 2010-06-03 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6028233A (ja) * 1983-07-27 1985-02-13 Hitachi Ltd エツチングのモニタ装置
JPS60124823A (ja) * 1983-12-09 1985-07-03 Hitachi Ltd エツチング・モニタ方法
JPS62171127A (ja) * 1986-01-24 1987-07-28 Hitachi Ltd エツチングの終点検出方法
US6271047B1 (en) * 1998-05-21 2001-08-07 Nikon Corporation Layer-thickness detection methods and apparatus for wafers and the like, and polishing apparatus comprising same
JP4567828B2 (ja) * 1999-09-14 2010-10-20 東京エレクトロン株式会社 終点検出方法
JP4500510B2 (ja) * 2003-06-05 2010-07-14 東京エレクトロン株式会社 エッチング量検出方法,エッチング方法,およびエッチング装置
US20050042777A1 (en) * 2003-08-20 2005-02-24 The Boc Group Inc. Control of etch and deposition processes
JP4181561B2 (ja) * 2005-05-12 2008-11-19 松下電器産業株式会社 半導体加工方法および加工装置
CN101459049A (zh) * 2007-12-11 2009-06-17 中芯国际集成电路制造(上海)有限公司 一种用于探测刻蚀终点的装置及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196625A (ja) * 1989-12-26 1991-08-28 Sony Corp 埋め込みプラグの製造方法
JP2001319922A (ja) * 2000-05-10 2001-11-16 Nec Corp 異常放電検出装置および検出方法
JP2001332534A (ja) * 2000-05-25 2001-11-30 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
JP2003004644A (ja) * 2001-06-19 2003-01-08 Toshiba Corp 表面評価方法、表面処理方法およびその装置
JP2005159008A (ja) * 2003-11-26 2005-06-16 Fujitsu Ltd 半導体装置の製造方法
JP2010519772A (ja) * 2007-02-23 2010-06-03 ルドルフテクノロジーズ インコーポレイテッド エッジビード除去プロセスを含む、ウェハ製造モニタリング・システム及び方法
JP2010010242A (ja) * 2008-06-25 2010-01-14 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
TWI575551B (zh) 2017-03-21
KR101986845B1 (ko) 2019-06-07
KR102287783B1 (ko) 2021-08-06
EP2592646A2 (en) 2013-05-15
JP2018014538A (ja) 2018-01-25
JP6301578B2 (ja) 2018-03-28
CN103107113B (zh) 2017-03-01
KR20130054187A (ko) 2013-05-24
KR20200001587A (ko) 2020-01-06
EP2592646A3 (en) 2017-05-24
KR20190044046A (ko) 2019-04-29
EP2592646B1 (en) 2020-09-23
CN103107113A (zh) 2013-05-15
TW201331977A (zh) 2013-08-01
GB201119598D0 (en) 2011-12-28

Similar Documents

Publication Publication Date Title
JP2018014538A (ja) エッチング装置及び方法
US9640370B2 (en) Etching apparatus and methods
KR20210040461A (ko) 기판 이면 텍스처링
JP2017146152A (ja) ウエハの検査装置、ウエハの検査方法および半導体装置の製造方法
JP2021077859A (ja) リフレクトメトリ終了点イメージング装置及び方法
TW200745390A (en) Method and device for processing a semiconductor wafer by etching
TWI606499B (zh) 用於使半導體晶片自箔分離的方法
JP5435904B2 (ja) 致命傷の検出方法
JP2013106050A5 (ja)
JP2000046743A (ja) 欠陥検査装置
US8956886B2 (en) Embedded test structure for trimming process control
TW201707101A (zh) 密接度檢測方法
JP4574300B2 (ja) エッチング方法およびコンピュータ記憶媒体
JP2020083671A5 (ja)
CN109273472A (zh) Bsi图像传感器及其形成方法
JP2006275517A (ja) 表面付着物検査装置、電子装置の製造方法、表面付着物検査方法、制御プログラムおよび可読記録媒体
RU159088U1 (ru) Кассета для односторонней обработки полупроводниковых пластин
TWI290739B (en) Method of edge bevel rinse
JP2004266069A (ja) 半導体集積回路の不良箇所特定用試料の作成方法及び不良箇所特定方法
US20100297787A1 (en) System and method for backside circuit editing on full thickness silicon device
JPH08292012A (ja) エッチング終点検出装置及び検出方法
JP2011103354A (ja) 半導体ウェーハの裏面粗さ評価方法及び評価装置
JP2009224472A (ja) 半導体ウエハのエッチング装置
KR20100101905A (ko) 웨이퍼 표면처리 공정이 개선된 dsod 분석방법
JP2004261960A (ja) ポリッシング装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170620

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20171127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180301

R150 Certificate of patent or registration of utility model

Ref document number: 6301578

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250